JP6874718B2 - 半導体エピタキシャルウェーハの製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6874718B2
JP6874718B2 JP2018036909A JP2018036909A JP6874718B2 JP 6874718 B2 JP6874718 B2 JP 6874718B2 JP 2018036909 A JP2018036909 A JP 2018036909A JP 2018036909 A JP2018036909 A JP 2018036909A JP 6874718 B2 JP6874718 B2 JP 6874718B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
epitaxial
heat treatment
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018036909A
Other languages
English (en)
Other versions
JP2019153647A (ja
Inventor
諒 廣瀬
諒 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018036909A priority Critical patent/JP6874718B2/ja
Priority to TW107138317A priority patent/TWI708279B/zh
Priority to KR1020180157293A priority patent/KR102148440B1/ko
Priority to CN201910155262.8A priority patent/CN110223907B/zh
Publication of JP2019153647A publication Critical patent/JP2019153647A/ja
Application granted granted Critical
Publication of JP6874718B2 publication Critical patent/JP6874718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体エピタキシャルウェーハの製造方法および半導体エピタキシャルウェーハに関する。本発明は、特に、より高いゲッタリング能力を発揮する半導体エピタキシャルウェーハの製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
半導体素子基板への金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体エピタキシャルウェーハの重金属汚染が懸念される。
そのため、一般的には、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリング層を形成することにより、半導体エピタキシャルウェーハへの金属汚染を回避している。
ここで、ゲッタリング層を形成する技術として、エピタキシャル層の形成に先立ち、クラスターイオンを照射する技術がある。特許文献１では、半導体エピタキシャルウェーハの製造方法において、構成元素として炭素、水素および酸素を含むクラスターイオン注入技術が開示されている。そして、特許文献１には、炭素、水素および酸素の３元素を含むクラスターイオン注入により、格子間シリコン起因と推定される比較的大きなサイズの黒点状欠陥（特許文献１における第２の黒点状欠陥）が形成されることも開示されている。この黒点状欠陥が強力なゲッタリングサイトとして機能することが特許文献１の実験結果より示唆される。
特開２０１７−１５７６１３号公報
特許文献１に開示されたクラスターイオン注入技術を用いることで、極めて優れたゲッタリング能力を有する半導体エピタキシャルウェーハを得ることができる。しかしながら、クラスターイオン注入によるゲッタリングサイトの形成メカニズムおよびその特性はある程度明らかになりつつあるものの、未だ研究途上である。特に、クラスターイオンの構成元素として、炭素および水素に加えて、さらにもう１種類以上の元素が含まれる多元素クラスターイオンについては、未解明な点が多い。以下、本明細書においては、クラスターイオンの構成元素に３種類以上の元素が含まれる場合に「多元素クラスターイオン」と称する。
ここで、特許文献１における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、改質層上に形成されるエピタキシャル層にエピタキシャル欠陥が多数発生してしまう場合がある。このように、ドーズ量増加によるゲッタリング能力の改善には限界がある。
そのため、クラスターイオン注入条件以外の観点で、ゲッタリング能力をより高めるための新たな手法の確立が期待される。
そこで本発明は、クラスターイオン注入条件が同じであっても、より高いゲッタリング能力を有することのできる半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明者は鋭意検討した。そして、本発明者は、クラスターイオン注入条件に替えて、エピタキシャル成長条件を調整することにより、ゲッタリング能力を高くすることができないかと検討した。ここで、エピタキシャル成長処理に伴う熱処理シーケンスの一般的な概念図を図１を用いて説明する。この熱処理シーケンスは、（ｉ）半導体ウェーハをエピタキシャル成長炉内に投入してから、エピタキシャル成長温度に到達するまでの昇温過程、（ｉｉ）半導体ウェーハ表面にエピタキシャル層を成長させるエピタキシャル成長過程、（ｉｉｉ）エピタキシャル層形成後、得られた半導体エピタキシャルウェーハをエピタキシャル成長炉から取り出すまでの降温過程、の３つに大きく区分される。
本発明者が鋭意検討したところ、ゲッタリングサイトとなる黒点状欠陥の生成数が上記（ｉ）昇温過程に大きく依存することを知見した。そして、黒点状欠陥の欠陥密度を増大させるための欠陥形成熱処理を兼ねた昇温過程を行うことにより、クラスターイオン注入条件が同じであっても、ゲッタリング能力をより高くできることを本発明者は知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）半導体ウェーハの表面に、構成元素として炭素、水素及び酸素の３元素を含む多元素クラスターイオンを注入して、該半導体ウェーハの表層部に、前記多元素クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
該第１工程の後、前記改質層内に形成される黒点状欠陥の欠陥密度を増大させるための欠陥形成熱処理を行う第２工程と、
該第２工程に引き続き、前記半導体ウェーハの改質層上に、エピタキシャル層を形成する第３工程と、を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
（２）前記第２工程における前記欠陥形成熱処理の熱処理条件は、前記半導体ウェーハを８００℃未満の第１温度領域に保持する第１保持時間が０秒以上４５秒以下であり、かつ、第1温度領域から昇温後の、前記半導体ウェーハを８００℃以上１０００℃未満の第２温度領域に保持する第２保持時間が３０秒以上である、上記（１）に記載の半導体エピタキシャルウェーハの製造方法。
（３）前記多元素クラスターイオンの構成元素は、炭素、水素及び酸素の３元素からなる、上記（１）または（２）に記載の半導体エピタキシャルウェーハの製造方法。
（４）前記半導体ウェーハがシリコンウェーハである、上記（１）〜（３）のいずれかに記載の半導体エピタキシャルウェーハの製造方法。
本発明によれば、クラスターイオン注入条件が同じであっても、より高いゲッタリング能力を有することのできる半導体エピタキシャルウェーハの製造方法を提供することができる。
エピタキシャル成長に伴う一般的な熱処理シーケンスを示す概念図である。 参考実験例１におけるエピタキシャルシリコンウェーハの基板界面近傍のＴＥＭ断面図を示す図である。 参考実験例２におけるエピタキシャルシリコンウェーハの基板界面近傍のＴＥＭ断面図を示す図である。 本発明の一実施形態によるエピタキシャル成長に伴う熱処理シーケンスの一態様を説明する模式断面図である。 本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する模式断面図である。
実施形態の詳細な説明に先立ち、まず、本発明を完成させるに至った実験（参考実験例１，２）を説明する。
［参考実験例１］
ＣＺ単結晶シリコンインゴットから得たシリコンウェーハ（直径：３００ｍｍ、厚さ：７２５μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ（登録商標））を用いて、ジエチルエーテル（Ｃ４Ｈ１０Ｏ）をクラスターイオン化したＣＨ３Ｏからなる多元素クラスターイオンを、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒの注入条件でシリコンウェーハの表面に注入した。また、当該クラスターイオンのドーズ量を１．０×１０１５ｃｌｕｓｔｅｒ／ｃｍ２とした。
次に、上記シリコンウェーハを高速熱処理装置（ハイソル社製、型番AccuThermo Aw610）内に搬送した。そして、１１００℃、３００秒のエピタキシャル成長を模擬した熱処理（以下、模擬成長熱処理）を行うため、窒素ガス雰囲気下で、以下の条件で熱処理を行った。
炉内投入温度：５００℃
模擬成長温度までの昇温レート：６０℃／ｓ
（サンプル２〜４）
サンプル１における昇温レート６０℃／ｓを、１５℃／ｓ、８℃／ｓ、４℃／ｓに変えた以外は、サンプル１と同様にして、サンプル２〜４をそれぞれ作製した。
サンプル１〜４のそれぞれに対して、模擬成長熱処理を行った前後でのＴＥＭ断面を取得した。結果を図２に示す。
［参考実験例２］
（サンプル５）
サンプル１と同様の条件で、ＣＨ３Ｏからなる多元素クラスターイオンをシリコンウェーハの表面に注入した。次いで、８００℃、３００秒の模擬成長熱処理を行うため、参考実験例１と同様に、クラスターイオン注入後のシリコンウェーハを高速熱処理装置（ハイソル社製）内に搬送し、以下の条件で熱処理を行った。
炉内投入温度：５００℃
模擬成長温度までの昇温レート：８℃／ｓ
（サンプル６〜８）
サンプル５における模擬成長熱処理の熱処理温度８００℃を、９００℃、１０００℃、１１００℃に変えた以外は、サンプル５と同様にして、サンプル６〜８をそれぞれ作製した。
サンプル５〜８のそれぞれに対して、エピタキシャル成長を模擬した熱処理を行った後後でのＴＥＭ断面を取得した。結果を図３に示す。
＜参考実験例１，２の考察＞
まず、参考実験例１による図２に基づけば、１１００℃、３００秒の模擬成長熱処理前では、形成される黒点状欠陥の欠陥密度が昇温レートに大きく依存しないことが確認される。一方で、模擬成長熱処理後には、黒点状欠陥の欠陥密度はいずれも減少するものの、その減少量は昇温レートに大きく依存する。
そして、参考実験例２による図３に基づけば、８００℃、９００℃および１０００℃の模擬成長熱処理による黒点状欠陥の生成量が比較的大きいことが確認された。
以上の結果を総合考慮すると、クラスターイオン注入されたシリコンウェーハは、８００℃以上１０００℃未満の熱処理を受けると黒点状欠陥が成長する一方、８００℃未満では黒点状欠陥の種そのものが消滅し、１０００℃以上の熱処理を受けると黒点状欠陥が分解するとの仮説が考えられる。この仮説に基づく熱処理シーケンスを図４に示す。サンプル１〜３では８００℃未満の黒点状欠陥の種が消滅する温度帯の通過時間が比較的短いものの、黒点状欠陥が成長する温度帯の通過時間も比較的短い。サンプル４では、８００℃未満の黒点状欠陥の種が消滅する温度帯の通過時間が比較的長いものの、８００℃以上１０００℃未満の熱処理を受けると黒点状欠陥が成長する時間も長い。そのために、図２上段のＴＥＭ断面写真のように、模擬熱処理前の状態では、黒点状欠陥の欠陥密度は同程度に観察される。そして、図２下段のＴＥＭ断面写真のように、模擬熱処理後には、黒点状欠陥の欠陥密度に有意な差が生じているものと推察される。
そこで本発明者は、エピタキシャル層が形成される前に、改質層内に形成される黒点状欠陥の欠陥密度を増大させるための欠陥形成熱処理を行うことにより、ゲッタリング能力を高めることができることを知見した。
以上の実験結果に基づき、前述の図４の熱処理シーケンスおよび図５の製造フローを示す模式断面図を参照しつつ、本発明の一実施形態によるエピタキシャルシリコンウェーハの不純物拡散挙動予測方法を説明する。なお、図５では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して改質層１８およびエピタキシャル層２０の厚さを誇張して示す。
（半導体エピタキシャルウェーハの製造方法）
本発明の一実施形態に従う半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０の表面１０Ａに、構成元素として３元素以上を含む多元素クラスターイオン１６を注入して、該半導体ウェーハ１０の表層部に、多元素クラスターイオン１６の構成元素が固溶した改質層１８を形成する第１工程（図５ステップＡ，Ｂ）と、該第１工程の後、改質層１８内に形成される黒点状欠陥Ｄの欠陥密度を増大させるための欠陥形成熱処理を行う第２工程と、該第２工程に引き続き、半導体ウェーハの改質層１８上に、エピタキシャル層を形成する第３工程（図５ステップＣ）と、を有する。ここで、多元素クラスターイオン１６の構成元素は炭素、水素及び酸素を含む。以下では、簡略化のため、構成元素として炭素、水素および酸素を含む多元素クラスターイオンを「ＣＨＯクラスター」と略記する場合がある。ＣＨＯクラスターは、構成元素として炭素、水素および酸素以外を含み得るが、炭素、水素および酸素の３元素のみとすることもできる。なお、図５のステップＣは、この製造方法の結果得られた半導体エピタキシャルウェーハ１００の模式断面図である。エピタキシャル層２０は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。半導体ウェーハ１０がシリコンウェーハであり、エピタキシャル層２０がシリコンエピタキシャル層であるエピタキシャルシリコンウェーハは、半導体エピタキシャルウェーハ１００の好ましい態様の一つである。以下、各工程の詳細を順次説明する。
＜第１工程＞
本発明における第１工程（図２ステップＡ，Ｂ）では、前述のとおり、半導体ウェーハ１０の表面１０Ａに、構成元素として３元素以上を含む多元素クラスターイオン１６を注入して、該半導体ウェーハ１０の表層部に、多元素クラスターイオン１６の構成元素が固溶した改質層１８を形成する。第１工程に用いる多元素クラスターイオン１６は、前述のとおり構成元素として炭素、水素および酸素を含む。
＜＜半導体ウェーハ＞＞
半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられる。裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ１０に炭素および／または窒素を添加してもよい。さらに、半導体ウェーハ１０に任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型の基板としてもよい。
また、半導体ウェーハ１０としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャルウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。このシリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１〜２０μｍの範囲内とすることが好ましく、０．２〜１０μｍの範囲内とすることがより好ましい。
＜＜クラスターイオン照射＞＞
ここで、本明細書における「クラスターイオン」とは、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、クラスターイオンは、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。
半導体ウェーハ１０としてのシリコンウェーハにクラスターイオンを照射する場合、クラスターイオンは、シリコンウェーハに照射されるとそのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に、クラスターイオンの構成元素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素がシリコンウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。構成元素の一例として例えば炭素に着目すると、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｒｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域（すなわち、改質層）の厚みは、概ね５００ｎｍ以下（例えば５０〜４００ｎｍ程度）となる。そのため、多元素クラスターイオン１６の構成元素が、炭素などのゲッタリングに寄与する元素を含む場合、改質層１８は、強力なゲッタリングサイトとして機能する。
本実施形態において注入する多元素クラスターイオン１６はＣＨＯクラスターであり、構成元素として炭素、水素および酸素を含む。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さく、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高くなる。そして、ＣＨＯクラスターの形態で炭素および酸素が注入されることにより、その後のエピタキシャル成長に伴う熱処理を経て、黒点状欠陥Ｄが形成されると考えられる。なお、水素は、シリコンエピタキシャル層２０の点欠陥をパッシベーションし、本実施形態により得られる半導体エピタキシャルウェーハ１００を用いて半導体デバイスを作成したときの、デバイス特性の改善に寄与する点でも有利である。
＜第２工程＞
上記第１工程の後、第２工程では、改質層１８内に形成される黒点状欠陥Ｄの欠陥密度を増大させるための欠陥形成熱処理を行う。参考実験例１，２を用いて説明したように、黒点状欠陥Ｄの欠陥密度は、エピタキシャル成長温度に到達するまでの昇温過程における温度に大きく依存する。そのため、エピタキシャル層が形成される前に欠陥形成のための熱処理を行うことにより、最終的に得られる半導体エピタキシャルウェーハ１００における黒点状欠陥Ｄの欠陥密度を増大させることができ、ゲッタリング能力を高めることができる。
この第２工程における欠陥形成熱処理の熱処理条件は、黒点状欠陥Ｄの欠陥密度を増大できれば制限されないものの、半導体ウェーハを８００℃未満の第１温度領域に保持する第１保持時間が０秒以上４５秒以下であり、かつ、第1温度領域から昇温後の、前記半導体ウェーハを８００℃以上１０００℃未満の第２温度領域に保持する第２保持時間が３０秒以上であることが好ましい。
図４を参照して既述のとおり、第１温度領域は、欠陥の種が消滅する温度帯に相当するため、この温度帯を通過する時間は可能な限り短くすることが好ましい。そのため、第１保持時間を４５秒以下とすることが好ましく、３０秒以下とすることがより好ましく、１０秒以下とすることがさらに好ましく、５秒以下とすることが特に好ましい。また、半導体ウェーハ１０をエピタキシャル成長炉内に投入する炉内投入温度を８００℃以上とすれば、第１保持時間を０秒とすることも可能である。
また、第２温度領域は、欠陥が成長する温度帯に相当するため、この温度帯を通過する時間は比較的長くすることが好ましい。そのため、第２保持時間を３０秒以上とすることが好ましく、６０秒以上とすることがより好ましい。第２保持時間は長ければ長いほど好ましいと考えられるものの、製造効率を考慮すれば、第２保持時間の上限を３００秒とすることができる。
なお、図４では、第２温度領域において一定温度に保持する態様を図示しているが、本発明はこの態様に何ら限定されない。例えば、第２温度領域において、昇温レートを数℃／秒（例えば１〜３℃／秒）程度、あるいは、さらに遅い昇温レートで昇温して上記第２保持時間を実現しても構わないし、昇温および一定温度の保持を繰り返すなどしても構わない。
また、本工程による欠陥形成熱処理は、結晶性回復のための回復熱処理とは異なる。結晶性回復のための回復熱処理は、クラスターイオン注入により形成されたアモルファス状態を回復されるためのものであり、欠陥形成熱処理よりも比較的高温の熱処理を比較的長時間行う必要がある。
＜第３工程＞
上記第２工程に引き続き、半導体ウェーハ１０の改質層１８上にエピタキシャル層２０を形成する第３工程を行う（図５ステップＣ）。形成するエピタキシャル層１８としては、例えばシリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。この場合、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、１０００〜１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層１８は、厚さが１〜１５μｍの範囲内とすることが好ましい。１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層１８の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
第３工程後の黒点状欠陥Ｄの欠陥密度は、第２工程直後の黒点状欠陥Ｄの欠陥密度より減少しうるものの、第２工程による欠陥形成熱処理により、従来形成される欠陥密度より大きくなる。そのため、得られる半導体エピタキシャルウェーハ１００のゲッタリング能力を、クラスターイオン注入条件が同じであったとしても、従来よりも有意に高くすることが可能となる。
なお、本明細書における黒点状欠陥Ｄとは、半導体エピタキシャルウェーハ１００の劈開断面をＴＥＭにて明モードで観察した場合に、改質層１８内に黒点として観察される欠陥であって、直径数ｎｍ程度の微小サイズの欠陥は除く。黒点状欠陥Ｄのサイズは１５ｎｍ以上１００ｎｍ以下であり、「黒点状欠陥のサイズ」とは、ＴＥＭ画像中の欠陥の直径とする。なお、黒点状欠陥Ｄが円形でない、あるいは円形と見なせない形状である場合は、黒点状欠陥Ｄを内包する最小直径の外接円を用いて円形に近似し、直径を定める。また、黒点状欠陥の「欠陥密度」は、ＴＥＭ画像中に黒点状欠陥Ｄが存在する領域中における、所定面積あたりの欠陥の個数にその時のＴＥＭ観察に使用したサンプルの最終厚さよって定義される。
以下で、本実施形態における多元素クラスターイオンの照射態様について説明する。
照射する多元素クラスターイオン１６の構成元素は、炭素、水素および酸素が含まれれば他の構成元素については特に限定されない。多元素クラスターイオン１６の構成元素としてさらに含まれ得る元素として、ボロン、リン、ヒ素、アンチモンなどを挙げることができる。
なお、イオン化させる化合物は特に限定されないが、イオン化が可能な化合物としては、例えばジエチルエーテル（Ｃ４Ｈ１０Ｏ）、エタノール（Ｃ２Ｈ６Ｏ）、ジエチルケトン（Ｃ５Ｈ１０Ｏ）などを用いることができる。特に、ジエチルエーテル、エタノール、などより生成したクラスターＣｎＨｍＯｌ（ｌ，ｍ，ｎは互いに独立で有り、１≦ｎ≦１６，１≦ｍ≦１６，１≦ｌ≦１６）を用いることが好ましい。特に、クラスターイオンの炭素原子数が１６個以下であり、かつ、クラスターイオンの酸素原子数が１６個以下であることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。また、例えばトリメチルホスファイト（Ｃ３Ｈ９Ｏ３Ｐ）などを用いれば、炭素、水素及び酸素に加えて、多元素クラスターイオン１６の構成元素にリンを含ませることが可能である。
クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができる。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンの加速電圧は、クラスターサイズとともに、クラスターイオンの構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、多元素クラスターイオン１６の加速電圧を、０ｋｅＶ／Ｃｌｕｓｔｅｒ超え２００ｋｅＶ／Ｃｌｕｓｔｅｒ未満とすることができ、１００ｋｅＶ／Ｃｌｕｓｔｅｒ以下とすることが好ましく、８０ｋｅＶ／Ｃｌｕｓｔｅｒ以下とすることがさらに好ましい。なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。炭素、水素および酸素の各元素のドーズ量は、クラスターイオン種と、クラスターイオンのドーズ量（Ｃｌｕｓｔｅｒ／ｃｍ２）で定まる。本実施形態では、炭素のドーズ量が１×１０１３〜１×１０１７ａｔｏｍｓ／ｃｍ２となるよう、多元素クラスターイオン１６のドーズ量を調整することができ、好ましくは炭素のドーズ量を５×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１６ａｔｏｍｓ／ｃｍ２以下とする。炭素のドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、十分なゲッタリング能力が得られない場合があり、炭素のドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル層２０の表面に大きなダメージを与えるおそれがあるからである。
また、多元素クラスターイオン１６のビーム電流値は５０μＡ以上５０００μＡ以下とすればよい。なお、クラスターイオンのビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することなどにより調整することができる。
以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。
（試行例１）
ＣＺ単結晶シリコンインゴットから得たシリコンウェーハ（直径：３００ｍｍ、厚さ：７２５μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ（登録商標））を用いて、ジエチルエーテル（Ｃ４Ｈ１０Ｏ）をクラスターイオン化したＣＨ３Ｏからなる多元素クラスターイオンを、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒの注入条件でシリコンウェーハの表面に照射した。また、当該クラスターイオンのドーズ量を１．０×１０１５ｃｌｕｓｔｅｒ／ｃｍ２とした（炭素のドーズ量も１．０×１０１５ａｔｏｍｓ／ｃｍ２である）。
次に、上記シリコンウェーハを炉内温度６００℃の枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送した。次いで、８００℃までの昇温時間を５秒（昇温レート４０℃／ｓ）とし、８００℃〜１０００℃までの昇温時間を５秒（昇温レート４０℃／ｓ）として１０００℃まで上昇させた。引き続き、装置内で１１２０℃まで昇温し、当該温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、１１２０℃でＣＶＤ法により、シリコンウェーハの改質層が形成された側の表面上にシリコンのエピタキシャル層（厚さ：５μｍ、ドーパント種類：リン、抵抗率：５０Ω・ｃｍ）をエピタキシャル成長させ、試行例１に係るエピタキシャルシリコンウェーハを作製した。
（試行例２〜２５）
下記表１に示すように、８００℃までの昇温時間を５秒（昇温レート４０℃／ｓ）、１０秒（昇温レート２０℃／ｓ）、３０秒（昇温レート６．７℃／ｓ）、４５秒（昇温レート６．７℃／ｓ）、６０秒（昇温レート３．３℃／ｓ）とし、８００℃〜１０００℃までの昇温時間を５秒（昇温レート４０℃／ｓ）、１０秒（昇温レート２０℃／ｓ）、３０秒（昇温レート６．７℃／ｓ）、６０秒（昇温レート３．３℃／ｓ）、３００秒（昇温レート０．６７℃／ｓ）とした以外は、試行例１と同様にして、試行例２〜２５に係るエピタキシャルシリコンウェーハを作製した。
Figure 0006874718
＜評価１：ＴＥＭ断面写真による観察＞
試行例１〜２５に係るエピタキシャルシリコンウェーハのそれぞれについて、基板界面近傍の断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：透過型電子顕微鏡）にて観察し、黒点状欠陥の欠陥密度を求めた。なお、基板界面から深さ３００ｎｍ以内の範囲内で観察された欠陥サイズ１５ｎｍ〜１００ｎｍ以下の欠陥を、黒点状欠陥とした。観察された欠陥密度を表１に併せて示す。
＜評価２：ゲッタリング能力評価＞
試行例１〜２５に係るエピタキシャルシリコンウェーハのそれぞれに対して、ゲッタリング能力を評価した。まず、各エピタキシャルシリコンウェーハのエピタキシャル層の表面を、Ｎｉ汚染液（１．０×１０１３ａｔｏｍｓ／ｃｍ２）を用いてスピンコート汚染法により強制的に汚染し、次いで、窒素雰囲気中において９００℃で３０分間の拡散熱処理を施した。その後、各エピタキシャルシリコンウェーハについてＳＩＭＳ測定を行い、クラスターイオン注入領域（本評価では、簡便のため基板界面から３００ｎｍとした。）におけるＮｉ濃度のプロファイルをそれぞれ測定した。そして、イオン注入領域におけるＮｉの捕獲量（ＳＩＭＳプロファイルにおけるＮｉ濃度の積分値に相当）を求めた。Ｎｉの捕獲量下記のとおり分類して、評価基準とした。評価結果を表１に併せて示す。
◎：９．７×１０１２ａｔｏｍｓ／ｃｍ２以上
○：９．５×１０１２ａｔｏｍｓ／ｃｍ２以上９．７×１０１２ａｔｏｍｓ／ｃｍ２未満
△：９．０×１０１２ａｔｏｍｓ／ｃｍ２以上９．５×１０１２ａｔｏｍｓ／ｃｍ２未満
×：９．０×１０１２ａｔｏｍｓ／ｃｍ２未満
＜評価結果の考察＞
まず、表１から、ゲッタリング能力の高低と、黒点状欠陥の欠陥密度とには明確な相関関係があることが確認され、黒点状欠陥の欠陥密度が大きいほど、ゲッタリング能力も高いことが確認される。そして、欠陥の種が消滅すると推定される温度帯の通過時間が短く、かつ、欠陥が成長すると推定される温度帯の通過時間が長いほど、黒点状欠陥の欠陥密度が大きくなることも確認された。したがって、クラスター条件が同一であったとしても、黒点状欠陥の欠陥密度を増大させるための欠陥形成熱処理を行うことにより、ゲッタリング能力を高くすることが可能である。
本発明によれば、クラスターイオン注入条件が同じであっても、より高いゲッタリング能力を有することのできる半導体エピタキシャルウェーハの製造方法を提供することができる。
１０ 半導体ウェーハ
１０Ａ 半導体ウェーハの表面
１６ クラスターイオン
１８ 改質層
２０ エピタキシャル層
１００ 半導体エピタキシャルウェーハ
Ｄ 黒点状欠陥

Claims (3)

  1. 半導体ウェーハの表面に、構成元素として炭素、水素及び酸素の３元素を含む多元素クラスターイオンを注入して、該半導体ウェーハの表層部に、前記多元素クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
    該第１工程の後、前記改質層内に形成される黒点状欠陥の欠陥密度を増大させるための欠陥形成熱処理を行う第２工程と、
    該第２工程に引き続き、前記半導体ウェーハの改質層上に、エピタキシャル層を形成する第３工程と、を有することを特徴とする半導体エピタキシャルウェーハの製造方法であって、
    前記第２工程における前記欠陥形成熱処理の熱処理条件は、前記半導体ウェーハを８００℃未満の第１温度領域に保持する第１保持時間が０秒以上４５秒以下であり、かつ、第1温度領域から昇温後の、前記半導体ウェーハを８００℃以上１０００℃未満の第２温度領域に保持する第２保持時間が３０秒以上である、半導体エピタキシャルウェーハの製造方法。
  2. 前記多元素クラスターイオンの構成元素は、炭素、水素及び酸素の３元素からなる、請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記半導体ウェーハがシリコンウェーハである、請求項１又は２に記載の半導体エピタキシャルウェーハの製造方法。
JP2018036909A 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法 Active JP6874718B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018036909A JP6874718B2 (ja) 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法
TW107138317A TWI708279B (zh) 2018-03-01 2018-10-30 半導體磊晶晶圓的製造方法
KR1020180157293A KR102148440B1 (ko) 2018-03-01 2018-12-07 반도체 에피택셜 웨이퍼의 제조 방법
CN201910155262.8A CN110223907B (zh) 2018-03-01 2019-03-01 半导体外延晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018036909A JP6874718B2 (ja) 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019153647A JP2019153647A (ja) 2019-09-12
JP6874718B2 true JP6874718B2 (ja) 2021-05-19

Family

ID=67822413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018036909A Active JP6874718B2 (ja) 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP6874718B2 (ja)
KR (1) KR102148440B1 (ja)
CN (1) CN110223907B (ja)
TW (1) TWI708279B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198832A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置
JPS631037A (ja) * 1986-06-20 1988-01-06 Toshiba Corp エピタキシヤルウエハ及びその製造方法
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) * 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
TWI708279B (zh) 2020-10-21
CN110223907A (zh) 2019-09-10
TW201937558A (zh) 2019-09-16
CN110223907B (zh) 2023-05-02
JP2019153647A (ja) 2019-09-12
KR102148440B1 (ko) 2020-08-26
KR20190104856A (ko) 2019-09-11

Similar Documents

Publication Publication Date Title
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
US10224203B2 (en) Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6874718B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP6801682B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6988843B2 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6930459B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JPWO2019167901A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2020035922A (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R150 Certificate of patent or registration of utility model

Ref document number: 6874718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250