JP2014099454A - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2014099454A
JP2014099454A JP2012249335A JP2012249335A JP2014099454A JP 2014099454 A JP2014099454 A JP 2014099454A JP 2012249335 A JP2012249335 A JP 2012249335A JP 2012249335 A JP2012249335 A JP 2012249335A JP 2014099454 A JP2014099454 A JP 2014099454A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
atoms
epitaxial
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012249335A
Other languages
English (en)
Other versions
JP6278591B2 (ja
JP2014099454A5 (ja
Inventor
Takeshi Kadono
武 門野
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012249335A priority Critical patent/JP6278591B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to US14/442,373 priority patent/US20160181313A1/en
Priority to KR1020157013185A priority patent/KR101964937B1/ko
Priority to PCT/JP2013/006629 priority patent/WO2014076933A1/ja
Priority to KR1020177005839A priority patent/KR101837454B1/ko
Priority to DE112013005407.8T priority patent/DE112013005407B4/de
Priority to CN201380059268.6A priority patent/CN104781918B/zh
Priority to TW102141072A priority patent/TWI549188B/zh
Publication of JP2014099454A publication Critical patent/JP2014099454A/ja
Publication of JP2014099454A5 publication Critical patent/JP2014099454A5/ja
Application granted granted Critical
Publication of JP6278591B2 publication Critical patent/JP6278591B2/ja
Priority to US16/717,706 priority patent/US20200203418A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】より高いゲッタリング能力を発揮することで金属汚染を抑制できる半導体エピタキシャルウェーハおよびその製造方法、ならびにこの半導体エピタキシャルウェーハを用いて固体撮像素子を製造する方法を提供する。
【解決手段】本発明の半導体エピタキシャルウェーハ１００の製造方法は、炭素および窒素の少なくとも一方を含む半導体ウェーハ１０に、クラスターイオン１６を照射して、該半導体ウェーハ１０の表面１０Ａに、クラスターイオン１６の構成元素が固溶してなる改質層１８を形成する第１工程と、半導体ウェーハ１０の改質層１８上に第１エピタキシャル層２０を形成する第２工程とを有することを特徴とする。
【選択図】図１

Description

本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することにより金属汚染を抑制できる半導体エピタキシャルウェーハを製造する方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。
半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物（ＢＭＤ：Bulk Micro Defectともいう）や転位を形成するイントリンシックゲッタリング（ＩＧ）法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング（ＥＧ）法が一般的である。
ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献１には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、特許文献２には、窒素を含むシリコン基板に炭素イオンを注入して炭素／窒素混合領域を形成した後、シリコン基板の表面にシリコンエピタキシャル層を形成することにより、特許文献１に記載された技術よりも白傷欠陥を低減できる半導体基板を製造する技術について記載されている。
さらに、特許文献３には、炭素および窒素の少なくとも一方を含むシリコン基板にホウ素イオンや炭素イオンを注入した後、シリコン基板の表面にシリコンエピタキシャル層を形成することにより、ゲッタリング能力を有するとともに、エピタキシャル層に結晶欠陥のないエピタキシャルシリコンウェーハを製造する技術について記載されている。
さらにまた、特許文献４には、炭素を含むシリコン基板に、該シリコン基板の表面から１．２μｍより深い位置に炭素イオンを注入して、幅の広い炭素イオン注入層を形成した後、シリコン基板の表面にシリコンエピタキシャル層を形成することにより、強いゲッタリング能力を有するとともに、エピタキシャル欠陥のないエピタキシャルウェーハを製造する技術について記載されている。
特開平６−３３８５０７号公報 特開２００２−１３４５１１号公報 特開２００３−１６３２１６号公報 特開２０１０−０１６１６９号公報
特許文献１〜４に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオン（シングルイオン）を半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオン注入を施した半導体エピタキシャルウェーハから製造した固体撮像素子では、依然としてゲッタリング能力が不十分であり、この半導体エピタキシャルウェーハにはより強力なゲッタリング能力が求められることがわかった。
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を発揮することで金属汚染を抑制できる半導体エピタキシャルウェーハおよびその製造方法、ならびにこの半導体エピタキシャルウェーハを用いて固体撮像素子を製造する方法を提供することを目的とする。
本発明者らの更なる検討によれば、炭素および窒素の少なくとも一方を含むバルク半導体ウェーハを有する半導体ウェーハにクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、１原子または１分子あたりのエネルギーは、モノマーイオンの場合より小さくして半導体ウェーハに衝突させることができ、また、一度に複数の原子を照射できるため、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をより半導体ウェーハ表面に近い位置に位置させることができる。その結果、ゲッタリング能力が向上することを知見し、本発明を完成させるに至った。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、炭素および窒素の少なくとも一方を含む半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第１工程と、前記半導体ウェーハの改質層上に第１エピタキシャル層を形成する第２工程と、を有することを特徴とする。
本発明において、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハは、シリコンウェーハの表面に第２エピタキシャル層が形成されたエピタキシャルウェーハとすることもでき、この場合、前記第１工程において前記改質層は前記第２エピタキシャル層の表面に形成される。
ここで、前記半導体ウェーハ中の炭素濃度は１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２３ １９８１）とすることが好ましく、窒素濃度は５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
また、前記半導体ウェーハ中の酸素濃度は９×１０１７ａｔｏｍｓ／ｃｍ３以上１８×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２１ １９７９）であることが好ましい。
ここで、前記第１工程の後かつ前記第２工程の前に、前記半導体ウェーハに対して、酸素析出物の形成を促進するための熱処理を施すことが好ましい。
また、前記クラスターイオンが構成元素として炭素を含むことが好ましく、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。また、前記クラスターイオンが、さらにドーパント元素を含むこともでき、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素とすることができる。
さらに、前記第１工程は、炭素１原子あたりの加速電圧が５０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが１００個以下、炭素のドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行うことが好ましい。
次に、本発明の半導体エピタキシャルウェーハは、炭素および窒素の少なくとも一方を含むバルク半導体ウェーハを有する半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に所定元素が固溶してなる改質層と、該改質層上の第１エピタキシャル層とを有し、前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする。
ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハが、シリコンウェーハの表面に第２エピタキシャル層が形成されたエピタキシャルウェーハとすることもでき、この場合、前記改質層は前記第２エピタキシャル層の表面に位置する。
ここで、前記半導体ウェーハ中の炭素濃度は１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２３ １９８１）とすることが好ましく、窒素濃度は５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
また、前記半導体ウェーハ中の酸素濃度は９×１０１７ａｔｏｍｓ／ｃｍ３以上１８×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２１ １９７９）であることが好ましい。
さらにまた、前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置することが好ましく、そのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
ここで、前記所定元素が炭素を含むことが好ましく、前記所定元素が炭素を含む２種以上の元素を含むことがより好ましい。また、前記所定元素が、さらにドーパント元素を含むこともでき、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素とすることができる。
そして、本発明の固体撮像素子の製造方法は、上記いずれか１つの製造方法で製造された半導体エピタキシャルウェーハまたは上記いずれか１つの半導体エピタキシャルウェーハの、表面に位置する第１エピタキシャル層に、固体撮像素子を形成することを特徴とする。
本発明の半導体エピタキシャルウェーハの製造方法によれば、炭素および窒素の少なくとも一方を含むバルク半導体ウェーハを有する半導体ウェーハにクラスターイオンを照射して、この半導体ウェーハの表面に前記クラスターイオンの構成元素が固溶してなる改質層を形成したので、この改質層がより高いゲッタリング能力を発揮することにより、金属汚染を抑制できる半導体エピタキシャルウェーハを製造することができる。
本発明の第１実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する摸式断面図である。 本発明の第２実施形態による半導体エピタキシャルウェーハ２００の製造方法を説明する摸式断面図である。 （Ａ）はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、（Ｂ）はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 本発明例１および比較例１について、シリコンウェーハの炭素濃度プロファイルである。 本発明例１および比較例１について、エピタキシャルシリコンウェーハの炭素濃度プロファイルである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１および図２では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して第２および第１エピタキシャル層１４，２０の厚さを誇張して示す。
本発明の第１実施形態による半導体シリコンウェーハ１００の製造方法は、図１に示すように、炭素および窒素の少なくとも一方を含む半導体ウェーハ１０にクラスターイオン１６を照射して、半導体ウェーハ１０の表面１０Ａに、このクラスターイオン１６の構成元素が固溶してなる改質層１８を形成する第１工程（図１（Ａ），（Ｂ））と、半導体ウェーハ１０の改質層１８上に第１エピタキシャル層２０を形成する第２工程（図１（Ｃ））と、を有することを特徴とする。図１（Ｃ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ１００の模式断面図である。
まず、本実施形態においては、半導体ウェーハ１０は、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなる単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的には単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０は、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。この半導体ウェーハ１０に任意の不純物ドーパントを添加して、ｎ型またはｐ型としてもよい。
また、半導体ウェーハ１０としては、図２（Ａ）に示すように、バルク半導体ウェーハ１２表面に半導体エピタキシャル層（第２エピタキシャル層）１４が形成されたエピタキシャルウェーハを挙げることもできる。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。第２エピタキシャル層１４は、厚さが０．１〜１０μｍの範囲内とすることが好ましく、０．２〜５μｍの範囲内とすることがより好ましい。
この例として、本発明の第２実施形態による半導体エピタキシャルウェーハ２００の製造方法は、図２に示すように、まずバルク半導体ウェーハ１２の表面（少なくとも片面）に第２エピタキシャル層１４が形成された半導体ウェーハ１０の表面１０Ａにクラスターイオン１６を照射して、半導体ウェーハの表面１０Ａ（本実施形態では第２エピタキシャル層１４の表面）に、クラスターイオン１６の構成元素が固溶した改質層１８を形成する第１工程（図２（Ａ）〜（Ｃ））を行う。さらに、半導体ウェーハ１０の改質層１８上に、第１エピタキシャル層２０を形成する第２工程（図２（Ｄ））を行う。図２（Ｄ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ２００の模式断面図である。
本発明の第１実施形態および第２実施形態においては、炭素および窒素の少なくとも一方を含む半導体ウェーハ１０を半導体エピタキシャルウェーハ１００，２００の基板として用いる。半導体ウェーハ１０内に添加された炭素は、バルク内での酸素析出核やＢＭＤの成長を促進させる作用があり、一方、半導体ウェーハ１０内に添加された窒素は、エピタキシャル工程などの高温熱処理を受けても消滅し難い熱的に安定なＢＭＤをウェーハバルク内に形成する作用がある。ウェーハ内に存在するＢＭＤは、半導体ウェーハ１０の裏面側から混入する金属不純物を捕獲する能力（ＩＧ能）を有するため、半導体ウェーハ１０中の炭素濃度や窒素濃度を適正範囲に制御することにより、半導体ウェーハ１０のゲッタリング能力を向上させることができる。
半導体ウェーハ１０中の炭素濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２３ １９８１）以下とすることが好ましい。ここで、１×１０１５ａｔｏｍｓ／ｃｍ３以上とすることにより、半導体ウェーハ１０に含まれる酸素の析出を促進させることができる。また、１×１０１７ａｔｏｍｓ／ｃｍ３以下とすることにより、半導体ウェーハ１０の素材である単結晶シリコンインゴットを育成する際に有転位化が発生するのを防止することができる。炭素濃度は、例えば、ＣＺ法により単結晶シリコンインゴットを育成する場合、石英ルツボの中に投入する炭素粉末などの投入量を変更することにより調整できる。
また、半導体ウェーハ１０中の窒素濃度は、５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。ここで、５×１０１２ａｔｏｍｓ／ｃｍ３以上とすることにより、金属不純物の捕獲に十分な密度のＢＭＤを半導体ウェーハ１０中に形成させることができる。また、５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることにより、第１エピタキシャル層２０の表層における積層欠陥等のエピタキシャル欠陥の発生を抑制することができる。１×１０１４ａｔｏｍｓ／ｃｍ３以下とすることがより好ましい。窒素濃度は、例えば、ＣＺ法で単結晶シリコンインゴットを育成する場合には、石英ルツボの中に投入する窒化シリコンの量を変更することにより調整できる。
これらの濃度範囲の炭素および窒素による十分な酸素析出効果を得るためには、半導体ウェーハ１０中の酸素濃度は、９×１０１７ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。また、１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１ １９７９）以下とすることが好ましく、これにより、第１エピタキシャル層２０の表層におけるエピタキシャル欠陥の発生を抑制することができる。この酸素濃度は、例えば、ＣＺ法で単結晶シリコンインゴットを育成する場合には、例えば石英ルツボの回転速度を変更することにより調整できる。
ここで、本発明の特徴的工程であるクラスターイオン照射工程について、この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン１６を照射した結果形成される改質層１８は、クラスターイオン１６の構成元素が半導体ウェーハ１０の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やホウ素などの元素は、単結晶シリコンの置換位置・格子間位置に高密度で局在する。そして、単結晶シリコンの平衡濃度以上にまで炭素やホウ素を固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やホウ素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
ここで、本発明ではクラスターイオン１６を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができ、さらに回復熱処理も省略することができる。そのため、高いゲッタリング能力を有する半導体エピタキシャルウェーハ１００，２００をより効率的に製造することが可能となり、本製法により得られる半導体エピタキシャルウェーハ１００，２００から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２〜２０００個程度）の原子または分子が互いに結合した塊状の集団である。
本発明者らは、クラスターイオン１６を照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図３（Ｂ）に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。ここで、注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね０．５〜１μｍ程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。
さらに、モノマーイオンは一般的に１５０〜２０００ｋｅＶ程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理（回復熱処理）を高温かつ長時間で行う必要がある。
一方、シリコンウェーハに、例えば炭素とホウ素からなるクラスターイオン１６を照射する場合、図３（Ａ）に示すように、クラスターイオン１６は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素がシリコンウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオン１６の加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域（すなわち、改質層）の厚みは、概ね５００ｎｍ以下の領域（例えば５０〜４００ｎｍ程度）となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層２０の形成過程で多少の熱拡散は起こる。このため、第１エピタキシャル層２０形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない（後述の図５参照）。その結果、炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層１８が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射することができる。
また、クラスターイオン１６は一般的に１０〜１００ｋｅＶ/Ｃｌｕｓｔｅｒ程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、１原子または１分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりも半導体ウェーハ１０の結晶性を乱さない。そのため、第１工程の後、半導体ウェーハ１０に対して回復熱処理を行うことなく、半導体ウェーハ１０をエピタキシャル成長装置に搬送して第２工程を行うことができる。
クラスターイオン１６は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川 順三：ISBN978-4-339-00734-3 :コロナ社、（２）電子・イオンビーム工学：電気学会：ISBN4-88686-217-9 :オーム社、（３）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、クラスターイオン１６の照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ホウ素、リン、ヒ素、アンチモンなどを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオン１６が、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径が単結晶シリコンと比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
また、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
さらに、構成元素として炭素、あるいは炭素を含む２種以上の元素に加えて、ドーパント元素をさらに含むことができる。このドーパント元素としては、ホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素を用いることができる。
イオン化させる化合物も特に限定されないが、イオン化に適した化合物を列挙すると、炭素源としては、エタン、メタン、プロパン、ジベンジル（Ｃ１４Ｈ１４）、二酸化炭素（ＣＯ２）などが挙げられ、ホウ素源としては、ジボラン、デカボラン（Ｂ１０Ｈ１４）などを挙げることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。また、炭素源化合物としては、特に、ピレン（Ｃ１６Ｈ１０）、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。これは、小サイズのクラスターイオンビームを形成しやすいためである。
さらに、クラスターイオン１６の加速電圧およびクラスターサイズを制御することにより、改質層１８における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。なお、本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
本発明の第１工程では、より高いゲッタリング能力を得る観点から、半導体ウェーハ１０の表面１０Ａからの深さが１５０ｎｍ以下の範囲内に、改質層１８における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン１６を照射することが好ましい。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が２種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオン１６としてＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いる場合、炭素１原子あたりの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とし、好ましくは、４０ｋｅＶ／ａｔｏｍ以下が望ましい。また、クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下とする。
なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
また、クラスタードーズ量は、イオン照射時間を制御することにより調整することができる。本発明では、炭素のドーズ量は１×１０１３〜１×１０１６ａｔｏｍｓ／ｃｍ２とし、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下とする。１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。
本発明によれば、既述のとおり、ＲＴＡやＲＴＯなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置を用いて回復熱処理を行う必要がない。それは、以下に述べる第１エピタキシャル層２０を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ１０の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、６００℃以上９００℃以下の炉内温度で半導体ウェーハ１０を炉内に投入し、１℃／秒以上１５℃／秒以下の昇温レートで１１００℃以上１２００℃以下の温度範囲にまで昇温させ、その温度で３０秒以上１分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークにより半導体ウェーハ１０の結晶性を十分回復させることができる。
もちろん第１工程の後、第２工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、９００℃以上１２００℃以下で１０秒以上１時間以下行えばよい。ここで、熱処理温度を９００℃以上１２００℃以下とするのは、９００℃未満では、結晶性の回復効果が得られにくいためであり、一方、１２００℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を１０秒以上１時間以下とするのは、１０秒未満では回復効果が得られにくいためであり、一方、１時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。
このような回復熱処理は、例えば、ＲＴＡやＲＴＯなどの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、１５分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン１６の照射条件を考慮して適切なものを選択すればよい。
改質層１８上に形成する第１エピタキシャル層２０としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の温度範囲の温度でＣＶＤ法によりシリコンウェーハ１０上にエピタキシャル成長させることができる。第１エピタキシャル層２０は、厚さが１〜１５μｍの範囲内とすることが好ましい。１μｍ未満の場合、シリコンウェーハ１０からのドーパントの外方拡散により第１エピタキシャル層２０の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。第１エピタキシャル層２０は裏面照射型固体撮像素子を製造するためのデバイス層となる。
なお、第１工程の後かつ第２工程の前に、半導体ウェーハ１０に対して、酸素析出物の形成を促進するための熱処理を施すことができる。この熱処理は、例えば、縦型熱処理炉にクラスターイオン１６照射後の半導体ウェーハを搬送し、例えば６００℃以上９００℃以下で、１５分以上４時間以下行う。この熱処理により、十分な密度のＢＭＤを形成させて、半導体エピタキシャルウェーハ１００，２００の裏面側から混入した金属不純物に対するゲッタリング能力を発揮させることができる。また、この熱処理は、上記回復熱処理を兼ねることもできる。
次に、上記製造方法により得られる半導体エピタキシャルウェーハ１００，２００について説明する。第１実施形態による半導体エピタキシャルウェーハ１００および第２実施形態による半導体エピタキシャルウェーハ２００は、図１（Ｃ）および図２（Ｄ）に示すように、炭素および窒素の少なくとも一方を含む半導体ウェーハ１０と、この半導体ウェーハ１０の表面に形成され、半導体ウェーハ１０中に所定元素が固溶してなる改質層１８と、この改質層１８上の第１エピタキシャル層２０と、を有する。ここで、改質層１８における所定元素の濃度プロファイルの半値幅Ｗが１００ｎｍ以下であることを特徴とする。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ、その結果、上記半値幅Ｗを１００ｎｍ以下とすることが可能となった。下限としては１０ｎｍと設定することができる。なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）にて測定した深さ方向の濃度分布を意味する。また、「所定元素の深さ方向の濃度プロファイルの半値幅」とは、測定精度を考慮して、エピタキシャル層の厚さが１μｍ超えの場合は、エピタキシャル層を１μｍに薄膜化した状態で、ＳＩＭＳにて所定元素の濃度プロファイルを測定したときの半値幅とする。
半導体ウェーハ１０中の炭素濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２３ １９８１）とすることが好ましく、窒素濃度は、５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが好ましいのは既述のとおりである。さらに、これらの濃度範囲の炭素および窒素による十分な酸素析出効果を得るために、半導体ウェーハ１０中の酸素濃度は、９×１０１７ａｔｏｍｓ／ｃｍ３以上（ＡＳＴＭ Ｆ１２１ １９７９）とすることが好ましいのも既述のとおりである。
また、所定元素としては、シリコン以外の元素であれば特に限定されないが、炭素または炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。また、所定元素がさらにドーパント元素を含むことができ、このドーパント元素としては、ホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素を用いることができる。
より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ１００，２００において、シリコンウェーハ１０の表面からの深さが１５０ｎｍ以下の範囲内に、改質層１８における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましく、
１×１０１７〜１×１０２２ａｔｏｍｓ／ｃｍ３の範囲内がより好ましく、１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内がさらに好ましい。
また、改質層１８の深さ方向厚みは、概ね３０〜４００ｎｍの範囲内とすることができる。
本実施形態の半導体エピタキシャルウェーハ１００，２００によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することができる。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ１００，２００の表面に位置する第１エピタキシャル層２０に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、半導体ウェーハ１０上に２層のエピタキシャル層を形成しても良い。
（本発明例１〜５）
以下、本発明の実施例について説明する。
まず、ＣＺ法により、表１に示す濃度の炭素または窒素の少なくとも一方を含む単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットから採取されたｎ型のシリコンウェーハ（直径：３００ｍｍ、厚さ：７７５μｍ、ドーパント種類：リン、ドーパント濃度：４×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度１５×１０１７ａｔｏｍｓ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、クラスターイオンとしてＣ５Ｈ５クラスターを生成し、ドーズ量９．００×１０１３Ｃｌｕｓｔｅｒｓ／ｃｍ２（炭素のドーズ量４．５×１０１４ａｔｏｍｓ／ｃｍ２）、炭素１原子当たりの加速電圧１４．７７ｋｅＶ／ａｔｏｍの条件で、各シリコンウェーハの表面に照射した。続いて、各シリコンウェーハをＨＦ洗浄した後、枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハ上にシリコンのエピタキシャル層（厚さ：６μｍ、ドーパント種類：リン、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハとした。
（比較例１〜５）
クラスターイオン照射工程に替えて、ＣＯ２を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量９．００×１０１３ａｔｏｍｓ／ｃｍ２、加速電圧３００ｋｅＶ／ａｔｏｍの条件でモノマーイオン注入工程を行った以外は、本発明例１〜５と同様にして、比較例にかかるエピタキシャルシリコンウェーハを製造した。
（比較例６）
クラスターイオンの照射を行わなかった以外は、本発明例１と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
（比較例７）
クラスターイオンの照射を行わなかった以外は、本発明例３と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
（比較例８）
クラスターイオンの照射を行わず、また、炭素および窒素のいずれも添加しなかった以外は、本発明例１と同一条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
上記本発明例および比較例で作製した各サンプルについて評価を行った。
（１）ＳＩＭＳ測定
まず、クラスターイオンの照射直後と、モノマーイオンの注入直後における、炭素の分布の相違を明らかにするため、本発明例１および比較例１について、エピタキシャル層形成の前のシリコンウェーハについて、ＳＩＭＳ測定を行った。得られた炭素濃度プロファイルを図４に参考に示す。ここで、図４の横軸の深さはシリコンウェーハの表面をゼロとしている。
次に、本発明例１および比較例１のエピタキシャルシリコンウェーハについて、ＳＩＭＳ測定を行った。得られた炭素濃度プロファイルを図５に示す。図５の横軸の深さはエピタキシャルシリコンウェーハの表面をゼロとしている。
また、各本発明例および比較例で作製した各サンプルについて、エピタキシャル層を１μｍまで薄膜化した後にＳＩＭＳ測定したときの炭素濃度プロファイルの半値幅を表１に示す。なお、既述のとおり、表１に示す半値幅はエピタキシャル層を１μｍに薄膜化した後にＳＩＭＳ測定したときの半値幅であるため、表１に示す半値幅と、図５の半値幅とは異なる。また、薄膜化した後にＳＩＭＳ測定したときの濃度のピーク位置およびピーク濃度についても表１に示す。
Figure 2014099454
図４に示すように、本発明例１のクラスターイオンの照射直後と、比較例１のモノマーイオンの注入直後における中間製造物であるエピタキシャル層形成前のシリコンウェーハの炭素濃度プロファイルを比較すると、クラスターイオン照射の場合は炭素濃度プロファイルがシャープであり、モノマーイオン注入の場合は炭素濃度プロファイルがブロードである。このことから、エピタキシャル層形成後も、炭素濃度プロファイルの傾向は同様となることが推定される。実際に、これら中間製造物にエピタキシャル層を形成したときの炭素濃度プロファイル（図５）からもわかるように、クラスターイオン照射により、モノマーイオン注入よりも局所的かつ高濃度の改質層が形成されていることが確認された。なお、図示しないが、本発明例２〜５ならびに比較例２〜５についても、同様の傾向を有する濃度プロファイルが得られた。
（２）ゲッタリング能力評価
本発明例および比較例で作製した各サンプルのエピタキシャルシリコンウェーハ表面を、Ｎｉ汚染液（１．０×１０１２／ｃｍ２）で、それぞれスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行った。本発明例および比較例について、ゲッタリング能力の評価は、Ｎｉ濃度のピーク値で評価を行った。この評価は、評価基準をＮｉ濃度プロファイルのピーク濃度の値によって以下のとおりに分類して行った。得られた評価結果を表１に示す。
◎：１×１０１７ａｔｏｍｓ／ｃｍ３以上
○：７．５×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３未満
△：７．５×１０１６ａｔｏｍｓ／ｃｍ３未満
表１から明らかなように、本発明例１〜５の各エピタキシャルシリコンウェーハは、いずれもＮｉの濃度ピーク値が１×１０１７ａｔｏｍｓ／ｃｍ３以上であり、クラスターイオン照射により形成された改質層が多量のＮｉを捕獲して、高いゲッタリング能力を発揮していることがわかる。これは、表１に示すとおり、クラスターイオン照射した本発明例１〜５は、全て半値幅が１００ｎｍ以下であり、モノマーイオン注入した比較例１〜５は、いずれも半値幅が１００ｎｍ超であり、クラスターイオンを照射した本発明例１〜５は、モノマーイオンを注入した比較例１〜５に比べ、炭素濃度プロファイルの半値幅が小さくなるために、より高いゲッタリング能力を得ることができていると言える。なお、クラスターイオン照射やモノマーイオン注入を施していない比較例６〜８では、Ｎｉの濃度ピーク値が７．５×１０１６ａｔｏｍｓ／ｃｍ３未満であり、ゲッタリング能力の低いものであった。
（３）ＢＭＤの密度評価
本発明例および比較例で作製した各エピタキシャルシリコンウェーハに対して、８００℃×４時間及び１０００℃×１６時間の熱処理を施した後、シリコンウェーハ（バルクウェーハ）におけるＢＭＤの密度を求めた。これは、シリコンウェーハを劈開し、劈開断面に対してライトエッチング（エッチング量：２μｍ）処理を施した後に、光学顕微鏡を用いてウェーハ劈開断面を観察して求めた。
その結果、本発明例１〜５および比較例１〜７で作製した各エピタキシャルシリコンウェーハは、いずれも、１×１０６ａｔｏｍｓ／ｃｍ２以上のＢＭＤが形成されていることが確認された。これは、シリコンウェーハ内に炭素および／または窒素が添加されていることによるものと考えられる。一方、炭素および窒素のいずれも添加しなかった比較例８で作製したサンプルウェーハのＢＭＤ密度は０．１×１０６ａｔｏｍｓ／ｃｍ２以下であった。
（４）エピタキシャル欠陥の評価
本発明例および比較例で作製した各サンプルのエピタキシャルウェーハの表面を、ＫＬＡ−Ｔｅｎｃｈｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、ＬＰＤの発生状況を調べた。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて、ＬＰＤの発生部位を観察評価して、ＬＰＤが積層欠陥（ＳＦ：Stacking Fault）であるか否かを評価した。
その結果、本発明例１〜５および比較例６〜８の各エピタキシャルシリコンウェーハは、いずれもエピタキシャル層表面で観察されたＳＦの個数は５個／ウェーハ以下であったのに対し、モノマーイオンの注入を行った比較例１〜５の各エピタキシャルシリコンウェーハは、いずれも１０個／ウェーハ以上のＳＦが観察された。これは比較例１〜５において、エピタキシャル成長処理前に回復熱処理を施していないことから、モノマーイオンの注入によりウェーハ表面部の結晶性が乱れたままでエピタキシャル成長することに起因するものと考えられる。
本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することができる半導体エピタキシャルウェーハを効率的に製造できるため、半導体ウェーハ製造業において有用である。
１００，２００ 半導体エピタキシャルウェーハ
１０ 半導体ウェーハ
１０Ａ 半導体ウェーハの表面
１２ バルク半導体ウェーハ
１４ 第２エピタキシャル層
１６ クラスターイオン
１８ 改質層
２０ 第１エピタキシャル層

Claims (21)

  1. 炭素および窒素の少なくとも一方を含む半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第１工程と、
    前記半導体ウェーハの改質層上に第１エピタキシャル層を形成する第２工程と、
    を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記半導体ウェーハはシリコンウェーハである、請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記半導体ウェーハが、シリコンウェーハの表面に第２エピタキシャル層が形成されたエピタキシャルウェーハであり、前記第１工程において前記改質層は前記第２エピタキシャル層の表面に形成される、請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記半導体ウェーハ中の炭素濃度は１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２３ １９８１）であり、窒素濃度は５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下である、請求項１〜３のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記半導体ウェーハ中の酸素濃度は９×１０１７ａｔｏｍｓ／ｃｍ３以上１８×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２１ １９７９）である、請求項１〜４のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記第１工程の後かつ前記第２工程の前に、前記半導体ウェーハに対して、酸素析出物の形成を促進するための熱処理を施す、請求項１〜５のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  7. 前記クラスターイオンが構成元素として炭素を含む、請求項１〜６のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  8. 前記クラスターイオンが構成元素として炭素を含む２種以上の元素を含む、請求項７に記載の半導体エピタキシャルウェーハの製造方法。
  9. 前記クラスターイオンが、さらにドーパント元素を含み、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素である、請求項７または８に記載の半導体エピタキシャルウェーハの製造方法。
  10. 前記第１工程は、炭素１原子あたりの加速電圧が５０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが１００個以下、炭素のドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行う、請求項９に記載の半導体エピタキシャルウェーハの製造方法。
  11. 炭素および窒素の少なくとも一方を含む半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に所定元素が固溶してなる改質層と、該改質層上の第１エピタキシャル層と、を有し、
    前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする半導体エピタキシャルウェーハ。
  12. 前記半導体ウェーハがシリコンウェーハである、請求項１１に記載の半導体エピタキシャルウェーハ。
  13. 前記半導体ウェーハが、シリコンウェーハの表面に第２エピタキシャル層が形成されたエピタキシャルウェーハであり、前記改質層は前記第２エピタキシャル層の表面に位置する、請求項１１または１２に記載の半導体エピタキシャルウェーハ。
  14. 前記半導体ウェーハ中の炭素濃度は１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２３ １９８１）であり、窒素濃度は５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１４ａｔｏｍｓ／ｃｍ３以下である、請求項１１〜１３のいずれか一項に記載の半導体エピタキシャルウェーハ。
  15. 前記半導体ウェーハ中の酸素濃度は９×１０１７ａｔｏｍｓ／ｃｍ３以上１８×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ１２１ １９７９）である、請求項１１〜１４のいずれか一項に記載の半導体エピタキシャルウェーハ。
  16. 前記半導体ウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する、請求項１１〜１５のいずれか一項に記載の半導体エピタキシャルウェーハ。
  17. 前記改質層における前記濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上である、請求項１１〜１６のいずれか一項に記載の半導体エピタキシャルウェーハ。
  18. 前記所定元素が炭素を含む、請求項１１〜１７のいずれか一項に記載の半導体エピタキシャルウェーハ。
  19. 前記所定元素が炭素を含む２種以上の元素を含む、請求項１８に記載の半導体エピタキシャルウェーハ。
  20. 前記所定元素がさらにドーパント元素を含み、該ドーパント元素がホウ素、リン、ヒ素およびアンチモンからなる群から選ばれた１以上の元素である、請求項１８または１９に記載の半導体エピタキシャルウェーハ。
  21. 請求項１〜１０のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項１１〜２０のいずれか一項に記載の半導体エピタキシャルウェーハの、表面に位置する第１エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2012249335A 2012-11-12 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Active JP6278591B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2012249335A JP6278591B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR1020157013185A KR101964937B1 (ko) 2012-11-13 2013-11-11 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
PCT/JP2013/006629 WO2014076933A1 (ja) 2012-11-13 2013-11-11 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR1020177005839A KR101837454B1 (ko) 2012-11-13 2013-11-11 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
DE112013005407.8T DE112013005407B4 (de) 2012-11-13 2013-11-11 Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
CN201380059268.6A CN104781918B (zh) 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
US14/442,373 US20160181313A1 (en) 2012-11-12 2013-11-11 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
TW102141072A TWI549188B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
US16/717,706 US20200203418A1 (en) 2012-11-13 2019-12-17 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249335A JP6278591B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017037374A Division JP2017123477A (ja) 2017-02-28 2017-02-28 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014099454A true JP2014099454A (ja) 2014-05-29
JP2014099454A5 JP2014099454A5 (ja) 2015-10-08
JP6278591B2 JP6278591B2 (ja) 2018-02-14

Family

ID=50730867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249335A Active JP6278591B2 (ja) 2012-11-12 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (7)

Country Link
US (2) US20160181313A1 (ja)
JP (1) JP6278591B2 (ja)
KR (2) KR101964937B1 (ja)
CN (1) CN104781918B (ja)
DE (1) DE112013005407B4 (ja)
TW (1) TWI549188B (ja)
WO (1) WO2014076933A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2017076712A (ja) * 2015-10-15 2017-04-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2017104584A1 (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2018148128A (ja) * 2017-03-08 2018-09-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
JP2019149483A (ja) * 2018-02-27 2019-09-05 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
KR20200003153A (ko) * 2017-07-20 2020-01-08 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP2021158146A (ja) * 2020-03-25 2021-10-07 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
EP3384072B1 (en) 2015-12-04 2021-02-17 Globalwafers Co., Ltd. Systems and methods for production of low oxygen content silicon
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
EP3428325B1 (en) 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6874718B2 (ja) * 2018-03-01 2021-05-19 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP6988843B2 (ja) 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
CN113109415B (zh) * 2021-03-26 2024-06-14 南昌大学 一种适用于二次离子质谱分析的多层膜界面位置表征方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662321B2 (ja) 1991-05-31 1997-10-08 科学技術振興事業団 超低速クラスターイオンビームによる表面処理方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0941138A (ja) 1995-07-31 1997-02-10 Res Dev Corp Of Japan ガスクラスターイオンビームによるイオン注入法
US6903373B1 (en) * 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
JP2002134511A (ja) 2000-08-16 2002-05-10 Sony Corp 半導体基板の製造方法および固体撮像装置の製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
US7479466B2 (en) * 2006-07-14 2009-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of heating semiconductor wafer to improve wafer flatness
US7981483B2 (en) * 2007-09-27 2011-07-19 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US20090233004A1 (en) * 2008-03-17 2009-09-17 Tel Epion Inc. Method and system for depositing silicon carbide film using a gas cluster ion beam
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US8226835B2 (en) * 2009-03-06 2012-07-24 Tel Epion Inc. Ultra-thin film formation using gas cluster ion beam processing
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US11355658B2 (en) 2015-06-12 2022-06-07 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2017076712A (ja) * 2015-10-15 2017-04-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2017104584A1 (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017112181A (ja) * 2015-12-15 2017-06-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US10396120B2 (en) 2015-12-15 2019-08-27 Sumco Corporation Method for producing semiconductor epitaxial wafer and method of producing solid-state imaging device
JP2018148128A (ja) * 2017-03-08 2018-09-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
KR102259817B1 (ko) 2017-07-20 2021-06-01 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
KR20200003153A (ko) * 2017-07-20 2020-01-08 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
JP2019149483A (ja) * 2018-02-27 2019-09-05 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP2021158146A (ja) * 2020-03-25 2021-10-07 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
JP7259791B2 (ja) 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
KR20170026669A (ko) 2017-03-08
TWI549188B (zh) 2016-09-11
WO2014076933A1 (ja) 2014-05-22
CN104781918A (zh) 2015-07-15
CN104781918B (zh) 2018-12-18
JP6278591B2 (ja) 2018-02-14
KR101837454B1 (ko) 2018-03-12
US20200203418A1 (en) 2020-06-25
KR101964937B1 (ko) 2019-04-02
US20160181313A1 (en) 2016-06-23
KR20150066598A (ko) 2015-06-16
DE112013005407B4 (de) 2024-04-25
TW201428854A (zh) 2014-07-16
DE112013005407T5 (de) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP2014099451A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150824

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150824

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6278591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250