TWI538151B - 半導體裝置及使用其之行動通信機器 - Google Patents

半導體裝置及使用其之行動通信機器 Download PDF

Info

Publication number
TWI538151B
TWI538151B TW103120236A TW103120236A TWI538151B TW I538151 B TWI538151 B TW I538151B TW 103120236 A TW103120236 A TW 103120236A TW 103120236 A TW103120236 A TW 103120236A TW I538151 B TWI538151 B TW I538151B
Authority
TW
Taiwan
Prior art keywords
layer
channel
interposer substrate
conductive shielding
shielding layer
Prior art date
Application number
TW103120236A
Other languages
English (en)
Other versions
TW201438180A (zh
Inventor
山田啟壽
山崎尚
福田昌利
小鹽康弘
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201438180A publication Critical patent/TW201438180A/zh
Application granted granted Critical
Publication of TWI538151B publication Critical patent/TWI538151B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

半導體裝置及使用其之行動通信機器
本文中描述之實施例大致係關於半導體封裝及使用其之行動裝置。
本申請案係基於且主張2010年7月15日申請的先前日本專利申請案第2010-160980號之優先權的權利；該案之全部內容以引用之方式併入本文中。
使用於以行動電話為代表之行動通信機器之半導體裝置，為防止對通信特性帶來不良影響，要求抑制無用電磁波向外部之洩漏。為此，適用有具備屏蔽功能之半導體封裝。眾所周知，作為具備屏蔽功能之半導體封裝，其係具有沿著將搭載於***式基板上之半導體晶片予以密封之密封樹脂層的外面設置屏蔽層之構造者。
為抑制來自***式基板之側面之無用電磁波之洩漏，已知有使用將連接於接地配線之通道配置於外周側之***式基板的半導體封裝。在如此之半導體封裝中，要求提高屏蔽層與***式基板之接地配線之電性及機械性的連接可靠性。再者，要求不使半導體封裝大型化，而抑制來自***式基板之側面之無用電磁波的洩漏。
根據本發明之一實施形態，提供一種半導體封裝，其包含：插 入式基板；設置於***式基板之第1面之外部連接端子；搭載於***式基板之第2面上之半導體晶片；以密封半導體晶片之方式而形成於***式基板之第2面上之密封樹脂層；及以覆蓋密封樹脂層及***式基板之側面之至少一部分的方式而設置之導電性屏蔽層。***式基板包含：形成於絕緣基材之第1面之第1配線層；形成於絕緣基材之第2面之第2配線層；及複數之貫通絕緣基材之通道。複數之通道之一部分具有露出於***式基板之側面，且於***式基板之厚度方向切斷之切斷面。通道之切斷面係與導電性屏蔽層電性連接。
根據本實施例，根據屏蔽效果可有效抑制來自***式基板之電磁波之洩漏。
又，藉由將根據本實施例之半導體封裝適用於例如行動電話，可抑制通信時之雜訊。
1‧‧‧半導體封裝
2‧‧‧***式基板
3‧‧‧焊錫球
4‧‧‧半導體晶片
5‧‧‧密封樹脂層
6‧‧‧FBGA
7‧‧‧導電性屏蔽層
8‧‧‧接合導線
9‧‧‧保護層
10‧‧‧識別標記
10A‧‧‧文字
10B‧‧‧記號
21‧‧‧絕緣基板
22‧‧‧第1配線層
22A‧‧‧接地配線
23‧‧‧第2配線層
23A‧‧‧接地配線
24‧‧‧通道
24A‧‧‧通道
25‧‧‧導體層
26‧‧‧填充材
27‧‧‧連接盤
28‧‧‧焊錫抗蝕劑層
29‧‧‧焊錫抗蝕劑層
100‧‧‧行動電話
101‧‧‧CPU封裝
102‧‧‧記憶晶片封裝
103‧‧‧音源晶片封裝
104‧‧‧電源晶片封裝
271‧‧‧半圓形連接盤
C‧‧‧切斷面
X‧‧‧晶片搭載區域
圖1係顯示根據實施形態之半導體封裝之構成之側視圖。
圖2係圖1所示之半導體封裝之剖面圖。
圖3係顯示圖1所示之半導體封裝中導電性屏蔽層形成前之狀態的側視圖。
圖4係顯示使用於圖1所示之半導體封裝之***式基板之一例之平面圖。
圖5係圖4所示之***式基板之剖面圖。
圖6係顯示使用於圖1所示之半導體封裝之***式基板的另一例之平面圖。
圖7係顯示根據實施形態之半導體封裝之另一構成之側視圖。
圖8係顯示圖7所示之半導體封裝之剖面圖。
圖9係顯示通道之切斷面之最大間隔與半導體封裝之磁場屏蔽效果之關係的圖。
圖10係顯示導電性屏蔽層與通道切斷面之接觸電阻與半導體封裝之磁場屏蔽效果之關係的圖。
圖11A至圖11C係顯示圖7所示之半導體封裝之製造步驟的圖。
圖12A至圖12E係顯示圖1所示之半導體封裝之製造步驟的圖。
圖13係圖1所示之半導體封裝之俯視圖。
圖14係將圖13所示之半導體封裝之密封樹脂層及導電性屏蔽層之一部分放大顯示之剖面圖。
圖15係顯示導電性屏蔽層中識別標記之形成部分之薄膜電阻率與半導體封裝之磁場屏蔽效果之關係的圖。
圖16係顯示根據實施形態之行動電話之構成之立體圖。
關於第1實施形態之半導體封裝，參照圖面予以說明。圖1係顯示根據第1實施形態之半導體封裝之側視圖，圖2係圖1所示之半導體封裝之剖面圖，圖3係顯示在圖1所示之半導體封裝中導電性屏蔽層形成前之狀態的側視圖，圖4係顯示使用於圖1所示之半導體封裝之***式基板之一例之平面圖，圖5係圖4所示之***式基板之剖面圖。
該等圖所示之半導體封裝1，係於具備***式基板2、作為外部連接端子而設置於***式基板2之第1面上之焊錫球3、搭載於***式基板2之第2面上之半導體晶片4、及密封半導體晶片4之密封樹脂層5的FBGA(Fine pitch Ball Grid Array：細間距球柵陣列)6上，形成有導電性屏蔽層7之附屏蔽功能之半導體封裝。
***式基板2具有作為絕緣基材之絕緣基板21。於絕緣基板21之第1面(下面)設置有第1配線層22，且於第2面(上面)設置有第2配線層23。配線層22、23不限定於單層構造之導體層，亦可分別包含2層以上之導體層。***式基板2具有貫通絕緣基板21而形成之通道24，以將第1配線層22與第2配線層23電性連接。配線層22、23或通道24係由 包含銅箔、銀或銅之導電性漿料組成，且根據需要於表面實施鍍鎳或鍍金等。
***式基板2之通道24，如圖5所示，包含：形成於貫通上述絕緣基板21之貫通孔內面之導體層25；填充於導體層25內側之中空部之填充材26；及將導體層25與配線層22、23電性連接之連接盤27、27。填充材26例如包含絕緣性樹脂或導電性樹脂。填充材26宜為以與導電性屏蔽層7之密著性優良之材料形成。以導電材料形成填充材26之情形，由於與導電性屏蔽層7之接觸面積會增大，故預見通道24與導電性屏蔽層7之接觸電阻值會降低。通道24亦可藉由鍍敷而於貫通孔內填充金屬材料(銅等)。
***式基板2之第1面(設置有第1配線層22之面)設置有焊錫球3。焊錫球3係與第1配線層22電性連接。***式基板2之第2面(設置有第2配線層23之面)具有晶片搭載區域X。雖在圖4中省略圖示，但晶片搭載區域X除晶片搭載部以外，還設置有根據第2配線層23之信號配線或接地配線等。***式基板2具有形成於第1及第2面之焊錫抗蝕劑層28、29。
***式基板2之第2面上，搭載有半導體晶片4。設置於半導體晶片4之上面之電極墊(未圖示)係經由Au導線等之接合導線8而與***式基板2之第2配線層23電性連接。再者，***式基板2之第2面形成有將半導體晶片4與接合導線8等一起密封之密封樹脂層5。密封樹脂層5與***式基板2之側面的至少一部分係被導電性屏蔽層7覆蓋。
導電性屏蔽層7為防止自密封樹脂層5內之半導體晶片4或***式基板2之配線層22、23放射之無用電磁波洩漏，宜為以低電阻率之金屬層形成，例如適用包含銅、銀、鎳等金屬層。導電性屏蔽層7之厚度宜為基於其電阻率而設定。例如宜以使將導電性屏蔽層7之電阻率以厚度分配之屏蔽電阻值為0.5Ω以下，而設定導電性屏蔽層7之厚 度。藉由令導電性屏蔽層7之屏蔽電阻值為0.5Ω以下，可更好地抑制由密封樹脂層5洩漏之無用電磁波再現。
由於自半導體晶片4等放射之無用電磁波被覆蓋密封樹脂層5之導電性屏蔽層7遮斷，故可防止向外部洩漏。無用電磁波亦有自***式基板2之側面洩漏之可能。因此，本實施形態之半導體封裝1中，如圖2至圖5所示，於***式基板2之外周部，配置有通道24之一部分，即與接地配線22A、23A連接之通道24A。通道24A具有於***式基板2之厚度方向切斷之切斷面C，該切斷面C係以露出於***式基板2之側面之方式配置。
第1及第2配線層22、23具有接地配線22A、23A。接地配線22A、23A係以露出於***式基板2側面之方式而配置於外周部。再者，***式基板2之外周部配置有與接地配線22A、23A連接之通道24A。通道24A具有於***式基板2之厚度方向切斷之切斷面C，且將切斷面C以露出於***式基板2之方式配置。由於導電性屏蔽層7係以覆蓋***式基板2之側面之一部分的方式形成，故導電性屏蔽層7係與接地配線23A電性連接，且與通道24A之切斷面C電性連接。
導電性屏蔽層7與通道24A係經由通道24A之切斷面C而電性連接，故可提高導電性屏蔽層7與通道24A之連接狀態。具體而言，可降低導電性屏蔽層7與通道24A之接觸電阻。導電性屏蔽層7與通道24A之切斷面C之連接狀態不限定於直接連接狀態(直流連接)，亦可經由薄絕緣體高頻地電性連接。
通道24A之切斷面C宜為包含導體層25之切斷面與填充材26之切斷面。圖4及圖5係顯示以通過通道24A之中心的方式而切斷之狀態。藉此，因導電性屏蔽層7與通道24A之切斷面C之接觸面積會增大，故可進一步提高導電性屏蔽層7與通道24A之連接狀態。但，通道24A之切斷面C並非必須通過通道24A之中心，於切斷面C包含通道24A之一 部分亦可。
將通道24A切斷時，連接盤27之形狀宜為如圖4所示之矩形。經切斷之通道24A之連接盤27之形狀可考慮為如圖4所示之長方形與如圖6所示之半圓形。圖4所示之長方形的連接盤27係例如切斷正方形之連接盤者。圖6所示之半圓形之連接盤271係例如切斷圓形之連接盤者。如圖6所示在切斷圓形之連接盤之情形下，因切割線之位置偏差之影響，使連接盤271之剖面露出面積容易有偏差。與此相對，圖4所示之長方形之連接盤27在切割線位置有偏差之情形中亦可將剖面露出面積保持為一定。
再者，切斷通道24A時，宜為不在***式基板2之四隅配置通道24A。於四隅配置之通道24A因會在切割步驟中被2次切斷，故容易產生由銅箔之***式基板2分離等。因此，***式基板2之四隅宜為不配置通道24A。但，在不擔心因切割步驟使銅箔分離等而發生通道24A之損傷或破壞之情形下，亦可於***式基板2之四隅配置切斷之通道24A。
圖2至圖5所示之通道24A具有將其厚度方向(通道24之貫通方向)之一部分於***式基板2之厚度方向切斷之切斷面C。通道24A之切斷面C具有自***式基板2之第2面側切斷通道24A之厚度方向之一部分之形狀。通道24A之***式基板2之第1面側之端部及其附近部分係由絕緣基板21而覆蓋。導電性屏蔽層7，係以覆蓋將通道24A之厚度方向之一部分切斷之切斷面C與藉由切斷通道24A之一部分而產生之段面之方式而形成。藉此，可提高根據導電性屏蔽層7之FBGA6之被覆性或導電性屏蔽層7與通道24A之切斷面C之連接性。
如圖7及圖8所示，通道24A亦可具有將其厚度方向(通道24之貫通方向)之整體於***式基板2之厚度方向切斷之切斷面C。如圖7及圖8所示之通道24A之切斷面C具有將通道24A之厚度方向之整體切斷之 形狀。導電性屏蔽層7係以由***式基板2之第2面側覆蓋通道24A之切斷面C之厚度方向之一部分的方式而形成。未以切斷面C之導電性屏蔽層7覆蓋之部分係露出於***式基板2之側面。導電性屏蔽層7亦可以覆蓋切斷面C整體之方式形成。該情形，導電性屏蔽層7亦可與第1配線層22之接地配線22A電性連接。
圖7及圖8所示之半導體封裝1，由於係將通道24A整體切斷，故可抑制半導體封裝1之面積增大。例如，在使用將未切斷之通道配置於外周部之***式基板之情形下，與未將通道配置於外周部之***式基板比較，半導體封裝之一邊的長度會增加通道之連接盤寬度之2倍以上。與此相對，在使用將以中心切斷之通道24A配置於外周之***式基板2之情形下，半導體封裝1之一邊的長度之增加量會被抑制至通道24之連接盤之寬度左右。當通道24之連接盤之寬度為0.2mm時，若配置未切斷之通道，則封裝之一邊的長度將增加0.4mm以上，與此相對，若配置已切斷之通道，則可將封裝之一邊的長度之增加量抑制至0.2mm左右。
具有與導電性屏蔽層7電性連接之切斷面C之通道24A，具備抑制由***式基板2之側面洩漏電磁波之效果。由於通道24A貫通***式基板2，且在切斷面C與導電性屏蔽層7電性連接，故可有效抑制由***式基板2之側面整體洩漏電磁波。例如，即使於***式基板2之外周部配置有連接於接地配線之通道，當該通道係僅設置於***式基板2之厚度方向之一部分時，仍會於厚度方向自不存在通道之部分洩漏電磁波。對此，藉由配置貫通***式基板2之通道24A，使通道24A相對***式基板2之側面整體發揮屏蔽效果，故可有效抑制由***式基板2之側面洩漏電磁波。
在抑制由***式基板2之側面洩漏電磁波上，宜為使複數之通道24A之切斷面C露出於***式基板2之每一邊之側面。再者，露出於插 入式基板2側面之通道24A之切斷面C之間隔越狹窄則抑制電磁波洩漏之效果(磁場屏蔽效果)越明顯。通道24A之切斷面C之最大間隔宜為4mm以下。通道24A之配置間隔並非限定於等間隔。通道24A之配置間隔亦可不一定。即使在該情形下，宜為以使切斷面C之最大間隔為4mm以下之方式配置通道24A。
圖9係顯示***式基板2之側面之通道24A之切斷面C之最大間隔與磁場屏蔽效果之關係。圖9係測定900MHz、2500MHz之各個頻率之磁場屏蔽效果之結果。測定樣本係一邊的長度為8.15mm、高度(包含焊錫球)為1.06mm之半導體封裝。雜訊係自外部對焊錫球供電，且自焊錫球經由***式基板之信號配線與通道而傳導至基板並完成終端。導電性屏蔽層、露出之通道、接地配線、及焊錫球之接地針腳係被電性連接。
磁場強度係以距封裝中央部正上方之密封樹脂層1mm之距離(基準面)實施掃描而測定。磁場屏蔽效果可根據存在屏蔽層之情形與無屏蔽層之情形之在基準面的磁場強度的差求得。導電性屏蔽層之厚度在封裝上面為50μm，在側面為70μm。導電性屏蔽層之電阻率為30μΩcm左右。經如此測定之磁場屏蔽效果係如圖9所示。圖9係顯示使通道24A之切斷面C之最大間隔變化時之磁場屏蔽效果。
如圖9所示，通道24A之切斷面C之最大間隔之對數與磁場屏蔽效果具有線性關係。已知在通道24A之切斷面C之最大間隔較大之情形下，磁場屏蔽效果低下。為提高磁場屏蔽效果，通道24A之切斷面C之最大間隔以狹窄為好。在行動機器上使用之半導體封裝1中，要求900MHz之磁場屏蔽效果為34dB以上。為此，切斷面C之最大間隔宜為4mm以下。雖減小通道24A之切斷面C之間隔更為有效，但因通道24A之間隔受構造上之制約，故令其間隔為0.2mm以上。
再者，為提高根據導電性屏蔽層7之磁場屏蔽效果，宜為使導電 性屏蔽層7與***式基板2之接地配線以低電阻接觸。具體而言，宜為降低導電性屏蔽層7與接地配線23A或通道24A之切斷面C的接觸電阻。圖10顯示根據電磁場虛設謀求導電性屏蔽層7與通道24A之切斷面C的接觸電阻與導電性屏蔽層7之磁場屏蔽效果之關係的結果。
根據電磁場虛設之解析係就一邊長度為8.1mm、高度(包含焊錫球)為1.06mm之半導體封裝而實施。半導體封裝之具體形狀為，***式基板2之高度為0.1mm，通道24A之直徑為0.08mm，通道24A之連接盤27之寬度為0.2mm，第1及第2配線層22、23之厚度為18μm。通道24A係於貫通孔內填充有銅者。當導電性屏蔽層7與通道24A之切斷面C之上半部分接觸時，每1個通道24A之接觸面積為0.0076mm2。通道24A係以1mm間距等間隔配置，亦配置於***式基板2之四隅。通道24A之個數為33個。
雜訊係自外部對焊錫球供電，且自焊錫球經由***式基板之信號配線與通道而傳導至基板並完成終端。導電性屏蔽層、露出之通道、接地配線、及焊錫球之接地針腳係被電性連接。磁場強度係在距離封裝中央部正上方之密封樹脂層1mm之位置(基準面)算出。磁場屏蔽效果係根據存在屏蔽層之情形與無屏蔽層之情形之基準面之磁場強度之最大值的差求得。導電性屏蔽層之厚度，封裝上面及側面同為50μm。導電性屏蔽層之電阻率為30μΩcm。經如此實施之電磁場虛設之結果如圖10所示。
如圖10所示，導電性屏蔽層7與通道24A之切斷面C之接觸電阻越低磁場屏蔽效果越高。行動機器中所使用之半導體封裝1，要求900MHz之磁場屏蔽效果為34dB以上。因此，導電性屏蔽層7與通道24A之切斷面C之接觸面積電阻率宜為300mΩ‧mm2以下。由於每1個通道24A之接觸面積為0.0076mm2，故1個通道24A之切斷面C與導電性屏蔽層7之接觸界面之電阻值宜為39Ω以下。即，導電性屏蔽層7宜為 以與通道24A之切斷面C之接觸電阻為300mΩ‧mm2以下之導電材料，或與1個通道24A之切斷面C之接觸界面電阻值為39Ω以下之導電材料形成。
本實施形態之半導體封裝1係例如如下所述而製作。首先，如圖11A所示，適用先前之製作步驟製作FBGA6。FBGA6係藉由切割而個片化。將FBGA6個片化時，以使通道24A之切斷面C露出於***式基板2之側面而切割。其次，將密封樹脂層5固化後，如圖11B所示形成導電性屏蔽層7。圖11A及圖11B係顯示如圖7及圖8所示之半導體封裝1之製造步驟。
導電性屏蔽層7係例如藉由以轉印法、絲網印刷法、噴霧塗布法、噴射點膠法、噴墨法、及噴霧法等塗布導電性漿料而形成。導電性漿料例如包含銀、或銅與樹脂作為主成分，且以低電阻者為佳。又，可適用以無電場鍍敷法或電場鍍敷法將銅或鎳等成膜之方法、利用濺鍍法將銅等成膜之方法，形成導電性屏蔽層7。導電性屏蔽層7係以覆蓋密封樹脂層5及***式基板2之側面之至少一部分的方式形成。
如圖11C所示，根據需要亦可以耐蝕性或耐電子遷移性優良之保護層9覆蓋導電性屏蔽層7。作為保護層9係使用聚醯亞胺樹脂等。其後，藉由燒成導電性屏蔽層7或保護層9且使其硬化，製作成半導體封裝1。半導體封裝1會根據需要實施印字。印字係藉由雷射印字或轉印法等實施。
本實施形態之半導體封裝1，如圖12A至圖12E所示，亦可於個片化前進行半切割，繼而形成導電性屏蔽層7之後，進行用以個片化之切割而製作。圖12A至圖12E係顯示圖1至圖3所示之半導體封裝1之製造步驟。
首先，如圖12A所示，製作適用先前之製作步驟，將複數之FBGA6以密封樹脂層5統一密封者。其次，如圖12B所示，以切斷密 封樹脂層5與***式基板2一部分之方式進行半切割。半切割係以切斷配置於***式基板2之外周部之通道24A之厚度方向的一部分的方式而實施。通道24A之切斷面C係藉由半切割而形成。
實施半切割時，若於***式基板2之四隅配置通道24A，則存在通道24A自***式基板2分離之情形。為迴避該等情況，宜為不於***式基板2之四隅配置通道24A。於***式基板之四隅配置通道24A，以半切割將通道24A自***式基板2分離之情形下，藉由再度使切割刀片穿過經半切割之部分之同一位置，可除去分離之通道24A。藉此，可抑制通道24A之分離引起之不良情況的發生。
其次，如圖12C所示，以覆蓋複數之FBGA6之方式形成導電性屏蔽層7。導電性屏蔽層7係以填充於藉由半切割而形成之調節槽內的方式形成。如圖12D所示，統一搭載焊錫球3後，如圖12E所示，進行用以個片化之切割而製作半導體封裝1。用以個片化之切割係以切斷填充於調節槽內之導電性屏蔽層7與***式基板2之殘部之方式實施。如圖11C所示，適用保護層9之情形，在用以個片化之切割步驟前或步驟後，於導電性屏蔽層7上形成保護層9。半導體封裝1會根據需要實施印字。
如圖13所示，於半導體封裝1之導電性屏蔽層7之表面形成文字10A、記號10B、圖形等之識別標記10之情形，若將導電性屏蔽層7於厚度方向完全削除而使密封樹脂層5露出，則有自識別標記10之形成部分洩漏電磁雜訊之虞。因此，宜為識別標記10係藉由僅削除導電性屏蔽層7之厚度方向之一部分而形成。識別標記10亦可藉由不削除導電性屏蔽層7之轉印墨水之方法形成。
作為識別標記10之形成方法，可舉出以少量削除導電性屏蔽層7之方式調節雷射輸出之雷射標記。於導電性屏蔽層7進行雷射標記之情形，如圖14所示，宜為調節雷射之輸出，使識別標記10之形成部分 之表面粗度與導電性屏蔽層7之其他部分不同。例如，使識別標記10之形成部分之表面粗度小於導電性屏蔽層7之其他部分。藉此，無需大量削除導電性屏蔽層7，即可視覺確認性較佳地形成識別標記10。
圖15及表1係顯示藉由電磁場虛設謀求導電性屏蔽層7中識別標記10之形成部分之薄膜電阻值與磁場屏蔽效果之關係的結果。藉由電磁場虛設之解析係就一邊之長度為8.1mm、高度(包含焊錫球)為1.06mm之半導體封裝而進行。半導體封裝之具體形狀係，***式基板2之高度為0.1mm，通道24A之直徑為0.08mm，通道24A之連接盤27之寬度為0.2mm，第1及第2配線層22、23之厚度為18μm。通道24A係於貫通孔內填充有銅者。當導電性屏蔽層7與通道24A之切斷面C之上半部分接觸時，每1個通道24A之接觸面積為0.0076mm2。通道24A係以1mm間距等間隔地配置，亦配置於***式基板2之四隅。通道24A之個數為33個。
雜訊係自外部對焊錫球供電，且自焊錫球經由***式基板之信號配線與通道而傳導至基板並完成終端。導電性屏蔽層、露出之通道、接地配線、及焊錫球之接地針腳係被電性連接。解析頻率為900MHz。磁場強度係在距離封裝中央部正上方之密封樹脂層1mm之位置(基準面)算出。磁場屏蔽效果係根據存在屏蔽層之情形與無屏蔽層之情形之基準面之磁場強度的最大值之差而求得。導電性屏蔽層之厚度，封裝上面及側面同為50μm。導電性屏蔽層之電阻率為30μΩcm，導電性屏蔽層之薄膜電阻值為0.006Ω。
導電性屏蔽層7上形成有圖13所示之識別標記10。文字10A之粗細為0.08mm，文字10A之大小為縱1mm、橫0.7mm。顯示封裝之方向之標記10B係直徑為1mm之圓形。藉由切削導電性屏蔽層7而形成如圖13所示之識別標記10。使識別標記10之形成部分之導電性屏蔽層7之厚度由0μm變化至50μm，解析與磁場屏蔽效果之關係。當導電性 屏蔽層7之厚度為0μm時，標記形成部分之導電性屏蔽層7係被完全削除之狀態，此時之薄膜電阻值為無限大。當導電性屏蔽層7之厚度為50μm時，標記形成部分之導電性屏蔽層7係未切削狀態，此時之薄膜電阻值為0.006Ω。
如圖15及表1所示，導電性屏蔽層7之識別標記10之形成部分之薄膜電阻值越低，磁場屏蔽效果越高。行動機器所使用之半導體封裝1中，要求900MHz之磁場屏蔽效果為34dB以上。因此，導電性屏蔽層7之識別標記10之形成部分之薄膜電阻值宜為0.28Ω以下。
上述之實施形態之半導體封裝1適用於行動電話或行動資訊終端等之行動通信機器。圖16係顯示根據實施形態之行動電話。如圖16所示之行動電話100包含：CPU封裝101、記憶晶片封裝102、音源晶片封裝103、及電源晶片封裝104等。該等IC封裝101、102、103、104中任一者皆為雜訊源。藉由於如此之IC封裝101、102、103、104適用實施形態之半導體封裝1，可抑制行動電話100通信時之雜訊。
雖然已描述特定實施例，但是此等實施例僅係經由實例而提出，且並非意欲限制本發明之範疇。實際上，本文中描述的新穎實施例可以多種其他形式體現；此外，在不脫離本發明之精神下，可在本文中描述之實施例的形式上作出多種省略、替代及改變。隨附申請專 利範圍及其之等效物意欲涵蓋此等形式或修改，如同此等形式或修改落在本發明之範疇及精神內一般。
1‧‧‧半導體封裝
2‧‧‧***式基板
3‧‧‧焊錫球
4‧‧‧半導體晶片
5‧‧‧密封樹脂層
7‧‧‧導電性屏蔽層
8‧‧‧接合導線
21‧‧‧絕緣基板
22‧‧‧第1配線層
22A‧‧‧接地配線
23‧‧‧第2配線層
23A‧‧‧接地配線
24‧‧‧通道
24A‧‧‧通道
28‧‧‧焊錫抗蝕劑層
29‧‧‧焊錫抗蝕劑層
C‧‧‧切斷面

Claims (6)

  1. 一種半導體裝置，其包含：***式基板，其包含：包括第1面與第2面之絕緣基材、於上述絕緣基材之上述第1面形成之第1配線層、於上述絕緣基材之上述第2面形成之第2配線層、及導體層；外部連接端子，其係設置於上述第1面；半導體晶片，其係搭載於上述第2面上；密封樹脂層，其係以密封上述半導體晶片之方式設置於上述第2面上；及導電性屏蔽層，其係覆蓋上述密封樹脂層與上述***式基板之側面之至少一部分；其中上述導電性屏蔽層包括識別標記；且上述識別標記部分的上述導電性屏蔽層之厚度係2μm以上。
  2. 如請求項1之半導體裝置，其中上述導電性屏蔽層係經由於上述***式基板之切斷面露出之上述導體層而與包含於上述外部連接端子之接地接腳電性連接。
  3. 如請求項1或2之半導體裝置，其中上述識別標記係藉由將上述導電性屏蔽層僅削減厚度方向之一部分而形成。
  4. 如請求項1或2之半導體裝置，其中於上述導電性屏蔽層之表面，進一步包含保護層。
  5. 如請求項3之半導體裝置，其中於上述導電性屏蔽層之表面，進一步包含保護層。
  6. 一種行動通信機器，其包含如請求項1至5之任一半導體裝置。
TW103120236A 2010-07-15 2011-07-14 半導體裝置及使用其之行動通信機器 TWI538151B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160980 2010-07-15

Publications (2)

Publication Number Publication Date
TW201438180A TW201438180A (zh) 2014-10-01
TWI538151B true TWI538151B (zh) 2016-06-11

Family

ID=45467374

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100125010A TWI452666B (zh) 2010-07-15 2011-07-14 半導體封裝及使用其之行動裝置
TW103120236A TWI538151B (zh) 2010-07-15 2011-07-14 半導體裝置及使用其之行動通信機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100125010A TWI452666B (zh) 2010-07-15 2011-07-14 半導體封裝及使用其之行動裝置

Country Status (4)

Country Link
US (2) US9362196B2 (zh)
JP (2) JP5820172B2 (zh)
CN (2) CN102339817B (zh)
TW (2) TWI452666B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012151326A (ja) 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
JP5512566B2 (ja) 2011-01-31 2014-06-04 株式会社東芝 半導体装置
CN103219295B (zh) * 2012-01-20 2015-12-16 环旭电子股份有限公司 适形掩模封装结构及检测方法
JP2013161831A (ja) 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP5703245B2 (ja) 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
CN111508908A (zh) * 2012-09-20 2020-08-07 斯莱戈科技公司 极薄封装
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP6130810B2 (ja) * 2013-05-02 2017-05-17 富士フイルム株式会社 エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP2015115552A (ja) 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6088964B2 (ja) 2013-12-13 2017-03-01 株式会社東芝 半導体製造装置
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
JP6199724B2 (ja) 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
JP6190264B2 (ja) 2013-12-13 2017-08-30 東芝メモリ株式会社 半導体製造装置
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
WO2015194435A1 (ja) * 2014-06-20 2015-12-23 株式会社村田製作所 回路モジュール及びその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JP2016192445A (ja) 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
JP6508333B2 (ja) 2015-05-14 2019-05-08 株式会社村田製作所 電子回路モジュール
US9570406B2 (en) 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
CN107924908B (zh) * 2015-07-13 2020-10-23 莱尔德电子材料(深圳)有限公司 具有定制着色的外表面的热管理和/或emi减轻材料
JP6418605B2 (ja) * 2015-07-31 2018-11-07 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10535611B2 (en) 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US10340213B2 (en) * 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2017168704A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
KR20170127324A (ko) * 2016-05-11 2017-11-21 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6602324B2 (ja) 2017-01-17 2019-11-06 株式会社東芝 無線装置
JP6815880B2 (ja) 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US9831197B1 (en) * 2017-02-02 2017-11-28 Sigurd Microelectronics Corp. Wafer-level package with metal shielding structure and the manufacturing method thereof
JP6602326B2 (ja) * 2017-02-06 2019-11-06 株式会社東芝 無線装置
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
JP6887326B2 (ja) 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
JP6999350B2 (ja) * 2017-10-05 2022-01-18 株式会社ディスコ パッケージ基板の加工方法
JP2019087639A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP2019087638A (ja) * 2017-11-07 2019-06-06 住友ベークライト株式会社 電子装置の製造方法
JP6776280B2 (ja) * 2018-01-10 2020-10-28 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
WO2019159913A1 (ja) 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
JP7193920B2 (ja) 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法
JP7093210B2 (ja) 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
WO2020105622A1 (ja) 2018-11-21 2020-05-28 タツタ電線株式会社 シールドパッケージ
US11139224B2 (en) * 2019-12-05 2021-10-05 Qualcomm Incorporated Package comprising a substrate having a via wall configured as a shield
US20200219825A1 (en) * 2020-03-19 2020-07-09 Intel Corporation Memory device package with noise shielding
US11605598B2 (en) * 2020-04-17 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN115516619A (zh) * 2020-05-22 2022-12-23 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN112563247B (zh) * 2021-02-24 2022-04-22 甬矽电子(宁波)股份有限公司 一种电磁屏蔽封装结构和电磁屏蔽封装方法
US20220328427A1 (en) * 2021-04-08 2022-10-13 GM Global Technology Operations LLC Metal-coated, polymer-encapsulated electronics modules and methods for making the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047898A (en) * 1989-11-13 1991-09-10 International Business Machines Corporation Deflectable contact for providing positive surface contact for shielding electromagnetic interference
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JPH09223761A (ja) 1996-02-15 1997-08-26 Nitto Denko Corp 半導体装置およびその製造方法
JPH10284873A (ja) 1997-04-04 1998-10-23 Hitachi Ltd 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JP3406817B2 (ja) * 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
JP2002353349A (ja) 2001-05-24 2002-12-06 Kyocera Corp 電子部品収納用パッケージの蓋体およびこれを用いた電子部品収納用パッケージ
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
TW552689B (en) * 2001-12-21 2003-09-11 Siliconware Precision Industries Co Ltd High electrical characteristic and high heat dissipating BGA package and its process
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP2004297554A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
US7167375B2 (en) * 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
TWI236768B (en) * 2004-10-21 2005-07-21 Chipmos Technologies Inc Low noise multi chip image sensor package
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
JP2006278805A (ja) * 2005-03-30 2006-10-12 Elpida Memory Inc 半導体装置
JP4619209B2 (ja) * 2005-06-28 2011-01-26 パナソニック株式会社 半導体素子実装方法および半導体素子実装装置
JP2007134493A (ja) * 2005-11-10 2007-05-31 Fujifilm Corp 半導体素子のパッケージ
US7569811B2 (en) * 2006-01-13 2009-08-04 Ionics Mass Spectrometry Group Inc. Concentrating mass spectrometer ion guide, spectrometer and method
TWI337399B (en) * 2007-01-26 2011-02-11 Advanced Semiconductor Eng Semiconductor package for electromagnetic shielding
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
TWI349357B (en) * 2007-05-30 2011-09-21 Advanced Semiconductor Eng Emi shielded semiconductor package and method for manufacturing the same
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2009218484A (ja) 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages
JP5324191B2 (ja) 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2010153607A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP2010197758A (ja) * 2009-02-25 2010-09-09 Seiko Epson Corp 画像形成装置および潜像担持体ユニット
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
JP2011124413A (ja) 2009-12-11 2011-06-23 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same

Also Published As

Publication number Publication date
US9362196B2 (en) 2016-06-07
CN104362131B (zh) 2018-08-28
JP2012039104A (ja) 2012-02-23
TWI452666B (zh) 2014-09-11
CN102339817A (zh) 2012-02-01
CN104362131A (zh) 2015-02-18
JP6412844B2 (ja) 2018-10-24
JP2015233164A (ja) 2015-12-24
CN102339817B (zh) 2015-03-25
US20160276290A1 (en) 2016-09-22
TW201438180A (zh) 2014-10-01
TW201214651A (en) 2012-04-01
JP5820172B2 (ja) 2015-11-24
US9721905B2 (en) 2017-08-01
US20120015687A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI538151B (zh) 半導體裝置及使用其之行動通信機器
US9401333B2 (en) Semiconductor device
US11715701B2 (en) Semiconductor device and method of inspecting the same
CN110010587B (zh) 半导体装置的制造方法及半导体装置
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
US9385090B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
JP6567475B2 (ja) 無線装置
JP2012160576A (ja) 半導体装置およびその製造方法
JP5779265B2 (ja) 半導体装置
JP5726553B2 (ja) 半導体装置の製造方法および半導体装置
JP2015084456A (ja) 半導体装置