JP6418605B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6418605B2
JP6418605B2 JP2015152646A JP2015152646A JP6418605B2 JP 6418605 B2 JP6418605 B2 JP 6418605B2 JP 2015152646 A JP2015152646 A JP 2015152646A JP 2015152646 A JP2015152646 A JP 2015152646A JP 6418605 B2 JP6418605 B2 JP 6418605B2
Authority
JP
Japan
Prior art keywords
layer
metal
sealing resin
metal compound
conductive shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015152646A
Other languages
English (en)
Other versions
JP2017034086A (ja
Inventor
本間　荘一
荘一 本間
勇佑 高野
勇佑 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015152646A priority Critical patent/JP6418605B2/ja
Priority to TW105106350A priority patent/TWI621238B/zh
Priority to CN201610208262.6A priority patent/CN106409781B/zh
Priority to CN201811610366.5A priority patent/CN110010582B/zh
Priority to US15/223,842 priority patent/US9881876B2/en
Publication of JP2017034086A publication Critical patent/JP2017034086A/ja
Application granted granted Critical
Publication of JP6418605B2 publication Critical patent/JP6418605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

実施形態の発明は、半導体装置および半導体装置の製造方法に関する。
通信機器等に用いられる半導体装置では、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、封止樹脂層の表面を導電性シールド層で覆う構造が用いられている。上記構造で十分なシールド効果を得るためには、導電性シールド層をグランド配線に電気的に接続し、グランド配線を介して外部に電磁波ノイズを逃がすことが好ましい。
導電性シールド層とグランド配線との間の電気抵抗率を低くするため、導電性シールド層の材料として例えば銅等が用いられる。しかしながら、銅等の導電性シールド層は封止樹脂層から剥がれやすい。このように、導電性シールド層と封止樹脂層との密着性が低いと半導体装置の信頼性が低下する場合がある。
米国特許出願公開ＵＳ２０１５／０１７１０２１号明細書
実施形態の発明が解決しようとする課題は、導電性シールド層と封止樹脂層との密着性を高めることである。
実施形態の半導体装置は、第１の面と第２の面とを有する基体と、グランド配線と、を有する配線基板と、第１の面上に搭載された半導体チップと、第２の面上に設けられ、グランド配線に電気的に接続されたグランド端子を含む外部接続端子と、半導体チップを封止する封止樹脂層と、封止樹脂層の表面に接し、かつ金属炭化物を含む第１の金属化合物部と、第１の金属化合物部上に設けられ、かつ金属窒化物を含む第２の金属化合物部と、を有する金属化合物層と、金属化合物層を挟んで封止樹脂層を覆うように設けられた導電性シールド層と、を具備する。グランド配線は、配線基板の側面に露出し、かつ導電性シールド層に電気的に接続されている。
半導体装置の構造例を示す断面模式図である。 半導体装置の構造例を示す斜視模式図である。 半導体装置の他の構造例を示す断面模式図である。 半導体装置の他の構造例を示す断面模式図である。 半導体装置の他の構造例を示す断面模式図である。 半導体装置の他の構造例を示す断面模式図である。 半導体装置の製造方法例を示すフローチャートである。 半導体装置の製造方法例を説明するための断面模式図である。 半導体装置の製造方法例を説明するための断面模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
図１は半導体装置の構造例を示す断面模式図である。図２は半導体装置の構造例を示す斜視模式図である。半導体装置１０は、配線基板１と、外部接続端子２ａ、２ｂと、半導体チップ３Ａと、ボンディングワイヤ４と、封止樹脂層５と、金属化合物層６と、導電性シールド層７と、を具備する。
配線基板１は、第１の面と第２の面とを有する絶縁基体１１と、第１の面上に設けられた導電層１２ａと、第１の面上に設けられた導電層１２ｂと、第２の面上に設けられ、ビア１４ａを介して導電層１２ａに電気的に接続された導電層１３ａと、第２の面上に設けられ、ビア１４ｂを介して導電層１２ｂに電気的に接続された導電層１３ｂと、導電層１２ａの一部を露出させる開口部を有するソルダーレジスト等の絶縁層１５と、導電層１３ａの一部および導電層１３ｂの一部を露出させる開口部を有するソルダーレジスト等の絶縁層１６と、を有する。配線基板１は、半導体チップ３Ａの少なくとも一部に重畳する導電層を有していてもよい。半導体チップ３Ａの少なくとも一部に重畳する導電層は、ビア１４ａに電気的に接続され、ビア１４ｂと電気的に分離される。上記導電層を設けることにより、配線基板１を介した不要な電磁波の漏洩を抑制することができる。
配線基板１の絶縁基体１１としては、例えばシリコン基板やガラス基板、セラミック基板、ガラスエポキシ等の樹脂基板等を用いることができる。導電層１２ａ、導電層１２ｂ、導電層１３ａ、および導電層１３ｂの少なくとも一つには、例えば銅や銀を主成分とした金属膜または銅や銀を含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。ビア１４ａおよびビア１４ｂは、例えば絶縁基体１１を貫通する開口の内面に設けられた導体層と、導体層の内側に充填された穴埋め材と、を有する。導体層には、例えば銅や銀またはこれらを含む導電性ペーストを用い、必要に応じて表面にニッケルめっきや金めっき等が施されていてもよい。穴埋め材は、例えば絶縁性材料または導電性材料を用いて形成される。導体層はこれに限定されず、例えば貫通孔内壁にめっき等により金属材料（銅等）を被覆することによりビア１４ａおよびビア１４ｂが形成されてもよい。
外部接続端子２ａは、導電層１３ａ上に設けられ、かつ導電層１３ａに電気的に接続されている。外部接続端子２ａは、グランド端子としての機能を有する。このとき、導電層１２ａ、導電層１３ａ、およびビア１４ａはグランド配線としての機能を有する。外部接続端子２ｂは、導電層１３ｂ上に設けられ、かつ導電層１３ｂに電気的に接続されている。外部接続端子２ｂは、信号端子または電源端子としての機能を有する。このとき、導電層１２ｂ、導電層１３ｂ、およびビア１４ｂは信号配線または電源配線としての機能を有する。外部接続端子２ａおよび外部接続端子２ｂは、例えば半田ボールを有する。これに限定されず、外部接続端子２ａおよび外部接続端子２ｂは、半田ボールの代わりにランドを有していてもよい。
半導体チップ３Ａは、ダイアタッチフィルム等の有機接着層を介して第１の面上に搭載されている。半導体チップ３Ａは、電極を有し、電極を露出させるように多段に積層されている。多段に積層された半導体チップ３Ａは、ダイアタッチフィルム等の有機接着層を介して順に接着されている。多段に積層された半導体チップ３Ａの電極は、ボンディングワイヤ４により配線基板１と電気的に接続されている。半導体チップ３Ａはボンディングワイヤ４を介して導電層１２ａに電気的に接続されている。ボンディングワイヤ４としては、例えば金ワイヤ、銀ワイヤ、銅ワイヤ等が挙げられる。銅ワイヤの表面がパラジウム膜により覆われていてもよい。
封止樹脂層５は、半導体チップ３Ａを封止するように設けられている。封止樹脂層５は、ＳｉＯ２等の無機充填材を含有する。また、無機充填材は、ＳｉＯ２に加え、例えば水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、またはチタン酸バリウム等を含んでいてもよい。無機充填材は、例えば粒状であり、封止樹脂層５の粘度や硬度等を調整する機能を有する。封止樹脂層５中の無機充填材の含有量は、例えば６０％以上９０％以下である。封止樹脂層５としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。なお、無機充填材は、封止樹脂層５の表面に露出していてもよい。
金属化合物層６は、封止樹脂層５の表面に接するように設けられている。図１において、金属化合物層６は、封止樹脂層５の表面に接し且つ金属炭化物を含む金属化合物部６ａと、金属化合物部６ａ上に設けられ且つ金属窒化物を含む金属化合物部６ｂと、を有する。金属化合物部６ｂは、金属化合物部６ａと導電性シールド層７との間に設けられている。無機充填材が封止樹脂層５の表面に露出する場合、金属化合物層６は露出する無機充填材に接する。これにより、封止樹脂層５と導電性シールド層７との密着性を高めることができる。金属化合物層６は、必ずしも連続膜でなくてもよい。例えば、互いに離間する複数の金属化合物部を金属化合物層６とみなしてもよい。
金属化合物部６ａの厚さは、例えば０．１ｎｍ以上１００ｎｍ以下であることが好ましい。０．１ｎｍ未満の場合、封止樹脂層５と導電性シールド層７との密着性が低下する場合がある。１００ｎｍを超える場合、金属化合物部６ａの電気抵抗率が高くなり、シールド効果が低下する場合がある。金属化合物部６ｂの厚さは、例えば０．１ｎｍ以上１００ｎｍ以下であることが好ましい。０．１ｎｍ未満の場合、封止樹脂層５と導電性シールド層７との密着性が低下する場合がある。１００ｎｍを超える場合、金属化合物部６ｂの電気抵抗率が高くなり、シールド効果が低下する場合がある。
金属炭化物としては、例えばニッケルの炭化物、チタンの炭化物、鉄の炭化物、クロムの炭化物、銅の炭化物、タンタルの炭化物、アルミニウムの炭化物、またはステンレス鋼（ＳＵＳ３０４、ＳＵＳ３１６等）の炭化物等が挙げられる。金属窒化物としては、例えばニッケルの窒化物、チタンの窒化物、鉄の窒化物、クロムの窒化物、銅の窒化物、タンタルの窒化物、アルミニウムの窒化物、またはステンレス鋼（ＳＵＳ３０４、ＳＵＳ３１６等）の窒化物等が挙げられる。なお、必ずしも金属化合物層６が金属炭化物を含んでいなくてもよい。
金属化合物層６は、配線基板１の側面の少なくとも一部を覆っている。このとき、グランド配線の少なくとも一部の側面、例えば導電層１２ａおよび導電層１３ａの少なくとも一つの導電層の側面を配線基板１の側面に露出させ、上記少なくとも一つの導電層の側面が金属化合物層６に接していてもよい。これにより、外部接続端子２ａを介して不要な電磁波を外部に逃がすことができる。上記少なくとも一つの導電層と金属化合物層６との接触部は、複数設けられていてもよい。
導電性シールド層７は、金属化合物層６を挟んで封止樹脂層５を覆うように設けられている。導電性シールド層７は、例えば銅、ニッケル、チタン、金、銀、パラジウム、白金、鉄、アルミニウム、錫もしくはクロム等の金属、上記金属の合金、ステンレス鋼、またはインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）等を含むことが好ましい。導電性シールド層７は、上記材料の複合層または積層を有していてもよい。
導電性シールド層７の厚さは、その電気抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層７の電気抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層７の厚さを設定することが好ましい。導電性シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要な電磁波の漏洩を再現性よく抑制することができる。導電性シールド層７の厚さは、例えば０．１μｍ以上２０μｍ以下であることが好ましい。０．１μｍ未満の場合、シールド効果が低下する場合がある。２０μｍを超える場合、導電性シールド層７の応力が大きく、導電性シールド層７が剥がれる場合がある。
導電性シールド層７は、半導体チップ３Ａ等から放射される不要な電磁波を遮蔽し、外部への漏洩を抑制する機能を有する。金属化合物層６は、導電性シールド層の一部とみなされてもよい。
導電性シールド層７は、配線基板１の側面の少なくとも一部を覆っていてもよい。このとき、導電性シールド７は、グランド配線の少なくとも一部、例えば導電層１２ａおよび導電層１３ａの少なくとも一つの導電層に電気的に接続される。例えば、導電層１２ａおよび導電層１３ａの少なくとも一つの導電層の側面を配線基板１の側面に露出させ、上記少なくとも一つの導電層の側面に導電性シールド層７が接していてもよい。上記少なくとも一つの導電層が導電性シールド層７に接することにより外部接続端子２ａを介して外部に不要な電磁波を逃がすことができる。上記少なくとも一つの導電層と導電性シールド層７との接触部は、複数設けられていてもよい。ビア１４ａが配線基板１の側面に露出し、導電性シールド層７に接する切断面を有していてもよい。上記切断面を設けることにより、ビア１４ａと導電性シールド層７との接触面積を増やすことができるため、接続抵抗を低減することができる。
半導体装置１０では、厚さ方向からの電磁波ノイズが厚さ方向の垂直方向からの電磁波ノイズよりも多く発生する。このため、導電性シールド層７において、封止樹脂層５の上面上の領域は、封止樹脂層５の側面上の領域よりも厚いことが好ましい。
本実施形態の半導体装置は、封止樹脂層と導電性シールド層との間に金属炭化物と金属窒化物とを含む金属化合物層を具備する。金属化合物層により封止樹脂層と導電性シールド層との密着性を高めることができる。これは、金属窒化物中の金属原子または窒素原子が封止樹脂層中の無機充填材または樹脂と結合するためであると考えられる。
本実施形態の半導体装置は、図１に示す構造に限定されない。図３は半導体装置の他の構造例を示す断面模式図である。図３に示す半導体装置１０は、図１に示す半導体装置１０と比較して、金属化合物層６が配線基板１の側面に設けられておらず、導電性シールド層７が導電層１２ａおよび導電層１３ａの少なくとも一つの導電層の側面に接する構成が異なる。これにより、外部接続端子２ａを介して不要な電磁波を外部に逃がすことができる。上記少なくとも一つの導電層と導電性シールド層７との接触部は、複数設けられていてもよい。導電性シールド層７は、基体１１の第２の面上まで延在していてもよい。
図４は半導体装置の他の構造例を示す断面模式図である。図４に示す半導体装置１０は、図１に示す半導体装置１０と比較して金属化合物層６が金属炭化物および金属窒化物の両方を含む混合層により形成されている構成が異なる。このとき、金属化合物層６の厚さは、例えば０．１ｎｍ以上１００ｎｍ以下であることが好ましい。０．１ｎｍ未満の場合、封止樹脂層５と導電性シールド層７との密着性が低下する場合がある。１００ｎｍを超える場合、金属化合物層６の電気抵抗率が高くなり、シールド効果が低下する場合がある。
図５は半導体装置の他の構造例を示す断面模式図である。図５に示す半導体装置１０は、図１に示す半導体装置１０と比較して金属層７ａと金属層７ｂとを有する導電性シールド層７と導電性シールド層７上に設けられた保護層８とをさらに具備する構成が異なる。図５に限定されず、金属層７ｂを設けずに半導体装置１０が金属層７ａ上に設けられた保護層８を具備してもよい。
金属層７ａは、バッファ層（下地層）としての機能を有する。金属層７ａは、例えばチタン、クロム、ニッケル、モリブデン、タンタルもしくは鉄等の金属、上記金属の合金、ステンレス鋼、またはＩＴＯ等を含む。金属層７ａは、上記材料の複合膜または積層膜を有していてもよい。金属層７ａと金属化合物層６との密着性は、金属層７ｂと金属化合物層６との密着性よりも高いことが好ましい。金属層７ａの厚さは、例えば０．０１μｍ以上２０μｍ以下であることが好ましい。０．０１μｍ未満の場合、封止樹脂層５と導電性シールド層７との密着性が低下する。２０μｍを超える場合、金属層７ａの応力が大きく、金属層７ａが剥がれる場合がある。
金属層７ｂの電気抵抗率は、金属層７ａの電気抵抗率よりも低いことが好ましい。金属層７ｂは、例えば銅、銀、金、パラジウム、または白金等の金属を含む。金属層７ｂの厚さは、例えば０．１μｍ以上２０μｍ以下であることが好ましい。０．１μｍ未満の場合、シールド効果が低下する場合がある。２０μｍを超える場合、金属層７ｂの応力が大きく、金属層７ｂが剥がれる場合がある。
保護層８は、耐食性や耐マイグレーション性に優れ、例えば導電性シールド層７の耐湿性を向上させ、導電性シールド層７の腐食を抑制する機能を有する。保護層８としては、例えば金属材料、樹脂材料、セラミック材料等が用いられる。保護層８は、例えばチタン、クロム、ニッケル、鉄、アルミニウム、モリブデン、タンタル、マンガン、ランタンまたは銅等の金属、またはステンレス鋼、上記金属の酸化物、上記金属の窒化物、ＩＴＯ、炭素、黒鉛、ダイヤモンドライクカーボン、ＺｒＢ、ＭｏＳ、ＴｉＯＮ、ＴｉＡｌＮ、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂、ポリアミド樹脂等を含む。保護層８の厚さは、例えば０．０１μｍ以上２０μｍ以下であることが好ましい。０．０１μｍ未満の場合、導電性シールド層７の腐食を抑制する効果が低下する場合がある。２０μｍを超える場合、保護層８の応力が大きく、金属層７ｂが剥がれる場合がある。また、コストも高くなる。
図６は半導体装置の他の構造例を示す断面模式図である。図６に示す半導体装置１０は、図１に示す半導体装置１０と比較して半導体チップ３Ａの代わりに半導体チップ３Ｂを具備し、ボンディングワイヤ４を具備しない構成が異なる。半導体チップ３Ｂは、導電層１２ｂに電気的に接続するバンプ３１を有する。バンプ３１は、例えば金、錫、鉛、銀、銅、ビスマス、および亜鉛の少なくとも一つの金属、または上記金属の合金等を含む。バンプ３１は、複合膜または積層膜であってもよい。
半導体チップ３Ｂは、例えばバンプ３１が形成された基板をダイシングして個片化することにより形成される。半導体チップ３Ｂは、フリップチップ実装により配線基板１上に搭載される。このとき、フラックスの塗布または前処理等を行ってもよい。フラックスを使用した場合、溶剤または純水等で配線基板１を洗浄する。また、図６に示す半導体装置１０は、配線基板１と半導体チップ３Ｂとの間にアンダーフィル樹脂等の樹脂層３２を具備する。半導体チップ３Ｂは、バンプを挟んで積層されていてもよい。また、貫通電極を備える半導体チップ３Ｂがバンプを挟んで積層されていてもよい。
図１、図３ないし図６に示す半導体装置１０では、導電性シールド層７を設けない半導体装置よりも電磁波ノイズの量を低減することができる。また、図１、図３ないし図６に示す半導体装置では、例えば−５５℃〜１５０℃の熱サイクル試験（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｙｃｌｉｎｇ Ｔｅｓｔ：ＴＣＴ）において、２０００サイクル経過後であっても導電性シールド層７の異常、半導体チップの接続不良等が発生しにくい。また、例えば１５０℃、１０００時間での高温保存試験や８５℃、湿度８５％、バイアス電圧３．２Ｖ、１０００時間の高温高湿バイアス試験において、例えば導電性シールド層７の腐食、半導体チップの接続不良等が発生しにくい。
次に、本実施形態の半導体装置の製造方法例について図７ないし図９を参照して説明する。図７は、図１に示す半導体装置１０の製造方法例を示すフローチャートである。図７に示す半導体装置の製造方法例は、基板準備工程（Ｓ１）と、素子搭載工程（Ｓ２）と、樹脂封止工程（Ｓ３）と、分離工程（Ｓ４）と、熱処理工程（Ｓ５）と、エッチング工程（Ｓ６）と、シールド層形成工程（Ｓ７）と、を具備する。なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも図７に示す工程に限定されない。
図８および図９は、半導体装置１０の製造方法例を説明するための断面模式図である。図８では、基板準備工程（Ｓ１）ないし分離工程（Ｓ４）を行った後の半導体装置を模式的に図示している。図９では、基板準備工程（Ｓ１）ないしシールド層形成工程（Ｓ７）を行った後の半導体装置を模式的に図示している。
基板準備工程（Ｓ１）は、配線基板１を準備する工程である。ここでは一例として複数の配線基板１がマトリクス状に連設された構造の集合基板を作製する。基板準備工程（Ｓ１）では、分離工程（Ｓ４）においてダイシングされる箇所に導電層１２ａおよび導電層１３ａを形成しておく。また、配線基板１上にシート状またはペースト状のダイアタッチフィルムを貼り付けておく。ダイシング、レーザ、引き伸ばしによる活断等によりダイアタッチフィルムを切断してもよい。
素子搭載工程（Ｓ２）は、配線基板１の第１の面上に半導体チップ３Ａを搭載する工程である。素子搭載工程（Ｓ２）では、半導体チップ３Ａの電極を露出させながら半導体チップ３Ａをダイアタッチフィルムを介して多段に積層させる。また、素子搭載工程（Ｓ２）では、半導体チップ３Ａ同士および半導体チップ３Ａと導電層１２ｂとをボンディングワイヤ４を介して電気的に接続するボンディングを行ってもよい。
素子搭載工程（Ｓ２）において、半導体チップ３Ａを搭載した後に加熱処理を行ってもよい。上記加熱処理では、配線基板１をオーブンに入れ加熱することにより、配線基板１と半導体チップ３Ａとを接着させ、半導体チップ３Ａ同士を接着させることができる。その後、プラズマ洗浄を行い、半導体チップ３Ａの電極表面を清浄化させてもよい。例えば、アルゴン、酸素、水素、またはアルゴンおよび水素の両方を用いてプラズマ処理を行ってもよい。上記プラズマ処理をボンディングの後に行ってもよい。
樹脂封止工程（Ｓ３）は、半導体チップ３Ａを封止するように封止樹脂層５を形成する工程である。封止樹脂層５の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。
分離工程（Ｓ４）は、半導体装置１０毎に基板のダイシングを行い、個々の半導体装置１０に分離する工程である。例えば、ダイヤモンドブレード等のブレードを用いてダイシングを行う。ダイシングのときに導電層１２ａ等のグランド配線としての機能を有する導電層を切断して配線基板１の側面に上記導電層を露出させてもよい。分離工程（Ｓ４）後に、例えばＹＡＧレーザ等を備えたレーザマーキング装置により、封止樹脂層５の上面に、製品名、製品番号、製造年週、製造工場等の製品情報を刻印してもよい。
熱処理工程（Ｓ５）では、個片化した半導体装置をオーブンに入れ、１００℃以上２６０℃以下の温度で加熱して半導体装置１０に吸湿された水分等を除去する。１００℃未満の場合、水分が除去されずに封止樹脂層５と導電性シールド層７との密着性が低下する。２６０℃を超える場合、加熱温度がリフロー温度よりも高いため、半導体装置１０にダメージを与える場合がある。上記水分等を除去する工程をデガス工程ともいう。熱処理工程（Ｓ５）は、複数の熱処理工程を有していてもよい。例えば、オーブンでベークした後、減圧チャンバー内でさらにベークを行ってもよい。減圧チャンバー内でのベークでは、オーブンでのベークと同じく、１００℃以上２６０℃以下の温度で行う。
エッチング工程（Ｓ６）は、ドライエッチングにより、封止樹脂層５の一部を除去する工程である。ドライエッチングは、例えばアルゴンおよび窒素の少なくとも一つの元素を含むガスが供給された雰囲気下で行われる。なお、上記ガスは、酸素および水素の少なくとも一つの元素を含んでいてもよい。エッチング工程（Ｓ６）では、封止樹脂層５の一部を例えば封止樹脂層５の表面から１．０ｎｍ以上１００ｎｍ以下の深さまで除去することが好ましい。１．０ｎｍ未満の場合、封止樹脂層５と導電性シールド層７との密着性を十分に高めることができない場合がある。１００ｎｍを超える場合、エッチング時間が長時間であるため、プロセス時間が長い。除去する封止樹脂層５の深さは、例えばエッチング時間や供給するガスの流量等のエッチング条件を調整することにより制御される。また、エッチング工程（Ｓ６）により無機充填材の一部を露出させてもよい。
ドライエッチングとして、逆スパッタリングを用いて封止樹脂層５の一部を除去してもよい。逆スパッタリングとは、電圧を印加してプラズマを発生させ、被処理体に供給したガスのイオンを衝突させて被処理体表面の酸化物等の物質をイオンとしてはじき飛ばす処理のことをいう。
エッチングを行うことにより、封止樹脂層５と導電性シールド層７との密着性を高めることができる。これは、封止樹脂層５の表面積の増大や、露出させた無機充填材の微細な凹凸によるアンカー効果等のためであると考えられる。
シールド層形成工程（Ｓ７）は、封止樹脂層５の表面に接するように金属化合物層６を形成し、封止樹脂層５を覆うように導電性シールド層７を形成する工程である。シールド層形成工程（Ｓ７）では、トレイ上に個片化した半導体装置１０を配置する。トレイは、例えばアルミニウム、銅、鉄、ニッケル、クロム、チタン等の金属、上記金属の合金、ステンレス鋼、複合材料、樹脂等を含む。なお、例えば樹脂層と樹脂層上に設けられた金属層とを有する積層構造のトレイを用いてもよい。トレイの代わりに粘着性を有する樹脂フィルム等を用いてもよい。
シールド層形成工程（Ｓ７）では、例えば封止樹脂層５の表面に接するように金属化合物部６ａを形成し、金属化合物部６ａ上に金属化合物部６ｂを形成し、金属化合物部６ａおよび金属化合物部６ｂを挟んで封止樹脂層５を覆うように導電性シールド層７を形成する。例えば、スパッタリングにより金属化合物部６ａ、金属化合物部６ｂ、および導電性シールド層７を順に形成することにより、被処理基板を大気曝露することなく、連続処理を行うことができる。上記熱処理工程（Ｓ５）、エッチング工程（Ｓ６）、およびシールド層形成工程（Ｓ７）を一体の装置で連続で行ってもよい。
スパッタリング以外にも例えば蒸着法、イオンプレーティング法、転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法等を用いて金属化合物部６ａ、金属化合物部６ｂ、および導電性シールド層７を形成することができる。
エッチング工程（Ｓ６）において、窒素ガスを処理室に供給して窒素を含む雰囲気下でドライエッチングを行い、その後シールド層形成工程（Ｓ７）において、導電性シールド層７を形成してもよい。なお、アルゴンと窒素との混合雰囲気下でドライエッチングを行ってもよい。また、上記雰囲気が酸素および水素の少なくとも一つの元素を含んでいてもよい。
窒素を含む雰囲気下でドライエッチングを行うと、封止樹脂層５の表面に窒素が存在する。窒素が存在する封止樹脂層５の表面上に導電性シールド層７を形成すると、導電性シールド層７に含まれる金属が窒素と反応し、金属窒化物が生じる。よって、別途金属化合物部６ｂを形成する工程を設けずに金属窒化物を含む金属化合物部６ｂを形成することができる。従って、製造工程を簡略にすることができる。上記製造方法により、例えば図３に示す金属化合物層６が配線基板１の側面に設けられておらず、導電性シールド層７が導電層１２ａおよび導電層１３ａの少なくとも一つの導電層の側面に接する構造の半導体装置１を製造することができる。
封止樹脂層５を形成した後に封止樹脂層５の表面には樹脂成分の炭素が存在する。炭素が存在する封止樹脂層５の表面上に導電性シールド層７を形成すると、導電性シールド層７に含まれる金属が炭素と反応し、金属炭化物が生じる。よって、別途金属化合物部６ａを形成する工程を設けずに金属炭化物を含む金属化合物部６ａを形成することができる。エッチング雰囲気中では樹脂の表面の炭素が活性化し、金属化合物層６が金属炭化物と金属窒化物との混合層になる場合がある。
基板準備工程（Ｓ１）ないしシールド層形成工程（Ｓ７）を行った後、導電層１３ａに電気的に接続する外部接続端子２ａを設け、導電層１３ｂに電気的に接続する外部接続端子２ｂを設ける。これに限定されず、例えば素子搭載工程（Ｓ２）において外部接続端子２ａ、２ｂを設けてもよい。さらに、作製した半導体装置の外部接続端子２ａ、２ｂを用いて抵抗値を測定することにより良品か否か等を検査する工程を設けてもよい。以上が本実施形態における半導体装置の製造方法例の説明である。
上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
（実施例１）
エッチング工程（Ｓ６）におけるエッチング条件をサンプル毎に変えてサンプル１ないしサンプル３の半導体装置を作製した。各サンプルのエッチング条件を表１に示す。サンプル１の作製では、ＡｒガスとＮ２ガスの両方のガスを用いてエッチングを行った後に導電性シールド層を形成した。サンプル２の作製では、Ａｒガスのみを用いてエッチングを行った後に導電性シールド層を形成した。サンプル３の作製では、エッチングを行わずに導電性シールド層を形成した。サンプル１ないしサンプル３において、導電性シールド層はステンレス鋼層（ＳＵＳ）とステンレス鋼層上に設けられた銅層（Ｃｕ）との積層構造を有する。ステンレス鋼層（ＳＵＳ）の厚さは、０．１μｍである。銅層（Ｃｕ）の厚さは３μｍである。さらに、サンプル１ないしサンプル３の作製では、導電性シールド層上に厚さ０．３μｍのステンレス鋼層を形成した。
作製したサンプルに対してクロスカット法による密着性試験を行った。密着性試験により剥離したサンプルの個数割合（剥離率（％））を表１に示す。
Figure 0006418605
表１に示すように、ＡｒガスおよびＮ２ガスの両方を用いてエッチングを行い作製されたサンプル１では、剥離率が０％であった。これに対し、Ａｒガスのみを用いてエッチングを行い作製されたサンプル２やエッチングを行わずに作製されたサンプル３では、導電性シールド層の剥離が生じた。
（実施例２）
無機充填材を含む樹脂層上に厚さ１０ｎｍのステンレス鋼層を形成することにより、サンプルＡ、サンプルＢ、およびサンプルＣを作製した。サンプルＡの作製では、ＡｒガスおよびＮ２ガスの両方を供給して樹脂層のエッチングを行った。サンプルＢの作製では、Ａｒガスのみを供給して樹脂層のエッチングを行った。サンプルＣの作製では、樹脂層のエッチングを行わなかった。サンプルＡの作製におけるエッチング工程のＡｒガス流量およびＮ２ガス流量は、表２に示すように実施例１のサンプル１の作製におけるエッチング工程のＡｒガス流量およびＮ２ガス流量と同じである。サンプルＢの作製におけるエッチング工程のＡｒガス流量は、表２に示すように実施例１のサンプル２の作製におけるエッチング工程のＡｒガス流量と同じである。
作製したサンプルに対してＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）を用いた深さ方向分析により、樹脂層とステンレス鋼層との間の金属炭化物および金属窒化物の有無を確認した。結果を表２に示す
Figure 0006418605
表２に示すように、サンプルＡは、金属炭化物と金属窒化物とを含む。これに対し、サンプルＢおよびサンプルＣは、いずれも金属窒化物を含まない。このことから、ＡｒガスおよびＮ２ガスの両方を用いてエッチングを行った後に導電性シールド層を形成することにより、金属炭化物と金属窒化物とを含む金属化合物層が形成されていることがわかる。
実施例１および実施例２から金属窒化物を含む金属化合物層を形成することにより、封止樹脂層と導電性シールド層との密着性を向上させることができることがわかる。
１…配線基板、２ａ…外部接続端子、２ｂ…外部接続端子、３…半導体チップ、３Ａ…半導体チップ、３Ｂ…半導体チップ、４…ボンディングワイヤ、５…封止樹脂層、６…金属化合物層、６ａ…金属化合物部、６ｂ…金属化合物部、７…導電性シールド層、７ａ…金属層、７ｂ…金属層、８…保護層、１０…半導体装置、１１…絶縁基体、１２ａ…導電層、１２ｂ…導電層、１３ａ…導電層、１３ｂ…導電層、１４ａ…ビア、１４ｂ…ビア、１５…絶縁層、１６…絶縁層、３１…バンプ、３２…樹脂層。

Claims (5)

  1. 第１の面と第２の面とを有する基体と、グランド配線と、を有する配線基板と、
    前記第１の面上に搭載された半導体チップと、
    前記第２の面上に設けられ、前記グランド配線に電気的に接続されたグランド端子を含む外部接続端子と、
    前記半導体チップを封止する封止樹脂層と、
    前記封止樹脂層の表面に接し、かつ金属炭化物を含む第１の金属化合物部と、前記第１の金属化合物部上に設けられ、かつ金属窒化物を含む第２の金属化合物部と、を有する金属化合物層と、
    前記金属化合物層を挟んで前記封止樹脂層を覆うように設けられた導電性シールド層と、を具備し、
    前記グランド配線は、前記配線基板の側面に露出し、かつ前記導電性シールド層に電気的に接続されている半導体装置。
  2. 前記導電性シールド層上に設けられた保護層をさらに具備し、
    前記導電性シールド層は、
    前記金属化合物層を挟んで前記封止樹脂層を覆う第１の金属層と、
    前記第１の金属層上に設けられ、かつ前記第１の金属層よりも電気抵抗率が低い第２の金属層と、を有する、請求項１に記載の半導体装置。
  3. 第１の面と第２の面とを有する基体と、グランド配線と、を有する配線基板と、
    前記第１の面上に搭載された半導体チップと、
    前記第２の面上に設けられ、前記グランド配線に電気的に接続されたグランド端子を含む外部接続端子と、
    前記半導体チップを封止する封止樹脂層と、
    前記封止樹脂層の表面に接し、金属窒化物を含む金属化合物層と、
    前記金属化合物層を挟んで前記封止樹脂層を覆うように設けられた導電性シールド層と、
    前記導電性シールド層上に設けられた保護層と、を具備し、
    前記導電性シールド層は、
    前記金属化合物層を挟んで前記封止樹脂層を覆う第１の金属層と、
    前記第１の金属層上に設けられ、かつ前記第１の金属層よりも電気抵抗率が低い第２の金属層と、を有し、
    前記グランド配線は、前記配線基板の側面に露出し、かつ前記導電性シールド層に電気的に接続されている半導体装置。
  4. 第１の面と第２の面とを有する基体と、グランド配線と、を有する配線基板の前記第１の面上に半導体チップを搭載する工程と、
    前記半導体チップを封止するように封止樹脂層を形成する工程と、
    前記配線基板の側面に前記グランド配線を露出させる工程と、
    前記封止樹脂層の表面に接し、かつ金属炭化物を含む第１の金属化合物部と、前記第１の金属化合物部上に設けられ、かつ金属窒化物を含む第２の金属化合物部と、を有する金属化合物層を形成する工程と、
    前記グランド配線に電気的に接続し、かつ前記金属化合物層を挟んで前記封止樹脂層を覆うように導電性シールド層を形成する工程と、
    前記グランド配線に電気的に接続するグランド端子を含む外部接続端子を前記第２の面上に形成する工程と、を具備する半導体装置の製造方法。
  5. 第１の面と第２の面とを有する基体と、グランド配線と、を有する配線基板の前記第１の面上に半導体チップを搭載する工程と、
    前記半導体チップを封止するように封止樹脂層を形成する工程と、
    前記配線基板の側面に前記グランド配線を露出させる工程と、
    窒素を含む雰囲気下でのドライエッチングにより前記封止樹脂層の一部を除去する工程と、
    前記グランド配線に電気的に接続し、かつ前記封止樹脂層を覆うように導電性シールド層を形成するとともに前記封止樹脂層と前記導電性シールド層との間に金属窒化物を含有する金属化合物層を形成する工程と、
    前記グランド配線に電気的に接続するグランド端子を含む外部接続端子を前記第２の面上に形成する工程と、を具備する半導体装置の製造方法。
JP2015152646A 2015-07-31 2015-07-31 半導体装置および半導体装置の製造方法 Active JP6418605B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015152646A JP6418605B2 (ja) 2015-07-31 2015-07-31 半導体装置および半導体装置の製造方法
TW105106350A TWI621238B (zh) 2015-07-31 2016-03-02 半導體裝置及其製造方法
CN201610208262.6A CN106409781B (zh) 2015-07-31 2016-04-06 半导体装置及其制造方法
CN201811610366.5A CN110010582B (zh) 2015-07-31 2016-04-06 半导体装置及其制造方法
US15/223,842 US9881876B2 (en) 2015-07-31 2016-07-29 Semiconductor device having conductive shield layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015152646A JP6418605B2 (ja) 2015-07-31 2015-07-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017034086A JP2017034086A (ja) 2017-02-09
JP6418605B2 true JP6418605B2 (ja) 2018-11-07

Family

ID=57882906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015152646A Active JP6418605B2 (ja) 2015-07-31 2015-07-31 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9881876B2 (ja)
JP (1) JP6418605B2 (ja)
CN (2) CN106409781B (ja)
TW (1) TWI621238B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557540B2 (en) 2020-03-16 2023-01-17 Kioxia Corporation Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10652996B2 (en) * 2015-12-21 2020-05-12 3M Innovative Properties Company Formable shielding film
JP2018160527A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 半導体パッケージ、及び、半導体パッケージのマーキング方法
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
JP7407498B2 (ja) * 2017-09-15 2024-01-04 日東電工株式会社 配線回路基板およびその製造方法
US20190229064A1 (en) * 2018-01-24 2019-07-25 Powertech Technology Inc. Laser color marking method for a semiconductor package
CN111727502B (zh) 2018-02-15 2024-07-12 株式会社村田制作所 高频模块
CN108323144B (zh) * 2018-03-14 2020-07-28 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
KR102487841B1 (ko) * 2018-03-14 2023-01-11 삼성전자주식회사 반도체 패키지
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法
KR102677777B1 (ko) * 2019-04-01 2024-06-25 삼성전자주식회사 반도체 패키지
KR102662052B1 (ko) * 2019-07-26 2024-05-02 삼성전자 주식회사 Emi 차폐 부재 및 이를 포함하는 전자 장치
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2021125525A (ja) * 2020-02-04 2021-08-30 キオクシア株式会社 半導体パッケージおよびその製造方法
JP2022118877A (ja) 2021-02-03 2022-08-16 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199543A (ja) * 1982-05-17 1983-11-19 Toshiba Corp 半導体装置のパツケ−ジ
JPH10261729A (ja) * 1997-03-17 1998-09-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP4434778B2 (ja) * 2004-02-25 2010-03-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1727201A1 (en) * 2005-05-27 2006-11-29 Hou, PonWei Shielding material for preventing outleakage and penetration of electromagnetic waves
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010146863A1 (ja) * 2009-06-17 2010-12-23 日本電気株式会社 Ｉｃパッケージ
CN102036541B (zh) * 2009-09-25 2014-02-19 鸿富锦精密工业（深圳）有限公司 电磁屏蔽膜及具有该电磁屏蔽膜的镜头模组
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 ｅｍｉ 노이즈 차폐 기판
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
TW201226197A (en) * 2010-12-30 2012-07-01 Chenming Mold Ind Corp Plastic member and manufacturing method thereof
US8959757B2 (en) * 2011-12-29 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP5877814B2 (ja) * 2013-05-07 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP6219155B2 (ja) 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557540B2 (en) 2020-03-16 2023-01-17 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US20170033086A1 (en) 2017-02-02
CN110010582B (zh) 2023-06-27
CN106409781A (zh) 2017-02-15
JP2017034086A (ja) 2017-02-09
TW201705434A (zh) 2017-02-01
TWI621238B (zh) 2018-04-11
CN106409781B (zh) 2019-01-25
CN110010582A (zh) 2019-07-12
US9881876B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
JP6418605B2 (ja) 半導体装置および半導体装置の製造方法
CN110010587B (zh) 半导体装置的制造方法及半导体装置
TWI229435B (en) Manufacture of semiconductor device
JP2008016818A (ja) 半導体装置およびその製造方法
US7795127B2 (en) Electronic device manufacturing method and electronic device
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
US9852995B1 (en) Semiconductor device
TW201128721A (en) Manufacturing method of semiconductor device
US8883627B2 (en) Method for chip packaging
JP2014143250A (ja) モジュール基板
JP2002231854A (ja) 半導体装置およびその製造方法
US11302647B2 (en) Semiconductor device package including conductive layers as shielding and method of manufacturing the same
JP2016115868A (ja) 半導体装置の製造方法
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
JP2001237348A (ja) 半導体装置およびその製造方法
US7919843B2 (en) Semiconductor device and its manufacturing method
CN104282609B (zh) 用于装配电路载体的方法
US20160148865A1 (en) Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same
JP6756471B2 (ja) 配線基板および電子装置
JP2016086008A (ja) バンプ電極、電子部品および電子機器
JP4683768B2 (ja) 配線基板
TW202233039A (zh) 半導體裝置及半導體裝置之製造方法
JP2019169592A (ja) モジュールの製造方法
JP2010199266A (ja) 電子部品と可撓性基板との電気的接続の検査方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181003

R150 Certificate of patent or registration of utility model

Ref document number: 6418605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350