JP2012151326A - 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 - Google Patents
半導体装置の製造方法、半導体装置及び電子部品のシールド方法 Download PDFInfo
- Publication number
- JP2012151326A JP2012151326A JP2011009549A JP2011009549A JP2012151326A JP 2012151326 A JP2012151326 A JP 2012151326A JP 2011009549 A JP2011009549 A JP 2011009549A JP 2011009549 A JP2011009549 A JP 2011009549A JP 2012151326 A JP2012151326 A JP 2012151326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- sealing resin
- metal film
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】ノイズによる影響を低減できる半導体装置の製造方法、半導体装置及びシールド方法を提供する。
【解決手段】本発明の実施態様に係る半導体装置の製造方法は、基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、封止樹脂の表面を削ってフィラーの一部を露出させる工程と、露出したフィラーの少なくとも一部をエッチングする工程と、エッチングにより封止樹脂表面に形成された孔内面を含む封止樹脂表面の少なくとも一部に金属膜を形成する工程と、を有する。
【選択図】図１
【解決手段】本発明の実施態様に係る半導体装置の製造方法は、基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、封止樹脂の表面を削ってフィラーの一部を露出させる工程と、露出したフィラーの少なくとも一部をエッチングする工程と、エッチングにより封止樹脂表面に形成された孔内面を含む封止樹脂表面の少なくとも一部に金属膜を形成する工程と、を有する。
【選択図】図１
Description
この発明の実施形態は、ノイズによる影響を低減できる半導体装置の製造方法、半導体装置及び電子部品のシールド方法に関する。
近年、電子機器に実装される半導体装置の小型化、高性能化に伴い周辺環境からの電磁界ノイズの半導体装置に与える影響が無視できなくなっている。
このため、従来の電子機器では、電磁界ノイズの影響を受けやすい箇所に実装された半導体装置を金属製の筺体で覆い、シールド性を持たせることで電磁界ノイズの影響を低減させることが提案されている（例えば、特許文献１参照）。
このため、従来の電子機器では、電磁界ノイズの影響を受けやすい箇所に実装された半導体装置を金属製の筺体で覆い、シールド性を持たせることで電磁界ノイズの影響を低減させることが提案されている（例えば、特許文献１参照）。
しかしながら、電子機器に実装されている半導体装置を金属製の筺体で覆う場合、筺体を半導体装置よりも大きく作製する必要があるため半導体装置や電子機器の小型化の妨げとなる場合がある。
本発明が解決しようとする課題は、ノイズによる影響を低減できる半導体装置の製造方法、半導体装置及び電子部品のシールド方法を提供することである。
本発明が解決しようとする課題は、ノイズによる影響を低減できる半導体装置の製造方法、半導体装置及び電子部品のシールド方法を提供することである。
本発明の実施形態に係る半導体装置の製造方法は、基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、封止樹脂の表面を削ってフィラーの一部を露出させる工程と、露出したフィラーの少なくとも一部をエッチングする工程と、エッチングにより封止樹脂表面に形成された孔内面を含む封止樹脂表面の少なくとも一部に金属膜を形成する工程と、を有する。
以下、図面を参照して、本発明の実施形態を詳細に説明する。
（実施形態）
図１は、実施形態に係る半導体装置１の断面図である。以下、図１を参照して、実施形態に係る半導体装置１の構成について説明する。
図１は、実施形態に係る半導体装置１の断面図である。以下、図１を参照して、実施形態に係る半導体装置１の構成について説明する。
（半導体装置１の構成）
本実施形態に係る半導体装置１は、半導体チップ１０と、半導体チップ１０を実装するための実装基板２０とを備え、半導体チップ１０が封止樹脂（モールド樹脂）３０により封止され、該封止樹脂３０及び実装基板２０上に電磁シールドとしての金属膜７０が形成された構造を有する。
本実施形態に係る半導体装置１は、半導体チップ１０と、半導体チップ１０を実装するための実装基板２０とを備え、半導体チップ１０が封止樹脂（モールド樹脂）３０により封止され、該封止樹脂３０及び実装基板２０上に電磁シールドとしての金属膜７０が形成された構造を有する。
半導体チップ１０は、半田等のマウント材４０で実装基板２０の表面上に接合される。また、半導体チップ１０に形成されている信号入出力用の電極１０ａは、ボンディングワイヤ５０で表面配線２０ａと接続される。
実装基板２０は、例えば、ＦＲ４(Flame Retadant Type4)等のプリント配線基板（ガラスエポキシシート）である。実装基板２０の材料として、ＦＲ４以外にも、四フッ化エチレン樹脂などの樹脂基板や、アルミナ（Ａｌ２Ｏ３）、窒化アルミ（ＡｌＮ）等のセラミックス基板を使用してもよい。
実装基板２０には、金属配線である表面配線２０ａ及び裏面配線２０ｂ、表面配線２０ａと裏面配線２０ｂとを接続するスルーホール２０ｃが形成されている。スルーホール２０ｃの表面は、導電体で被覆されており、表面配線２０ａと裏面配線２０ｂとを電気的に接続する。
実装基板２０の裏面には、ＢＧＡ（ball grid array）６０が形成されており、このＢＧＡ６０は、裏面配線２０ｂ、スルーホール２０ｃ、表面配線２０ａ及びボンディングワイヤ５０を介して、半導体チップ１０の電極１０ａと電気的に接続されている。なお、ＢＧＡ６０の代わりにＬＧＡ（land grid array）を実装基板２０の裏面に形成するように構成してもよい。
封止樹脂３０は、フィラーとしてシリカ（ＳｉＯ２）を含有する。本実施形態では、封止樹脂に含有されるシリカの少なくとも一部をエッチングし、このエッチングにより形成された孔によるアンカー効果により金属膜７０の付着性を向上させている。このため、シリカの含有量は、高いほうが好ましい（例えば、８０質量％以上）。また、エッチングにより形成された孔内に金属膜７０が形成される必要があることから樹脂に含有されるシリカの粒径は、数μｍ〜数十μｍ程度であることが好ましい。なお、封止樹脂３０に含まれるフィラーは、エッチングが可能であればシリカに限られず種々の材料を使用することができる。
金属膜７０は、半導体装置１内に実装された半導体チップ１０へ入射される電磁界ノイズや、半導体チップ１０から外部へ放射される電磁界ノイズを低減する電磁シールドとして機能する。金属膜７０の材料としては、種々の金属が使用可能であるが、電気抵抗が小さく、かつ、比較的安価である金属（例えば、銅（Ｃｕ））を使用することが好ましい。この実施形態では、銅（Ｃｕ）膜（以下、Ｃｕ膜と称する）上に酸化防止膜としてのニッケル（Ｎｉ）膜（以下、Ｎｉ膜と称する）を形成したものを金属膜７０としている。なお、実装基板２０の側面にも金属膜７０を形成してよい。
なお、Ｃｕ膜の厚みは、２〜５μｍの範囲内であることが好ましい。Ｃｕ膜の厚みが２μｍ未満では、十分な電磁シールド効果を得ることができず、Ｃｕ膜の厚みが５μｍを超えると、十分な付着性を得ることができないためである。従って、３〜４μｍの範囲がより好ましい。また、Ｃｕ膜上に形成するニッケル（Ｎｉ）膜の厚みは、０．３μｍ以上あれば酸化防止膜として十分に機能する。
（金属膜の作製）
図２及び図３は、本実施形態に係る半導体装置が備える金属膜の形成工程の一例を示す図である。本実施形態に係る半導体装置１が備える金属膜７０は、無電解めっきにより形成される。以下、図２（ａ）〜（ｄ）及び図３（ｅ）〜（ｈ）を参照して、半導体装置１が備える金属膜７０の形成方法について説明する。
図２及び図３は、本実施形態に係る半導体装置が備える金属膜の形成工程の一例を示す図である。本実施形態に係る半導体装置１が備える金属膜７０は、無電解めっきにより形成される。以下、図２（ａ）〜（ｄ）及び図３（ｅ）〜（ｈ）を参照して、半導体装置１が備える金属膜７０の形成方法について説明する。
（第１の工程（図２（ａ）参照））
金属膜７０が形成される前の半導体装置１ａの実装基板２０の裏面にマスキングテープＭを貼り付け、実装基板２０の裏面に形成された裏面配線２０ｂやＢＧＡ６０をマスキングテープＭで覆っておく。この第１の工程は、金属膜７０により裏面配線２０ｂやＢＧＡ間の短絡（ショート）を防ぐためのものである。
金属膜７０が形成される前の半導体装置１ａの実装基板２０の裏面にマスキングテープＭを貼り付け、実装基板２０の裏面に形成された裏面配線２０ｂやＢＧＡ６０をマスキングテープＭで覆っておく。この第１の工程は、金属膜７０により裏面配線２０ｂやＢＧＡ間の短絡（ショート）を防ぐためのものである。
（第２の工程（図２（ｂ）参照））
次に、界面活性剤等により半導体装置１ａの脱脂洗浄を行い、半導体装置１ａの表面に付着した異物Ｄ（例えば、ダストや油分）を除去する。この第２の工程は、半導体装置１ａの脱脂洗浄を行うことで金属膜７０の半導体装置１ａへの付着性を向上させるためのものである。
次に、界面活性剤等により半導体装置１ａの脱脂洗浄を行い、半導体装置１ａの表面に付着した異物Ｄ（例えば、ダストや油分）を除去する。この第２の工程は、半導体装置１ａの脱脂洗浄を行うことで金属膜７０の半導体装置１ａへの付着性を向上させるためのものである。
（第３の工程（図２（ｃ）参照））
半導体装置１ａの封止樹脂３０のバリを除去し、更に金属膜７０が形成される表面を薄く（例えば、３０μｍ程度）削り取る処理を行う。この処理は、図３（ｃ）に示すように、ブラシＢ等を封止樹脂３０表面に押圧した状態で往復運動することにより実施してもよく、ブラスト処理を実施してもよい。ブラスト処理では、投射材と呼ばれる粒体を半導体装置１ａの表面に衝突させることにより、半導体装置１ａの封止樹脂３０の表面を薄く（例えば、３０μｍ程度）削り取る。封止樹脂３０の表面を薄く（例えば、３０μｍ程度）削り取ることにより、封止樹脂３０に含有されているシリカの一部を露出させる。
半導体装置１ａの封止樹脂３０のバリを除去し、更に金属膜７０が形成される表面を薄く（例えば、３０μｍ程度）削り取る処理を行う。この処理は、図３（ｃ）に示すように、ブラシＢ等を封止樹脂３０表面に押圧した状態で往復運動することにより実施してもよく、ブラスト処理を実施してもよい。ブラスト処理では、投射材と呼ばれる粒体を半導体装置１ａの表面に衝突させることにより、半導体装置１ａの封止樹脂３０の表面を薄く（例えば、３０μｍ程度）削り取る。封止樹脂３０の表面を薄く（例えば、３０μｍ程度）削り取ることにより、封止樹脂３０に含有されているシリカの一部を露出させる。
（第４の工程（図２（ｄ）参照））
純水等が入った容器Ｃ１に半導体装置１ａをいれて、半導体装置１ａを超音波洗浄し第３の工程で生じた塵埃を除去する。
純水等が入った容器Ｃ１に半導体装置１ａをいれて、半導体装置１ａを超音波洗浄し第３の工程で生じた塵埃を除去する。
（第５の工程（図３（ｅ）参照））
半導体装置１ａを乾燥させた後、エッチング液が入った容器Ｃ２に半導体装置１ａをいれて、第３の工程により露出した封止樹脂３０に含有されるシリカをエッチングする。
半導体装置１ａを乾燥させた後、エッチング液が入った容器Ｃ２に半導体装置１ａをいれて、第３の工程により露出した封止樹脂３０に含有されるシリカをエッチングする。
（第６の工程（図３（ｆ）参照））
半導体装置１ａを１０％程度に希釈した硫酸が入った容器Ｃ３に半導体装置１ａをいれてしばらく放置し、封止樹脂３０の表面を活性化させて付着性を向上させる処理を実施する。
半導体装置１ａを１０％程度に希釈した硫酸が入った容器Ｃ３に半導体装置１ａをいれてしばらく放置し、封止樹脂３０の表面を活性化させて付着性を向上させる処理を実施する。
（第７の工程（図３（ｇ）参照））
無電解めっきの核となる触媒金属を半導体装置１ａの表面に吸着させる。この実施形態では、Ｐｄ−Ｓｎ錯体を半導体装置１ａの表面に吸着させる。
無電解めっきの核となる触媒金属を半導体装置１ａの表面に吸着させる。この実施形態では、Ｐｄ−Ｓｎ錯体を半導体装置１ａの表面に吸着させる。
（第８の工程（図３（ｈ）参照））
半導体装置１ａの表面にＣｕ膜を形成した後、さらに、このＣｕ膜上に酸化防止膜としてのニッケル（Ｎｉ）膜を形成する。このＣｕ膜およびＮｉ膜は、無電解めっきにより形成する。
半導体装置１ａの表面にＣｕ膜を形成した後、さらに、このＣｕ膜上に酸化防止膜としてのニッケル（Ｎｉ）膜を形成する。このＣｕ膜およびＮｉ膜は、無電解めっきにより形成する。
図４は、本実施形態に係る方法により作製した金属膜７０の拡大断面図（模式図）である。図４に示すように、本実施形態に係る方法で形成された金属膜７０（Ｃｕ膜及びＮｉ膜）は、エッチングによりシリカの少なくとも一部が除去された後の孔に入り込むことにより、孔内に一部が突出して充填された金属膜７０が形成され、金属膜７０のアンカー効果が向上する。その結果、金属膜７０の封止樹脂３０の表面に対する付着性が向上する。
図５は、図２，３で説明した方法により作製した金属膜７０（Ｃｕ膜のみ）の拡大断面画像である。図５には、ブラストにより封止樹脂３０を３０μｍ削り取った後、Ｃｕ膜を４μｍ形成した試料の画像を示した。図５では、本実施形態に係る方法で形成された金属膜７０が、エッチングによりシリカの少なくとも一部が除去された後の孔に入り込んでいることが確認できる。
金属膜７０をスクリーン印刷により封止樹脂表面へ電磁シールド層としての金属膜を形成してもよい。図６は、本実施形態に係る半導体装置が備える金属膜の形成工程の他の例を示す図である。以下、図６を参照して、スクリーン印刷により金属膜を形成する方法ついて説明する。なお、スクリーン印刷は、真空（低圧）チャンバ内で行われる。
（第１の工程（図６（ａ）参照））
金属膜７０を形成する前の半導体装置１ａにマスクＮを被せる。また、銀（Ａｇ）ペーストＸは、スキージＳでよく捏ねて泡を抜く（脱泡）。
金属膜７０を形成する前の半導体装置１ａにマスクＮを被せる。また、銀（Ａｇ）ペーストＸは、スキージＳでよく捏ねて泡を抜く（脱泡）。
（第２の工程（図６（ｂ）参照））
スキージＳを図６の紙面に対して左から右へ移動させて１回目の印刷を行う。この印刷により、マスクＮの開口部から銀ペーストＸが押し出され、半導体装置１ａの封止樹脂３０表面に付着する。
スキージＳを図６の紙面に対して左から右へ移動させて１回目の印刷を行う。この印刷により、マスクＮの開口部から銀ペーストＸが押し出され、半導体装置１ａの封止樹脂３０表面に付着する。
（第３の工程（図６（ｃ）参照））
真空（低気圧）中でしばらく放置し、半導体装置１ａの封止樹脂３０表面に付着した銀ペーストＸに混入している泡を抜く（脱泡）。この脱泡時に２回目の印刷の準備をしておく。
真空（低気圧）中でしばらく放置し、半導体装置１ａの封止樹脂３０表面に付着した銀ペーストＸに混入している泡を抜く（脱泡）。この脱泡時に２回目の印刷の準備をしておく。
（第４の工程（図６（ｄ）参照））
スキージＳを図６の紙面に対して左から右へ移動させて２回目の印刷を行う。
スキージＳを図６の紙面に対して左から右へ移動させて２回目の印刷を行う。
２回目の印刷後、真空チャンバを大気開放する。銀ペーストＸに含まれる銀の粒径は、数μｍ以下であることが好ましい。銀の粒径が大きいと、銀ペーストＸがエッチングにより少なくともシリカの少なくとも一部が除去された後の孔に入り込むことができずにアンカー効果が低下するためである。
また、封止樹脂３０表面に形成する銀膜の厚みは、２０〜６０μｍの範囲内であることが好ましい。銀膜の厚みが２０μｍ未満では、十分な電磁シールド効果を得ることができず、また、銀膜の厚みが厚くなると使用する銀ペーストの量が増え製造コストが増加することから、銀膜の厚みは６０μｍ以下とすることが好ましい。なお、上記説明では、銀ペーストＸを使用する場合について説明したが銀以外の金属を含有するペーストを使用してもよい。
次に、上記図２，図３で説明した方法により作製した銅（Ｃｕ）膜（以下、Ｃｕ膜と称する）とその付着性の試験結果について説明する。該実施例では、以下の１０種類の試料Ａ〜Ｊを作成し、各試料Ａ〜Ｊの剥離強度を調べた。試料Ａ〜Ｊは、削り取った封止樹脂の厚みと封止樹脂表面に形成したＣｕ膜の厚み以外の条件は同じである。また、Ｃｕ膜上には酸化防止膜としてのニッケル（Ｎｉ）膜（以下、Ｎｉ膜と称する）を形成している。
封止樹脂には、シリカ（ＳｉＯ２）が８８質量％含有されたモールド樹脂を使用した。
金属膜７０のアンカー効果を考慮すると、露出したシリカの粒径は大きい方が好ましい。本発明では、平均粒径２０μｍ程度、最大粒径７０μｍ以下のシリカを用いた。
金属膜７０のアンカー効果を考慮すると、露出したシリカの粒径は大きい方が好ましい。本発明では、平均粒径２０μｍ程度、最大粒径７０μｍ以下のシリカを用いた。
また、ブラストにより露出したシリカのエッチングは、室温で３０秒間実施した。さらに、Ｃｕ膜の無電解めっきは、めっき液の温度を５０℃とした。なお、無電解めっき前にＣｕ膜の付着性を向上させる処理を行っている。
（試料Ａ）
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｂ）
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｃ）
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を１０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｄ）
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｅ）
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｆ）
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を２０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｇ）
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が３０分（２μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｈ）
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が４５分（３μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｉ）
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を３０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（試料Ｊ）
ブラスト処理により封止樹脂を４０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
ブラスト処理により封止樹脂を４０μｍ削り取った後、無電解めっきによりＣｕ膜及びＮｉ膜を形成した。なお、無電解めっきの時間は、Ｃｕ膜が７５分（４〜５μｍ）、Ｎｉ膜が３分（０．３μｍ）である。
（付着性試験）
上記試料Ａ〜Ｊについて封止樹脂表面に形成したＣｕ膜の付着性を調べた。Ｃｕ膜の付着性は、クロスカット法と呼ばれる手法により調べた。このクロスカット法では、Ｃｕ膜を貫通して封止樹脂の表面まで達する切り傷を碁盤目状に付けた時の状態を観察し付着性を評価する。具体的な試験手順を以下に記載する（詳細は、ＪＩＳ−Ｋ５４００、ＪＩＳ−Ｋ５６００を参照）。
上記試料Ａ〜Ｊについて封止樹脂表面に形成したＣｕ膜の付着性を調べた。Ｃｕ膜の付着性は、クロスカット法と呼ばれる手法により調べた。このクロスカット法では、Ｃｕ膜を貫通して封止樹脂の表面まで達する切り傷を碁盤目状に付けた時の状態を観察し付着性を評価する。具体的な試験手順を以下に記載する（詳細は、ＪＩＳ−Ｋ５４００、ＪＩＳ−Ｋ５６００を参照）。
（１）Ｃｕ膜を貫通して封止樹脂の表面まで達する切り傷を１０本入れた後、９０°向きを変えてさらに１０本切り傷を入れる。
（２）切り傷をいれたＣｕ膜面上に長さ７５ｍｍ、幅２５ｍｍのセロハン粘着テープをはりつけてしっかりと付着させる。
（３）セロハン粘着テープを付着させてから１〜２分後にセロハン粘着テープの端をＣｕ膜面に対して直角に保った状態で持って瞬間的（一気）に剥離する。
（４）セロハン粘着テープを剥離後のＣｕ膜の表面状態を目視で観察して、Ｃｕ膜の剥がれ具合を確認する。
（２）切り傷をいれたＣｕ膜面上に長さ７５ｍｍ、幅２５ｍｍのセロハン粘着テープをはりつけてしっかりと付着させる。
（３）セロハン粘着テープを付着させてから１〜２分後にセロハン粘着テープの端をＣｕ膜面に対して直角に保った状態で持って瞬間的（一気）に剥離する。
（４）セロハン粘着テープを剥離後のＣｕ膜の表面状態を目視で観察して、Ｃｕ膜の剥がれ具合を確認する。
（試験結果）
上記付着性試験の結果を表１に示す。なお、目視による評価は、「１」〜「３」の３第回評価とした。「１」はＣｕ膜の剥がれがなく「良好」、「２」はＣｕ膜にやや剥がれがみられ「やや不良」、「３」はＣｕ膜に剥がれが多く「不良」であることを示している。
上記付着性試験の結果を表１に示す。なお、目視による評価は、「１」〜「３」の３第回評価とした。「１」はＣｕ膜の剥がれがなく「良好」、「２」はＣｕ膜にやや剥がれがみられ「やや不良」、「３」はＣｕ膜に剥がれが多く「不良」であることを示している。
表１に示すように、試料Ａ〜試料Ｊの評価結果は、試料Ａが「１」、試料Ｂが「３」、試料Ｃが「３」、試料Ｄが「１」、試料Ｅが「２」、試料Ｆが「３」、試料Ｇが「１」、試料Ｈが「１」、試料Ｉが「２」、試料Ｊが「２」であった。
クロスカット法による上記試験の結果、付着性に関しては、削り取る封止樹脂の厚みは３０μｍとするのが最もよく、さらにＣｕ膜の厚みは２μｍとするのが最もよいことがわかった。この結果と電磁シールド効果を考慮して、本実施形態では、前述のとおり、Ｃｕ膜の厚さは２〜５μｍの範囲であることが好ましく、より好ましい範囲としては３〜４μｍである。
以上のように、本実施形態の半導体装置は、含有するシリカが露出するまで封止樹脂を薄く削り取り、該露出したシリカをエッチングした後に電磁シールド層としての金属膜を封止樹脂表面に形成しているので、エッチングによりシリカの少なくとも一部が除去された後の孔に入り込んだ状態で金属膜が形成される。このため、金属膜のアンカー効果が向上し、金属膜の封止樹脂表面に対する付着性が向上する。また、半導体装置の封止樹脂表面に直接電磁シールド層となる金属膜を形成するので、半導体装置全体を金属板囲う場合に比べて電磁シールドを含む半導体装置全体を小型化できる。
（その他の実施形態）
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、図７に示すように、基板上２０１上に実装された複数の電子部品２を覆う筺体３を、シリカ（フィラー）を含有する樹脂で形成し、この筺体３の表面をブラスト等で薄く（３０μｍ程度）削り取って含有するシリカを露出させた後、該露出したシリカをエッチングした後にシールド層としての金属膜を表面に形成するようにしてもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、図７に示すように、基板上２０１上に実装された複数の電子部品２を覆う筺体３を、シリカ（フィラー）を含有する樹脂で形成し、この筺体３の表面をブラスト等で薄く（３０μｍ程度）削り取って含有するシリカを露出させた後、該露出したシリカをエッチングした後にシールド層としての金属膜を表面に形成するようにしてもよい。
１…半導体装置、１０…半導体チップ、１０ａ…電極、２０…実装基板、２０ａ…表面電極、２０ｂ…裏面電極、２０ｃ…スルーホール、３０…封止樹脂（モールド樹脂）、４０…マウント材、５０…ボンディングワイヤ、６０…ＢＧＡ（Ball Grid Array）、７０…金属膜。
Claims (5)
- 基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、
前記封止樹脂の表面を削って前記フィラーの一部を露出させる工程と、
前記露出したフィラーの少なくとも一部をエッチングする工程と、
前記エッチングにより前記封止樹脂表面に形成された孔内面を含む前記封止樹脂表面の少なくとも一部に金属膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記金属膜は、無電解めっきにより形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記金属膜は、印刷により形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 基板に実装された半導体装置がフィラーを含有する封止樹脂で封止された半導体装置であって、
前記封止樹脂の表面には、表面に露出したフィラーの少なくとも一部のエッチングにより形成された孔と、前記孔内に形成された金属膜を有することを特徴とする半導体装置。 - 少なくとも１以上の電子部品を、フィラーを含有する樹脂からなる筺体で覆う工程と、
前記樹脂の表面を削って前記フィラーの一部を露出させる工程と、
前記露出したフィラーの少なくとも一部をエッチングする工程と、
前記エッチングにより前記樹脂表面に形成された孔内面を含む前記樹脂表面の少なくとも一部に金属膜を形成する工程と、
を有することを特徴とする電子部品のシールド方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011009549A JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
| US13/353,798 US8546960B2 (en) | 2011-01-20 | 2012-01-19 | Manufacturing method of semiconductor device, semiconductor device and mobile communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011009549A JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012151326A true JP2012151326A (ja) | 2012-08-09 |
Family
ID=46543593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011009549A Pending JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8546960B2 (ja) |
| JP (1) | JP2012151326A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014123619A (ja) * | 2012-12-20 | 2014-07-03 | Hitachi Chemical Co Ltd | 電子部品の製造方法及び電子部品 |
| JP2014183180A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
| JP2015090979A (ja) * | 2013-11-07 | 2015-05-11 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | 電子部品パッケージおよびその製造方法 |
| JP2015115559A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US9293421B2 (en) | 2014-03-06 | 2016-03-22 | Tdk Corporation | Electronic component module |
| JP2017063123A (ja) * | 2015-09-25 | 2017-03-30 | Tdk株式会社 | 半導体パッケージ及びその製造方法 |
| US10304779B2 (en) | 2016-10-25 | 2019-05-28 | Tdk Corporation | Electronic component module having a protective film comprising a protective layer and a low reflectivity layer having a rough outer surface and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269673B1 (en) | 2014-10-22 | 2016-02-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages |
| US10331161B2 (en) * | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
| CN110752189B (zh) * | 2019-10-23 | 2020-08-21 | 杭州见闻录科技有限公司 | 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03130373A (ja) * | 1989-10-13 | 1991-06-04 | Fujitsu Ltd | ガラスフィラー入り樹脂成形品の表面処理方法 |
| JP2005109306A (ja) * | 2003-10-01 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその製造方法 |
| JP2006049822A (ja) * | 2004-06-29 | 2006-02-16 | Tdk Corp | 半導体ｉｃ内蔵モジュール |
| JP2008192978A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009270174A (ja) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液 |
| JP2010027996A (ja) * | 2008-07-24 | 2010-02-04 | Sanyo Electric Co Ltd | 高周波モジュール及びその製造方法 |
| WO2010021262A1 (ja) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3397067B2 (ja) | 1997-01-24 | 2003-04-14 | 株式会社日立製作所 | Ｃｐｕモジュール及び情報処理装置 |
| US6740411B2 (en) * | 2001-02-21 | 2004-05-25 | Ngk Spark Plug Co. Ltd. | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
| JP3966172B2 (ja) | 2002-12-09 | 2007-08-29 | 松下電器産業株式会社 | モジュール部品の製造方法 |
| US20090002969A1 (en) * | 2007-06-27 | 2009-01-01 | Rf Micro Devices, Inc. | Field barrier structures within a conformal shield |
| US9362196B2 (en) | 2010-07-15 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor package and mobile device using the same |
-
2011
- 2011-01-20 JP JP2011009549A patent/JP2012151326A/ja active Pending
-
2012
- 2012-01-19 US US13/353,798 patent/US8546960B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03130373A (ja) * | 1989-10-13 | 1991-06-04 | Fujitsu Ltd | ガラスフィラー入り樹脂成形品の表面処理方法 |
| JP2005109306A (ja) * | 2003-10-01 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその製造方法 |
| JP2006049822A (ja) * | 2004-06-29 | 2006-02-16 | Tdk Corp | 半導体ｉｃ内蔵モジュール |
| JP2008192978A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009270174A (ja) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液 |
| JP2010027996A (ja) * | 2008-07-24 | 2010-02-04 | Sanyo Electric Co Ltd | 高周波モジュール及びその製造方法 |
| WO2010021262A1 (ja) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014123619A (ja) * | 2012-12-20 | 2014-07-03 | Hitachi Chemical Co Ltd | 電子部品の製造方法及び電子部品 |
| JP2014183180A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
| JP2015090979A (ja) * | 2013-11-07 | 2015-05-11 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | 電子部品パッケージおよびその製造方法 |
| US9392701B2 (en) | 2013-11-07 | 2016-07-12 | Sae Magnetics (H.K.) Ltd. | Electronic component package |
| JP2015115559A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US10312197B2 (en) | 2013-12-13 | 2019-06-04 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
| US9293421B2 (en) | 2014-03-06 | 2016-03-22 | Tdk Corporation | Electronic component module |
| JP2017063123A (ja) * | 2015-09-25 | 2017-03-30 | Tdk株式会社 | 半導体パッケージ及びその製造方法 |
| US10304779B2 (en) | 2016-10-25 | 2019-05-28 | Tdk Corporation | Electronic component module having a protective film comprising a protective layer and a low reflectivity layer having a rough outer surface and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US8546960B2 (en) | 2013-10-01 |
| US20120187585A1 (en) | 2012-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012151326A (ja) | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 | |
| JP5566383B2 (ja) | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 | |
| KR100720607B1 (ko) | 반도체장치 | |
| KR102082941B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| CN110010587B (zh) | 半导体装置的制造方法及半导体装置 | |
| JP5677585B2 (ja) | 回路基板およびこれを備える電子装置 | |
| NL8302539A (nl) | Hybride geintegreerde schakeling en werkwijze voor de vervaardiging daarvan. | |
| US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
| CN102789994A (zh) | 侧面可浸润半导体器件 | |
| KR101787687B1 (ko) | 기판 어댑터를 구비하는 반도체 소자를 제조하기 위한 방법, 고체 기판 어댑터를 구비하는 반도체 소자 및 반도체 소자를 접촉시키는 방법 | |
| TWI398198B (zh) | 具有接地屏蔽結構之電路板及其製作方法 | |
| EP3142159B1 (en) | Substrate for mounting light-emitting element, and light-emitting device | |
| US9293421B2 (en) | Electronic component module | |
| JP2018056247A (ja) | 電子部品収納用パッケージおよび電子装置および電子部品収納用パッケージの製造方法 | |
| JP2011071368A (ja) | 多数個取り配線基板 | |
| JP3966172B2 (ja) | モジュール部品の製造方法 | |
| JP4756169B2 (ja) | セラミックス回路基板及びその製造方法 | |
| JP2006147918A (ja) | 半導体装置 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2008177334A (ja) | 電子部品搭載用基板 | |
| JP2004095735A (ja) | 半導体装置 | |
| JP3709168B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002141647A (ja) | プリント配線基板と電子部品との接合構造 | |
| JP2004172587A (ja) | 半導体装置の製造方法 | |
| JP2018125470A (ja) | 電子部品及びプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |