JP2012151326A - 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 - Google Patents
半導体装置の製造方法、半導体装置及び電子部品のシールド方法 Download PDFInfo
- Publication number
- JP2012151326A JP2012151326A JP2011009549A JP2011009549A JP2012151326A JP 2012151326 A JP2012151326 A JP 2012151326A JP 2011009549 A JP2011009549 A JP 2011009549A JP 2011009549 A JP2011009549 A JP 2011009549A JP 2012151326 A JP2012151326 A JP 2012151326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- sealing resin
- metal film
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】本発明の実施態様に係る半導体装置の製造方法は、基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、封止樹脂の表面を削ってフィラーの一部を露出させる工程と、露出したフィラーの少なくとも一部をエッチングする工程と、エッチングにより封止樹脂表面に形成された孔内面を含む封止樹脂表面の少なくとも一部に金属膜を形成する工程と、を有する。
【選択図】図1
Description
このため、従来の電子機器では、電磁界ノイズの影響を受けやすい箇所に実装された半導体装置を金属製の筺体で覆い、シールド性を持たせることで電磁界ノイズの影響を低減させることが提案されている(例えば、特許文献1参照)。
本発明が解決しようとする課題は、ノイズによる影響を低減できる半導体装置の製造方法、半導体装置及び電子部品のシールド方法を提供することである。
図1は、実施形態に係る半導体装置1の断面図である。以下、図1を参照して、実施形態に係る半導体装置1の構成について説明する。
本実施形態に係る半導体装置1は、半導体チップ10と、半導体チップ10を実装するための実装基板20とを備え、半導体チップ10が封止樹脂(モールド樹脂)30により封止され、該封止樹脂30及び実装基板20上に電磁シールドとしての金属膜70が形成された構造を有する。
図2及び図3は、本実施形態に係る半導体装置が備える金属膜の形成工程の一例を示す図である。本実施形態に係る半導体装置1が備える金属膜70は、無電解めっきにより形成される。以下、図2(a)〜(d)及び図3(e)〜(h)を参照して、半導体装置1が備える金属膜70の形成方法について説明する。
金属膜70が形成される前の半導体装置1aの実装基板20の裏面にマスキングテープMを貼り付け、実装基板20の裏面に形成された裏面配線20bやBGA60をマスキングテープMで覆っておく。この第1の工程は、金属膜70により裏面配線20bやBGA間の短絡(ショート)を防ぐためのものである。
次に、界面活性剤等により半導体装置1aの脱脂洗浄を行い、半導体装置1aの表面に付着した異物D(例えば、ダストや油分)を除去する。この第2の工程は、半導体装置1aの脱脂洗浄を行うことで金属膜70の半導体装置1aへの付着性を向上させるためのものである。
半導体装置1aの封止樹脂30のバリを除去し、更に金属膜70が形成される表面を薄く(例えば、30μm程度)削り取る処理を行う。この処理は、図3(c)に示すように、ブラシB等を封止樹脂30表面に押圧した状態で往復運動することにより実施してもよく、ブラスト処理を実施してもよい。ブラスト処理では、投射材と呼ばれる粒体を半導体装置1aの表面に衝突させることにより、半導体装置1aの封止樹脂30の表面を薄く(例えば、30μm程度)削り取る。封止樹脂30の表面を薄く(例えば、30μm程度)削り取ることにより、封止樹脂30に含有されているシリカの一部を露出させる。
純水等が入った容器C1に半導体装置1aをいれて、半導体装置1aを超音波洗浄し第3の工程で生じた塵埃を除去する。
半導体装置1aを乾燥させた後、エッチング液が入った容器C2に半導体装置1aをいれて、第3の工程により露出した封止樹脂30に含有されるシリカをエッチングする。
半導体装置1aを10%程度に希釈した硫酸が入った容器C3に半導体装置1aをいれてしばらく放置し、封止樹脂30の表面を活性化させて付着性を向上させる処理を実施する。
無電解めっきの核となる触媒金属を半導体装置1aの表面に吸着させる。この実施形態では、Pd−Sn錯体を半導体装置1aの表面に吸着させる。
半導体装置1aの表面にCu膜を形成した後、さらに、このCu膜上に酸化防止膜としてのニッケル(Ni)膜を形成する。このCu膜およびNi膜は、無電解めっきにより形成する。
金属膜70を形成する前の半導体装置1aにマスクNを被せる。また、銀(Ag)ペーストXは、スキージSでよく捏ねて泡を抜く(脱泡)。
スキージSを図6の紙面に対して左から右へ移動させて1回目の印刷を行う。この印刷により、マスクNの開口部から銀ペーストXが押し出され、半導体装置1aの封止樹脂30表面に付着する。
真空(低気圧)中でしばらく放置し、半導体装置1aの封止樹脂30表面に付着した銀ペーストXに混入している泡を抜く(脱泡)。この脱泡時に2回目の印刷の準備をしておく。
スキージSを図6の紙面に対して左から右へ移動させて2回目の印刷を行う。
金属膜70のアンカー効果を考慮すると、露出したシリカの粒径は大きい方が好ましい。本発明では、平均粒径20μm程度、最大粒径70μm以下のシリカを用いた。
ブラスト処理により封止樹脂を10μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が30分(2μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を10μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が45分(3μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を10μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が75分(4〜5μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を20μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が30分(2μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を20μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が45分(3μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を20μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が75分(4〜5μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を30μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が30分(2μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を30μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が45分(3μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を30μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が75分(4〜5μm)、Ni膜が3分(0.3μm)である。
ブラスト処理により封止樹脂を40μm削り取った後、無電解めっきによりCu膜及びNi膜を形成した。なお、無電解めっきの時間は、Cu膜が75分(4〜5μm)、Ni膜が3分(0.3μm)である。
上記試料A〜Jについて封止樹脂表面に形成したCu膜の付着性を調べた。Cu膜の付着性は、クロスカット法と呼ばれる手法により調べた。このクロスカット法では、Cu膜を貫通して封止樹脂の表面まで達する切り傷を碁盤目状に付けた時の状態を観察し付着性を評価する。具体的な試験手順を以下に記載する(詳細は、JIS−K5400、JIS−K5600を参照)。
(2)切り傷をいれたCu膜面上に長さ75mm、幅25mmのセロハン粘着テープをはりつけてしっかりと付着させる。
(3)セロハン粘着テープを付着させてから1〜2分後にセロハン粘着テープの端をCu膜面に対して直角に保った状態で持って瞬間的(一気)に剥離する。
(4)セロハン粘着テープを剥離後のCu膜の表面状態を目視で観察して、Cu膜の剥がれ具合を確認する。
上記付着性試験の結果を表1に示す。なお、目視による評価は、「1」〜「3」の3第回評価とした。「1」はCu膜の剥がれがなく「良好」、「2」はCu膜にやや剥がれがみられ「やや不良」、「3」はCu膜に剥がれが多く「不良」であることを示している。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、図7に示すように、基板上201上に実装された複数の電子部品2を覆う筺体3を、シリカ(フィラー)を含有する樹脂で形成し、この筺体3の表面をブラスト等で薄く(30μm程度)削り取って含有するシリカを露出させた後、該露出したシリカをエッチングした後にシールド層としての金属膜を表面に形成するようにしてもよい。
Claims (5)
- 基板に実装された半導体装置を、フィラーを含有する封止樹脂で封止する工程と、
前記封止樹脂の表面を削って前記フィラーの一部を露出させる工程と、
前記露出したフィラーの少なくとも一部をエッチングする工程と、
前記エッチングにより前記封止樹脂表面に形成された孔内面を含む前記封止樹脂表面の少なくとも一部に金属膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記金属膜は、無電解めっきにより形成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記金属膜は、印刷により形成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 基板に実装された半導体装置がフィラーを含有する封止樹脂で封止された半導体装置であって、
前記封止樹脂の表面には、表面に露出したフィラーの少なくとも一部のエッチングにより形成された孔と、前記孔内に形成された金属膜を有することを特徴とする半導体装置。 - 少なくとも1以上の電子部品を、フィラーを含有する樹脂からなる筺体で覆う工程と、
前記樹脂の表面を削って前記フィラーの一部を露出させる工程と、
前記露出したフィラーの少なくとも一部をエッチングする工程と、
前記エッチングにより前記樹脂表面に形成された孔内面を含む前記樹脂表面の少なくとも一部に金属膜を形成する工程と、
を有することを特徴とする電子部品のシールド方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009549A JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
US13/353,798 US8546960B2 (en) | 2011-01-20 | 2012-01-19 | Manufacturing method of semiconductor device, semiconductor device and mobile communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009549A JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151326A true JP2012151326A (ja) | 2012-08-09 |
Family
ID=46543593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009549A Pending JP2012151326A (ja) | 2011-01-20 | 2011-01-20 | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8546960B2 (ja) |
JP (1) | JP2012151326A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014123619A (ja) * | 2012-12-20 | 2014-07-03 | Hitachi Chemical Co Ltd | 電子部品の製造方法及び電子部品 |
JP2014183180A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
JP2015090979A (ja) * | 2013-11-07 | 2015-05-11 | 新科實業有限公司SAE Magnetics(H.K.)Ltd. | 電子部品パッケージおよびその製造方法 |
JP2015115559A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
US9293421B2 (en) | 2014-03-06 | 2016-03-22 | Tdk Corporation | Electronic component module |
JP2017063123A (ja) * | 2015-09-25 | 2017-03-30 | Tdk株式会社 | 半導体パッケージ及びその製造方法 |
US10304779B2 (en) | 2016-10-25 | 2019-05-28 | Tdk Corporation | Electronic component module having a protective film comprising a protective layer and a low reflectivity layer having a rough outer surface and manufacturing method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269673B1 (en) | 2014-10-22 | 2016-02-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages |
US10331161B2 (en) * | 2014-12-24 | 2019-06-25 | Fujitsu Limited | Power supply board |
CN110752189B (zh) * | 2019-10-23 | 2020-08-21 | 杭州见闻录科技有限公司 | 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03130373A (ja) * | 1989-10-13 | 1991-06-04 | Fujitsu Ltd | ガラスフィラー入り樹脂成形品の表面処理方法 |
JP2005109306A (ja) * | 2003-10-01 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその製造方法 |
JP2006049822A (ja) * | 2004-06-29 | 2006-02-16 | Tdk Corp | 半導体ic内蔵モジュール |
JP2008192978A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2009270174A (ja) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液 |
JP2010027996A (ja) * | 2008-07-24 | 2010-02-04 | Sanyo Electric Co Ltd | 高周波モジュール及びその製造方法 |
WO2010021262A1 (ja) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3397067B2 (ja) | 1997-01-24 | 2003-04-14 | 株式会社日立製作所 | Cpuモジュール及び情報処理装置 |
US6740411B2 (en) * | 2001-02-21 | 2004-05-25 | Ngk Spark Plug Co. Ltd. | Embedding resin, wiring substrate using same and process for producing wiring substrate using same |
JP3966172B2 (ja) | 2002-12-09 | 2007-08-29 | 松下電器産業株式会社 | モジュール部品の製造方法 |
US20090002969A1 (en) * | 2007-06-27 | 2009-01-01 | Rf Micro Devices, Inc. | Field barrier structures within a conformal shield |
US9362196B2 (en) | 2010-07-15 | 2016-06-07 | Kabushiki Kaisha Toshiba | Semiconductor package and mobile device using the same |
-
2011
- 2011-01-20 JP JP2011009549A patent/JP2012151326A/ja active Pending
-
2012
- 2012-01-19 US US13/353,798 patent/US8546960B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03130373A (ja) * | 1989-10-13 | 1991-06-04 | Fujitsu Ltd | ガラスフィラー入り樹脂成形品の表面処理方法 |
JP2005109306A (ja) * | 2003-10-01 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその製造方法 |
JP2006049822A (ja) * | 2004-06-29 | 2006-02-16 | Tdk Corp | 半導体ic内蔵モジュール |
JP2008192978A (ja) * | 2007-02-07 | 2008-08-21 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2009270174A (ja) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液 |
JP2010027996A (ja) * | 2008-07-24 | 2010-02-04 | Sanyo Electric Co Ltd | 高周波モジュール及びその製造方法 |
WO2010021262A1 (ja) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014123619A (ja) * | 2012-12-20 | 2014-07-03 | Hitachi Chemical Co Ltd | 電子部品の製造方法及び電子部品 |
JP2014183180A (ja) * | 2013-03-19 | 2014-09-29 | Tdk Corp | 電子部品モジュール及びその製造方法 |
JP2015090979A (ja) * | 2013-11-07 | 2015-05-11 | 新科實業有限公司SAE Magnetics(H.K.)Ltd. | 電子部品パッケージおよびその製造方法 |
US9392701B2 (en) | 2013-11-07 | 2016-07-12 | Sae Magnetics (H.K.) Ltd. | Electronic component package |
JP2015115559A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
US10312197B2 (en) | 2013-12-13 | 2019-06-04 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
US9293421B2 (en) | 2014-03-06 | 2016-03-22 | Tdk Corporation | Electronic component module |
JP2017063123A (ja) * | 2015-09-25 | 2017-03-30 | Tdk株式会社 | 半導体パッケージ及びその製造方法 |
US10304779B2 (en) | 2016-10-25 | 2019-05-28 | Tdk Corporation | Electronic component module having a protective film comprising a protective layer and a low reflectivity layer having a rough outer surface and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US8546960B2 (en) | 2013-10-01 |
US20120187585A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012151326A (ja) | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 | |
JP5566383B2 (ja) | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 | |
KR100720607B1 (ko) | 반도체장치 | |
KR102082941B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
CN110010587B (zh) | 半导体装置的制造方法及半导体装置 | |
JP5677585B2 (ja) | 回路基板およびこれを備える電子装置 | |
NL8302539A (nl) | Hybride geintegreerde schakeling en werkwijze voor de vervaardiging daarvan. | |
US20110260200A1 (en) | Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate | |
CN102789994A (zh) | 侧面可浸润半导体器件 | |
KR101787687B1 (ko) | 기판 어댑터를 구비하는 반도체 소자를 제조하기 위한 방법, 고체 기판 어댑터를 구비하는 반도체 소자 및 반도체 소자를 접촉시키는 방법 | |
TWI398198B (zh) | 具有接地屏蔽結構之電路板及其製作方法 | |
EP3142159B1 (en) | Substrate for mounting light-emitting element, and light-emitting device | |
US9293421B2 (en) | Electronic component module | |
JP2018056247A (ja) | 電子部品収納用パッケージおよび電子装置および電子部品収納用パッケージの製造方法 | |
JP2011071368A (ja) | 多数個取り配線基板 | |
JP3966172B2 (ja) | モジュール部品の製造方法 | |
JP4756169B2 (ja) | セラミックス回路基板及びその製造方法 | |
JP2006147918A (ja) | 半導体装置 | |
JPH1074859A (ja) | Qfn半導体パッケージ | |
JP2008177334A (ja) | 電子部品搭載用基板 | |
JP2004095735A (ja) | 半導体装置 | |
JP3709168B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002141647A (ja) | プリント配線基板と電子部品との接合構造 | |
JP2004172587A (ja) | 半導体装置の製造方法 | |
JP2018125470A (ja) | 電子部品及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |