TWI509748B - 半導體裝置、半導體裝置製造方法及電子裝置 - Google Patents

半導體裝置、半導體裝置製造方法及電子裝置 Download PDF

Info

Publication number
TWI509748B
TWI509748B TW101137430A TW101137430A TWI509748B TW I509748 B TWI509748 B TW I509748B TW 101137430 A TW101137430 A TW 101137430A TW 101137430 A TW101137430 A TW 101137430A TW I509748 B TWI509748 B TW I509748B
Authority
TW
Taiwan
Prior art keywords
frame
insulating layer
semiconductor
semiconductor component
disposed
Prior art date
Application number
TW101137430A
Other languages
English (en)
Other versions
TW201327729A (zh
Inventor
Junichi Kon
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201327729A publication Critical patent/TW201327729A/zh
Application granted granted Critical
Publication of TWI509748B publication Critical patent/TWI509748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體裝置、半導體裝置製造方法及電子裝置 領域
在此說明之實施例係大致有關於一種半導體裝置及一種半導體裝置製造方法，及一種使用該半導體裝置之電子裝置。
 背景
隨著包括最近之個人數位助理等之數位化不斷進步，半導體元件(半導體晶片)已需要更多功能性及更高效能。為了滿足這些需要，就半導體晶片製造技術而言，元件及其配線之尺寸之小型化已進步，而就安裝技術而言，高積體化已進步。作為該高積體化已進步之一例，已經有包括例如多數半導體晶片包裝在一個封裝體中之一多晶片封裝體(MCP)，或多晶模組(MCM)之形態的習知半導體裝置。
又，就包括一半導體元件之一半導體裝置之製造領域而言，已經有使用例如一加強件之一輔助構件之技術，且該輔助構件抑制由於該半導體裝置所使用之材料產生之翹曲等。
日本公開專利第7-007134、2004-103955、2010-141173、2003-289120及2009-272512號公報是相關技術之例子。
就在一MCP形態中之半導體裝置而言，多數半導 體晶片係設置在由例如一樹脂等構成的一絕緣層內。一包括與多數半導體晶片等電連接之配線的配線層係設置在該絕緣層上。
 概要
但是，就在該MCP形態中之半導體裝置而言，多數半導體晶片係設置在由一樹脂等構成的一絕緣層內，這會產生在操作這些半導體晶片時產生之熱未充分地分散至外部的情形。如果無法確保預定之散熱效能，一半導體裝置之信賴性會受損，例如半導體晶片之故障、發生損壞等。
依據本發明之一方面，一種半導體裝置包括一絕緣層；一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層內；一框架，其具有比該絕緣層高之導熱率且透過該絕緣層環繞該第一半導體元件及該第二半導體元件；以及，一配線層，其係設置在該絕緣層上且包括一電極，且該電極電連接該第一半導體元件及該第二半導體元件。
圖式簡單說明
圖1是顯示一半導體裝置之一組態例的圖。
圖2A至2D是顯示該半導體裝置之另一組態例的圖。
圖3是依據一第二實施例之一支持構件製備程序的說明圖。
圖4是依據第二實施例之一框架及半導體晶片之 一配置程序的說明圖(第1部份)。
圖5是依據第二實施例之一框架及半導體晶片之配置程序的說明圖(第2部份)。
圖6是依據第二實施例之一樹脂設置程序之說明圖。
圖7是依據第二實施例之一背面研磨程序之說明圖。
圖8是依據第二實施例之一內建晶片基材分離程序之說明圖(第1部份)。
圖9是依據第二實施例之內建晶片基材分離程序之說明圖(第2部份)。
圖10是依據第二實施例之一配線層及散熱層形成程序之說明圖。
圖11是依據第二實施例之一切割程序之說明圖。
圖12是顯示另一形態之一內建晶片基材之一例的圖(第1部份)。
圖13是顯示另一形態之一內建晶片基材之一例的圖(第2部份)。
圖14是顯示在另一形態之內建晶片基材中一半導體晶片之傾斜的圖。
圖15是顯示半導體晶片之一配置例的圖。
圖16是顯示一電子裝置之一組態例的圖。
圖17是依據第三實施例之一框架及半導體晶片之一配置程序的說明圖(第1部份)。
圖18是依據第三實施例之一框架及半導體晶片之配置程序的說明圖(第2部份)。
圖19是依據第三實施例之一樹脂設置程序之說明圖。
圖20是依據第三實施例之一背面研磨程序之說明圖。
圖21是依據第三實施例之一內建晶片基材分離程序之說明圖(第1部份)。
圖22是依據第三實施例之內建晶片基材分離程序之說明圖(第2部份)。
圖23是依據第三實施例之一配線層及散熱層形成程序之說明圖。
圖24是依據第三實施例之一切割程序之說明圖。
圖25是顯示依據第三實施例之一框架之另一例的圖(第1部份)。
圖26是顯示依據第三實施例之一框架之另一例的圖(第2部份)。
圖27是顯示依據第三實施例之一框架之另一例的圖(第3部份)。
圖28是顯示依據第三實施例之一框架之另一例的圖(第4部份)。
 實施例之說明
首先，將說明一第一實施例。
圖1是顯示一半導體裝置之一組態例的圖。圖1示意地顯示該半導體裝置之一例的橫截面圖。
圖1所示之一半導體裝置(MCP)10包括一內建晶片基材(基材)20，及一設置在該內建晶片基材20上之配線層30。該內建晶片基材20包括一樹脂(絕緣層)21，一半導體晶片(半導體元件)22，及半導體晶片(半導體元件)23與24。一散熱層25設置在該內建晶片基材20之一面上。該配線層30包括一電極31，一絕緣部份32，一框架部份33，及一保護膜34。
就該內建晶片基材20之樹脂21而言，例如，使用一環氧樹脂。請注意就該樹脂21而言，除了一環氧樹脂以外，可使用例如一酚樹脂、蜜胺樹脂、聚胺基甲酸酯樹脂、聚醯亞胺樹脂等之材料。又，在該樹脂21中可包括例如二氧化矽之非導電填料。
該等半導體晶片22與23係平行地設置在該樹脂21內。該等半導體晶片22與23係平行地設置在該樹脂21內使得該樹脂21位於該等半導體晶片22與23之間，即，在該等半導體晶片22與23之間具有一預定間隔。該半導體晶片22包括一端子(電極墊)22a(在此顯示兩端子作為一例)。該半導體晶片22之電極墊22a由該樹脂21之一面(表面)21a暴露出來。該半導體晶片23包括一端子(電極墊)23a(在此顯示兩端子作為一例)。該半導體晶片23之電極墊23a以與該半導體晶片22之電極墊22a相同之方式由該樹脂21之該表面21a暴露出來。
該框架24係設置成環繞設置在該樹脂21內之該等半導體晶片22與23之周緣的樹脂21。該框架24係設置在該等半導體晶片22與23之周緣使得該樹脂21位在該半導體晶片22與該框架24之間，且在該半導體晶片23與該框架24之間。
就該框架24而言，使用一具有比該樹脂21高之導熱率的材料，或一具有比該樹脂21高之導熱率及防水性的材料。就該框架24之材料而言，例如，使用如銅(Cu)等金屬，如矽(Si)等半導體，多晶矽，或一化合物半導體。此外，就框架24之材料而言，例如，使用碳化矽(SiC)，氮化矽(SiN)，氧化矽(SiO)，氧氮化矽(SiON)，似鑽石碳，氧化鋁(AlO)，或氮化鋁(AlN)。就該框架24而言，這些材料可使用單一種材料，或可使用多種材料之一組合。
該散熱層25係設置與在該樹脂21之表面21a相反之一面(背面)21b側且與該框架24連接，並且該內建晶片基材20之半導體晶片22之電極墊22a及該半導體晶片23之電極墊23a由該背面21b暴露出來。就該散熱層25而言，以與該框架24相同之方式，使用一具有比該樹脂21高之導熱率的材料，或一具有比該樹脂21高之導熱率及防水性的材料。就該散熱層25而言，例如，使用SiC，SiN，SiO，SiON，似鑽石碳，AlO，AlN等。
設置在該內建晶片基材20上之該配線層30之電極31包括一通孔31a及一配線31b，且該通孔31a及該配線31b具有一預定形狀及配置並且設置在例如醯亞胺、SiO等 之絕緣部份32內。就該電極31而言，例如，可使用一如Cu之材料。該電極31係與該半導體晶片22之電極墊22a及該半導體晶片23之電極墊23a電連接。
該框架部份33係設置在與該內建晶片基材20之框架24連接的該配線層30之外周緣部份上，以環繞一包括該電極31之區域。就該框架部份33而言，例如，使用與該電極31相同之相同材料(例如，Cu)。又，就該框架部份33而言，可使用一具有預定導熱率(例如，，比該樹脂21及絕緣部份32高之導熱率)之材料，或一具有預定導熱率及防水性的材料。該框架部份33係，例如，在形成該配線層30及該電極31時或在形成該電極31後形成。
該保護膜34係設置在該配線層30之表面上。作為該半導體裝置10之一外連接墊31c之該電極31的一部份係由該保護膜34暴露出來。例如，該半導體裝置10係透過設置在該外連接墊31c上之一例如焊料球等凸塊，安裝在例如一電路基板之另一電子部件上。
如上所述，就半導體裝置10而言，該框架24係設置成環繞設置在該樹脂21內之半導體晶片22與23。此外，就半導體裝置10而言，該散熱層25係設置成與該框架24連接。就該框架24及該散熱層25而言，使用一具有比該樹脂21高之導熱率的材料。因此，該等半導體晶片22與23操作時產生之熱由該樹脂21傳送至該框架24及散熱層25，且由該框架24及散熱層25有效地輻射至該半導體裝置10之外側。與該等半導體晶片22與23在不提供該框架24及散熱層 25之情形下以該樹脂21密封之一組態比較，由該等半導體晶片22與23產生之熱更有效地輻射至外側。
此外，該框架24及散熱層25可具有作為一抑制水分滲入設置在該樹脂21內之半導體晶片22與23之層(防水層)的功能。藉由提供使該內建晶片基材20具有該功能之該框架24及散熱層25，可改善該半導體裝置10之防水性。
又，就該半導體裝置10而言，該框架部份33係設置在該配線層30之外周緣部份上，且這框架部份33係設置成與該內建晶片基材20之框架24連接。如此，由該框架24傳送之熱更有效地傳送至該配線層30之框架部份33且輻射至外側。因此，該框架24及散熱層25係如上所述地設置在該內建晶片基材20上，且該框架部份33亦設置在該配線層30上，並且因此，與未設置該框架部份33之情形比較，可實現散熱之進一步改善。
此外，該框架部份33可具有作為一防水層之功能，且該防水層抑制水分滲至該配線層30，或由該配線層30滲至該內建晶片基材20。該框架24及散熱層25係如上所述地設置在該內建晶片基材20上，且具有該功能之該框架部份33亦設置在該配線層30上，並且因此，與未設置該框架部份33之情形比較，可實現防水性之進一步改善。
請注意該半導體裝置之組態不限於上述例子。圖2A至2D是顯示該半導體裝置之另一組態例之圖。
例如，如圖2A圖所示之半導體裝置10a，環繞具有該樹脂21之半導體晶片22與23之該框架24可設置成不設 置上述散熱層25及框架部份33。即使在使用該組態之情形下，亦可藉由設置該框架24獲得一預定散熱改善好處，且可藉由減少該暴露樹脂21之面積進一步獲得一預定防水性改善好處。
又，如圖2B圖所示之半導體裝置10b，可在不設置上述散熱層25之情形下設置該框架24及框架部份33。即使在使用該組態之情形下，亦可藉由設置該框架24及框架部份33獲得一預定散熱改善好處，且可藉由減少該暴露樹脂21及絕緣部份32之面積進一步獲得一預定防水性改善好處。
又，如圖2C圖所示之半導體裝置10c，可在不設置上述框架部份33之情形下設置該框架24及散熱層25。即使在使用該組態之情形下，亦可藉由設置該框架24及散熱層25獲得一預定散熱改善好處，且可藉由減少該暴露樹脂21之面積進一步獲得一預定防水性改善好處。
又，如圖2D圖所示之半導體裝置10d，該散熱層25可設置成使得該樹脂21位在該等半導體晶片22與23之間。即使在使用該組態之情形下，由該半導體晶片22與23產生之熱可透過該樹脂21傳送至該散熱層25以由該散熱層25釋放該熱。
請注意，就上述說明而言，雖然已舉例說明兩半導體晶片22與23設置在該樹脂21內之半導體裝置10等，但是欲設置在該樹脂21內之半導體晶片的數目不限於上述例子。
又，就上述說明而言，雖然已舉例說明具有相同高度(後面位置或厚度)之半導體晶片22與23設定在該樹脂21之情形，但是欲設定在該樹脂21內之半導體晶片不一定具有相同高度。在具有不同高度之半導體晶片依此方式設定在該樹脂21內之情形中，可有該散熱層25直接接觸其中一半導體晶片，且該樹脂21位在該散熱層25與另一半導體晶片之間的一組態。
又，就上述說明而言，雖然已舉例說明該等半導體晶片22與23設置在該樹脂21內之情形，但是，除了半導體晶片以外，一如晶片冷凝器等之被動部件及其他電子部件可設置在該樹脂21內。
又，在設置該內建晶片基材20之框架24及該配線層30之框架部份33之情形中，該框架24及該框架部份33之寬度不一定相同。即使在該框架24及框架部份33之寬度不同之情形中，亦可如在提供該框架24及框架部份33時藉由提供連接之該框架24及框架部份33上所述地獲得散熱及防水改善好處。
又，就上述說明而言，當設置該內建晶片基材20之框架24及該配線層30之框架部份33時，該框架24及框架部份33係組配成暴露出來，但是該樹脂21可設置在該框架24外側，且該絕緣部份32可設置在該框架部份33外側。該組態可獲得預定散熱及防水改善好處。
又，圖1與2A至2D所示之配線層30之電極31的圖案是例子，且不限於在圖1與2A至2D所示之例子。該電極 31係依據欲設置在該樹脂21內之半導體晶片及電子部件之形態及配置等作成圖案。
以下，將說明一半導體裝置形成方法之例子作為第二與第三實施例。
首先，將說明第二實施例。依據第二實施例之一半導體裝置形成方法之程序的說明圖將顯示在圖3至11中。以下，將依序該等程序。在此，將以在一半導體裝置中包括兩半導體晶片的一組態作為一例子，說明該半導體裝置之一形成方法。
圖3是依據第二實施例之一支持構件製備程序之說明圖。圖3示意地說明一欲製備之支持基材之主要部份之橫截面的一例子。
就形成該半導體裝置而言，首先，例如圖3所示，製備一黏著劑52係設置在一支持基材51上的一支持構件50。該支持基材51必須具有與欲在製造一半導體晶片時使用之一Si晶圓相同之形狀以便使用與在以下程序中之一晶圓程序相同之製造設備。例如，就該支持基材51而言，使用一具有8英吋(大約200mm)直徑及1mm厚度之玻璃基板。就該黏著劑52而言，使用一熱感黏著劑，例如，一熱可塑性樹脂。將該黏著劑52施加在該支持基材51以獲得該支持構件50，如圖3所示。
圖4與5是依據第二實施例之一框架及半導體晶片之一配置程序的說明圖。圖4示意地顯示在設置該框架及半導體晶片之一狀態下該等主要部份之橫截面的一例子。 圖5示意地顯示在設置該框架及半導體晶片之一狀態下該平面之一例子。
在製備該支持構件50後，將一框架24A及該等半導體晶片22與23設置在具有該支持構件50之黏著劑52之一表面上的預定位置。就該框架24A而言，使用具有一開口24Aa之一片板狀框架，且該開口24Aa係設置各組之半導體晶片22與23之多數區域之各區域上。例如，在該支持構件50之黏著劑52上設置該板狀框架24A，且在該框架24A之開口24Aa上設置該等半導體晶片22與23，並且電極墊22a與23a係朝向該黏著劑52側。就該等半導體晶片22與23之配置而言，例如，使用晶粒黏結劑。該框架24A及半導體晶片22與23係藉由該黏著劑52黏著地固定在該支持構件50上。
請注意，就該等半導體晶片22與23而言，例如，使用具有5mm長度×3mm寬度×0.6mm厚度之尺寸的半導體晶片。例如，使用由Cu製成且具有0.5至0.6mm厚度並且設有一具有6mm長度×7.5mm寬度之開口24Aa的半導體晶片。假設在該等半導體晶片22與23之間的距離為0.5mm，且在該等半導體晶片22與該框架24A(該開口24Aa之邊緣)之間的距離及在該半導體晶片23與該框架24A之間的距離亦為0.5mm，將該等半導體晶片22與23設置在該等開口24Aa之各開口上。請注意以下將說明有關在該等半導體晶片22與23之間的距離及在該框架24A與該等半導體晶片22與23之間的距離之關係。
依此方式，就配置成設置該框架24A與半導體晶 片22與23之程序而言，由其支持構件50算起之高度不一定要在配置後絕對相同。例如，如圖4所示，該等半導體晶片22與23可比該框架24A高。
圖6是依據第二實施例之樹脂設置程序的說明圖。圖6示意地顯示在設置該樹脂之狀態下該等主要部份之橫截面的一例子。
在將該框架24A及半導體晶片22與23設置及固定在該支持構件50上後，以該樹脂21密封該框架24A及半導體晶片22與23。例如，首先，以一框架等環繞該支持構件50之周緣，且由該支持構件50上方將該樹脂21倒入其周圍以超出該等半導體晶片22與23之高度。就該樹脂21而言，使用例如一環氧樹脂等之熱固性樹脂。倒入該樹脂21可在空氣中實施。又，為了抑制在該樹脂21內產生空隙，倒入該樹脂21可在真空中實施。在倒入該樹脂21後，藉由熱處理使該樹脂21硬化。例如，如果使用一環氧樹脂作為該樹脂21，則假定該熱處理之溫度為180℃。
圖7是依據第二實施例之一背面研磨製程之說明圖。圖7示意地顯示在已實施背面研磨之狀態下該等主要部份之橫截面。
在該樹脂21倒在該支持構件50上且硬化後，實施背面研磨以使在該樹脂21之形成面側之表面平坦化。該背面研磨之量係假定為，例如，大約100μm。背面研磨可不僅在該樹脂21上且亦包括其中之半導體晶片22與23上，並且進一步包括其中之框架24A上實施。圖7舉例說明已在至 少該樹脂21及半導體晶片22與23上實施背面研磨以在背面研磨後由該樹脂21暴露該框架24A及半導體晶片22與23的情形。請注意需要改善散熱性及防水性，且亦需要減少由於該樹脂21產生之應力以便依此方式使該框架24A之高度與該等半導體晶片22與23之高度一致。
依據到目前為止之程序，在該支持構件50上形成一內建晶片基材(樹脂模基材)20A。
圖8與9是依據第二實施例之一內建晶片基材分離程序之說明圖。圖8示意地顯示該分離之內建晶片基材之主要部份之橫截面的一例。圖9示意地顯示該分離之內建晶片基材之平面的一例子。
在實施預定量之背面研磨後，由該支持構件50分離(不黏結)該內建晶片基材20A。如果使用一熱可塑性樹脂作為該黏著劑52，則將該內建晶片基材20A加熱至等於或高於其固化溫度，例如160至170℃，且使其滑離以與該支持構件50分開。如此，如圖8與9所示，獲得該內建晶片基材20A，其中該半導體晶片22之電極墊22a及該半導體晶片23之電極墊23a由該樹脂21之表面21a(與該支持構件50黏結之面)暴露出來。
圖10是依據第二實施例之一配線層及散熱層之一形成程序的說明圖。圖10示意地顯示在已形成該配線層及散熱層之狀態下之一例子之主要部份的橫截面。
在該內建晶片基材20A與該支持構件50分離後，在該等電極墊22a與23a由該樹脂21暴露出來之一表面 21a上形成該內建晶片基材20A之一配線層(重新配線層)30A。在該表面21a上形成一絕緣膜及導電膜，藉使用光刻技術圖案化而在一絕緣部份32內形成該電極31及框架部份33，及進一步在最外側表面上形成一保護膜34同時留下一外連接墊31c，藉此獲得該配線層30A。
請注意，就形成該絕緣部份32(絕緣膜)而言，例如，如果使用例如一聚醯亞胺樹脂等之有機材料作為其材料，且如果使用例如SiO等無機材料，則可使用CVD(化學蒸氣沈積)法。又，就形成該電極31(導電膜)及框架部份33(導電膜)而言，如果使用Cu等金屬材料作為其材料，則可使用噴鍍法、CVD法、電鍍法等。
在與該支持構件50分離之內建晶片基材20A之一背面21b上形成一散熱層25A。該散熱層25A係依據其材料使用噴鍍法、CVD法、電鍍法等形成。請注意該散熱層25A之形成可在形成該配線層30A之後或在形成該配線層30A之前實施。
圖11是依據第二實施例之一切割程序之說明圖。圖11示意地顯示在已實施切割之狀態下之橫截面的一例子。
在形成該配線層30A及該散熱層25A後，使用一切割鋸在一預定位置切割該配線層30A、內建晶片基材20A及散熱層25A以分段成多數獨立之半導體裝置(MCP)10。在分段時，切割上述一板之框架24A，且藉由一切割鋸實施切割使得環繞該等半導體晶片22與23在各半導體裝置10內之 框架24可留下。如此，如圖11所示，獲得各半導體裝置10，其中包括該框架部份33之該配線層30(配線層30A)係形成在包括該框架24(框架24A)及該散熱層25(散熱層25A)之該內建晶片基材20(內建晶片基材20A)上。
就如此獲得之半導體裝置10而言，與一在未設置該框架24、散熱層25及框架部份33之情形下形成之半導體裝置比較，已確認散熱效率改善15%，且已確認在高溫高濕信賴性測試中產率改善20%。
請注意，就如第二實施例所述之程序而言，在將樹脂21倒在如圖6所示地設置該框架24A及半導體晶片22與23的該支持構件50上後，可使用一刮板等移除多餘之樹脂21。
例如，該刮刀依據圖6所示之半導體晶片22與23之高度相對該支持構件50平行地移動，且因此，移除比該等半導體晶片22與23高之多餘樹脂21。換言之，依據該刮刀之平行移動，由該支持構件50上方推出且移除比該等半導體晶片22與23高之多餘樹脂21。
又，如果事先使該等半導體晶片22與23及該框架24A之高度一致，則移除比該等半導體晶片22與23及框架24A高之多餘樹脂21。如果該框架24A比該等半導體晶片22與23高，則移除比該框架24A高之多餘樹脂21。在這些情形中，倒入一不同開口24Aa中之樹脂21被分離。
在如此移除該多餘樹脂21後，以與上述相同之方式，以預定溫度實施熱處理以使該樹脂21硬化。
又，如果事先使該等半導體晶片22與23及該框架24A之高度一致，則使用該刮刀等移除多餘樹脂21，且可省略圖7所述之背面研磨製程。如果該框架24A比該等半導體晶片22與23高，且如果該樹脂21留在該等半導體晶片22與23之後面上，則以與上述相同之方式，移除比該框架24A高之多餘樹脂21，且可省略圖7所述之背面研磨製程。
又，在倒入該樹脂21時，除了一用以倒在整個支持構件50上之方法以外，亦可使用一用以使用一分配器等將該樹脂21倒入該框架24之各開口24Aa的方法。
依據到目前為止之程序，藉由進一步設置該框架24、散熱層25及框架部份33形成具有高散熱性及防水性之半導體裝置10。
此外，例如，在以下流程中形成一類似這半導體裝置10地未在該內建晶片基材20上設置該框架24之一半導體裝置(MCP)。詳而言之，就施加一黏著劑之一支持構件而言，將多數半導體晶片之電極墊面設置成面向該黏著劑側，設置例如一環繞所有化合物半導體之框架，且將一樹脂倒入該框架中。在使該倒入之樹脂硬化後，為了在該等多數半導體晶片之電極墊側形成一配線層(重新配線層)，一內建晶片基材與該支持構件分離。如此，例如，如圖12與13所示，獲得一半導體晶片202及一半導體晶片203設置在一樹脂201內之一內建晶片基材200。
但是，在分離以此方式與該支持構件分離之內建晶片基材200時，依據由於先前該樹脂201之固化收縮產生 之應力，如圖12中之一箭頭所示之翹曲或收縮會發生在與該支持構件分離之該內建晶片基材200上。
又，就後續配線層形成(重形配線)程序而言，可實施熱處理以形成一絕緣膜或導電膜。在這情形中，由於在該等半導體晶片202與203與該樹脂201之間的熱膨脹比之差，翹曲或收縮會以相同之方式發生在該內建晶片基材200上。此外，依據由於在該等半導體晶片202與203之間之樹脂201量與在該等半導體晶片202與203之周緣中該樹脂201量的差產生之應力的影響，如圖14所示，在該樹脂201內之該等半導體晶片202與203會傾斜。請注意圖14示意地使用一箭號顯示由於該樹脂201之量的差產生之應力程度。
雖然使用光刻技術形成一重新配線層，如果該內建晶片基材200包括翹曲，且該等半導體晶片202與203具有傾斜，則欲投影在該內建晶片基材200上之一配線等的圖案變模糊，且因此，以高準確度實施圖案化是困難的。特別地，該等半導體晶片202與203之傾斜變成用以形成一電連接在這些半導體晶片202與203之間之一配線(晶片間配線)的大障礙。如果使用一真空吸收方法處理該內建晶片基材200，則當在該內建晶片基材200產生翹曲時，產生不良吸收，且這會導致該內建晶片基材200在處理時掉落。該內建晶片基材200之收縮亦在一6至12英吋基材中變成一大值，且這會使與一光罩對齊是困難的。
另一方面，就該上述半導體裝置10而言，在欲用以形成該半導體裝置10之內建晶片基材20A之樹脂21內，除 了該等半導體晶片22與23以外，亦設置一框架24A，且該等半導體晶片22與23各設置在該框架24A之開口24Aa上。依此方式，該框架24A係設置在該內建晶片基材20A之樹脂21內，且因此，該樹脂21之量減少，此外，該框架24具有用以對抗由於該樹脂21產生之應力維持該內建晶片基材20A之形狀的功能。如此，分別抑制該內建晶片基材20A之翹曲，及該等半導體晶片22與23之傾斜。因此，可以高準確度使形成在該內建晶片基材20A上之該配線層(重新配線層)30之電極31進行圖案化。
依據上述內建晶片基材20A，可實現包括具有以高準確度進行圖案化之電極31等之該配線層30，且具有優異散熱性及防水性的半導體裝置10。
請注意，如果設置類似上述內建晶片基材20A之框架24A，必須在例如在下一圖15中所示之開口24Aa內設置該等半導體晶片22與23。
圖15是顯示該等半導體晶片之一配置例之圖。圖15示意地顯示一區域的平面，該區域包括該內建晶片基材20A之一組半導體晶片22與23，及在該內建晶片基材20A周緣中該樹脂21及框架24A之一部份。
該等半導體晶片22與23之配置必須使得在該等半導體晶片22與23之間之距離、在該半導體晶片22與該框架24A之間之距離、及在該半導體晶片23與該框架24A之間之距離中任一距離等於距離d。或者，該等半導體晶片22與23及框架24A係設置成使得這些距離為相同或近似值。
依據該配置，解除由於在該等半導體晶片22與23之間之樹脂21，在該半導體晶片22與該框架24A之間之樹脂21，及在該半導體晶片23與該框架24A之間之樹脂產生的應力(應力之不平衡)。因此，可更有效地抑制由於該樹脂21產生之該等半導體晶片22與23之傾斜。
請注意，如果在該框架24A之開口24Aa上設置三或三個以上之半導體晶片，也可解除如上所述之應力且可藉由適當調整在該等半導體晶片之間的距離及在各半導體晶片與該框架24A之間的距離抑制該等半導體晶片之傾斜。
如此形成之半導體裝置10可使用該外連接墊31c安裝在例如一電路基板等之另一電子部件上。
圖16是顯示一電子裝置之一組態例的圖。圖16示意地顯示該電子裝置之一例子之橫截面。
圖16所示之一半導體裝置100包括一電子部件120，及一安裝在該電子部件120上之半導體裝置10。除了電路基板以外，該電子部件120亦可應用在另一MCP等上。例如，一凸塊(外連接端子)，如一焊料球110係設置在所設置之外連接墊31c上以便由該保護膜34暴露出來，且該半導體裝置10係透過該焊料球110與一設置在該電子部件120上之預定連接墊121電連接。
實現了包括以高準確度形成之配線層30的該半導體裝置100及具有優異散熱性及防水性之該半導體裝置10。
以下，將說明一第三實施例。依據第三實施例之 一半導體裝置形成方法之程序的說明圖將顯示在圖17至24中。以下，將依序說明該等程序。在此，將以兩半導體晶片包括在一半導體裝置中之一組態作為一例子，說明該半導體裝置之一形成方法。
圖17與18是依據第三實施例之一框架及半導體晶片之一配置程序的說明圖。圖17示意地顯示在設置該框架及半導體晶片之狀態下之主要部份之橫截面的一例子。圖18示意地顯示在設置該框架及半導體晶片之狀態下之平面之一例子。
首先，以與上述圖3相同之方式，製備該支持構件50，且該黏著劑52設置在該支持基材51上。在製備該支持構件50後，一框架24B及一框架24C，及半導體晶片22與23各設置在設置該支持構件50之黏著劑52之面上的一預定位置中。
就各組之半導體晶片22與23而言，該框架24B係一次製備一個，且包括一組半導體晶片22與23設置在內側之一開口24Ba。該框架24B主要具有一抑制該等半導體晶片22與23在形成一後述內建晶片基材20B時傾斜之功能，及一改善在切割後獲得之各半導體裝置10之散熱性及防水性的功能。
該框架24C具有一格柵形狀，且該格柵形狀具有一各組半導體晶片22與23及環繞該等半導體晶片22與23之框架24B設置在內側的開口24Ca。該框架24C主要具有一抑制在形成一後述內建晶片基材20B時在該內建晶片基材 20B上產生翹曲的功能。
例如，這些框架24B及框架24C係設置在該支持構件50之黏著劑52上，且該半導體晶片22之電極墊22a及該半導體晶片23之電極墊23a係設置在該框架24B之各開口24Ba上，面向該黏著劑52側。該框架24B及框架24C，及半導體晶片22與23係藉由該黏著劑52黏著地固定在該支持構件50上。
請注意，就該等半導體晶片22與23而言，例如，使用具有5mm長度×3mm寬度×0.6mm厚度之尺寸的半導體晶片。就該框架24B而言，例如，使用一框架，該框架係由Cu製成且具有10mm長度×11.5mm寬度×0.5至0.6mm厚度之尺寸並且其中設有具有6mm長度×7.5mm寬度之開口24Ba。就該框架24C而言，例如，使用一框架，該框架係由Cu製成且具有0.5至0.6mm厚度並且其中設有具有12mm長度×13.5mm寬度之開口24Ca。該框架24B係設置在該框架24C之開口24Ca內側且與該框架24C具有2mm之間隔。假定在該半導體晶片22與該框架24B之間的距離及在該半導體晶片23與該框架24B之間的距離均為0.5mm，則該等半導體晶片22與23係設置在該框架24B之開口24Ba內側且具有0.5mm之間隔。藉由以此方式設置在該框架24B與該等半導體晶片22與23之間，有效地抑制該半導體晶片22與23在形成一後述內建晶片基材20B時由於該樹脂21產生之應力而傾斜。
就該等半導體晶片22與23之配置而言，例如，使 用一晶粒黏結劑。藉由先將該等框架24B與24C設置在該支持構件50上，且接著依據該等設置之框架24B及框架24C之位置資訊設置該等半導體晶片22與23，可改善該框等半導體晶片22與23之配置準確度。
就一用以設置該等框架24B與24C及半導體晶片22與23之配置程序而言，其高度不一定要絕對相同。例如，如圖17所示，該等半導體晶片22與23可比該框架24B與24C高。
圖19是依據第三實施例之一樹脂設置程序的說明圖。圖6示意地顯示在設置該樹脂之狀態下該等主要部份之橫截面的一例子。
在將該框架24B與24C及半導體晶片22與23設置及固定在該支持構件50上後，以該樹脂21密封該框架24B與24C及半導體晶片22與23。例如，首先，以一框架等環繞該支持構件50之周緣，且由該支持構件50上方將該樹脂21倒入其周圍以超出該等半導體晶片22與23之高度。倒入該樹脂21係在空氣中或在真空中實施。就該樹脂21而言，使用一環氧樹脂等。在倒入該樹脂21後，藉由熱處理使該樹脂21硬化。
圖20是依據第三實施例之一背面研磨製程之說明圖。圖20示意地顯示在已實施背面研磨之狀態下該等主要部份之橫截面。
在該樹脂21倒在該支持構件50上且硬化後，實施背面研磨以使在該樹脂21之形成面側之表面平坦化。該背 面研磨之量係假定為，例如，大約100μm。背面研磨可不僅在該樹脂21上且亦包括其中之半導體晶片22與23上，並且進一步包括其中之框架24B與24C上實施。圖20舉例說明已在至少該樹脂21及半導體晶片22與23上實施背面研磨以由該樹脂21暴露該框架24B與24C及半導體晶片22與23的情形。請注意需要改善散熱性及防水性，且亦需要減少由於該樹脂21產生之應力以便依此方式使該框架24B與24C之高度與該等半導體晶片22與23之高度一致。
依據到目前為止之程序，在該支持構件50上形成一內建晶片基材(樹脂模基材)20B。
圖21與22是依據第三實施例之一內建晶片基材分離程序之說明圖。圖21示意地顯示該分離之內建晶片基材之主要部份之橫截面的一例。圖22示意地顯示該分離之內建晶片基材之平面的一例子。
在實施預定量之背面研磨後，由該支持構件50分離該內建晶片基材20B。如果使用一熱可塑性樹脂作為該黏著劑52，則將該內建晶片基材20B加熱至等於或高於其固化溫度，且使其滑離以與該支持構件50分開。如此，如圖21與22所示，獲得該內建晶片基材20B，其中該半導體晶片22之電極墊22a及該半導體晶片23之電極墊23a由該樹脂21之表面21a暴露出來。
就該內建晶片基材20B而言，該格柵形狀之框架24C係與該框架24設置在一起，且因此，有效地抑制該內建晶片基材20B之翹曲之產生。例如，與該支持構件50分離之 直徑為8英吋(大約200mm)的內建晶片基材20B之翹曲為大約3μm。另一方面，在未在該樹脂21設置該等框架24B與24C之情形下在相同流程中形成之內建晶片基材的翹曲為大約200μm。藉由在該樹脂21內設置該等框架24B與24C，可有效地抑制欲在與該支持構件50分離後獲得之該內建晶片基材20B的翹曲。
圖23是依據第三實施例之該配線層及散熱層之一形成程序的說明圖。圖23示意地顯示在已形成該配線層及散熱層之狀態下之一例子之主要部份的橫截面。
在該內建晶片基材20B與該支持構件50分離後，在該等電極墊22a與23a由該樹脂21暴露出來之一表面21a上形成該內建晶片基材20B之一配線層(重新配線層)30A。在該表面21a上形成一絕緣膜及導電膜，藉使用光刻技術圖案化而在一絕緣部份32內形成該電極31及框架部份33，及進一步在最外側表面上形成一保護膜34同時留下一外連接墊31c，藉此獲得該配線層30A。
在與該支持構件50分離之內建晶片基材20A之一背面21b上形成一散熱層25A。請注意該散熱層25A之形成可在形成該配線層30A之後或在形成該配線層30A之前實施。
就該內建晶片基材20B而言，該等框架24B與24C係設置在該樹脂21內，且因此，可有效地抑制該內建晶片基材20B之翹曲及該等半導體晶片22與23之傾斜。就該內建晶片基材20B而言，確認可在該配線層30A上實施相當細之 晶片間配線，例如等於或小於3μm。另一方面，就一在未在該樹脂21內設置該等框架24B與24C之情形下在相同流程中形成之內建晶片基材而言，由於該等半導體晶片22與23之傾斜產生一曝光阻礙，且未形成小於10μm之晶片間配線。藉由在該樹脂21內設置該等框架24B與24C，可獲得該內建晶片基材20B，其中包括以高準確度進行圖案化之一電極31等之該配線層30A係形成在該絕緣部份32內。
圖24是依據第三實施例之一切割程序之說明圖。圖24示意地顯示在已實施切割之狀態下之橫截面的一例子。
在形成該配線層30A及該散熱層25A後，使用一切割鋸在一預定位置切割該配線層30A、內建晶片基材20A及散熱層25A以分段成多數獨立之半導體裝置(MCP)10。在分段時，藉由一切割鋸實施切割使得上述框架24B留下作為環繞該等半導體晶片22與23在各半導體裝置10內之該框架24。如此，如圖24所示，獲得各半導體裝置10，其中包括該框架部份33之該配線層30(配線層30A)係形成在包括該框架24(框架24B)及該散熱層25(散熱層25A)之該內建晶片基材20(內建晶片基材20B)上。
就如此獲得之半導體裝置10而言，與一在未設置該框架24、散熱層25及框架部份33之情形下形成之半導體裝置比較，已確認散熱效率改善15%，且已確認在高溫高濕信賴性測試中產率改善20%。又，就該等半導體裝置10而言，如果藉由在不設置該框架部份33之情形下設置該框 架24及散熱層25，與一在未設置該框架24、散熱層25及框架部份33之情形下形成之半導體裝置比較，已確認散熱效率改善15%，且已確認在高溫高濕信賴性測試中產率改善8%。
請注意，就如第三實施例所述之程序而言，在將樹脂21倒在如圖19所示地設置該框架24B與24C及半導體晶片22與23的該支持構件50上後，可使用一刮板等移除多餘之樹脂21。
例如，該刮刀可用以移除比該等半導體晶片22與23高之多餘樹脂21。此外，如果事先使該等框架24B與24C及該等半導體晶片22與23之高度一致，則可移除比該等框架24B與24C及該等半導體晶片22與23高之多餘樹脂21。如果該框架24B與24C比該等半導體晶片22與23高，則可移除比該框架24B與24C高之多餘樹脂21。
又，如果事先使該等框架24B與24C及該等半導體晶片22與23之高度一致，則使用該刮刀等移除多餘樹脂21，且可省略該背面研磨製程(圖20)。如果該框架24B與24C比該等半導體晶片22與23高，且如果該樹脂21留在該等半導體晶片22與23之後面上，則移除比該框架24B與24C高之多餘樹脂21，且可省略該背面研磨製程(圖20)。
又，在倒入該樹脂21時，除了一用以倒在整個支持構件50上之方法以外，亦可使用一用以使用一分配器等將該樹脂21倒入該框架24B之各開口24Ba及該框架24C之各開口24Ca的方法。
依據到目前為止之程序，可實現包括配線層30之內建晶片基材20B，且該配線層30包括以高準確度進行圖化案之電極31。此外，可實現包括以高準確度形成之配線層30且具有優異散熱性及防水性之半導體裝置10。
請注意，就上述例子而言，已使用該格柵形狀之框架作為主要抑制該內建晶片基材20B之翹曲的該框架24C，但是該框架24C之形狀不限於該格柵形狀之框架。
圖25至28是顯示依據第三實施例之另一例的圖。圖25至28示意地顯示設有一框架之一內建晶片基材之一例的平面。
就欲設置在該內建晶片基材20B之樹脂21內之框架24C而言，如圖25所示，可使用平行地延伸之一對框架(補強構件)，該對框架係設置在垂直方向及水平方向上以分別夾持平行地設置在中心之該等框架24B。即使在使用該框架24C之情形下，亦可抑制該內建晶片基材20B之翹曲。
又，如圖26所示，該框架24C可沿著該最外框架24B之外側設置以環繞所有框架24B。又，如圖27所示，該框架24C可以一圓周形狀沿該內建晶片基材20B之邊緣部份設置以環繞所有框架24B。即使在使用該框架24C之情形下，亦可抑制該內建晶片基材20B之翹曲。
又，如圖28所示，該框架24C可設置在垂直方向與水平方向之各方向上以通過該內建晶片基材20B的中心且在平行地設置在該內建晶片基材20B之中心之該等框架24B之間。即使在使用該框架24C之情形下，亦可抑制該內 建晶片基材20B之翹曲。
請注意圖25至28所示之框架24C可獨立地使用或可以與一片內建晶片基材20B組合之方式使用。
依據所揭露之實施例可實現具有優異信賴性及散熱效能且在一絕緣層中包括多數半導體元件之半導體裝置，且該絕緣層被一具有比該絕緣層高之導熱率之框架環繞。
在此所述之所有例子與條件語言是欲達成教學之目的以協助讀者了解本發明及由發明人貢獻之觀念以便促進該技術，且欲被視為不被限制於這些特別說明之例子及條件，且在說明書中之這些例子的編排方式也與顯示本發明之優劣性無關。雖然本發明之實施例已詳細說明過了，但是應了解的是在不偏離本發明之精神與範疇的情形下，可對其進行各種變化、取代及更改。
以下是該等實施例之特徵。
特徵1.一種半導體裝置，包含：一絕緣層；一第一半導體元件及一第二半導體元件，其係設置在該絕緣層內；一框架，其具有比該絕緣層高之導熱率且透過該絕緣層環繞該第一半導體元件及該第二半導體元件；及，一配線層，其係設置在該絕緣層上且包括一電極，且該電極電連接該第一半導體元件及該第二半導體元件。
特徵2.如特徵1之半導體裝置，其中該絕緣層係由樹脂構成，其中該第一半導體元件及該第二半導體元件分別具有由該絕緣層暴露出來之一第一電極墊及一第二電極墊， 且其中該電極與該第一電極墊及該第二電極墊電連接。
特徵3.如特徵1或2之半導體裝置，其中該配線層包括一框架部份，且該框架部份環繞一包括該電極之區域且與該框架連接。
特徵4.如特徵1至3中任一特徵之半導體裝置，更包含：一層，其係設置在與設置該絕緣層之配線層之一側面相反之一側面上，且具有比該絕緣層高之導熱率並且與該框架連接。
特徵5.如特徵4之半導體裝置，其中該層係與該第一半導體元件及該第二半導體元件中之至少一半導體元件接觸。
特徵6.如特徵1至5中任一特徵之半導體裝置，其中在該第一半導體元件及該第二半導體元件與該框架之間的距離等於在該第一半導體元件與該第二半導體元件之間的距離。
特徵7.一種半導體裝置之製造方法，包含：形成一基材，該基材包括一絕緣層，設置在該絕緣層之一第一區域內之一第一半導體元件及一第二半導體元件，及一設置在該絕緣層內之第一框架，且該第一框架具有比該絕緣層高之導熱率且透過該第一區域之絕緣層環繞該第一半導體元件及該第二半導體元件；形成一配線層，該配線層包括一與在該基材上之該第一半導體元件及該第二半導體元件電連接之第一電極；及，切割該配線層及該基材使得該第一區域之絕緣層被該第一框架之至少一部份環繞。
特徵8.如特徵7之半導體裝置製造方法，其中該欲形成之基材更包括設置在該絕緣層之一第二區域內之一第三半導體元件及一第四半導體元件，及一設置在該絕緣層內之第二框架，該第二框架具有比該絕緣層高之導熱率且透過該第二區域之絕緣層環繞該第三半導體元件及該第四半導體元件，其中該欲形成之配線層更包括一與該第三半導體元件及該第四半導體元件電連接之第二電極，且其中配置成用以切割該配線層及該基材之該程序包括切割該配線層及該基材使得，就一在該第一框架與該第二框架之間的一位置而言，該第一區域之絕緣層被該第一框架之至少一部份環繞，且該第二區域之絕緣層亦被該第二框架之至少一部份環繞。
特徵9.如特徵8之半導體裝置製造方法，其中該形成該基材之程序包括：將該第一框架及該第二框架設置在一支持構件上；將該第一半導體元件及該第二半導體元件設置在該第一框架內；將該第三半導體元件及該第四半導體元件設置在該第二框架內；在該支持構件上形成該絕緣層，以將該第一框架及該第二框架，及該第一半導體元件，該第二半導體元件，該第三半導體元件及該第四半導體元件埋在該絕緣層中；及，由該絕緣層剝離該支持構件。
特徵10.如特徵9之半導體裝置製造方法，其中該形成該基材之程序包括一程序，該程序係配置成延伸且設置一第三框架以通過在該支持構件上方之該第一框架與該第二框架之間。
特徵11.如特徵9或10之半導體裝置製造方法，其中該形成該基材之程序包括一程序，該程序係配置成延伸且設置一第四框架以在該支持構件上方環繞一包括該第一框架及該第二框架之區域。
特徵12.如特徵9之半導體裝置製造方法，其中該第一框架及該第二框架結合成一體。
特徵13.如特徵8至12中任一特徵之半導體裝置製造方法，其中該第一半導體元件及該第二半導體元件分別具有由該絕緣層暴露出來之一第一電極墊及一第二電極墊，其中該第一電極與該第一電極墊及該第二電極墊電連接，其中該第三半導體元件及該第四半導體元件分別具有由該絕緣層暴露出來之一第三電極墊及一第四電極墊，且其中該第二電極與該第三電極墊及該第四電極墊電連接。
特徵14.如特徵8至13中任一特徵之半導體裝置製造方法，其中該形成該配線層之程序包括形成一第一框架部份及一第二框架部份，且該第一框架部份環繞一包括該第一電極之區域且與該第一框架連接，並且該第二框架部份環繞一包括該第二電極之區域且與該第二框架連接。
特徵15.如特徵8至14中任一特徵之半導體裝置製造方法，更包含：一程序，其係在該用以形成該基材之程序後實施，且配置成在與設置該絕緣層之配線層之一形成面相反之一面側形成一層，並且該層具有比該絕緣層高之導熱率且與該第一框架及該第二層連接。
特徵16.一種基材，包含：一絕緣層；一第一半導體元 件及一第二半導體元件，其係設置在該絕緣層之一第一區域內；一第一框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第一區域之絕緣層環繞該第一半導體元件及該第二半導體元件；一第三半導體元件及第四半導體元件，其係設置在該絕緣層之一第二區域內；及，一第二框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第二區域之絕緣層環繞該第三半導體元件及該第四半導體元件。
特徵17.如特徵16之基材，更包含：一第三框架，其設置在該絕緣層內且延伸通過該第一框架與該第二框架之間。
特徵18.如特徵16或17之基材，更包含：一第四框架，其設置在該絕緣層內且延伸以便環繞一包括該第一框架及該第二框架之區域。
特徵19.如特徵16之基材，其中該絕緣層係由樹脂構成，且其中該第一框架及該第二框架結合成一體。
特徵20.一種電子裝置，包含：一半導體裝置，且該半導體裝置包括一絕緣層；一配線層，其包括設置在該絕緣層內之一第一半導體元件及一第二半導體元件；一框架，其具有比該絕緣層高之導熱率，且透過該絕緣層環繞該第一半導體元件及該第二半導體元件；及，一電極，其係設置在該絕緣層上且與該第一半導體元件及該第二半導體元件電連接；及，一電子部件，其係設置在該半導體裝置之配線層側且使用該配線層與該第一半導體元件及該第二半 導體元件電連接。
10‧‧‧半導體裝置(MCP)
10a,10b,10c,10d‧‧‧半導體裝置
20‧‧‧內建晶片基材(基材)
20A,20B‧‧‧內建晶片基材(樹脂模基材)
21‧‧‧樹脂(絕緣層)
21a‧‧‧面(表面)
21b‧‧‧面(背面)
22,23‧‧‧半導體晶片(半導體元件)
22a,23a‧‧‧端子(電極墊)
24,24A,24B,24C‧‧‧框架
24Aa,24Ba,24Ca‧‧‧開口
25‧‧‧散熱層
25A‧‧‧散熱層
30‧‧‧配線層
30A‧‧‧配線層(重新配線層)
31‧‧‧電極
31a‧‧‧通孔
31b‧‧‧配線
31c‧‧‧外連接墊
32‧‧‧絕緣部份；絕緣層
33‧‧‧框架部份
34‧‧‧保護膜
50‧‧‧支持構件
51‧‧‧支持基材
52‧‧‧黏著劑
100‧‧‧半導體裝置
110‧‧‧焊料球
120‧‧‧電子部件
121‧‧‧連接墊
200‧‧‧內建晶片基材
201‧‧‧樹脂
202,203‧‧‧半導體晶片
d‧‧‧距離
圖1是顯示一半導體裝置之一組態例的圖。
圖2A至2D是顯示該半導體裝置之另一組態例的圖。
圖3是依據一第二實施例之一支持構件製備程序的說明圖。
圖4是依據第二實施例之一框架及半導體晶片之一配置程序的說明圖(第1部份)。
圖5是依據第二實施例之一框架及半導體晶片之配置程序的說明圖(第2部份)。
圖6是依據第二實施例之一樹脂設置程序之說明圖。
圖7是依據第二實施例之一背面研磨程序之說明圖。
圖8是依據第二實施例之一內建晶片基材分離程序之說明圖(第1部份)。
圖9是依據第二實施例之內建晶片基材分離程序之說明圖(第2部份)。
圖10是依據第二實施例之一配線層及散熱層形成程序之說明圖。
圖11是依據第二實施例之一切割程序之說明圖。
圖12是顯示另一形態之一內建晶片基材之一例的圖(第1部份)。
圖13是顯示另一形態之一內建晶片基材之一例的圖(第2部份)。
圖14是顯示在另一形態之內建晶片基材中一半導體晶 片之傾斜的圖。
圖15是顯示半導體晶片之一配置例的圖。
圖16是顯示一電子裝置之一組態例的圖。
圖17是依據第三實施例之一框架及半導體晶片之一配置程序的說明圖(第1部份)。
圖18是依據第三實施例之一框架及半導體晶片之配置程序的說明圖(第2部份)。
圖19是依據第三實施例之一樹脂設置程序之說明圖。
圖20是依據第三實施例之一背面研磨程序之說明圖。
圖21是依據第三實施例之一內建晶片基材分離程序之說明圖(第1部份)。
圖22是依據第三實施例之內建晶片基材分離程序之說明圖(第2部份)。
圖23是依據第三實施例之一配線層及散熱層形成程序之說明圖。
圖24是依據第三實施例之一切割程序之說明圖。
圖25是顯示依據第三實施例之一框架之另一例的圖(第1部份)。
圖26是顯示依據第三實施例之一框架之另一例的圖(第2部份)。
圖27是顯示依據第三實施例之一框架之另一例的圖(第3部份)。
圖28是顯示依據第三實施例之一框架之另一例的圖(第4部份)。
10‧‧‧半導體裝置(MCP)
20‧‧‧內建晶片基材(基材)
21‧‧‧樹脂(絕緣層)
21a‧‧‧面(表面)
21b‧‧‧面(背面)
22,23‧‧‧半導體晶片(半導體元件)
22a,23a‧‧‧端子(電極墊)
24‧‧‧框架
25‧‧‧散熱層
30‧‧‧配線層
30A‧‧‧配線層(重新配線層)
31‧‧‧電極
31a‧‧‧通孔
31b‧‧‧配線
31c‧‧‧外連接墊
32‧‧‧絕緣部份；絕緣層
33‧‧‧框架部份
34‧‧‧保護膜

Claims (20)

  1. 一種半導體裝置，包含：一絕緣層；一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層內；一框架，其具有比該絕緣層高之導熱率且透過該絕緣層環繞該第一半導體元件及該第二半導體元件；以及一配線層，其係設置在該絕緣層上且包括一電極，該電極電連接該第一半導體元件及該第二半導體元件，其中該配線層包括一框架部分。
  2. 如申請專利範圍第1項之半導體裝置，其中該絕緣層係由樹脂所製成，其中該第一半導體元件及該第二半導體元件分別具有由該絕緣層暴露出來之一第一電極墊及一第二電極墊，且其中該電極係電連接至該第一電極墊及該第二電極墊。
  3. 如申請專利範圍第1項之半導體裝置，其中該框架部份環繞一包括該電極之區域且係與該框架連接。
  4. 如申請專利範圍第1項之半導體裝置，更包含：一層，其係設置在與設置該絕緣層之該配線層之一側面相反之一側面上，且具有比該絕緣層高之導熱率並且係與該框架連接。
  5. 如申請專利範圍第4項之半導體裝置，其中該層係與該第一半導體元件及該第二半導體元件中之至少一者接觸。
  6. 如申請專利範圍第1項之半導體裝置，其中在該第一半導體元件及該第二半導體元件與該框架之間的距離等於在該第一半導體元件與該第二半導體元件之間的距離。
  7. 一種半導體裝置製造方法，包含：形成一基材，包括：一絕緣層，一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層之一第一區域內，以及一第一框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第一區域之絕緣層環繞該第一半導體元件及該第二半導體元件，其中該第一框架並未設置在該第一半導體元件及該第二半導體元件之間；在該基材上形成包括一第一電極之一配線層，該第一電極電連接至該第一半導體元件及該第二半導體元件；及切割該配線層及該基材使得該第一區域之絕緣層被該第一框架之至少一部份環繞。
  8. 一種半導體裝置製造方法，包含：形成一基材，包括： 一絕緣層，一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層之一第一區域內，以及一第一框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第一區域之絕緣層環繞該第一半導體元件及該第二半導體元件，在該基材上形成包括一第一電極之一配線層，該第一電極電連接至該第一半導體元件及該第二半導體元件；及切割該配線層及該基材使得該第一區域之絕緣層被該第一框架之至少一部份環繞，其中要被形成之該基材更包括：一第三半導體元件及一第四半導體元件，其等係設置在該絕緣層之一第二區域內，以及一第二框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第二區域之絕緣層環繞該第三半導體元件及該第四半導體元件，其中要被形成之該配線層更包括一電連接至該第三半導體元件及該第四半導體元件之第二電極，且其中配置成用以切割該配線層及該基材之程序包括：切割該配線層及該基材使得，就一在該第一框架與該第二框架之間的一位置而言，該第一區域之絕緣層被 該第一框架之至少一部份環繞，且該第二區域之絕緣層亦被該第二框架之至少一部份環繞。
  9. 如申請專利範圍第8項之半導體裝置製造方法，其中該形成該基材包括：將該第一框架及該第二框架設置在一支持構件上；將該第一半導體元件及該第二半導體元件設置在該第一框架內；將該第三半導體元件及該第四半導體元件設置在該第二框架內；在該支持構件上形成該絕緣層，並來將該第一框架與該第二框架、及該第一半導體元件、該第二半導體元件、該第三半導體元件與該第四半導體元件埋在該絕緣層中；以及由該絕緣層剝離該支持構件。
  10. 如申請專利範圍第9項之半導體裝置製造方法，其中該形成該基材包括一程序，該程序係配置成延伸且設置一第三框架以通過在該支持構件上方之該第一框架與該第二框架之間。
  11. 如申請專利範圍第9之半導體裝置製造方法，其中該形成該基材包括一程序，該程序係配置成延伸且設置一第四框架以環繞一包括在該支持構件上方之該第一框架及該第二框架之區域。
  12. 如申請專利範圍第9項之半導體裝置製造方法，其中該第一框架及該第二框架結合成一體。
  13. 如申請專利範圍第8項之半導體裝置製造方法，其中該第一半導體元件及該第二半導體元件分別具有由該絕緣層所暴露出來之一第一電極墊及一第二電極墊，其中該第一電極係電連接至該第一電極墊及該第二電極墊，其中該第三半導體元件及該第四半導體元件分別具有由該絕緣層所暴露出來之一第三電極墊及一第四電極墊，且其中該第二電極係電連接至該第三電極墊及該第四電極墊。
  14. 如申請專利範圍第8項之半導體裝置製造方法，其中形成該配線層包括：形成一第一框架部份，該第一框架部份環繞一包括該第一電極之區域且係與該第一框架連接，及形成一第二框架部份，該第二框架部份環繞一包括該第二電極之區域且係與該第二框架連接。
  15. 如申請專利範圍第8項之半導體裝置製造方法，在形成該基材之該程序之後所執行之一程序，其係安排來在該絕緣層之該配線層之一形成面相反之一面側上形成一層，該層具有比該絕緣層高之導熱率並且係與該第一框架與第二層連接。
  16. 一種基材，包含：一絕緣層； 一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層之一第一區域內；一第一框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第一區域之絕緣層環繞該第一半導體元件及該第二半導體元件；一第三半導體元件及一第四半導體元件，其等係設置在該絕緣層之一第二區域內；以及一第二框架，其係設置在該絕緣層內，具有比該絕緣層高之導熱率且透過該第二區域之絕緣層環繞該第三半導體元件及該第四半導體元件。
  17. 如申請專利範圍第16項之基材，進一步包含一第三框架，其係設置在該絕緣層內，且係延伸通過該第一框架及該第二框架之間。
  18. 如申請專利範圍第16項之基材，進一步包含一第四框架，其係設置在該絕緣層內，且係延伸以環繞包括該第一框架及該第二框架之一區域。
  19. 如申請專利範圍第16項之基材，其中該絕緣層係由樹脂所製成，且其中該第一框架及該第二框架結合成一體。
  20. 一種半導體裝置，包含：一絕緣層；一第一半導體元件及一第二半導體元件，其等係設置在該絕緣層內；一框架，其具有比該絕緣層高之導熱率，且透過該 絕緣層環繞該第一半導體元件及該第二半導體元件，其中該框架並未設置於該第一半導體元件及該第二半導體元件之間；及一配線層，其係設置在該絕緣層上且包括一電極，該電極電連接該第一半導體元件及該第二半導體元件。
TW101137430A 2011-12-16 2012-10-11 半導體裝置、半導體裝置製造方法及電子裝置 TWI509748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011275523A JP5729290B2 (ja) 2011-12-16 2011-12-16 半導体装置の製造方法、電子装置の製造方法及び基板

Publications (2)

Publication Number Publication Date
TW201327729A TW201327729A (zh) 2013-07-01
TWI509748B true TWI509748B (zh) 2015-11-21

Family

ID=48588524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137430A TWI509748B (zh) 2011-12-16 2012-10-11 半導體裝置、半導體裝置製造方法及電子裝置

Country Status (5)

Country Link
US (1) US8860211B2 (zh)
JP (1) JP5729290B2 (zh)
KR (2) KR101397228B1 (zh)
CN (1) CN103165556B (zh)
TW (1) TWI509748B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
KR101628274B1 (ko) * 2014-05-13 2016-06-08 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
DE102016203453A1 (de) 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
CN109494202B (zh) * 2017-09-12 2023-01-31 Pep创新私人有限公司 一种半导体芯片封装方法及封装结构
KR20190124892A (ko) * 2018-04-27 2019-11-06 삼성전자주식회사 팬-아웃 반도체 패키지
JP7110879B2 (ja) * 2018-09-28 2022-08-02 住友電気工業株式会社 半導体装置およびその製造方法
CN111370379B (zh) * 2018-12-26 2022-03-25 宋健民 半导体晶片的均温及其制造方法
CN111755340A (zh) * 2020-06-30 2020-10-09 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109942A (ja) 1991-10-14 1993-04-30 Oki Electric Ind Co Ltd 高放熱半導体装置の製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3908157B2 (ja) 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP2004103955A (ja) 2002-09-11 2004-04-02 Sony Corp 半導体装置及びその製造方法
JP2004335629A (ja) * 2003-05-06 2004-11-25 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
JP2006332533A (ja) 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
TWI293202B (en) * 2005-11-23 2008-02-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor component embedded therein
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
US7427803B2 (en) * 2006-09-22 2008-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding using through-silicon vias
JP5267987B2 (ja) 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
JP4571679B2 (ja) * 2008-01-18 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009272512A (ja) 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP4869322B2 (ja) 2008-12-12 2012-02-08 株式会社東芝 半導体装置および半導体装置の製造方法
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits

Also Published As

Publication number Publication date
KR20130069359A (ko) 2013-06-26
TW201327729A (zh) 2013-07-01
US20130154082A1 (en) 2013-06-20
KR101397228B1 (ko) 2014-05-20
CN103165556B (zh) 2015-12-02
US8860211B2 (en) 2014-10-14
KR20140020345A (ko) 2014-02-18
CN103165556A (zh) 2013-06-19
JP5729290B2 (ja) 2015-06-03
KR101460938B1 (ko) 2014-11-12
JP2013125931A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
TWI509748B (zh) 半導體裝置、半導體裝置製造方法及電子裝置
JP5183708B2 (ja) 半導体装置およびその製造方法
US8766440B2 (en) Wiring board with built-in semiconductor element
TW200527647A (en) A semiconductor device and its fabrication method
JP5588137B2 (ja) 半導体装置の製造方法
JP2009529788A (ja) 歪み補償パッケージおよび方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
TWI622149B (zh) 封裝結構的製造方法
US8497163B2 (en) Method for manufacturing a circuit device
US20180331008A1 (en) Semiconductor device
JP2008210912A (ja) 半導体装置及びその製造方法
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
US8068343B2 (en) Semiconductor module, portable device and method for manufacturing semiconductor module
US7906833B2 (en) Semiconductor device and manufacturing method thereof
US20120153507A1 (en) Semiconductor device and method for manufacturing the same
JP2006066803A (ja) 半導体装置及びその製造方法
JP2004179504A (ja) 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
WO2022009705A1 (ja) 半導体装置および半導体モジュール
JP7243750B2 (ja) 半導体装置および半導体モジュール
JP2012069713A (ja) インターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法
TWI553798B (zh) 半導體封裝體及其製作方法
TW202312374A (zh) 用於半導體設備封裝的加勁框架
JP2007103717A (ja) 半導体装置及びその製造方法
JP5171877B2 (ja) 半導体装置及びその製造方法
JP2007294609A (ja) 半導体装置及びその製造方法