JP2006332533A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2006332533A
JP2006332533A JP2005157538A JP2005157538A JP2006332533A JP 2006332533 A JP2006332533 A JP 2006332533A JP 2005157538 A JP2005157538 A JP 2005157538A JP 2005157538 A JP2005157538 A JP 2005157538A JP 2006332533 A JP2006332533 A JP 2006332533A
Authority
JP
Japan
Prior art keywords
frame
layer
conductor layer
semiconductor element
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005157538A
Other languages
English (en)
Inventor
Hitoshi Saito
仁 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005157538A priority Critical patent/JP2006332533A/ja
Priority to TW094128726A priority patent/TWI278050B/zh
Priority to US11/208,549 priority patent/US7298051B2/en
Priority to KR1020050083036A priority patent/KR100666907B1/ko
Priority to CN200510099898A priority patent/CN100587947C/zh
Publication of JP2006332533A publication Critical patent/JP2006332533A/ja
Priority to US11/907,160 priority patent/US7446029B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 本発明は、電極の内部に亀裂が生じても、その亀裂が半導体素子の内部にまで伝播しない構造の半導体素子を提供することを課題とする。
【解決手段】 半導体素子は、内部に形成された配線層１４と、配線層１４と離間して形成され電極の表面面を形成する導電体層１８とを有する。互いに近接して配置された複数の柱状部材１６が、配線層１４と導電体層１８との間に延在する。枠状部材４４は、複数の柱状部材１６とそれらの間に充填された絶縁材料よりなる絶縁層２０との周囲を包囲するように、配線層１４と導電体層１８との間に延在する。
【選択図】 図９

Description

本発明は半導体素子およびその製造方法に係わり、特に半導体装置内の半導体素子の接続端子として機能するボンディングパッド若しくはバンプパッド若しくはプロービングパッドを有する半導体素子及びその製造方法に関する。
半導体装置内に設けられる半導体素子には、外部との電気的接続を得るために複数の電極を有している。例えば、電極がボンディングワイヤの接続用パッドとして機能する場合、これら電極はボンディングパッドと称される。電極がバンプの接続用パッドとして機能する場合、これら電極はバンプパッドと称される。また、電極が針当て用パッドとして機能する場合、これら電極はプロービングパッドと称される。以下、ボンディングパッド、バンプパッド、プロービングパッドを代表してボンディングパッドを例に用いて記載する。
図１は複数個のボンディングパッドを有する半導体素子が組み込まれた集積回路パッケージ（半導体装置）の一部を示す斜視図である。図１に示すように、半導体装置内で、リードフレーム２のダイステージ４上に搭載された半導体素子６のボンディングパッド６ａは、ボンディングワイヤ８により、リードフレーム２のインナリード２ａに接続されている。
図２は図１のボンディングパッドの平面図である。また、図３は図２におけるＩＩＩ−ＩＩＩ線に沿った断面図である。
図２及び図３に示すように、一般的に、半導体素子内に形成されるボンディングパッド６aは、アルミニウム等よりなる下部配線層１４の上にマトリクス状に整列した多数のタングステン等よりなる導電性プラグ１６を形成し、その上にアルミニウム等よりなる上部導電体層１８を形成した構造を有する。下部配線層１４と上部導電体層１８との間において、導電性プラグ１６の周囲には絶縁層２０が形成されている。
なお、下部配線層１４は、半導体基板１０上に形成された層間絶縁膜１２の上に形成されており、半導体素子の内部配線である。また、上部導電体層１８の外周部分はカバー膜２２により覆われ、カバー膜２２の開口部で上部導電体層１８が露出している。
上述の構成のボンディングパッド６ａにおいて、上部導電体層１８の露出した部分に、ボンディングワイヤ８が接合される。
ここで、半導体素子を形成する工程において、例えば、電気的試験を行って半導体素子の良否を判定する電気特性試験が行われる。この際、半導体素子に電気信号を送るために、ボンディングパッド６ａ（上部導電体層１８）にテストプローブピンを接触させる必要がある。テストプローブピンが上部導電体層１８に押圧されると、上部アルミニウム層や導電性プラグ１６に比較して硬くて脆い絶縁層２０に応力が集中する。この応力に起因して、図３に示すように、導電性プラグ１６の間の絶縁層２０に亀裂３０が生じてしまうことがある。
このような亀裂は、比較的柔軟な導電性プラグ１６まで及ぶことはなく、亀裂が導電性プラグ１６まで到達した時点で終結する。ところが、導電性プラグ１６はマトリクス状に配列されており、図４に示す断面においては、亀裂が導電性プラグ１６にぶつかることなく、絶縁層２０中を伝播することがある。
また、テストプローブピンを押圧することにより上部導電体層１８に傷がつき、この傷が内部の絶縁層２０の中を伝播することがある。そして、この傷の中に水分が浸入すると、半導体素子内部に水分が浸入して耐湿性不良が発生するおそれがある。
そこで、上述の問題を解決すべく、図５及び図６に示すように、導電性プラグと絶縁層の部分を入れ替えて井桁状導電部１６Ａと島状の絶縁層２０とした構成のボンディングパッドが提案されている（例えば特許文献１参照。）。なお。図５は井桁状導電部１６Ａを有するボンディングパッド６Ａａの平面図であり、図６は図５のＶＩ−ＶＩ線に沿った断面図である。
すなわち、上部導電体層１８と下部配線層１４との間において、導電性プラグに相当する井桁状導電部１６Ａをタングステン等で形成し、井桁状導電部１６Ａの内部の各枡に絶縁材を充填して絶縁層２０を形成した構成とする。このような構成であると、亀裂を生じやすい絶縁層２０は、井桁状導電部１６Ａの壁面に囲まれることとなる。したがって、一つの枡に相当する絶縁層２０に亀裂が生じても、この亀裂が他の枡の絶縁層２０や、井桁状導電部１６Ａの外側の絶縁層２０まで伝播することはない。
特開２００２−２０８６１０号公報 特開平１０−６４９４５号公報
上述の井桁状導電部１６Ａは、井桁状の開口に相当する部分（すなわち、島状の絶縁層２０）を形成し、形成した島状の絶縁層２０の間にタングステン等を埋め込むことにより形成する。ところが、絶縁層２０を形成する絶縁体は柱形状であり、下部配線層１４との接触面積が小さいため、絶縁層２０の形成工程におけるエッチング、アッシング、後処理、洗浄、乾燥あるいは、次工程の洗浄、乾燥などの際に、図７に示すように、柱形状の絶縁層２０が下部配線層１４から分離して抜け落ちてしまうという問題が発生するおそれがある。なお、図７において、島状の絶縁層２０は四角柱ではなく、円柱で示されている。図４及び図５では四角形状に描かれているが実際に形成すると、円柱に近い形状となる場合もある。
また、島状の絶縁層２０の周囲にタングステン等の導電材を充填する際に、図８中で符号３８で示す部分に、導電材がうまく充填できなかったり、凹部ができるなどして、良好なカバレッジを確保できないという問題が発生するおそれがある。なお、図８においても島状の絶縁層２０を円柱形状で示している。
本発明は上述の問題に鑑みなされたものであり、ボンディングパッドの内部に亀裂が生じても、その亀裂が半導体素子の内部に伝播しない構造の半導体素子を提供することを目的とする。
上述の目的を達成するために、本発明によれば、電極を有する半導体素子であって、半導体素子の内部に形成された配線層と、該配線層と離間して形成され、該電極の表面を形成する導電体層と、前記配線層と該導電体層との間に延在し、導電性材料で形成され、互いに近接して配置された複数の柱状部材と、該複数の柱状部材の間に充填された絶縁材料よりなる絶縁層と、前記配線層と該導電体層との間に延在し、前記複数の柱状部材と前記絶縁層との周囲を包囲するように枠状に形成された枠状部材とを有することを特徴とする半導体素子が提供される。
上述の半導体素子において、前記枠状部材は、前記柱状部材を形成する前記導電性材料により形成されていることが好ましい。前記枠状部材は、前記絶縁層を形成する前記絶縁材料より高い柔軟性を有する材料で形成されていることとしてもよい。また、前記枠状部材の外形は前記導電体層の外形に実質的に等しいことが好ましい。さらに、前記柱状部材はマトリクス状に配列されていることとしてもよい。
上述の半導体素子において、前記配線層と前記導電体層との間に中間導電体層が設けられ、前記柱状部材は、前記配線層と前記中間導電体層との間に延在する第１の柱状部材と、前記中間導電体層と前記導電体層との間に延在する第２の柱状部材とを含み、前記枠状部材は、前記配線層と前記中間導電体層との間に延在する第１の枠状部材と、前記中間導電体層と前記導電体層との間に延在する第２の枠状部材とを含むこととしてもよい。前記第１及び第２の枠状部材は、前記第１及び第２の柱状部材を形成する前記導電性材料により形成されていることが好ましい。
また、本発明によれば、電極を有する半導体素子の製造方法であって、半導体素子の内部における配線層の上に、複数の柱状部材と該複数の柱状部材を包囲する枠状部材とを導電性材料により形成し、該柱状部材の間に絶縁材料を充填して絶縁層を形成し、前記複数の柱状部材と前記絶縁層と前記枠状部材との上に導電体層を形成することにより、該導電体層の表面を前記電極の表面とすることを特徴とする半導体素子の製造方法が提供される。前記枠状部材は前記柱状部材と同じ材料で形成されることが好ましい。
上述の発明によれば、テストプローブピンの接触時やワイヤボンディング時やバンプ形成時に機械的ストレスが電極に加えられて電極下層の絶縁層に亀裂が生じたとしても、枠状部材によって亀裂の伝播が阻止され、亀裂が半導体素子の内部に伝播することがない。したがって、亀裂に沿って水分が半導体素子の内部に侵入して耐湿性不良が発生することが防止される。また、電極構造内の絶縁層は島状ではなく互いに繋がった形状となり、製造工程において絶縁層の一部が抜け落ちることもない。
また、本発明によれば、枠状部材により柱状部材の周囲を包囲するだけでなく、配線層、中間導電体層及び導電体層と枠状部材とにより、柱状部材及びその周囲の絶縁層が上下方向、左右方向ともに完全に包囲された状態となる。これにより、亀裂が上下方向に伝播しても、電極構造の外部まで伝播することはなく、亀裂は電極構造内に封じ込めることができる。
本発明の一実施の形態について図面を参照しながら説明する。
図９は本発明の一実施の形態によるボンディングパッド部分の平面図である。図１０は図９におけるＸ−Ｘ線に沿った断面図であり、図１１は図９におけるＸＩ−ＸＩ線に沿った断面図である。なお、図９乃至図１１において、図２及び図３に示す部品と同等な部品には同じ符号を付す。
本実施の形態では、ボンディングパッド４０は２段構造となっており、図１０に示すように、上下の導電性プラグ１６の中間にアルミニウム等よりなる中間導電体層４２が設けられている。本実施の形態では、タングステン等の導電性材料で形成された柱状部材である導電性プラグ１６により上部導電体層１８と中間導電体層４２とが電気的に接続され、中間導電体層４２と下部配線層１４とが電気的に接続されている。上部導電体層１８の外部露出面は、ボンディングワイヤ８が接合されるボンディング面として機能する。
このように、本実施の形態ではボンディングパッド４０を２段構造としているが、図３に示すような１段構造でもよく、３段以上の構造でもよい。ボンディングパッドの段数は、半導体基板１０上に形成された層間絶縁膜１２から上部導電体層１８までの距離に応じて決定すればよい。
本実施の形態では、図９に示すように、マトリクス状に配列された導電性プラグ１６の最外周の部分が全周にわたって連続して形成された枠状部材４４として形成されている。本実施の形態では、枠状部材４４は導電性プラグ１６と同じ材料、例えばタングステンで形成されており、導電性プラグ１６を形成する工程で同時に形成することができる。したがって、導電性プラグ１６と同様に、枠状部材４４も、下部配線層１４と上部導電体層１８とを電気的に接続する部材として機能する。
なお、導電性プラグ１６及び枠状部材４４を形成する導電性材料として、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等を用いることが好ましい。また、絶縁層２０を形成する絶縁材としては、酸化シリコン（ＳｉｘＯｙ）、ＮＳＧ、Ｓｉｌｋ、低誘電率材（Ｌｏｗ−ｋ）等が挙げられる。
枠状部材４４の幅は、一つの導電プラグ１６の幅と同じ程度とすることが好ましい。例えば、半導体素子のデザインルールとして０．３５μｍルールが適用されている場合、枠状部材４４の幅は、０．４５μｍ程度に設定することが好ましい。また、０．１８μｍルールが適用されている場合は０．２５μｍ程度に、０．０９μｍルールが適用されている場合は０．１５μｍ程度に設定する。
また、枠状部材４４の外形は、枠状部材４４の内側に多数の導電性プラグ１６を配置できるように、ボンディング面を形成する上部導電体層１８の外形に実質的に等しいことが好ましい。
上述の構成において、導電性プラグ１６及びそれらの間に設けられる絶縁材料よりなる絶縁層２０は、枠状部材４４により包囲された状態となる。したがって、導電性プラグ１６の間に設けられた絶縁層２０に亀裂が生じた場合であっても、図１１に示すように、亀裂は枠状部材４４より外側には伝播することがない。従来の構造を示す図３において、絶縁層２０に生じた亀裂３０が半導体素子の内部まで伝播するのに対し、図１１に示す本実施の形態による構造では、亀裂３０が枠状部材４４により止められていることがわかる。
以上のように、本実施の形態によれば、テストプローブピンの接触時やワイヤボンディング時に機械的ストレスがボンディングパッドに加えられてボンディングパッド内の絶縁層に亀裂が生じたとしても、亀裂が半導体素子の内部に伝播することがなく、亀裂に沿って水分が半導体素子の内部に侵入して耐湿性不良が発生することが防止される。また、ボンディングパッド構造内の絶縁層２０は島状ではなく互いに繋がった形状となり、絶縁層２０の一部が抜け落ちることもない。
また、本実施の形態によれば、枠状部材４４により導電性プラグ１６の周囲を包囲するだけでなく、下部配線層１４、中間導電体層４２及び上部導電体層１８と枠状部材４４とにより、導電性プラグ１６及びその周囲の絶縁層２０を上下方向及び左右方向に完全に包囲した状態となる。これにより、亀裂が上下方向に伝播しても、ボンディングパッド構造の外部まで伝播することはなく、亀裂をボンディングパッド構造内（枠状部材の内側）に封じ込めることができる。
なお、本実施の形態では、枠状部材４４を、導電性プラグと同じ導電性材料で形成した。導電性材料は例えば金属であり、絶縁層２０を形成する絶縁材料より柔軟な材料であるため、亀裂を止めるための材料として好適であり、且つ、枠状部材４４を導電性プラグ１６と同じ工程で同時に形成することができるという利点がある。しかし、枠状部材４４は、必ずしも導電性材料で形成する必要はなく、枠状部材４４を、比較的柔軟性を有する絶縁材により形成することとしてもよい。そのような絶縁材として、例えば、酸化アルミニウム（ＡｌｘＯｙ）や窒化チタンアルミニウム（ＴｉｘＡｌｙＮｚ）等がある。
上述のボンディングパッドの構造を形成するには、まず、半導体素子の内部における下部配線層１４の上に複数の導電性プラグ１６及び導電性プラグ１６を包囲するように枠状部材４４を下部配線層１４上に形成した後、導電性プラグ１６の間に絶縁材料を充填して絶縁層２０を形成し、その後導電性プラグ１６と絶縁層２０と枠状部材４４との上に上部導電体層１８を形成する。これにより、上部導電体層１８の表面をボンディングパッドのボンディング面とすることができる。
複数個のボンディングパッドを有する半導体素子が組み込まれた半導体装置の一部を示す斜視図である。 図１に示す従来のボンディングパッドの一例を示す平面図である。 図２におけるＩＩＩ−ＩＩＩ線に沿った断面図である。 図２におけるＩＶ−ＩＶ線に沿った断面図である。 従来のボンディングパッドの他の例を示す平面図である。 図５におけるＶＩ−ＶＩ線に沿った断面図である。 図５に示す絶縁層の状態を示す模式図である 図５に示す井桁状部材の一部を示す模式図である。 本発明の一実施の形態によるボンディングパッドの平面図である。 図９におけるＸ−Ｘ線に沿った断面図である。 図９におけるＸＩ−ＸＩ線に沿った断面図である。
符号の説明
８ ボンディングワイヤ
１０ 半導体基板
１２ 層間絶縁膜
１４ 下部配線層
１６ 導電性プラグ
１８ 上部導電体層
２０ 絶縁層
２２ カバー膜
４０ ボンディングパッド
４２ 中間導電体層
４４ 枠状部材

Claims (9)

  1. 表面に電極を有する半導体素子であって、
    半導体素子の内部に形成された配線層と、
    該配線層と離間して形成され、該電極の表面を形成する導電体層と、
    前記配線層と該導電体層との間に延在し、導電性材料で形成され、互いに近接して配置された複数の柱状部材と、
    該複数の柱状部材の間に充填された絶縁材料よりなる絶縁層と、
    前記配線層と該導電体層との間に延在し、前記複数の柱状部材と前記絶縁層との周囲を包囲するように枠状に形成された枠状部材と
    を有することを特徴とする半導体素子。
  2. 請求項１記載の半導体素子であって、
    前記枠状部材は、前記柱状部材を形成する前記導電性材料により形成されていることを特徴とする半導体素子。
  3. 請求項１記載の半導体素子であって、
    前記枠状部材は、前記絶縁層を形成する前記絶縁材料より高い柔軟性を有する材料で形成されていることを特徴とする半導体素子。
  4. 請求項１記載の半導体素子であって、
    前記枠状部材の外形は前記導電体層の外形に実質的に等しいことを特徴とする半導体素子。
  5. 請求項１記載の半導体素子であって、
    前記柱状部材はマトリクス状に配列されていることを特徴とする半導体素子。
  6. 請求項１記載の半導体素子であって、
    前記配線層と前記導電体層との間に中間導電体層が設けられ、
    前記柱状部材は、前記配線層と前記中間導電体層との間に延在する第１の柱状部材と、前記中間導電体層と前記導電体層との間に延在する第２の柱状部材とを含み、
    前記枠状部材は、前記配線層と前記中間導電体層との間に延在する第１の枠状部材と、前記中間導電体層と前記導電体層との間に延在する第２の枠状部材とを含むことを特徴とする半導体素子。
  7. 請求項６記載の半導体素子であって、
    前記第１及び第２の枠状部材は、前記第１及び第２の柱状部材を形成する前記導電性材料により形成されていることを特徴とする半導体素子。
  8. 表面に電極を有する半導体素子の製造方法であって、
    半導体素子の内部における配線層の上に、複数の柱状部材と該複数の柱状部材を包囲する枠状部材とを導電性材料により形成し、
    該柱状部材の間に絶縁材料を充填して絶縁層を形成し、
    前記複数の柱状部材と前記絶縁層と前記枠状部材との上に導電体層を形成することにより、該導電体層の表面を前記電極の表面とする
    ことを特徴とする半導体素子の製造方法。
  9. 請求項８記載の半導体素子の製造方法であって、
    前記枠状部材を前記柱状部材と同じ材料で形成することを特徴とする半導体素子の製造方法。
JP2005157538A 2005-05-30 2005-05-30 半導体素子及びその製造方法 Pending JP2006332533A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005157538A JP2006332533A (ja) 2005-05-30 2005-05-30 半導体素子及びその製造方法
TW094128726A TWI278050B (en) 2005-05-30 2005-08-23 Semiconductor element and manufacturing method thereof
US11/208,549 US7298051B2 (en) 2005-05-30 2005-08-23 Semiconductor element and manufacturing method thereof
KR1020050083036A KR100666907B1 (ko) 2005-05-30 2005-09-07 반도체 소자 및 그 제조 방법
CN200510099898A CN100587947C (zh) 2005-05-30 2005-09-09 半导体元件及其制造方法
US11/907,160 US7446029B2 (en) 2005-05-30 2007-10-10 Semiconductor element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157538A JP2006332533A (ja) 2005-05-30 2005-05-30 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006332533A true JP2006332533A (ja) 2006-12-07

Family

ID=37462346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157538A Pending JP2006332533A (ja) 2005-05-30 2005-05-30 半導体素子及びその製造方法

Country Status (5)

Country Link
US (2) US7298051B2 (ja)
JP (1) JP2006332533A (ja)
KR (1) KR100666907B1 (ja)
CN (1) CN100587947C (ja)
TW (1) TWI278050B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103776A (ja) * 2013-11-28 2015-06-04 日本電信電話株式会社 多層配線用パッド構造
US11296013B2 (en) 2019-11-28 2022-04-05 Socionext Inc. Semiconductor wafer and semiconductor device for suppressing the propagation of cracks

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100413066C (zh) 2005-11-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 低k介电材料的接合焊盘和用于制造半导体器件的方法
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US7749778B2 (en) * 2007-01-03 2010-07-06 International Business Machines Corporation Addressable hierarchical metal wire test methodology
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
JP2011146563A (ja) * 2010-01-15 2011-07-28 Panasonic Corp 半導体装置
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US8614508B2 (en) * 2011-09-21 2013-12-24 Stats Chippac Ltd. Integrated circuit system with test pads and method of manufacture thereof
JP5729290B2 (ja) 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
KR101678162B1 (ko) * 2015-07-01 2016-11-21 서울대학교산학협력단 유연성 소자용 접속 구조물 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1187505A (ja) * 1997-09-11 1999-03-30 Nec Corp 半導体装置の製造方法
JP2005079288A (ja) * 2003-08-29 2005-03-24 Seiko Epson Corp 多層配線の形成方法および電子デバイス
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP2001358169A (ja) 2000-06-15 2001-12-26 Nec Corp 半導体装置
KR100421043B1 (ko) 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JPH1187505A (ja) * 1997-09-11 1999-03-30 Nec Corp 半導体装置の製造方法
JP2005079288A (ja) * 2003-08-29 2005-03-24 Seiko Epson Corp 多層配線の形成方法および電子デバイス
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103776A (ja) * 2013-11-28 2015-06-04 日本電信電話株式会社 多層配線用パッド構造
US11296013B2 (en) 2019-11-28 2022-04-05 Socionext Inc. Semiconductor wafer and semiconductor device for suppressing the propagation of cracks

Also Published As

Publication number Publication date
US20080038914A1 (en) 2008-02-14
US7446029B2 (en) 2008-11-04
US7298051B2 (en) 2007-11-20
US20060267222A1 (en) 2006-11-30
TW200642017A (en) 2006-12-01
KR100666907B1 (ko) 2007-01-11
KR20060124532A (ko) 2006-12-05
CN1873962A (zh) 2006-12-06
TWI278050B (en) 2007-04-01
CN100587947C (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
JP2006332533A (ja) 半導体素子及びその製造方法
KR100329407B1 (ko) 반도체 소자의 전극 구조
US9373591B2 (en) Semiconductor device for preventing crack in pad region and fabricating method thereof
JPH0817859A (ja) 半導体装置
JP2005236277A (ja) 半導体集積回路
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2010050177A (ja) 半導体装置
US8044482B2 (en) Semiconductor device
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
US6710448B2 (en) Bonding pad structure
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법
US8247903B2 (en) Semiconductor device
JP2015002234A (ja) 半導体装置及びその製造方法
JP2007059867A (ja) 半導体装置
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
US9111755B1 (en) Bond pad and passivation layer having a gap and method for forming
JP2005327763A (ja) 半導体装置
US7632749B1 (en) Semiconductor device having a pad metal layer and a lower metal layer that are electrically coupled, whereas apertures are formed in the lower metal layer below a center area of the pad metal layer
KR100971211B1 (ko) 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP2005116562A (ja) 半導体装置
WO2021187187A1 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2007242644A (ja) 半導体装置及びその製造方法
JP2007123303A (ja) 半導体装置
US20100127401A1 (en) Semiconductor device
JP2007527120A (ja) 応力緩和部を備えた電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629