JP5588137B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5588137B2
JP5588137B2 JP2009211414A JP2009211414A JP5588137B2 JP 5588137 B2 JP5588137 B2 JP 5588137B2 JP 2009211414 A JP2009211414 A JP 2009211414A JP 2009211414 A JP2009211414 A JP 2009211414A JP 5588137 B2 JP5588137 B2 JP 5588137B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin substrate
convex portion
support plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009211414A
Other languages
English (en)
Other versions
JP2011061116A5 (ja
JP2011061116A (ja
Inventor
史雅 片桐
晃明 千野
昭彦 立岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009211414A priority Critical patent/JP5588137B2/ja
Priority to US12/856,934 priority patent/US20110062578A1/en
Publication of JP2011061116A publication Critical patent/JP2011061116A/ja
Publication of JP2011061116A5 publication Critical patent/JP2011061116A5/ja
Application granted granted Critical
Publication of JP5588137B2 publication Critical patent/JP5588137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に係り、さらに詳しくは、半導体チップの周囲が樹脂基板で封止されて、半導体チップの接続電極に配線層が接続された実装構造に適用できる半導体装置の製造方法に関する。
従来、半導体チップの周囲が樹脂基板で封止されて、半導体チップの接続電極に配線層が接続された構造の半導体装置がある。そのような半導体装置では、半導体チップの接続電極に配線層を直接接続できるので、半導体チップをフリップチップ実装するためのはんだバンプを省略することができ、薄型化を図ることが可能である。これにより、半導体装置内の配線経路を短くできることから、インダクタンスを低減できるので、電源特性の向上に有効な構造とすることができる。
そのような半導体装置に類似する技術は、特許文献１、特許文献２及び非特許文献１に開示されている。
ＷＯ ０２／１５２６６ Ａ２ ＷＯ ０２／３３７５１ Ａ２
Bumpless Build Up Layer Packaging (Intel Corporation Steven N. Towle et al.)
後述する関連技術の欄で説明するように、関連技術の半導体装置では、半導体チップの周囲が樹脂基板で封止された後に、半導体チップの接続電極に接続されるビルドアップ配線が形成される。
半導体チップと樹脂とは熱膨張係数が異なるため、半導体チップを樹脂で封止する際やビルドアップ配線を形成する際の熱処理時に発生する熱応力によって樹脂基板に反りが発生しやすい問題がある。
本発明は以上の課題を鑑みて創作されたものであり、半導体チップの周囲が樹脂基板で封止された構造を有する半導体装置の製造方法において、半導体チップの周囲の樹脂基板の反りの発生を防止できる方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明は半導体装置の製造方法に係り、凸部が設けられた支持板を用意する工程と、半導体チップをその接続電極を上側に向けて前記凸部の上に配置する工程と、前記支持板上から前記半導体チップの周囲に、前記接続電極を露出させた状態で樹脂基板を形成する工程と、前記半導体チップの表面側及び前記樹脂基板の上面側を被覆し、前記接続電極上にビアホールを備えた絶縁層を形成する工程と、前記絶縁層の上に前記ビアホールを通して前記接続電極に直接接続される配線層を形成する工程と、前記支持板を除去することにより、前記半導体チップの周囲を封止すると共に、前記半導体チップの背面内から下側に厚みをもつ前記樹脂基板を得る工程とを有し、前記樹脂基板は、前記半導体チップの背面の周縁部を覆うアンカー部を有して形成され、前記半導体チップの背面の中央部に前記樹脂基板の開口部が一括して設けられることを特徴とする。
本発明の好適な態様では、樹脂基板は半導体チップの背面内の一部を被覆して形成され、半導体チップの背面上に前記樹脂基板の開口部が配置される。これにより、半導体チップの背面に樹脂基板のアンカー部が設けられるため、半導体チップと樹脂との熱膨張係数の差によって熱応力が発生するとしても、樹脂基板に反りが発生することが防止される。
あるいは、樹脂基板が半導体チップの背面内の縁部を含む外側に配置されて、半導体チップの背面全体上に樹脂基板の開口部が配置されていてもよい。さらには、半導体チップの背面全体が樹脂基板で被覆されていてもよい。これらの態様の場合も同様に反りの発生を防止することができる。
そして、半導体チップ及び樹脂基板の上に、はんだを介さずに接続電極に直接接続される配線層が形成される。
また、本発明の好適な態様では、樹脂基板の開口部に半導体チップの背面に接続される銅などからなる放熱部を設けることができる。
この態様では、発熱量が大きい半導体チップを使用する場合に、十分な放熱性が得られると共に、反りの発生を防止することができる。
以上説明したように、本発明では、半導体チップの周囲の樹脂基板の反りの発生を防止することができ、信頼性の高い半導体装置を構成することができる。
図１（ａ)〜（ｃ）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図（その１）である。 図２（ａ)〜（ｃ）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図（その２）である。 図３は本発明の第１実施形態の半導体装置の製造方法を示す図（その１）である。 図４は本発明の第１実施形態の半導体装置の製造方法を示す図（その２）である。 図５（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その４）である。 図７（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法において接続電極が突出している半導体チップを使用する形態を説明する断面図である。 図８は本発明の第１実施形態の第１変形例の半導体装置を示す断面図である。 図９は本発明の第１実施形態の第２変形例の半導体装置を示す断面図である。 図１０は本発明の第１実施形態の第３変形例の半導体装置を示す断面図である。 図１１は本発明の第２実施形態の半導体装置の製造方法を示す図（その１）である。 図１２は本発明の第２実施形態の半導体装置の製造方法を示す図（その２）である。 図１３（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その３）である。 図１４は本発明の図１３（ｃ）の半導体装置を下側からみた縮小平面図である。 図１５は本発明の第２実施形態の変形例の半導体装置示す断面図である。 図１６（ａ）〜（ｃ）は図１５の半導体装置を下側からみた縮小平面図であり、樹脂基板の分割された開口部の形状の例を示すものである。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図１及び図２は関連技術の半導体装置の製造方法を示す断面図である。
関連技術の半導体装置の製造方法では、図１（ａ）に示すように、まず、支持体１００の上に半導体チップ２００を配置する。半導体チップ２００はその接続電極２００ａが上側を向いた状態で支持体１００上に配置される。
実際には、多数の半導体チップ２００が支持板１００の上に並んで配置されるが、図１（ａ）では支持体１００上の一つの半導体チップ２００が示されている。
続いて、図１（ｂ）に示すように、支持体１００及び半導体チップ２００の上に粉末状の樹脂（不図示）を配置し、樹脂を金型（不図示）で加圧しながら加熱することにより、樹脂を硬化させる。これにより、半導体チップ２００の周囲が樹脂基板３００によって封止される。このとき、半導体チップ２００の接続電極２００ａが露出した状態となる。
このとき、樹脂の熱膨張係数（ＴＣＥ）は半導体チップ２００（シリコン）の熱膨張係数より大きいため、樹脂を加熱して硬化させ、室温まで冷却する際に発生する熱応力によって樹脂が半導体チップ２００側に収縮する。これにより、半導体チップ２００の周囲の樹脂基板３００が上側に反りやすい。
支持体１００の剛性が強い場合は、この時点ではみかけ上は反りは発生しないが、樹脂基板３００から支持体１００を除去し、樹脂基板３００を切断した後に、残留応力によって反りが発生する。また、支持体１００の剛性が弱い場合は、樹脂基板３００の反り応力に追随して支持体１００が反ってしまうことがある。
次いで、図１（ｃ）に示すように、樹脂基板３００の上に半硬化の樹脂フィルムを貼付し、加熱して硬化させることにより第１層間絶縁層４００を形成する。さらに、レーザによって第１層間絶縁層４００を加工することにより、半導体チップ２００の接続電極２００ａに到達する第１ビアホールＶＨ１を形成する。
その後に、図２（ａ）に示すように、第１ビアホールＶＨ１（ビア導体）を介して半導体チップ２００の接続電極２００ａに接続される第１配線層５００を形成する。
次いで、図２（ｂ）に示すように、同様に、第１配線層５００を被覆する第２層間絶縁層４２０を形成した後に、第２層間絶縁層４２０に第１配線層５００の接続部に到達する第２ビアホールＶＨ２を形成する。
さらに、第２ビアホールＶＨ２（ビア導体）を介して第１配線層５００に接続される第２配線層５２０を第２層間絶縁層４２０の上に形成する。その後に、第２配線層５２０の接続部上に開口部が設けられたソルダレジスト４４０が形成される。
これにより、半導体チップ２００の接続電極２００ａに接続される２層のビルドアップ配線ＢＷが形成される。
ビルドアップ配線ＢＷを形成する際においても、第１、第２層間絶縁層４００，４２０を形成する工程などの加熱処理で熱応力が発生し、第１、第２層間絶縁層４００，４２０が半導体チップ２００側に収縮するため樹脂基板３００がさらに反りやすくなる。
続いて、図２（ｃ）に示すように、半導体チップ２００及び樹脂基板３００から支持板１００を除去した後に、樹脂基板３００及びビルドアップ配線ＢＷを切断することにより、個々の半導体装置が得られる。
このとき、支持板１００の剛性が強い場合は、樹脂基板３００及びビルドアップ配線ＢＷ内の残留応力が樹脂基板３００の反りとなって開放され、半導体チップ２００の周囲の樹脂基板３００が上側に反った状態となってしまう。樹脂基板３００に反りが発生すると、半導体装置を実装基板に信頼性よく実装することが困難になる。
以上のように、関連技術の半導体装置では、樹脂基板３００に反りが発生しやすい問題がある。本願発明者は、鋭意研究した結果、樹脂基板を半導体チップの背面から下側に厚みをもたせて形成することにより、反りの発生を低減できることを見出した。
（第１の実施の形態）
図３〜図６は本発明の第１実施形態の半導体装置の製造方法を示す図である。本発明の半導体装置は半導体パッケージとも呼称される。
第１実施形態の半導体装置の製造方法では、図３に示すように、まず、支持体として銅基板１０（金属基板）を用意し、フォトリソグラフィによってレジスト（不図示）をパターニングし、レジストをマスクにして銅基板１０を厚みの途中までウェットエッチングする。
これにより、銅基板１０の表層側に上側に突出する凸部１０ａが形成される。図３の平面図に示すように、銅基板１０に複数の凸部１０ａが並んで形成される。銅基板１０の代わりに、アルミニウムなどの他の金属基板を使用してもよい。また、銅基板１０の凸部１０ａは好適には平面的にみて矩形状に形成される。
次いで、図４に示すように、表面側に接続電極２０ａが露出して設けられた半導体チップ２０（ＬＳＩチップ）を用意する。半導体チップ２０は、各チップ領域にトランジスタなどの回路素子とそれらを接続する多層配線が設けられたシリコンウェハ（不図示）が切断されたものであり、半導体チップ２０の接続電極２０ａは多層配線に接続されている。
半導体チップ２０としては、例えばＣＰＵなどのロジックＬＳＩが使用される。
そして、銅基板１０の各凸部１０ａの上に接着樹脂２２によって半導体チップ２０をそれぞれ固定する。半導体チップ２０はその接続電極２０ａが上側になって配置される。半導体チップ２０からの熱を放熱する必要がある場合は、高熱伝導性を有する接着樹脂２２が使用される。
銅基板１０の凸部１０ａは、半導体チップ２０の背面から下側に厚みをもつ（突出する）樹脂基板を形成するために設けられる。図４の例では、半導体チップ２０の背面の周縁部が樹脂基板で被覆されるように、半導体チップ２０の面積は銅基板１０の凸部１０ａの面積より大きく設定される。そして、半導体チップ２０の背面の周縁部の下にリング状に庇部Ａが設けられるように半導体チップ２０が凸部１０ａに配置される。
銅基板１０の凸部１０ａが平面的にみて矩形状に形成される場合、半導体チップ２０の平面形状（矩形状）と相似形となる。従って、半導体チップ２０の平面形状より小さい矩形状に凸部１０ａを形成すると、所望幅のアンカー部３０ａ（後述する図５（ｂ）参照）を半導体チップ２０の背面縁部に均一に形成できるため好適である。
なお、銅基板１０の凸部１０ａの形状は、平面的にみて円形状、多角形状などの各種の形状に設定してもよい。
また、一つの半導体チップ２０が配置される凸部１０ａを複数の凸部に分割し、複数の分離された凸部の集合体から凸部１０ａを構成してもよい。
あるいは、半導体チップ２０の背面を樹脂基板で被覆しない場合は、銅基板１０の凸部１０ａの面積は半導体チップ２０の面積と同等に設定され、半導体チップ２０の側面が銅基板１０の凸部１０ａの側面とが同一面となるように設定される。
つまり、本実施形態では、半導体チップ２０の面積は銅基板１０の凸部１０ａの面積と同等以上に設定される。
次いで、図５（ａ）に示すように、銅基板１０及び半導体チップ２０の上にエポキシ樹脂などの粉末状の樹脂を配置し、１５０〜１７０℃の温度雰囲気で加熱しながら樹脂を金型１５よって下側に加圧する。これにより、図５（ｂ）に示すように、樹脂が溶融／硬化すると同時に、金型１５によって樹脂が成形されて、銅基板１０上から半導体チップ２０の周囲に樹脂基板３０が形成される。
このとき、半導体チップ２０の接続電極２０ａが露出した状態となる。半導体チップ２０の接続電極２０ａ上に樹脂が残る場合は、ＣＭＰなどの研磨を行うことにより、信頼性よく接続電極２０ａの表面を露出させることができる。
前述したように、半導体チップ２０の背面の周縁部の下に庇部Ａが設けられるように、半導体チップ２０が銅基板１０の凸部１０ａ上に配置される。これにより、半導体チップ２０を封止する樹脂基板３０は、半導体チップ２０の背面内から下側に厚みＴをもって形成されると共に、半導体チップ２０の背面の周縁部を被覆するリング状のアンカー部３０ａを有して形成される。つまり、樹脂基板３０の下面は半導体チップ２０の背面より下側に配置されて形成される。
このような構造で半導体チップ２０の周囲に樹脂基板３０を形成することにより、半導体チップ２０と樹脂基板３０との熱膨張係数が異なるとしても、発生する熱応力を分散することができるので、樹脂基板３０の反りの発生を防止することができる。
次いで、図５（ｃ）に示すように、半導体チップ２０及び樹脂基板３０の上にエポキシやポリイミドなどの半硬化の樹脂フィルムを貼付し、加熱処理によって樹脂フィルムを硬化させることにより、第１層間絶縁層４０を形成する。さらに、第１層間絶縁層４０をレーザなどで加工することにより、半導体チップ２０の接続電極２０ａに到達する第１ビアホールＶＨ１を形成する。
続いて、図６（ａ）に示すように、第１ビアホールＶＨ１（ビア導体）を介して半導体チップ２０の接続電極２０ａに接続される第１配線層５０を形成する。
本実施形態では、半導体チップ２０はフリップチップ実装によって配線基板に接続されるのではなく、半導体チップ２０の接続電極２０ａに第１配線層５０が直接接続される。従って、フリップチップ実装するための高さの高い（例えば５０〜１００μｍ）はんだバンプなどのバンプ電極を使用する必要がないので、薄型化を図ることができる。
第１配線層５０は各種の配線形成方法によって形成することができる。以下に一例としてセミアディティブ法で形成する方法について説明する。まず、第１ビアホールＶＨ１内及び第１層間絶縁層４０の上にスパッタ法や無電解めっきにより銅などからなるシード層（不図示）を形成する。さらに、第１配線層５０が配置される部分に開口部が設けられためっきレジスト（不図示）を形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１内及びめっきレジストの開口部に銅などからなる金属めっき層（不図示）を形成する。さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより第１配線層５０が得られる。
次いで、図６（ｂ）に示すように、同様な方法により、第１配線層５０を被覆する第２層間絶縁層４２を形成した後に、第１配線層５０に到達する第２ビアホールＶＨ２を第２層間絶縁層４２に形成する。さらに、同様な方法により、第２ビアホールＶＨ２（ビア導体）を介して第１配線層５０に接続される第２配線層５２を第２層間絶縁層４２の上に形成する。
その後に、第２配線層５２の接続部上に開口部４４ａが設けられたソルダレジスト４４を形成する。さらに、必要に応じて、第２配線層５２の接続部上に下から順にニッケル／金めっき層を形成するなどしてコンタクト層（不図示）を形成する。
これにより、半導体チップ２０及び樹脂基板３０の上に２層のビルドアップ配線ＢＷが形成される。ビルドアップ配線ＢＷの第１、第２配線層５０，５２は樹脂基板３０の表面上方部分の第１、第２層間絶縁層４０，４２上に引き出されて形成される。
続いて、図６（ｃ）に示すように、銅基板１０をウェットエッチングによって除去することにより、樹脂基板３０及び半導体チップ２０の背面の接着樹脂２２を露出させる。銅基板１０は、樹脂基板３０及び半導体チップ２０（接着樹脂２２）に対して選択的に除去することができる。
その後に、同じく図６（ｃ）に示すように、各半導体チップ２０間の境界部の樹脂基板３０及びビルドアップ配線ＢＷを切断することにより、個々の半導体装置１が得られる。
図６（ｃ）に示すように、第１実施形態の半導体装置１では、表面側に接続電極２０ａを備えた半導体チップ２０の周囲が樹脂基板３０で封止されている。樹脂基板３０は半導体チップ２０を支持する支持基板として機能する。
半導体チップ２０の周囲を封止する樹脂基板３０は、半導体チップ２０の四方の周囲の表面位置から背面側に形成されており、背面から下側に厚みＴをもって形成される。樹脂基板３０の厚みＴは任意に設定できるが、好適には１〜２００μｍに設定される。
また、樹脂基板３０は半導体チップ２０の背面の周縁部を覆うリング状のアンカー部３０ａを有しており、アンカー部３０ａは半導体チップ２０の背面縁部から幅Ｗで内側に延在している。アンカー部３０ａの幅Ｗは５０〜１５０μｍに設定される。
これにより、半導体チップ２０の背面の中央部に樹脂基板３０の開口部３０ｘが配置されている。また、樹脂基板３０の開口部３０ｘ内の半導体チップ２０の背面には高熱伝導性を有する接着樹脂２２が形成されている。
このように、樹脂基板３０を半導体チップ２０の背面から下側に厚みＴで突出させることによって、樹脂基板３０の反りが防止される構造となっている。
半導体チップ２０及び樹脂基板３０の上に前述した方法で得られるビルドアップ配線ＢＷ（第１、第２配線層５０，５２、第１、第２層間絶縁層４０，４２、ソルダレジスト４４）が形成されている。半導体チップ２０の接続電極２０ａに第１配線層５０が直接接続されている。ビルドアップ配線ＢＷの積層数は任意に設定することができる。
本実施形態の半導体装置１では、半導体チップをはんだバンプを介してフリップチップ実装する場合と違って、半導体チップ２０の接続電極２０ａが第１配線層５０に直接接続される。これにより、薄型化によって半導体装置１内の配線経路を短くできることから、インダクタンスを低減できるので、電源特性の向上に有効な構造とすることができる。
また、半導体チップ２０の接続電極２０ａのピッチが第１、第２配線層５０，５２によって所望の広いピッチに変換されることから、第１、第２配線層５０，５２は再配線とも呼ばれる。
なお、図７（ａ）に示すように、半導体チップ２０の接続電極２０ａが上側に突出して形成されていてもよい。この場合は、前述した図４〜図５（ｂ）と同様な工程を遂行することにより、半導体チップ２０上の各接続電極２０ａの間の領域にも樹脂基板３０の樹脂が形成される。
このとき、円柱状で突出する接続電極２０ａを備えた半導体チップ２０が使用される。接続電極２０ａは銅などの金属からなり、突出高さは３０μｍ程度に設定される。
そして、図５（ｃ）〜図６（ｃ）と同様な工程を遂行することにより、図７（ｂ）に示すように、半導体チップ２０上の各接続電極２０ａの間の領域に樹脂基板３０の樹脂が充填された状態で、接続電極２０ａに接続されるビルドアップ配線ＢＷが形成される。図７（ｂ）において他の要素は図６（ｃ）と同じである。
この形態の場合は、半導体チップ２０の素子面も樹脂基板３０の樹脂で封止されるため、より好適に半導体チップ２０を保護することができる。
図８には、第１実施形態の第１変形例の半導体装置１ａが示されている。第１変形例の半導体装置１ａのように、図６（ｃ）の半導体装置１において樹脂基板３０の開口部３０ｘ内に銅基板１０の凸部１０ａを残して半導体チップ２０に接続される放熱部２４として利用してもよい。
この場合は、前述した図６（ｂ）及び（ｃ）の工程において、銅基板１０の厚み方向の主要部を裏面側からウェットエッチングで除去した後に、残りの銅基板１０をＣＭＰなどで樹脂基板３０の下面が露出するまで研磨する。
これにより、樹脂基板３０の開口部３０ｘに銅からなる放熱部２４を精度よく残すことができる。なお、図８では、放熱部２４を熱伝導性が良好な銅から形成しているが、銅基板１０の代わりにアルミニウムなどの放熱性を有する金属基板に凸部を形成することに基づいて、放熱部２４を形成してもよい。
第１変形例の半導体装置１ａでは、発熱量の大きい半導体チップ２０を使用する場合であっても、半導体チップ２０からの熱を放熱部２４から外部に容易に放出できるので、半導体装置の信頼性を確保することができる。
また、前述した図６（ｃ）の半導体装置１の例では、樹脂基板３０の半導体チップ２０の背面上での被覆率（（樹脂基板３０の被覆部の面積／半導体チップ２０の背面の面積）×１００）が０％を超え、１００％未満の範囲で調整される。図９の第２変形例の半導体装置１ｂのように、樹脂基板３０の被覆率を０％として半導体チップ２０の背面側を全て露出させてもよい。この場合、樹脂基板３０は、半導体チップ２０の背面内の縁部を含む外側領域に下側に厚みＴをもって形成される。
あるいは、図１０の第３変形例の半導体装置１ｃのように、樹脂基板３０の被覆率を１００％として半導体チップ２０の背面側の全体を下側に厚みＴをもつ樹脂基板３０で被覆してもよい。この場合は、図６（ｂ）の構造体から銅基板１０を全て除去した後に、半導体チップ２０の背面側を露出させる開口部３０ｘ内に樹脂シートを貼付したり、液状樹脂を塗布したりすればよい。
このように、本実施形態では、樹脂基板３０が半導体チップ２０の周囲を封止すると共に、半導体チップ２０の背面内の任意の部分から下側に厚みＴをもって形成され、樹脂基板３０の下面が半導体チップ２０の背面より下側に配置されていればよい
また、図６（ｃ）、図７（ｂ）、図９の半導体装置１，１ｂにおいて、半導体チップ２０の背面にヒートスプレッダを接合してもよい。また、図８の半導体装置１ａにおいて、放熱部２４にさらにヒートスプレッダを接合してもよい。
本願発明者は、半導体チップ２０の背面における樹脂基板３０の被覆率と樹脂基板３０の半導体チップ２０の背面からの厚みＴとに注目し、それらを変えることにより反り量がどのように変化するかについて調査した。
以下に示す表１及び表２のデータにおいて、反り量がプラス値の場合は、完成した半導体装置の周縁部が上方に反ることを示し、反り量がマイナス値の場合は半導体装置の周縁部が下方に反ることを示す。
Figure 0005588137
表１にその結果を示す。表１に示すように、樹脂基板３０の被覆率を０〜１００％の間、樹脂基板３０の厚みＴを５０〜２００μｍの間で振り分け、それぞれの組み合わせ条件において半導体装置の反り量を調査した。
表１に示すように、全ての条件において、半導体装置の反り量は１００μｍ以下に抑えられており、樹脂基板３０を半導体チップ２０の背面から下側に厚みＴで突出させることにより、関連技術より半導体装置の反りを低減することが可能である。半導体装置の反りを概ね１００μｍ以下に抑えることにより、半導体装置を信頼性よく実装基板に実装することができる。
表１の結果を精査すると、樹脂基板３０の全ての厚みＴにおいて樹脂基板３０の被覆率を大きくするにつれて反り量が低減される傾向がある。樹脂基板３０の被覆率が５０％程度以上で反り量が特に低減され、厚みＴが２００μｍの場合は微少な反り量（５０μｍ程度以下）に抑えることができる。
また、別の観点からは、樹脂基板３０の被覆率が８０％以上で、かつ樹脂基板３０の厚みＴが１５０〜２００μｍの条件において、微少な反り量（５０μｍ程度以下）に抑えることができる。
図６（ｃ）の半導体装置１の構造では、樹脂基板３０の被覆率が大きいと樹脂基板３０のアンカー部３０ａの面積が大きくなるので、樹脂基板３０が半導体チップ２０の上側に反る応力が抑えられて反りの発生が防止される。
なお、前述した形態では、半導体チップ２０の背面上において樹脂基板３０の一括した開口部が配置されるが、後述する第２実施形態で説明するように、半導体チップ２０の背面上において樹脂基板３０の開口部を分割して配置するようにしても同様な効果が得られる。
（第２の実施の形態）
図１１〜図１３は本発明の第２実施形態の半導体装置の製造方法を示す図である。第２実施形態の特徴は、銅基板をエッチングして凸部を形成する代わりに、支持板の上に銅ペーストを印刷して凸部を形成する点にある。第２実施形態では、第１実施形態と同様な工程についてはその詳しい説明を省略する。
第２実施形態の半導体装置の製造方法では、図１１に示すように、まず、支持体１１の上に銅ペースト（金属ペースト）を印刷することにより凸部２４ａを形成する。図１１の平面図に示すように、第１実施形態と同様に、支持体１１の上に複数の凸部２４ａが並んで形成される。
例えば、凸部２４ａは平面的にみて矩形状に形成される。また、一つの半導体チップ２０が配置される凸部２４ａを複数の凸部に分割し、複数の分離された凸部の集合体から凸部２４ａを構成してもよい。
金属ペーストは、エポキシやポリイミドなどの樹脂に銅などの金属粉末を含有させたものである。
後述するように、支持体１１は銅からなる凸部２４ａに対して選択的に除去される。このため、好適な例では、支持体１１の表面に離型材が形成されており、支持板１１と凸部２４ａとを容易に分離できるようになっている。
あるいは、支持体１１の材料として、凸部２４ａ（銅）に対して選択的にエッチングによって除去できるものを使用してもよい。そのような材料としては、例えばニッケルやアルミニウムなどの金属を使用できる。
次いで、図１２に示すように、支持体１１の複数の凸部２４ａの上に半導体チップ２０をその接続電極２０ａを上側に向けてそれぞれ配置する。その後に、１５０℃程度の温度で凸部２４ａ（銅ペースト）を加熱して乾燥させることにより、半導体チップ２０の背面を凸部２４ａ（銅部）に接着させる。これにより、半導体チップ２０の背面に銅部からなる放熱部２４が形成される。
このとき、第１実施形態と同様に、半導体チップ２０の面積は凸部２４ａの面積と同等以上に設定され、半導体チップ２０の背面の周縁部の下にリング状の庇部Ａが設けられた状態となる。
次いで、図１３（ａ）に示すように、第１実施形態と同様な方法によって、支持板１１上から半導体チップ２０の周囲に樹脂を形成することにより、半導体チップ２０の周囲を樹脂基板３０で封止する。
続いて、図１３（ｂ）に示すように、第１実施形態と同様な方法により、半導体チップ２０及び樹脂基板３０の上に、半導体チップ２０の接続電極２０ａに接続される２層のビルドアップ配線ＢＷを形成する。
さらに、図１３（ｃ）に示すように、樹脂基板３０及び半導体チップ２０の背面の放熱部２４から支持板１１を除去する。その後に、各半導体チップ２０の境界部の樹脂基板３０及びビルドアップ配線ＢＷを切断することにより、第２実施形態の半導体装置２が得られる。
第２実施形態の半導体装置２は、第１実施形態の第１変形例の半導体装置１ａ（図８）と実質的に同じ構造となる。つまり、半導体チップ２０を封止する樹脂基板３０は半導体チップ２０の背面から下側に厚みＴをもって形成され、樹脂基板３０の開口部に銅からなる放熱部２４が設けられる。半導体チップ２０の背面に放熱部２４が設けられているので、発熱量の大きな半導体チップ２０を使用する場合であっても、半導体装置の信頼性を確保することができる。
なお、放熱部２４を熱伝導性が良好な銅ペーストから形成したが、放熱性を有する銀ペーストなどの他の金属粉末を有する金属ペーストを使用してもよい。あるいは、放熱部２４を高熱伝導性の樹脂から形成することも可能である。
本願発明者は、第２実施形態の背面に放熱部２４が設けられた半導体装置２において、第１実施形態と同様に、樹脂基板３０の被覆率と樹脂基板３０の厚みＴ（第２実施形態では２５〜１５０μｍ）に注目し、それらを変えることにより反り量がどのように変化するかについて調査した。
Figure 0005588137
表２にその結果を示す。表２に示すように、樹脂基板３０の厚みＴが２５μｍの場合は、樹脂基板３０の被覆率を０％に設定し、半導体チップ２０の背面全体に放熱部２４を設けることにより微少な反り量（−４μｍ（ほぼゼロ））に抑えることができる。また、樹脂基板３０の厚みＴが５０μｍの場合は、樹脂基板３０の被覆率が４０％程度で微少な反り量（−５μｍ（ほぼゼロ））に抑えることができる。
また、樹脂基板３０の厚みＴが１００μｍの場合は、樹脂基板３０の被覆率が大きくなるにつれて（８０％程度まで）反り量が小さくなる傾向があり、被覆率が８０％程度で反り量が最少（１３μｍ）になった。
また、樹脂基板３０の厚みＴが１５０μｍの場合においても、樹脂基板３０の被覆率が大きくなるにつれて（８０％程度まで）反り量が小さくなる傾向があり、被覆率が８０％程度で反り量が最少（−１６μｍ）になった。
このように、半導体チップ２０の周囲にその背面から下側に厚みをもつ樹脂基板３０を形成し、半導体チップ２０の背面に放熱部２４を設けることにより、十分な放熱性を確保しつつ、反りの発生を低減させることができる。
図１３（ｃ）の樹脂基板３０の半導体チップ２０の背面上の開口部３０ｘは、半導体装置２の下側からみると、図１４の縮小平面図に示すように、半導体チップ２０の背面上に一括して開口されている。
図１５の第２実施形態の変形例の半導体装置２ａのように、樹脂基板３０の開口部３０ｘを半導体チップ２０の背面上において分割して形成してもよい。この形態の場合は、前述した図１１の工程において、各チップ配置領域に島状に銅ペーストが印刷されて、相互に分離された凸部（放熱部）が形成される。そして、前述した図１３（ａ）の工程において、島状に配置された凸部（放熱部）の間から樹脂が充填されて各放熱部２４の間の領域に樹脂基板３０の樹脂が充填される。
半導体チップ２０の背面上に樹脂基板３０の開口部３０ｘを分割して多数配置することにより、一括した開口部３０ｘを設ける場合よりも熱応力を分散できるため、反りの発生をさらに低減することができる。また、半導体チップ２０の背面上の樹脂基板３０の開口部３０ｘはより多く分割して配置する方が反り防止に効果がある。
半導体チップ２０の背面上に配置される樹脂基板３０の分割された開口部３０ｘは、各種の形状に設定することができる。図１６（ａ）に示すように、樹脂基板３０に円形状の開口部３０ｘを多数配置し、その中に放熱部２４がそれぞれ形成されるようにしてもよい。
また、図１６（ｂ）に示すように、四角形（正方形又は長方形）の開口部を多数配置してその中に放熱部２４がそれぞれ形成されるようにしてもよい。あるいは、図１６（ｃ）に示すように、菱形系の開口部を多数配置してその中に放熱部２４がそれぞれ形成されるようにしてもよい。
前述した第１実施形態においても、樹脂基板３０の開口部３０ｘを分割することにより、同様な効果が得られる。この場合は、前述した第１実施形態の図３の工程において、銅基板１０の上に形成するレジストのパターン形状を変更することにより、図１５の樹脂基板３０の開口部３０ｘに合わせた凸部１０ａを形成する。そして、半導体チップ２０を複数の凸部１０ａ上に渡って搭載し、樹脂基板３０を形成する。
なお、前述した第１実施形態の図６（ｃ）において樹脂基板３０の開口部３０ｘを分割する場合は、図１６において、樹脂基板３０の開口部３０ｘから半導体チップ２０の背面の接着樹脂２２が露出する。
１，１ａ，１ｂ，１ｃ，２，２ａ…半導体装置、１０…銅基板（支持体）、１０ａ，２４ａ…凸部、１１…支持体、１５…金型、２０…半導体チップ、２０ａ…接続電極、２２…接着樹脂、２４…放熱部、３０…樹脂基板、３０ａ…アンカー部、３０ｘ，４４ａ…開口部、４０…第１層間絶縁層、４２…第２層間絶縁層、４４…ソルダレジスト、５０…第１配線層、５２…第２配線層、Ａ…庇部、ＢＷ…ビルドアップ配線、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール。

Claims (7)

  1. 凸部が設けられた支持板を用意する工程と、
    半導体チップをその接続電極を上側に向けて前記凸部の上に配置する工程と、
    前記支持板上から前記半導体チップの周囲に、前記接続電極を露出させた状態で樹脂基板を形成する工程と、
    前記半導体チップの表面側及び前記樹脂基板の上面側を被覆し、前記接続電極上にビアホールを備えた絶縁層を形成する工程と、
    前記絶縁層の上に前記ビアホールを通して前記接続電極に直接接続される配線層を形成する工程と、
    前記支持板を除去することにより、前記半導体チップの周囲を封止すると共に、前記半導体チップの背面内から下側に厚みをもつ前記樹脂基板を得る工程とを有し、
    前記樹脂基板は、前記半導体チップの背面の周縁部を覆うアンカー部を有して形成され、前記半導体チップの背面の中央部に前記樹脂基板の開口部が一括して設けられることを特徴とする半導体装置の製造方法。
  2. 前記半導体チップを凸部の上に配置する工程において、前記半導体チップは接着樹脂を介して前記凸部の上に配置され、
    前記支持板を除去する工程において、前記半導体チップの背面に前記接着樹脂が露出すること特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記凸部が設けられた支持板を用意する工程において、前記凸部は前記支持板の上に設けられた金属ペーストからなり、
    前記支持板を除去する工程において、前記半導体チップの背面に前記金属ペーストが露出することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体チップの接続電極は上側に突出しており、
    前記樹脂基板を形成する工程において、前記接続電極の間の領域に前記樹脂基板の樹脂が充填され、
    前記絶縁層を形成する工程において、前記絶縁層は前記接続端子及び前記樹脂基板の上に形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記凸部が設けられた支持板を用意する工程において、
    金属基板を厚み方向の途中までエッチングして前記凸部を設けることにより前記支持体を形成し、
    前記支持板を除去する工程において、
    前記凸部を同時に除去して前記半導体チップの背面側を露出させるか、あるいは前記凸部を残して前記半導体チップの背面に接続される放熱部として利用することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記凸部が設けられた支持板を用意する工程において、
    前記支持板の上に放熱部となる前記凸部を設け、
    前記支持板を除去する工程において、
    前記凸部に対して前記支持板を選択的に除去することにより、前記半導体チップの背面に接続される前記放熱部を得ることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記半導体チップの面積は、前記支持板に設けられた前記凸部の面積と同等以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2009211414A 2009-09-14 2009-09-14 半導体装置の製造方法 Active JP5588137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009211414A JP5588137B2 (ja) 2009-09-14 2009-09-14 半導体装置の製造方法
US12/856,934 US20110062578A1 (en) 2009-09-14 2010-08-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009211414A JP5588137B2 (ja) 2009-09-14 2009-09-14 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011061116A JP2011061116A (ja) 2011-03-24
JP2011061116A5 JP2011061116A5 (ja) 2012-08-16
JP5588137B2 true JP5588137B2 (ja) 2014-09-10

Family

ID=43729684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211414A Active JP5588137B2 (ja) 2009-09-14 2009-09-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110062578A1 (ja)
JP (1) JP5588137B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9986663B2 (en) * 2013-01-29 2018-05-29 The United States Of America, As Represented By The Secretary Of The Navy High thermal conductivity materials for thermal management applications
US10141201B2 (en) * 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
US20200258750A1 (en) * 2017-08-17 2020-08-13 Semiconductor Components Industries, Llc Die support structures and related methods
CN110383439B (zh) * 2017-03-08 2023-04-28 三菱电机株式会社 半导体装置、其制造方法以及半导体模块
WO2019021720A1 (ja) 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
US11404276B2 (en) * 2017-08-17 2022-08-02 Semiconductor Components Industries, Llc Semiconductor packages with thin die and related methods
US20210035807A1 (en) * 2017-08-17 2021-02-04 Semiconductor Components Industries, Llc Semiconductor package stress balance structures and related methods
KR102073956B1 (ko) 2017-11-29 2020-02-05 삼성전자주식회사 팬-아웃 반도체 패키지
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10651131B2 (en) * 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US10998202B2 (en) * 2018-09-27 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH07183425A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体装置とその製造方法
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4950693B2 (ja) * 2007-02-19 2012-06-13 株式会社フジクラ 電子部品内蔵型配線基板及びその実装部品

Also Published As

Publication number Publication date
US20110062578A1 (en) 2011-03-17
JP2011061116A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
JP5588137B2 (ja) 半導体装置の製造方法
TWI597788B (zh) 半導體裝置及其製造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI649845B (zh) 半導體封裝結構及其製造方法
US8334174B2 (en) Chip scale package and fabrication method thereof
TW201919190A (zh) 封裝結構及其製造方法
TW201740529A (zh) 整合扇出型封裝及其製造方法
EP3346492A2 (en) Semiconductor chip package and fabrication method thereof
TWI247371B (en) Semiconductor package and method for manufacturing the same
CN112201653A (zh) 半导体装置和制造半导体装置的方法
JP5830702B2 (ja) 回路装置の製造方法
US10685943B2 (en) Semiconductor chip package with resilient conductive paste post and fabrication method thereof
JP6417142B2 (ja) 半導体装置及びその製造方法
US8436471B2 (en) Semiconductor package with its surface edge covered by resin
JP3618330B2 (ja) 半導体装置及びその製造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP2011155313A (ja) 半導体装置
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
KR20100027934A (ko) 접착 보호층을 구비한 반도체 웨이퍼
JP4214969B2 (ja) 半導体装置の製造方法
US11984378B2 (en) Semiconductor package structure and method for forming the same
TWI766540B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R150 Certificate of patent or registration of utility model

Ref document number: 5588137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150