TWI502698B - 中介層結構及半導體封裝結構 - Google Patents

中介層結構及半導體封裝結構 Download PDF

Info

Publication number
TWI502698B
TWI502698B TW101103220A TW101103220A TWI502698B TW I502698 B TWI502698 B TW I502698B TW 101103220 A TW101103220 A TW 101103220A TW 101103220 A TW101103220 A TW 101103220A TW I502698 B TWI502698 B TW I502698B
Authority
TW
Taiwan
Prior art keywords
metallization layer
interposer
probe test
substrate
tested
Prior art date
Application number
TW101103220A
Other languages
English (en)
Other versions
TW201250955A (en
Inventor
Tzuan Horng Liu
Chen Hua Yu
Shien Pin Hu
Tzu Yu Wang
Wei Cheng Wu
Shang Yun Hou
Shin Puu Jeng
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201250955A publication Critical patent/TW201250955A/zh
Application granted granted Critical
Publication of TWI502698B publication Critical patent/TWI502698B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

中介層結構及半導體封裝結構
本發明係有關於半導體封裝，特別有關於半導體封裝的中介層結構。
從積體電路(IC)發展至今，由於各種電子元件(即電晶體、二極體、電阻器、電容器等)的積體密度持續地增進，半導體工業已經經歷持續且快速的成長。這些在積體密度上的改善大多來自於最小特徵尺寸屢次的縮減，以使得更多的元件被整合在特定的面積內。
這些積體密度的改善基本上是屬於二維(2D)的，其中被積體元件佔據的面積實質上是在半導體晶圓的表面，積體電路增加的密度以及相對應的在面積上的縮減通常並非將積體電路晶片直接接合至基底上的能力所能辦到，因此，需要使用中介層(interposer)將晶片的焊球接觸面積重分佈至中介層較大的區域上。此外，中介層可容許包含多個晶片的三維(3D)封裝。
儘管使用中介層的好處為可容許晶片的尺寸縮小，但使用中介層通常還是有一些缺點，中介層通常會有一些缺陷，這些缺陷直到製程完成之後才會被偵測到，因此，使用有缺陷的中介層之封裝體可能會繼續進行一些不必要的製程，因為在先前製程中的缺陷會使得中介層不能再使用，這些問題通常包含在貫穿基底的導通孔(through substrate via；TSV，也稱為貫穿矽的導通孔(through-silicon via)或貫穿半導體的導通孔(through simiconductor via))內的空洞，蝕刻製程之後金屬化層的不正常路線(routing)，凸塊冷接(cold joint)(電路斷路或短路)，以及在中介層的焊球內的裂縫。
第一實施例為包括中介層的結構，中介層具有沿著中介層的周邊延伸的測試結構，且測試結構的至少一部份位於第一重分佈元件內，第一重分佈元件位於中介層的基底的第一表面上，測試結構位於至少兩個探針測試墊中間且與此至少兩個探針測試墊電性耦接。
另一實施例為包括中介層、晶片、複數個導電凸塊、測試結構以及至少兩個電性終端的結構，這些導電凸塊將晶片電性耦接至中介層，測試結構包括至少一個導電凸塊，至少兩個電性終端設置於中介層上，並且測試結構設置於至少兩個電性終端中間且與此至少兩個電性終端電性耦接。
另一實施例為一方法，包括形成偽測試結構，偽測試結構至少部分位於中介層內，施加測試信號至偽測試結構，以及感測偽測試結構對於此測試信號的回應。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：
實施例的描述是有關於中介層以及晶片黏著至中介層，這些實施例包含在製程的各步驟中用於測試對應至測試結構的半導體結構之製程的信賴性的測試結構，雖然分別地描述這些實施例的外觀，在此技術領域中具有通常知識者當可瞭解，實施例可包含許多個別討論的實施例之外觀，並且在其他封裝製程與封裝結構中也可以應用其他實施例。
第1圖顯示積體電路晶片12經由導電凸塊14黏著至中介層10的第一面之中介層10的剖面示意圖，晶片12包含內連線元件16，內連線元件16包括一層或一層以上的金屬化層，晶片接合墊18物理性地耦接至晶片12，並且經由內連線元件16內的一層或一層以上的金屬化層電性耦接至晶片12內的元件。導電凸塊14物理性地且電性地耦接至晶片接合墊18，並且導電凸塊14可包括例如直徑約5微米(μm)至約50微米(μm)的微凸塊(microbumps)、導電柱(pillars)以及/或圓柱(column)。
中介層凸塊墊24物理性地耦接至中介層10，並且物理性地且電性地耦接至導電凸塊14，中介層10包括重分佈層(redistribution layer；RDL)20，重分佈層20包括一層或一層以上的金屬化層，重分佈層20讓不同的導電墊型態重分佈至較大的導電焊球30，中介層凸塊墊24經由重分佈層20內一層或一層以上的金屬化層電性耦接至中介層10內的貫穿基底的導通孔22(through substrate via；TSV，也稱為貫穿矽的導通孔(through-silicon via)或貫穿半導體的導通孔(through simiconductor via))，貫穿基底的導通孔(TSV)22從中介層10的基底正面延伸至基底背面，正面上有重分佈層20形成。中介層10包括鈍態(passivation)結構26，鈍態結構26可包含一層或一層以上的金屬化層，例如背面的重分佈元件。焊球墊28物理性地耦接至中介層10的背面，並且直接以及/或經由鈍態結構26內一層或一層以上的金屬化層電性耦接至TSV 22。導電焊球30物理性地且電性地耦接至焊球墊28，導電焊球30的直徑可約為60μm至約120μm，導電焊球30提供從晶片12至外部的電性連接。
第2A至2H圖顯示形成如第1圖所示之結構的中介層以及晶片黏著至中介層的第一方法，在此提供的形成順序是為了方便說明，其他的形成順序也可以使用。首先參閱第2A圖，中介層的基底40具有從基底40的正面形成的貫穿基底的導通孔(TSV)42，基底40通常包括與黏著至中介層的積體電路晶片的基底相似的材料，例如矽。雖然基底40也可以由其他材料形成，但是使用矽基底形成中介層可以降低應力，因為矽基底與一般用於形成晶片的矽之熱膨脹係數(coefficient of thermal expansion；CTE)的差異小於由不同材料所形成的中介層基底。
貫穿基底的導通孔(TSV)42藉由在基底40內形成凹陷而形成，例如蝕刻、銑削(milling)、雷射技術、前述之組合以及/或類似的技術。在基底40的正面上以及開口內順應性地沈積薄的阻障層，例如藉由化學氣相沈積(chemical vapor deposition；CVD)、原子層沈積法(atomic layer deposition；ALD)、物理氣相沈積(physical vapor deposition；PVD)、熱氧化法、前述之組合以及/或類似的方法。阻障層可包括氮化物或氮氧化物，例如氮化鈦(titanium nitride)、氮氧化鈦(titanium oxynitride)、氮化鉭(tantalum nitride)、氮氧化鉭(tantalum oxynitride)、氮化鎢(tungsten nitride)、前述之組合以及/或類似的材料。在薄的阻障層上以及開口內沈積導電材料，導電材料可藉由電化學電鍍製程、CVD、ALD、PVD、前述之組合以及/或類似的方法形成，導電材料例如為銅、鎢、鋁、銀、金、前述之組合以及/或類似的材料，從基底40的正面移除多餘的導電材料以及阻障層，例如藉由化學機械研磨的方式。因此，貫穿基底的導通孔(TSV)42包括導電材料以及薄的阻障層在導電材料與基底40之間。
在第2B圖中繼續進行正面的製程以形成重分佈層44，重分佈層44可包括任何數量的金屬化層、金屬層間介電層(IMD)、導通孔以及鈍態層，或前述各層的任何組合。第2B圖所示之重分佈層44包括在金屬層間介電層內的三層金屬化層，例如第一金屬化層(M1)46、第二金屬化層(M2)48以及第三金屬化層(M3)50，以及在金屬層間介電層內的金屬化層之間形成的導通孔。可藉由沈積金屬層間介電層，在金屬層間介電層內使用例如可接受的微影技術蝕刻出金屬化層的圖案，在金屬層間介電層內沈積金屬化層的導電材料，以及例如使用化學機械研磨方式移除多餘的導電材料而形成金屬化層。微影技術可包含單鑲嵌製程或雙鑲嵌製程，特別是當導通孔穿過金屬層間介電層至下方的金屬化層而形成時。
金屬層間介電層可以是氧化物介電材料，例如硼磷矽玻璃(borophosphosilicate glass；BPSG)或其他介電材料。金屬化層的導電材料例如為銅、鎳、鋁、銅鋁合金、鎢、鈦、前述之組合以及/或類似的材料。金屬化層可包含阻障層在導電材料與金屬層間介電層材料之間，以及其他介電層，例如蝕刻停止層，蝕刻停止層例如由氮化矽製成，可在金屬層間介電層之間形成。
形成最頂層的金屬化層，即第2B圖中的第三金屬化層50之後，在金屬化層之上形成一層或一層以上的鈍態層，鈍態層可以是聚亞醯胺、硼磷矽玻璃(BPSG)、氮化矽(SiN)、前述之組合以及/或類似的材料，並且可使用旋轉塗佈(spin-on)技術、CVD、ALD、PVD、前述之組合以及/或類似的方法形成。開口52穿過鈍態層形成，暴露出最頂層的金屬化層，即第2B圖中的第三金屬化層50，藉此在最頂層的金屬化層上形成凸塊墊，可使用例如可接受的微影與蝕刻技術形成開口52。
參閱第2C圖，凸塊接合墊54經由開口52形成在最頂層的金屬化層上，並且在凸塊接合墊54上形成導電凸塊56。可藉由在開口52內沈積導電材料，並且將導電材料圖案化在凸塊接合墊54上而形成凸塊接合墊54，導電材料可包括銅、銀、錫、鈦、鎢、前述之組合以及/或類似的材料，並且可藉由PVD、CVD、ALD、前述之組合以及/或類似的方法沈積，凸塊接合墊54的圖案化可藉由可接受的微影與蝕刻技術達成。導電凸塊56可藉由電化學電鍍(electrochemical plating；ECP)以及/或類似的方法形成在凸塊接合墊54上，並且可包括銅、錫、鎳、前述之組合以及/或類似的材料。
在第2D圖中，積體電路晶片58藉由導電凸塊56而黏著在中介層上，並且底部填充材料60塗佈在晶片58與中介層之例如最上層的鈍態層之間。晶片58可以是已知好的晶片，使用捉取與放置工具進行黏著，並且導電凸塊56可在塗佈底部填充材料60之前進行回焊。底部填充材料60可以是液態環氧化物(liquid epoxy)、可變形的膠(deformable gel)、矽橡膠(silicon rubber)、前述之組合以及/或類似的材料，並且使用可接受的塗佈設備進行塗佈製程。在第2E圖，於底部填充材料60固化之後，藉由施加模塑化合物(molding compound)62，並且例如使用壓模(compression molding)製程將晶片58密封。
基底40的背面製程從第2F圖開始描述，在背面製程期間將第2E圖的組件黏著至載體基底67，可使用黏著劑將載體基底67黏著至晶片58以及/或模塑化合物62。一般而言，在後續的製程步驟期間，載體基底會提供暫時的機械性與結構性的支撐，此方法可降低或避免對中介層的損傷。載體基底可包括例如玻璃、氧化矽、氧化鋁、前述之組合以及/或類似的材料。黏著劑可以是任何合適的黏著劑，例如紫外光(UV)膠，當其暴露在紫外光下時會失去黏著性。
在第2F圖中，藉由薄化基底40，貫穿基底的導通孔42會從基底40的背面突出，薄化製程可使用蝕刻製程以及/或平坦化製程，例如化學機械研磨(chemical mechanical polishing；CMP)製程進行，例如，最初可進行平坦化製程例如化學機械研磨，先暴露出貫穿基底的導通孔(TSV)42的阻障層，之後，可進行在阻障層的材料與基底40之間具有高蝕刻速度選擇比的一個或一個以上的濕蝕刻製程，藉此留下突出於基底40背面的TSV 42，在此的蝕刻製程也可以使用乾蝕刻製程。在基底40的背面之上沈積一層或一層以上的介電層，例如第2F圖中的介電層64和66，介電層64和66可以例如為氧化矽、氮化矽、氮氧化矽、前述之組合以及/或類似的材料。然後將背面平坦化，例如藉由化學機械研磨的方式進行，使得TSV 42在背面上暴露出來。
第2G圖顯示形成鈍態層68、焊球接合墊70以及導電焊球72，鈍態層68在介電層64和66的背面之上形成，鈍態層68可以是例如聚亞醯胺、硼磷矽玻璃(BPSG)、聚苯噁唑(polybenzoxazole；PBO)、前述之組合以及/或類似的材料，可藉由旋轉塗佈(Spin-on)技術、CVD、ALD、前述之組合以及/或類似的方法形成。穿過鈍態層68形成開口，暴露出例如TSV 42，以形成焊球接合墊70，可使用例如可接受的微影與蝕刻技術形成開口，可藉由在開口內沈積導電材料如金屬，例如一層或一層以上的鉻、鉻銅合金、銅、金、鈦、鈦鎢合金、鎳、前述之組合以及/或類似的材料，並且將導電材料圖案化而形成焊球接合墊70，可藉由電化學電鍍(ECP)以及/或類似的方法沈積導電材料，並且可藉由可接受的微影與蝕刻技術進行導電材料的圖案化。藉由電化學電鍍(ECP)以及/或類似的方法在焊球接合墊70上形成導電焊球72，導電焊球72可包括銅、錫、共熔合金焊料、無鉛焊料、鎳、前述之組合以及/或類似的材料。
雖然第2G圖所繪製的焊球接合墊70直接耦接至TSV 42，但是也可以在基底40的背面上形成一層或一層以上金屬化層和金屬層間介電層，將焊球接合墊70電性耦接至TSV 42。背面的金屬化層可由任何合適的導電材料形成，例如銅、銅合金、鋁、銀、金、前述之組合以及/或類似的材料，並且可藉由任何合適的技術，如電化學電鍍(ECP)、無電電鍍、其他沈積方法，例如濺鍍、印刷、CVD、PVD、前述之組合以及/或類似的方法形成導電材料。
將組件黏著至切割框架74，並且將載體基底67移開，其中導電焊球72鄰接切割框架74，如第2H圖所示。然後將組件切割成具有中介層與任何數目的晶片之個別封裝，如第1圖所示之封裝結構。
第3A至3F圖顯示形成如第1圖所示之結構的中介層以及晶片黏著至中介層的第二方法，在此提供的形成順序是為了方便說明，其他的形成順序也可以使用。在此方法中，組件的形成製程以如先前第2C圖所討論的方式進行，然後藉由黏著劑82將第2C圖中的組件正面黏著至載體基底80，如第3A圖所示。載體基底80可包括例如玻璃、氧化矽、氧化鋁、前述之組合以及/或類似的材料，黏著劑82可以是任何合適的黏著劑，例如紫外光(UV)膠。
背面製程的開始如第3B圖所示，在第3B圖中，貫穿基底的導通孔(TSV)42藉由薄化基底40從基底40的背面突出，使TSV 42突出以及形成介電層的方式與第2F圖所討論的相似或相同。在第3C圖，形成鈍態層68、焊球接合墊70以及導電焊球72，形成這些元件的步驟與第2G圖所討論的相似或相同。
在第3D圖，將第3C圖的組件從載體基底80移開，例如藉由將黏著劑82暴露在紫外光照射下而達成，並且藉由黏著劑86將組件黏著至另一載體基底84，組件的背面面對載體基底84，載體基底84可包括例如玻璃、氧化矽、氧化鋁、前述之組合以及/或類似的材料，黏著劑86可以是任何合適的黏著劑，例如紫外光(UV)膠。
在第3E圖，與第2D圖相似，將積體電路晶片58黏著至組件的正面，並且將底部填充材料60塗佈在晶片58與中介層之例如最上層的鈍態層之間。在第3F圖，從組件從載體基底84移開，例如藉由將黏著劑86暴露在紫外光照射下達成。然後將組件的背面面對切割框架74黏著至切割框架74，例如導電焊球72面對切割框架74。然後將組件切割成具有中介層與任何數目的晶片之個別封裝，如第1圖所示之封裝。
第4圖顯示中介層的一部分之詳細剖面示意圖，中介層包括具有貫穿基底的導通孔(TSV)92的基底90，基底例如為矽基底，TSV 92經由深度96從基底90的正面延伸至背面，TSV 92的寬度94也可以是直徑，深度96可介於約50μm至約200μm之間，且寬度94可介於約3μm至約15μm之間，TSV 92的深寬比(aspect ratio)可介於約6至約18之間。
中介層更包括形成在正面上，且分別形成在第一金屬層間介電(IMD)層104、第二金屬層間介電層106和第三金屬層間介電層108內的第一金屬化層98、第二金屬化層100和第三金屬化層102。第一導通孔(via)110電性耦接第一金屬化層98的一部分至第二金屬化層100的一部分，並且第二導通孔112電性耦接第二金屬化層100的一部分至第三金屬化層102的一部分。
第一鈍態層114在第三金屬化層102和第三金屬層間介電層108之上形成，並且被圖案化而暴露出一部分的第三金屬化層102。接合墊116在第三金屬化層102暴露出來的部分上形成，並且包含在第一鈍態層114之上的凸緣部分。第二鈍態層118在第一鈍態層114和接合墊116的凸緣部分之上形成，接合墊116經由第二鈍態層118暴露出來，導電凸塊120設置在接合墊116上，且其直徑例如約為25μm。
中介層也包括形成在背面上的背面金屬化層122，背面鈍態層124在背面金屬化層122之上形成，並且被圖案化而暴露出一部分的背面金屬化層122。導電焊球126在背面金屬化層122暴露出來的部分上形成，且其直徑例如約為100μm。
第5A和5B圖顯示在中介層上的金屬化層的密封環圖案130的佈局示意圖，密封環圖案130可用例如在中介層正面上的一層金屬化層、全部的金屬化層或金屬化層的任何組合形成。第5A圖繪出中介層的邊緣132，並且標示出在第5B圖中被放大的角落之示意圖134。第5B圖顯示內密封環圖案136和外密封環圖案138的圖形，內密封環圖案136和外密封環圖案138都從邊緣132以內相隔一段距離沿著邊緣132延伸，只除了在接近角落時從邊緣132以45度延伸，角落圖案140延伸至角落內部，到達外密封環圖案138以45度的角度延伸的位置，並且角落圖案140耦接至外密封環圖案138，角落圖案140也可稱為角落應力消除(corner stress relief；CSR)區。
第6圖顯示沿著中介層的周邊之密封環的剖面示意圖，中介層包含基底150，具有金屬層間介電層152形成在基底150的正面上，在金屬層間介電層152內具有例如由銅形成的第一金屬化層154、第二金屬化層156和第三金屬化層158，但是前述討論的任何其他材料也可以使用。每個金屬化層154、156和158都包含一部份在外密封環162和內密封環164內，在外密封環162內的金屬化層154、156和158的部分包含如第5A和5B圖所示之外密封環圖案138和角落圖案140。同樣地，在內密封環164內的金屬化層154、156和158的部分包含如第5A和5B圖所示之內密封環圖案136。分離的導通孔(discrete vias)166和導通孔條(via bars)168將金屬化層154、156和158電性耦接在一起，導通孔條168通常沿著邊緣132延伸，與外密封環圖案138或內密封環圖案136相似。
第一鈍態層170在金屬層間介電層152的最頂層金屬層間介電層和第三金屬化層158之上形成，在外密封環162內的第三金屬化層158的部分藉由開口暴露出來，並且導電墊172在開口內形成，電性耦接至在外密封環162內的第三金屬化層158的該部分，導電墊172包括例如鋁或銅鋁合金，但是前述討論的其他材料也可以使用。導電墊172的凸緣部分在第一鈍態層170之上，第二鈍態層174在第一鈍態層170和導電墊172的凸緣部分的一部分之上，導電墊172經由第二鈍態層174暴露出來。在一些結構中，導電墊172可能不存在，並且穿過第一鈍態層170和第二鈍態層174的各種開口可能存在或不存在。
在中介層內的結構可能有各種尺寸，可以依據使用的技術世代而進一步修改，在此的中介層尺寸是作為65nm技術世代的範例，並非用於限制實施例的範圍。第6圖更顯示在中介層的內密封環164以內具有隔絕區176，隔絕區的寬度180例如約為10μm，從內密封環164的內側邊緣朝中介層的中心向內延伸。內密封環164的寬度182例如約為3.5μm，內密封環164的外側邊緣與外密封環162的內側邊緣之間的距離184可例如約2.5μm。外密封環162的寬度186可例如約為2μm，從外密封環162的外側邊緣至中介層的邊緣132的距離188可例如約2μm。介於第一鈍態層170的側壁之間的導電墊172的寬度190可例如約2μm。鄰接邊緣132的導電墊172的凸緣部分的寬度192可例如約1μm，並且其相反側的寬度194可例如約2μm。
第7圖顯示金屬化層的示意圖134a，其為第5A和5B圖的密封環圖案的變化，探針測試墊(probe pad)200在角落內形成，並藉由線202連接至內密封環圖案136，外密封環圖案138在線202貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊和線可在每個角落形成。
第8圖顯示第7圖的結構之剖面示意圖，第8圖為簡化示意圖，因為第7圖的連接通常不會排列在單一的剖面平面上。第8圖顯示製程完成之前的結構，例如形成如第2B圖所討論的適當的金屬化層以及/或金屬層間介電層之後，但是在形成上層的金屬層間介電層或鈍態層之前。第8圖繪出待測片段(segment under test)204，其例如為第6圖的內密封環164內的金屬化層154、156和158中的一層的一部分，以及第7圖的內密封環圖案136的一片段，待測片段204的相反端具有探針測試墊200和連接線202的組合。待測片段204可以位於任何金屬化層內，因此可以只在基底150之上或在任何金屬層間介電層152(標示為150/152)之上，待測片段204與可能位於待測片段204下方的金屬化層電性隔絕。
於形成特定的金屬化層之後，其中待測片段204形成在特定的金屬化層中，以及形成緊接在其上的金屬層間介電層或鈍態層之前，藉由在片段的各端探測探針測試墊200而測試內密封環圖案136的待測片段204，藉由在一個探針測試墊200施加信號，並藉由在待測片段204的相反端的另一探針測試墊200偵測信號，可以判斷待測片段204是否有空洞或不連續在此片段的金屬化層內，待測片段204通常與其他電性路徑電性隔絕或獨立開來。例如，在形成待測片段204的內密封環圖案136中通常不會形成封閉的環，因為當待測片段204短路時，例如具有空洞或不連續時，封閉的環會讓測試信號在探針測試墊200之間圍繞環傳遞。另外，待測片段204通常不會耦接至其下方的金屬化層，以避免對測試信號提供替代路徑。進行測試之後，可形成後續的金屬層間介電層以及/或鈍態層，如果在形成有待測片段204的金屬化層上方形成金屬化層，上方的金屬化層可以電性耦接至待測片段204，因為測試在形成上方的金屬化層之前發生。
第9圖顯示在探針測試墊210上方具有金屬化層的另一示意圖134b，第9圖為第5A和5B圖的密封環圖案的變化，探針測試墊210與凸塊接合墊，例如第2C圖的凸塊接合墊54同時地形成，探針測試墊210在角落內形成，並藉由內連線結構(第9圖未繪出)和線202電性耦接至內密封環圖案136，外密封環圖案138在線202貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊、內連線結構和線可在每個角落形成。
第10圖顯示第9圖的結構之剖面示意圖，第10圖為簡化示意圖，因為第9圖的連接通常不會排列在單一的剖面平面上。第10圖顯示形成凸塊接合墊之後的結構，例如形成第2C圖所討論的凸塊接合墊54之後，但是在後續的製程例如第2D或3A圖所討論的製程之前。第10圖繪出待測片段212，在此例中，待測片段212例如為第6圖的內密封環164內的第一金屬化層154的一部分，以及第9圖的內密封環圖案136的一片段。在待測片段212的每個相反端具有內連線結構電性耦接探針測試墊210至待測片段212，每個內連線結構包括第三金屬化層158的平台部分214、第二金屬化層156的平台部分216、連接平台部分214和216的導通孔218，以及連接平台部分216至第一金屬化層154的平台部分和線202之組合的導通孔220。
雖然第10圖繪出的待測片段212在第一金屬化層154內，但是待測片段212可以在任何金屬化層內，在此技術領域中具有通常知識者當可瞭解，內連線結構和金屬化圖案的變化可形成不同的結構，雖然在第10圖的剖面示意圖中未繪出另一金屬化層的任一部分(在內連線結構所示之結構以外)，其他金屬化層的一部分也可以位於待測片段212上方或下方，待測片段212通常與位於待測片段212上方或下方的金屬化層的一部分電性隔絕，除了內連線結構的一部分之外。
在形成凸塊接合墊，例如完成第2C圖所討論的凸塊接合墊54的製程之後，但是在後續的製程，如第2D或3A圖所討論的製程之前，藉由在片段的各端探測探針測試墊210來測試內密封環圖案136的待測片段212，藉由在一個探針測試墊210施加信號，並藉由在待測片段212的相反端的另一探針測試墊210偵測信號，可以判斷待測片段212是否有空洞或不連續在此片段的金屬化層內。待測片段212通常與其他電性路徑電性隔絕或獨立開來。例如，與前述相似地，在形成待測片段212的內密封環圖案136中通常不會形成封閉的環，並且待測片段212通常不會耦接至其下方的金屬化層，以避免對測試信號提供替代路徑。
第11圖顯示具有金屬化層連續地堆疊，以及具有探針測試墊230、232和234在金屬化層上方的另一示意圖134c，示意圖134c為第5A和5B圖的密封環圖案的變化。探針測試墊230、232和234可以與凸塊接合墊，例如第2C圖的凸塊接合墊54同時形成，探針測試墊230、232和234在角落內形成，並藉由內連線結構(第11圖未繪出)及個別的線236、238和240電性耦接至個別的金屬化層154、156和158的內密封環圖案136，外密封環圖案138在線236、238和240貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊、內連線結構和線可在每個角落形成。
第12A至12C圖顯示第11圖的結構之剖面示意圖，第12A至12C圖為簡化示意圖，因為第11圖的連接通常不會排列在單一的剖面平面上。第12A至12C圖顯示形成凸塊接合墊之後的結構，例如形成第2C圖所討論的凸塊接合墊54之後，但是在後續的製程，例如第2D或3A圖所討論的製程之前。
第12A圖繪出待測片段250，在此例中，待測片段250為第6圖的內密封環164內的第一金屬化層154的一部分，以及第11圖的內密封環圖案136的一片段。在待測片段250的每個相反端具有內連線結構電性耦接探針測試墊234至待測片段250，每個內連線結構包括第三金屬化層158的平台部分260、第二金屬化層156的平台部分262、連接平台部分260和262的導通孔264，以及連接平台部分262至第一金屬化層154的平台部分和線240之組合的導通孔266。
第12B圖繪出待測片段252，在此例中，待測片段252為第6圖的內密封環164內的第二金屬化層156的一部分，以及第11圖的內密封環圖案136的一片段。在待測片段252的每個相反端具有內連線結構電性耦接探針測試墊232至待測片段252，每個內連線結構包括第三金屬化層158的平台部分268，以及連接平台部分268至第二金屬化層156的平台部分和線238之組合的導通孔270。
第12C圖繪出待測片段254，在此例中，待測片段254為第6圖的內密封環164內的第三金屬化層158的一部分，以及第11圖的內密封環圖案136的一片段。在待測片段254的每個相反端具有結構電性耦接探針測試墊230至待測片段254，每個結構包括第三金屬化層158的平台部分和線236之組合。
雖然待測片段250、252和254分別在第12A至12C圖中繪出，但是待測片段250、252和254通常是堆疊的，並且其他型態也可使用。在此技術領域中具有通常知識者當可瞭解，內連線結構和金屬化圖案的變化可形成不同的結構，在前述第12A至12C圖中，其他金屬化層的任一部分可位於待測片段250、252和254的上方或下方，待測片段250、252和254通常與位於待測片段250、252和254上方或下方的金屬化層的一部分電性隔絕，除了內連線結構的一部分之外。
在形成凸塊接合墊，例如完成第2C圖所討論的凸塊接合墊54的製程之後，但是在後續的製程，如第2D或3A圖所討論的製程之前，藉由探測在各別片段的各端點之探針測試墊230、232和234來測試內密封環圖案136的待測片段250、252和254。每個待測片段250、252和254可以參照第9和10圖所示之結構進行測試，通常待測片段250、252和254會與其他電性路徑電性隔絕或獨立開來，例如，與前述相似地，在形成每個待測片段250、252和254的內密封環圖案136中通常不會形成封閉的環，並且待測片段250、252和254通常不會耦接至其下方或上方的金屬化層，以避免對測試信號提供替代路徑。
第13圖顯示沿著與第6圖相似的中介層的周邊之密封環的另一剖面示意圖，在第13圖，中介層包含分別在每個金屬化層154、156和158內，且介於內密封環164和外密封環162之間的線280、282和284，如密封環162和164一樣，線280、282和284沿著中介層的周邊延伸。另外，在此例中，線280、282和284具有最小的設計規則寬度，在65nm技術世代的此例中，最小的設計規則寬度約為0.324μm，因此每個線280、282和284的寬度約為0.324μm。
第14圖顯示金屬化層的另一示意圖134d，其為第5A和5B圖的密封環圖案的變化，在第14圖，線圖案290介於內密封環圖案136與外密封環圖案138之間，在第14圖的示意圖134d中，探針測試墊200在角落內形成，並藉由線292連接至線圖案290，外密封環圖案138在線292貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊和線可在每個角落形成。
第15圖顯示第14圖的結構之剖面示意圖，第15圖繪出待測片段294，其例如為第13圖的線280、282和284的其中之一，線280、282和284分別為金屬化層154、156和158中的一層的一部分，以及第14圖中的線圖案290的片段。待測片段294在待測片段294的相反端具有探針測試墊200和連接線292之組合，待測片段294可以位於任何金屬化層內，因此可以只在基底150之上或在任何金屬層間介電層152之上(標示為150/152)，待測片段294被電性隔絕或獨立開來，並且可以採用如第7和8圖的待測片段204所述之相同手法進行測試。
第16圖顯示具有金屬化層在探針測試墊210上方的另一示意圖134e，第16圖為第5A和5B圖的密封環圖案的變化，在第16圖中，示意圖134e包含線圖案290介於內密封環圖案136與外密封環圖案138之間，在第16圖的示意圖134e中，金屬化層位於探針測試墊210上方。探針測試墊210在角落內形成，並經由內連線結構(第16圖未繪出)和線292電性耦接至線圖案290，外密封環圖案138在線292貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊、內連線結構和線可在每個角落形成。
第17圖顯示第16圖的結構之剖面示意圖，第17圖繪出待測片段300，其為第13圖的第一金屬化層154的一部分，以及第16圖的線圖案290的片段。在待測片段300的每個相反端具有內連線結構電性耦接探針測試墊210至待測片段300，每個內連線結構包括第三金屬化層158的平台部分302、第二金屬化層156的平台部分304、連接平台部分302和304的導通孔306，以及連接平台部分304至第一金屬化層154的平台部分和線292之組合的導通孔308。
待測片段300可例如為第13圖的線280、282和284的其中之一，線280、282和284分別為金屬化層154、156和158中的一層的一部分。在此技術領域中具有通常知識者當可瞭解，內連線結構和金屬化圖案的變化可形成不同的結構，其他金屬化層的任一部分可位於待測片段300的上方或下方，待測片段300通常與位於待測片段300上方或下方的金屬化層的一部分電性隔絕，除了內連線結構的一部分之外，待測片段300可以採用如第9和10圖的待測片段212所述之相同手法進行測試。
第18圖顯示具有金屬化層連續地堆疊，以及具有探針測試墊230、232和234在金屬化層上方的另一示意圖134f，示意圖134f為第5A和5B圖的密封環圖案的變化，在第18圖，示意圖134f包含線圖案290介於內密封環圖案136與外密封環圖案138之間，探針測試墊230、232和234在角落內形成，並藉由內連線結構(第18圖未繪出)及個別的線310、312和314電性耦接至個別的金屬化層154、156和158的線圖案290，外密封環圖案138在線310、312和314貫穿外密封環圖案138的位置是不連續的，類似的探針測試墊、內連線結構和線可在每個角落形成。
第19A至19C圖顯示第18圖的結構之剖面示意圖，第19A圖繪出待測片段320，在此例中，待測片段320為第13圖的第一金屬化層154內的線280的一部分，以及第18圖的線圖案290的片段。在待測片段320的每個相反端具有內連線結構電性耦接探針測試墊234至待測片段320，每個內連線結構包括第三金屬化層158的平台部分330、第二金屬化層156的平台部分332、連接平台部分330和332的導通孔334，以及連接平台部分332至第一金屬化層154的平台部分和線314之組合的導通孔336。
第19B圖繪出待測片段322，在此例中，待測片段322為第13圖的第二金屬化層156內的線282的一部分，以及第18圖的線圖案290的片段。在待測片段322的每個相反端具有內連線結構電性耦接探針測試墊232至待測片段322，每個內連線結構包括第三金屬化層158的平台部分338，以及連接平台部分338至第二金屬化層156的平台部分和線312之組合的導通孔340。
第19C圖繪出待測片段324，在此例中，待測片段324為第13圖的第三金屬化層158內的線284的一部分，以及第18圖的線圖案290的片段。在待測片段324的每個相反端具有結構電性耦接探針測試墊230至待測片段324，每個結構包括第三金屬化層158的平台部分和線310之組合。
雖然待測片段320、322和324分別在第19A至19C圖中繪出，但是待測片段320、322和324通常是堆疊的，並且其他型態也可使用。在此技術領域中具有通常知識者當可瞭解，內連線結構和金屬化圖案的變化可形成不同的結構，在前述圖式中，其他金屬化層的任一部分可位於待測片段320、322和324的上方或下方，待測片段320、322和324通常與位於待測片段320、322和324上方或下方的金屬化層的一部分電性隔絕，除了內連線結構的一部分之外。此外，在形成每個待測片段320、322和324的線圖案290中通常不會形成封閉的環，以避免對測試信號提供替代路徑。每個待測片段320、322和324可以採用如第11和12A至12C圖中所示之結構進行測試。
第20和21圖顯示對待測片段進行測試的一般概念，在第20圖，偵測探針測試墊200以施加及感測通過待測片段350的測試信號，探針測試墊200也在第8和15圖中顯示，並且待測片段可以分別是第8或15圖中的待測片段204或294。在第21圖，探針測試墊352例如經由內連線結構電性耦接至待測片段354，偵測探針測試墊352以施加及感測通過待測片段354的測試信號，探針測試墊352可以是探針測試墊210、230、232和234，並且待測片段354可以是待測片段212、250、252、254、300、320、322和324，如第10、12A、12B、12C、17、19A、19B和19C圖所示。
第22圖顯示在中介層的隔絕區域內，一連串(daisy chain)的偽金屬導通孔之剖面示意圖。第22圖與第6圖相似，除了在隔絕區域176內的一連串(daisy chain)的偽金屬導通孔結構400之外，導通孔串鏈(via chain)結構400包含第一金屬化層154的第一部份402、第二金屬化層156的第二部份404、連接第一部份402和第二部份404的導通孔410、第三金屬化層158的第三部份406、連接第二部份404和第三部份406的導通孔412，以及經由第二鈍態層174暴露出來且連接第三部份406的探針測試墊408。在此例中，金屬化層154、156和158為銅，且探針測試墊408為鋁或銅鋁合金，但是前述討論的其他材料也可以用在這些元件上。
第23圖顯示具有金屬化層連續地覆蓋在其上，以及具有探針測試墊408在金屬化層之上的另一示意圖134g，示意圖134g為第5A和5B圖的變化，金屬化層組合的導通孔串鏈(via chain)圖案414顯示出導通孔串鏈結構400形成的區域，導通孔串鏈圖案414可沿著中介層的周邊延伸，例如沿著中介層的每個邊緣，並且通常在隔絕區域176的內密封環圖案136以內，探針測試墊408電性耦接至導通孔串鏈圖案414，相似的探針測試墊和線可在每個角落形成。
第24至26圖顯示導通孔串鏈結構400的不同型態之剖面示意圖，第24至26圖顯示形成凸塊接合墊之後，例如形成第2C圖所討論的凸塊接合墊54之後，但是在後續的製程，例如第2D或3A圖所討論的製程之前。
第24圖顯示在探針測試墊408之間的待測導通孔串鏈(via chain under test)420，待測導通孔串鏈420包括第一金屬化層154的平台部分422、第二金屬化層156的平台部分424、連接個別的平台部分422和424的導通孔428、第三金屬化層158的平台部分426，以及連接個別的平台部分424和426的導通孔430。在此型態中，平台部分和導通孔為穿過各種金屬層間介電層152的階梯狀(stair-stepped)，例如，在相鄰的金屬化層內的平台部分雖然部分地重疊，但是在金屬層間介電層152內的平台部分不會完全地垂直對準排列，並且導通孔也不會垂直對準排列。此型態也顯示待測導通孔串鏈420具有穿過金屬化層和金屬層間介電層的三個完整的環，其他的型態可以有不同數量的環，並且在其他型態中，每個環可能不會穿過每一層而延伸。
第25圖顯示在探針測試墊408之間的待測導通孔串鏈440，待測導通孔串鏈440包括第一金屬化層154的平台部分442、第二金屬化層156的平台部分444、連接個別的平台部分442和444的導通孔448、第三金屬化層158的平台部分446，以及連接個別的平台部分444和446的導通孔450。在此型態中，平台部分和導通孔為穿過各種金屬層間介電層152的階梯狀(ladder)或升降狀(elevator)的型態，例如，在金屬層間介電層152內的平台部分垂直地對準排列，並且導通孔也垂直地對準排列，此型態也顯示待測導通孔串鏈440具有穿過金屬化層和金屬層間介電層的三個完整的環，其他的型態可以有不同數量的環，並且在其他型態中，每個環可能不會穿過每一層而延伸。
第26圖顯示在探針測試墊408之間的待測導通孔串鏈460，待測導通孔串鏈460包括第一金屬化層154的線462、第二金屬化層156的平台部分464、連接線462至平台部分464的導通孔468、第三金屬化層158的平台部分466，以及連接個別的平台部分464和466的導通孔470。在此型態中，平台部分和導通孔為穿過各種金屬層間介電層152的階梯狀(ladder)或升降狀(elevator)的型態，如第25圖所示。線462可以是超長的測試線，例如約10mm，以測試正面的重分佈層鏈的產率，線462可以在任何金屬化層上。
待測導通孔串鏈420、440或460通常與在這些圖中未繪出的金屬化層的其他部分電性隔絕，因此，待測導通孔串鏈420、440或460可以在測試期間各自獨立。
在形成凸塊接合墊，例如完成第2C圖所討論的凸塊接合墊54的製程之後，但是在後續的製程，如第2D或3A圖所討論的製程之前，藉由探測在導通孔串鏈的各端之探針測試墊408來測試導通孔串鏈結構400的待測導通孔串鏈420、440或460。第27和28圖顯示測試結構，在第27圖，偵測探針測試墊408以施加及感測通過待測導通孔串鏈420/440的測試信號，第27圖顯示在導通孔串鏈結構400中由導通孔和平台部分組成的環。在第28圖，探針測試墊408電性耦接至待測導通孔串鏈460，待測導通孔串鏈460包括導通孔和線，如第26圖所示，偵測探針測試墊408以施加及感測通過待測導通孔串鏈460的測試信號。藉由在一個探針測試墊408施加信號，並藉由在待測導通孔串鏈420、440或460的相反端的另一探針測試墊408偵測信號，可以判斷待測導通孔串鏈420、440或460是否有空洞或不連續在導通孔串鏈結構400的導通孔或金屬化層內。待測導通孔串鏈420、440或460通常與其他電性路徑電性隔絕或獨立開來，例如，在形成待測導通孔串鏈420、440或460的導通孔串鏈圖案414中通常不會形成封閉的環，並且待測導通孔串鏈420、440或460通常不會耦接至金屬化層的其他部分，以避免對測試信號提供替代路徑。
第29圖顯示在中介層的隔絕區域176內，一連串的偽貫穿基底導通孔的一部份之剖面示意圖。第29圖與第6圖相似，除了在隔絕區域176內的一連串的偽貫穿基底導通孔(dummy TSV daisy chain；TSV chain)結構490之外，貫穿基底導通孔串鏈(TSV chain)結構490包含在背面介電層508內的背面金屬化部分506、穿過基底150且連接至背面金屬化部分506的貫穿基底導通孔(TSV)504、連接至TSV 504的第一金屬化層154的第一部份492、第二金屬化層156的第二部份494、連接第一部份492和第二部份494的導通孔500、第三金屬化層158的第三部份496、連接第二部份494和第三部份496的導通孔502，以及在第二鈍態層174底下且連接第三部份496的探針測試墊498。
在此例中，貫穿基底導通孔(TSV)504的寬度510約為12μm，TSV寬度510的第一TSV部分512在隔絕區域176內且約為8μm，TSV寬度510的第二TSV部分514在隔絕區域176外且約為4μm。另外，在此例中，第一金屬化層154的第一部份492的寬度516約為14μm，並且從TSV 504往外延伸的突出部分518約為1μm，此外，探針測試墊498在第一鈍態層170的側壁之間的寬度520約為2μm。
第30圖繪出中介層的背面540之平面示意圖，其具有以虛線顯示的正面圖案542。背面540包含背面鏈圖案(chain apttern)544以及在中介層的背面金屬化部分506中的探針測試墊546，探針測試墊546在中介層的角落形成，背面鏈圖案544為第29圖所示之貫穿基底導通孔串鏈(TSV chain)結構490的一部分，兩個探針測試墊546電性耦接至一獨立的待測貫穿基底導通孔串鏈(TSV chain under test)。
第31圖繪出第30圖的結構之剖面示意圖，第31圖顯示晶片和以虛線繪製的凸塊做為參考點，因為晶片和凸塊通常不會在形成貫穿基底導通孔串鏈結構490的隔絕區域的平面上互相交叉。此外，第31圖繪出的結構可能不會在相同的剖面平面上。第31圖顯示製程完成之前的結構，例如背面薄化與背面金屬化沈積之後，但是在形成如第2F和3B圖所討論的焊球之前。
第31圖繪出待測貫穿基底導通孔串鏈550，其包含例如在中介層的正面上，金屬化層154、156和158的個別部分492、494和496，背面金屬化部分506的一部分，以及第29圖的貫穿基底導通孔(TSVs)504，在待測貫穿基底導通孔串鏈550的相反端具有探針測試墊546。如第31圖所示，TSVs 504經由正面上的第三金屬化層158的一部份496以及經由背面金屬化部分506的一部分電性耦接在一起而成為一連串的結構，在待測貫穿基底導通孔串鏈550內的TSVs 504可藉由任何金屬化層進行電性耦接，例如藉由第一金屬化層154的一部份492直接耦接，以及藉由背面金屬化部分506的一部分直接耦接。在此技術領域中具有通常知識者當可瞭解，金屬化層的其他組合會形成一連串或串聯的電性耦接，這些都在其他實施例的範圍內，待測貫穿基底導通孔串鏈550與金屬化層的其他部分電性隔絕。
於形成背面金屬化層與相對應的金屬層間介電層或鈍態層之後，但是在形成導電焊球，例如第2G和3C圖的導電焊球72之前，藉由偵測在鏈的個別端點的探針測試墊546對隔絕區域176內的待測貫穿基底導通孔串鏈550進行測試，藉由在一個探針測試墊546施加信號，並藉由在待測貫穿基底導通孔串鏈550的相反端的另一探針測試墊546偵測信號，可以判斷待測貫穿基底導通孔串鏈550是否有空洞或不連續在串鏈中。待測貫穿基底導通孔串鏈550通常與其他電性路徑電性隔絕或獨立開來，例如，在形成待測貫穿基底導通孔串鏈550的各種金屬化層，例如背面的鏈部分(back side chain portion)544中通常不會形成封閉的環，因為當待測貫穿基底導通孔串鏈550短路時，例如具有空洞或不連續時，這樣會讓測試信號在探針測試墊之間圍繞環傳遞。進行測試之後，可形成後續的金屬層間介電層以及/或鈍態層。如果金屬化層在背面金屬化層之上形成，待測貫穿基底導通孔串鏈550可為其中的一部分，覆蓋在背面上的金屬化層可以電性耦接至待測貫穿基底導通孔串鏈550，因為測試在形成覆蓋的金屬化層之前發生。
第32圖繪出中介層的背面560之平面示意圖，其具有以虛線顯示的正面圖案542。背面560包含在中介層的背面金屬化部分506中的探針測試墊562，探針測試墊562沿著中介層的周邊在隔絕區域176內形成，在第32圖中未特別顯示，但是在背面金屬化部分506內也存在內連線介於貫穿基底導通孔串鏈結構的TSV 504之間，其與第29圖所示之貫穿基底導通孔串鏈結構490相似，但通常不會在隔絕區域176內。隔絕區域176內的兩個探針測試墊562電性耦接至一獨立的待測貫穿基底導通孔串鏈。
第33圖顯示第32圖的結構之剖面示意圖，第33圖繪出的結構以剖面示意圖顯示，以簡化圖式，但是此結構可以不需要在相同的剖面平面上。第33圖顯示製程完成之前的結構，例如背面薄化與背面金屬化沈積之後，但是在形成如第2F和3B圖的焊球之前。第33圖顯示晶片572連接至形成待測貫穿基底導通孔串鏈570的中介層，待測貫穿基底導通孔串鏈570包含例如與第31圖相似的金屬化層154、156和158的個別部分492、494和496在中介層的正面上，背面金屬化層506的一部分，貫穿基底導通孔(TSVs)504，以及在待測貫穿基底導通孔串鏈570的相反端的探針測試墊546。待測貫穿基底導通孔串鏈570更包含偽凸塊結構574，其包含與中介層相對應的凸塊墊以及與晶片572相對應的凸塊墊，以及晶片572的金屬化層的一部分576，在此圖也繪出主動的凸塊結構578做為參考。
如第33圖所示，TSVs 504經由晶片572的金屬化層158的一部份576以及經由背面金屬化層506的一部分電性耦接在一起而成為一連串的結構，在待測TSV串鏈570內的TSVs 504可藉由晶片572的任何金屬化層進行電性耦接。在此技術領域中具有通常知識者當可瞭解，金屬化層的其他組合會形成一連串的結構，這些都在其他實施例的範圍內，待測TSV串鏈570與金屬化層的其他部分，例如主動部分電性隔絕。待測TSV串鏈570的測試可以採用與前述第31圖所討論的待測TSV串鏈550的測試方式相同或相似的方式進行。
第34圖為第33圖的變化，例如偽焊球結構582取代探針測試墊546而形成，藉此對待測TSV串鏈580進行測試，偽焊球結構582包含相對應的底部接合墊，在此圖中也顯示出主動的焊球結構584作為參考。待測TSV串鏈580的測試可在形成接合墊以及/或焊球之後進行，例如在形成第2G或3C圖的焊球接合墊70以及/或導電焊球72之後進行，與偵測第31和33圖中的探針測試墊546相似，可偵測偽焊球結構582以施加及感測測試信號。
第35、36和37圖顯示對待測TSV串鏈進行測試的一般概念，在第35圖，探測探針測試墊546以施加及感測通過如第31圖所示之待測TSV串鏈550的測試信號，TSVs 504藉由各種金屬化層互相聯繫在一起成為一連串的結構。在第36圖，探測探針測試墊546以施加及感測通過如第33圖所示之待測TSV串鏈570的測試信號，TSVs 504藉由中介層的各種金屬化層、凸塊結構以及晶片的金屬化層互相聯繫在一起成為一連串的結構。在第37圖，探測偽焊球結構582以施加及感測通過如第34圖所示之待測TSV串鏈580的測試信號，TSVs 504藉由中介層的各種金屬化層、凸塊結構以及晶片的金屬化層互相聯繫在一起成為一連串的結構。
第38和39圖顯示待測凸塊(bumps under test)的圖案，第38圖顯示中介層的正面圖案600，正面圖案600包含沿著正面圖案600周邊的探針測試墊602、晶片黏著區604、待測凸塊墊以及/或凸塊(bump pads and/or bumps(BPBs) under test)606，以及位於每個待測凸塊墊以及/或凸塊(BPBs) 606側面的感測凸塊墊以及/或凸塊(sense BPBs)608。待測BPBs 606以及相對應的感測BPBs 608位於晶片黏著區604的個別角落，並且沿著晶片黏著區604的對角線設置，其他實施例則為待測BPBs以及相對應的感測BPBs的其他排列方式。
第39圖繪出晶片的主動表面610，主動表面610包含待測BPBs 616和感測BPBs 618，主動表面610的圖案對應至晶片黏著區604，當晶片翻轉而黏著至中介層時，中介層的待測BPBs 606和感測BPBs 608分別對準晶片的待測BPBs 616和感測BPBs 618。
第40圖顯示具有如第39圖所示之主動表面610的晶片620黏著至具有如第38圖所示之正面圖案600的中介層622之剖面示意圖，在此例中，剖面示意圖係沿著凸塊結構的外側行或列。在此例中，中介層622尚未完成製程，但是已經完成正面的製程處理與晶片黏著，例如在塗佈底部填充膠之前，完成第2D圖的製程。在另一實施例中，中介層622在塗佈底部填充膠之前已經經過第3E圖的製程處理。第40圖的結構包含待測BPBs 624、感測BPBs 626、主動BPBs 634、中介層622的探針測試墊628和最頂層金屬化層的一部分630，以及晶片620的最頂層金屬化層的一部分632。在此例中，探針測試墊628為鋁銅合金，且此部分632為鋁銅合金或銅，但是前述討論的其他材料也可使用。
參閱第38至40圖，每個待測BPBs 624(分別對應至第38和39圖的606和616)具有兩個側面的感測BPBs 626(分別對應至第38和39圖的608和618)，在中介層622上用在感測BPBs 626的每個接合墊電性耦接至個別的探針測試墊628，在此例中，待測BPB 624電性耦接至兩個探針測試墊628，但是也可以只使用一個或使用更多的探針測試墊。在此例中，接合墊與探針測試墊628之間的電性耦接經由最頂層的金屬化層的連接進行，例如第三金屬化層158的一部分630的其中一個，但是此耦接也可以經由各種其他金屬化層進行。在晶片620上用於待測BPBs 624和感測BPBs 626的接合墊經由晶片620最頂層的金屬化層內的一部分632的連接電性耦接在一起，但是也可以使用其他金屬化層的各種組合。在此例中，用於將待測BPBs 624連接至晶片最頂層金屬化層的一部分632之接合墊的連接是位於將感測BPBs 626連接至最頂層金屬化層的一部分632之接合墊的連接中間。
第40圖的結構可在黏著晶片620之後，但是在例如背面製程之前進行測試，使用一個感測BPBs 626的探針測試墊628和待測BPBs 624的一個探針測試墊628以施加通過待測BPB 624的電流，使用其他感測BPBs 626的探針測試墊628和待測BPBs 624的其他探針測試墊628以測量穿過待測BPB 624的壓降(voltage drop)，使用施加的電流與測量的壓降，可以計算出待測BPBs 624的電阻值，並且可以判斷待測BPBs 624是否形成電性連接。
第41和42圖顯示第38至40圖的結構之變化，第41圖顯示中介層的背面圖案640，其具有以虛線顯示的正面之晶片黏著區604的圖案，背面圖案640包含沿著中介層的周邊之探針測試墊642。
第42圖顯示與第40圖相似的剖面示意圖，此結構經過晶片黏著步驟處理，並且在形成背面金屬化層，例如形成第2F圖的金屬化層之後，但是在形成第2G圖的焊球之前。第42圖的中介層644包含分別由第一、第二和第三金屬化層154、156和158的一部分形成的內連線結構646，以及形成在其之間的導通孔。中介層644更包含介於內連線結構646與背面金屬化層的一部分648之間的TSVs 504，此部分648電性耦接每個TSV 504至個別的探針測試墊642。在此例中，探針測試墊642為鋁銅合金，並且此部分648為銅，但是前述討論的其他材料也可使用。
如上所述，在中介層644上用於感測BPBs 626的每個接合墊電性耦接至個別的探針測試墊642，並且在此例中，待測BPB 624電性耦接至兩個探針測試墊642。在此例中，在中介層644的接合墊與探針測試墊642之間的電性耦接藉由通過內連線結構646、TSV 504以及背面金屬化層的一部分648的連接而達成。晶片620上的接合墊以及各別的連接與前述第40圖所討論的方式相同。
與第40圖相似，第42圖的結構可在形成背面金屬化層之後，但是在例如形成導電焊球之前進行測試，使用一個感測BPBs 626的探針測試墊642和待測BPBs 624的一個探針測試墊642以施加通過待測BPB 624的電流，使用其他感測BPBs 626的探針測試墊642和待測BPBs 624的其他探針測試墊642以測量穿過待測BPB 624的壓降(voltage drop)，使用施加的電流與測量的壓降，可以計算出待測BPBs 624的電阻值，並且可以判斷待測BPBs 624是否形成電性連接。
第43圖為第42圖的變化，取代背面金屬化層的一部分648電性耦接探針測試墊642至TSVs 504，此部分648電性耦接TSVs 504至焊球結構652，其包含中介層650背面的焊球接合墊。在其他實施例中，焊球接合墊可直接連接至TSVs 504而不需要背面金屬化層的存在，待測BPBs 624的測試可採用與前述第42圖相似的方式進行，只除了其取代探針測試墊642，對焊球結構652進行探測以施加電流及測量電壓。
第44圖為第43圖的變化，第44圖的結構與第43圖的結構相同或相似，具有額外的基底660黏著至中介層650，基底660包含球柵陣列(ball grid array；BGA)焊球結構662，其測試方式可採用與前述第43圖相似的方式進行，只除了取代中介層650的焊球結構652，對BGA焊球結構662進行探測之外。
第45至48圖顯示測試第38至44圖的待測BPBs 624的一般概念，第45圖通常對應至第40圖的結構，在測試時，經由探針測試墊628a和628b施加電流，並且經由探針測試墊628c和628d感測電壓。第46圖通常對應至第42圖的結構，在測試時，經由探針測試墊642a和642b施加電流，並且經由探針測試墊642c和642d感測電壓。第47和48圖通常分別對應至第43和44圖的結構，在測試時，經由焊球結構652a和652b或BGA焊球結構662a和662b施加電流，並且經由焊球結構652c和652d或BGA焊球結構662c和662d感測電壓。
第49圖顯示形成晶片黏著至中介層以及測試中介層以及/或晶片的結構之方法。於步驟700，在中介層基底內形成TSV，如第2A圖所示。於步驟702，形成正面的重分佈層(RDL)，如第2B圖所示。於步驟704，進行第一測試或一組測試，如第20、21、27和28圖所示之一般測試，這些測試中的一些測試可以在形成正面的重分佈層(RDL)的期間進行，例如在形成各種金屬化層之間進行。於步驟706，在中介層的正面上形成凸塊墊以及/或凸塊，以及將晶片黏著至中介層，如第2C和2D圖所示或第3D和3E圖所示。於步驟708，進行第二測試或一組測試，如第45圖所示之一般測試。
於步驟710，形成在背面突出的TSV，以及可形成背面金屬化層，如第2F或3B圖所示。於步驟712，進行第三測試或一組測試，如第35、36和46圖所示之一般測試。於步驟714，在中介層的背面上形成焊球墊與焊球，如第2G和3C圖所示。於步驟716，進行第四測試或一組測試，如第37和47圖所示之一般測試。
於步驟718，切割中介層和晶片，如第2H和3F圖所示。於步驟720，進行第五測試或一組測試，如第37和47圖所示之一般測試。於步驟722，藉由進行測試以抽樣檢查切割的結構，如習知的方式進行。於步驟724，將中介層黏著至基底以組裝封裝體。於步驟726，藉由習知的方法測定產率。於步驟728，將測試的結果與測定的產率互相關聯，以確認造成缺陷而降低產率的製程步驟。於步驟730，基於此關聯性，改進製程或製程參數以增加整個製程的產率。
藉由上述的測試結構與測試方法，在製程期間，可以更容易地確認已知好的中介層與晶片，這可以讓製程集中在已知好的中介層與晶片上，進而可以增加製程的成本效率，例如藉由不在已知有缺陷的中介層與晶片上浪費時間或材料而達成。另外，藉由確認產生缺陷的製程步驟，可以改進製程而增加產率。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10．．．中介層
12、58．．．積體電路晶片
14、56．．．導電凸塊
16．．．內連線元件
18．．．晶片接合墊
20、44．．．重分佈層
22、42、92．．．貫穿基底的導通孔(TSV)
24．．．中介層凸塊墊
26．．．鈍態結構
28．．．焊球墊
30、72．．．導電焊球
40、90．．．中介層基底
46、98、154．．．第一金屬化層
48、100、156．．．第二金屬化層
50、102、158．．．第三金屬化層
52．．．開口
54．．．凸塊接合墊
60．．．底部填充材料
62．．．模塑化合物
64、66．．．介電層
67、80、84．．．載體基底
68．．．鈍態層
70．．．焊球接合墊
74．．．切割框架
82、86．．．黏著劑
94．．．TSV 92的寬度
96．．．TSV 92的深度
104．．．第一金屬層間介電(IMD)
106．．．第二金屬層間介電層
108．．．第三金屬層間介電層
110．．．第一導通孔
112．．．第二導通孔
114．．．第一鈍態層
116．．．接合墊
118．．．第二鈍態層
120．．．導電凸塊
122．．．背面金屬化層
124．．．背面鈍態層
126．．．導電焊球
130．．．密封環圖案
132．．．中介層的邊緣
134．．．密封環圖案角落示意圖
134a、134b、134c、134d、134e、134f、134g．．．金屬化層的示意圖
136．．．內密封環圖案
138．．．外密封環圖案
140．．．角落圖案
150．．．中介層基底
152．．．金屬層間介電層
162．．．外密封環
164．．．內密封環
166．．．分離的導通孔
168．．．導通孔條
170．．．第一鈍態層
172．．．導電墊
174．．．第二鈍態層
176．．．隔絕區
180．．．隔絕區的寬度
182．．．內密封環164的寬度
184．．．內密封環164的外側邊緣與外密封環162的內側邊緣之間的距離
186．．．外密封環162的寬度
188．．．外密封環162的外側邊緣至中介層的邊緣132的距離
190．．．導電墊172的寬度
192．．．導電墊172的凸緣部分寬度
194．．．相反側的凸緣部分寬度
200、210、230、232、234、352、408．．．探針測試墊
202、236、238、240、280、282、284、292、310、312、314．．．線
204、212、250、252、254、294、300、320、322、324、350、354．．．待測片段
214、260、268、302、330、338．．．第三金屬化層158的平台部分
216、262、304、332．．．第二金屬化層156的平台部分
218、220、264、266、270、306、308、334、336、340、410、412、428、430、448、450、468、470．．．導通孔
290．．．線圖案
400．．．導通孔串鏈結構
402、492．．．第一金屬化層154的第一部份
404、494．．．第二金屬化層156的第二部份
406、496．．．第三金屬化層158的第三部份
414．．．導通孔串鏈圖案
420、440、460．．．待測導通孔串鏈
422、442．．．第一金屬化層154的平台部分
424、444、464．．．第二金屬化層156的平台部分
426、446、466．．．第三金屬化層158的平台部分
462．．．第一金屬化層154的線
490．．．貫穿基底導通孔串鏈結構
498．．．探針測試墊
500、502．．．導通孔
504．．．TSV
506．．．背面金屬化部分
508．．．背面介電層
510．．．TSV504的寬度
512．．．第一TSV部分
514．．．第二TSV部分
516．．．第一部份492的寬度
518．．．突出部分
520．．．探針測試墊498寬度
540、560．．．中介層的背面
542．．．正面圖案
544．．．背面鏈圖案
546、562、602、628、628a、628b、628c、628d、642a、642b、642c、642d．．．探針測試墊
550、570、580．．．待測貫穿基底導通孔串鏈
572、620．．．晶片
574．．．偽凸塊結構
576．．．晶片572的金屬化層的一部分
578．．．主動的凸塊結構
582‧‧‧偽焊球結構
584‧‧‧主動的焊球結構
600‧‧‧中介層的正面圖案
604‧‧‧晶片黏著區
606、616、624‧‧‧待測凸塊墊以及/或凸塊(BPBs)
608、618、626‧‧‧感測凸塊墊以及/或凸塊
610‧‧‧晶片的主動表面
622、644、650‧‧‧中介層
630‧‧‧中介層622的最頂層金屬化層的一部分
632‧‧‧晶片620的最頂層金屬化層的一部分
634‧‧‧主動BPBs
640‧‧‧中介層的背面圖案
642‧‧‧探針測試墊
646‧‧‧內連線結構
648‧‧‧背面金屬化層的一部分
652、652a、652b、652c、652d‧‧‧焊球結構
660‧‧‧額外的基底
662、662a、662b、662c、662d‧‧‧球柵陣列(BGA)焊球結構
700、702、704、706、708、710、712、714、716、718、720、722、724、726、728、730‧‧‧第49圖之流程圖的各步驟
第1圖係顯示具有積體電路晶片黏著至第一面的中介層之剖面示意圖。
第2A至2H圖係顯示形成第1圖之具有積體電路晶片黏著至第一面的中介層的第一方法。
第3A至3F圖係顯示形成第1圖之具有積體電路晶片黏著至第一面的中介層的第二方法。
第4圖係顯示中介層的一部分之詳細剖面示意圖。
第5A和5B圖係顯示在中介層上的金屬化層的密封環圖案之佈局示意圖。
第6圖係顯示沿著第5A和5B圖的中介層的周邊之密封環的剖面示意圖。
第7圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第8圖係顯示依據第7圖的結構之實施例的剖面示意圖。
第9圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第10圖係顯示依據第9圖的結構之實施例的剖面示意圖。
第11圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第12A至12C圖係顯示依據第11圖的結構之實施例的各種剖面示意圖。
第13圖係顯示依據一實施例，沿著中介層的周邊之密封環的剖面示意圖。
第14圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第15圖係顯示依據第14圖的結構之實施例的剖面示意圖。
第16圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第17圖係顯示依據第16圖的結構之實施例的剖面示意圖。
第18圖係顯示依據一實施例，在金屬化層內的密封環圖案之佈局示意圖。
第19A至19C圖係顯示依據第18圖的結構之實施例的各種剖面示意圖。
第20和21圖係顯示依據一實施例，對待測片段進行測試的一般概念。
第22圖係顯示在中介層的隔絕區域內，一連串之偽金屬導通孔的剖面示意圖。
第23圖係顯示依據一實施例，具有金屬化層連續地覆蓋在其上以及具有探針測試墊在金屬化層之上的密封環圖案之佈局示意圖。
第24至26圖係顯示依據各種實施例，在第23圖內的一連串之導通孔結構的不同型態之剖面示意圖。
第27和28圖係顯示依據各實施例，對待測導通孔串鏈進行測試的一般概念。
第29圖係顯示依據一實施例，在中介層的隔絕區域內一連串之偽貫穿基底的導通孔的一部分之剖面示意圖。
第30圖係顯示依據一實施例，中介層的背面之平面示意圖。
第31圖係顯示依據第30圖的中介層之實施例的剖面示意圖。
第32圖係顯示依據一實施例，中介層的背面之平面示意圖。
第33圖係顯示依據第32圖的中介層之實施例，具有黏著晶片的剖面示意圖。
第34圖係顯示依據一實施例，具有黏著晶片的中介層之剖面示意圖。
第35至37圖係顯示依據各實施例，對待測貫穿基底的導通孔串鏈進行測試的一般概念。
第38圖係顯示依據一實施例，中介層的正面圖案。
第39圖係顯示依據一實施例，晶片的主動表面。
第40圖係顯示依據一實施例，具有第39圖的主動表面之晶片黏著至具有第38圖的正面圖案之中介層的剖面示意圖。
第41圖係顯示依據一實施例，中介層的背面圖案。
第42圖係顯示依據一實施例，具有第39圖的主動表面之晶片黏著至具有第41圖的背面圖案之中介層的剖面示意圖。
第43圖係顯示依據一實施例，具有第39圖的主動表面之晶片黏著至中介層的剖面示意圖。
第44圖係顯示依據一實施例，具有第39圖的主動表面之晶片黏著至中介層，並且中介層黏著至基底的剖面示意圖。
第45至48圖係顯示依據各實施例，對待測凸塊墊以及/或凸塊(BPB)進行測試的一般概念。
第49圖係顯示依據一實施例，形成黏著至中介層的晶片以及測試中介層以及/或晶片的結構之方法。
150．．．中介層基底
152．．．金屬層間介電層
170．．．第一鈍態層
174．．．第二鈍態層
202．．．線
210．．．探針測試墊
212．．．待測片段
214．．．第三金屬化層的平台部分
216．．．第二金屬化層的平台部分
218、220．．．導通孔

Claims (10)

  1. 一種中介層結構，包括：一中介層，具有一測試結構沿著該中介層的一周邊延伸，該測試結構的至少一部份位於一第一重分佈元件內，該第一重分佈元件位於該中介層的一基底的一第一表面上，至少兩個探針測試墊設置於該中介層上，該測試結構位於該至少兩個探針測試墊中間且與該至少兩個探針測試墊電性耦接。
  2. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括在該第一重分佈元件的一金屬化層內的一密封環的一部份，該些探針測試墊位於該金屬化層內或該金屬化層之上。
  3. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括在一第一金屬化層內的一密封環的一第一部份，在一第二金屬化層內的該密封環的一第二部份，以及在一第三金屬化層內的該密封環的一第三部份，該第二金屬化層位於該第一金屬化層之上，該第三金屬化層位於該第二金屬化層之上，該第一部份位於至少兩個第一探針測試墊中間且與該至少兩個第一探針測試墊電性耦接，該第二部份位於至少兩個第二探針測試墊中間且與該至少兩個第二探針測試墊電性耦接，該第三部份位於至少兩個第三探針測試墊中間且與該至少兩個第三探針測試墊電性耦接，該至少兩個第一探針測試墊、該至少兩個第二探針測試墊以及該至少兩個第三探針測試墊位於該第三金屬化層之上。
  4. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括一導電線介於一第一密封環與一第二密封環之間，該導電線位於該第一重分佈元件的一金屬化層內，該些探針測試墊位於該金屬化層內或該金屬化層之上。
  5. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括一第一導電線、一第二導電線以及一第三導電線，該第一導電線、該第二導電線和該第三導電線各自獨立地介於一第一密封環與一第二密封環之間，該第一導電線位於一第一金屬化層內，該第二導電線位於一第二金屬化層內，並且該第三導電線位於一第三金屬化層內，該第二金屬化層位於該第一金屬化層之上，該第三金屬化層位於該第二金屬化層之上，該第一導電線位於至少兩個第一探針測試墊中間且與該至少兩個第一探針測試墊電性耦接，該第二導電線位於至少兩個第二探針測試墊中間且與該至少兩個第二探針測試墊電性耦接，並且該第三導電線位於至少兩個第三探針測試墊中間且與該至少兩個第三探針測試墊電性耦接，該至少兩個第一探針測試墊、該至少兩個第二探針測試墊以及該至少兩個第三探針測試墊位於該第三金屬化層之上。
  6. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括一導通孔串鏈介於該第一重分佈元件的複數層金屬化層之間，該些探針測試墊位於該些金屬化層之上，且該導通孔串鏈至少部分在該中介層的一密封環以內的一隔絕區域內。
  7. 如申請專利範圍第1項所述之中介層結構，其中該測試結構包括複數個貫穿基底的導通孔，該些貫穿基底的導通孔從該基底的該第一表面延伸至該基底的一第二表面，該些貫穿基底的導通孔經由該第一重分佈元件以及在該基底的該第二表面上的一第二重分佈元件串聯地電性耦接在一起。
  8. 一種半導體封裝結構，包括：一中介層；一晶片；複數個導電凸塊，將該晶片電性耦接至該中介層；一測試結構，包括至少一個該導電凸塊；以及至少兩個電性終端，設置於該中介層上，該中介層具有該測試結構的至少一部分，該測試結構設置於該至少兩個電性終端中間且與該至少兩個電性終端電性耦接。
  9. 如申請專利範圍第8項所述之半導體封裝結構，其中該中介層包括一基底以及複數個貫穿基底的導通孔，該些貫穿基底的導通孔從該基底的一第一表面延伸至該基底的一第二表面，且其中該測試結構包括該些貫穿基底的導通孔，該些貫穿基底的導通孔經由至少一個該導電凸塊、在該晶片內的一晶片金屬化層以及在該基底的該第二表面上的一重分佈元件串聯地電性耦接在一起，該些導電凸塊與該基底的該第二表面相對。
  10. 如申請專利範圍第9項所述之半導體封裝結構，其中該至少兩個電性終端包括在該重分佈元件的一金屬 化層內的探針測試墊或在該重分佈元件上的導電焊球。
TW101103220A 2011-06-03 2012-02-01 中介層結構及半導體封裝結構 TWI502698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161492989P 2011-06-03 2011-06-03
US13/198,223 US9128123B2 (en) 2011-06-03 2011-08-04 Interposer test structures and methods

Publications (2)

Publication Number Publication Date
TW201250955A TW201250955A (en) 2012-12-16
TWI502698B true TWI502698B (zh) 2015-10-01

Family

ID=47260998

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103220A TWI502698B (zh) 2011-06-03 2012-02-01 中介層結構及半導體封裝結構

Country Status (5)

Country Link
US (5) US9128123B2 (zh)
JP (2) JP2012253345A (zh)
KR (1) KR101355724B1 (zh)
CN (1) CN102810528B (zh)
TW (1) TWI502698B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
EP2533276A1 (en) * 2011-06-07 2012-12-12 Imec Method for detecting embedded voids in a semiconductor substrate
KR20130022829A (ko) * 2011-08-26 2013-03-07 삼성전자주식회사 칩 적층 반도체 소자의 검사 방법 및 이를 이용한 칩 적층 반도체 소자의 제조 방법
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8659144B1 (en) * 2011-12-15 2014-02-25 Marvell International Ltd. Power and ground planes in package substrate
US9040986B2 (en) * 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8866024B1 (en) * 2012-06-22 2014-10-21 Altera Corporation Transceiver power distribution network
US8530997B1 (en) * 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140070404A1 (en) * 2012-09-12 2014-03-13 Shing-Ren Sheu Semiconductor package structure and interposer therefor
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9490190B2 (en) * 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
KR101419601B1 (ko) * 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
JP6026322B2 (ja) 2013-03-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびレイアウト設計システム
FR3003973A1 (fr) * 2013-03-26 2014-10-03 Commissariat Energie Atomique Procede de generation de fichiers de modelisation d’un flot de conception de circuit integre, programme d’ordinateur et systeme correspondants
US9553070B2 (en) * 2013-04-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR101538539B1 (ko) * 2013-06-20 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US9343431B2 (en) 2013-07-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam structure for enhancing joint yield in bonding processes
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9633869B2 (en) * 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9134366B2 (en) 2013-08-27 2015-09-15 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
CN104425419B (zh) * 2013-08-30 2017-11-03 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9508703B2 (en) * 2014-04-30 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked dies with wire bonds and method
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10177032B2 (en) 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
TWI566354B (zh) * 2014-08-13 2017-01-11 矽品精密工業股份有限公司 中介板及其製法
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
KR102287754B1 (ko) * 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
TWI576977B (zh) * 2014-09-10 2017-04-01 欣興電子股份有限公司 中介層結構與其製造方法
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN106548998A (zh) * 2015-09-17 2017-03-29 胡迪群 封装基材的制作方法
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
WO2017074391A1 (en) 2015-10-29 2017-05-04 Intel Corporation Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
WO2017078709A1 (en) * 2015-11-04 2017-05-11 Intel Corporation Three-dimensional small form factor system in package architecture
JP6593136B2 (ja) * 2015-12-02 2019-10-23 凸版印刷株式会社 配線基板積層体、半導体装置、及び半導体装置の製造方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI582432B (zh) * 2016-01-20 2017-05-11 中華精測科技股份有限公司 整合電容模組之ｉｃ測試座
US10109540B2 (en) * 2016-06-08 2018-10-23 International Business Machines Corporation Fabrication of sacrificial interposer test structure
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
CN107591339B (zh) * 2016-07-07 2019-12-03 中芯国际集成电路制造(上海)有限公司 测试结构以及测试方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI644408B (zh) * 2016-12-05 2018-12-11 美商美光科技公司 中介層及半導體封裝體
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US9991215B1 (en) * 2017-01-19 2018-06-05 Nanya Technology Corporation Semiconductor structure with through substrate via and manufacturing method thereof
US9966318B1 (en) * 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
JP2018163087A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置
US10468340B2 (en) * 2017-06-16 2019-11-05 Advanced Semiconductor Engineering, Inc. Wiring structure and semiconductor package having the same
US10276461B2 (en) * 2017-08-01 2019-04-30 Globalfoundries Inc. Split probe pad structure and method
TWI677065B (zh) * 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板
US11705395B2 (en) * 2018-06-25 2023-07-18 Intel Corporation Core fill to reduce dishing and metal pillar fill to increase metal density of interconnects
US11088037B2 (en) * 2018-08-29 2021-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having probe pads and seal ring
US10763199B2 (en) 2018-12-24 2020-09-01 Nanya Technology Corporation Semiconductor package structure and method for preparing the same
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
KR20210079543A (ko) * 2019-12-20 2021-06-30 삼성전자주식회사 고대역폭 메모리 및 이를 포함하는 시스템
KR20210103167A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 반도체 패키지
KR20210153394A (ko) 2020-06-10 2021-12-17 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN113838766A (zh) * 2020-06-23 2021-12-24 祁昌股份有限公司 一种用于封装基板的同侧电性测量方法及一种封装基板
TWI737363B (zh) * 2020-06-23 2021-08-21 祁昌股份有限公司 封裝基板之同側電性量測技術
KR20220014364A (ko) 2020-07-23 2022-02-07 삼성전자주식회사 반도체 패키지
US11610835B2 (en) 2020-10-30 2023-03-21 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including intra-die structural reinforcement structures and methods of forming the same
US11495534B2 (en) * 2021-04-12 2022-11-08 Nanya Technology Corporation Semiconductor device with test pad and method for fabricating the same
US20220344225A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including test line structure
EP4086943A1 (en) * 2021-05-06 2022-11-09 Infineon Technologies AG Semiconductor device with termination structure and field-free region
WO2023079814A1 (ja) * 2021-11-08 2023-05-11 ローム株式会社 半導体装置
US20230307341A1 (en) * 2022-01-25 2023-09-28 Intel Corporation Packaging architecture with edge ring anchoring
US20230352387A1 (en) * 2022-04-29 2023-11-02 Texas Instruments Incorporated Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate
CN115433912A (zh) * 2022-08-30 2022-12-06 歌尔微电子股份有限公司 Bga产品的磁控溅镀方法及bga产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084404A1 (en) * 2009-10-09 2011-04-14 Elpida Memory, Inc. Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0240937A (ja) * 1988-08-01 1990-02-09 Ngk Spark Plug Co Ltd 半導体パッケージ
US5262719A (en) 1991-09-19 1993-11-16 International Business Machines Corporation Test structure for multi-layer, thin-film modules
JPH05226508A (ja) * 1991-12-03 1993-09-03 Nec Corp セラミック半導体容器
JP3313233B2 (ja) 1994-03-17 2002-08-12 株式会社東芝 半導体装置
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
WO2001065344A2 (en) * 2000-02-18 2001-09-07 Incep Technologies, Inc. Method and apparatus for providing power to a microprocessor with integrated thermal and emi management
JP2004311535A (ja) 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd チップサイズパッケージ半導体装置
JP3811467B2 (ja) * 2003-05-19 2006-08-23 沖電気工業株式会社 半導体パッケージ
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
US7733102B2 (en) * 2007-07-10 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine area array pitch probe card
KR100888335B1 (ko) 2007-08-14 2009-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8258629B2 (en) * 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
JP4343256B1 (ja) 2008-07-10 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2010045177A (ja) * 2008-08-12 2010-02-25 Fujitsu Microelectronics Ltd 多層配線基板及び多層配線基板の試験方法
KR101043463B1 (ko) 2009-05-28 2011-06-23 삼성전기주식회사 다층 세라믹 기판 및 이의 제조 방법
KR101003615B1 (ko) 2009-06-02 2010-12-23 삼성전기주식회사 세라믹 기판의 전극패턴 형성방법
US9128123B2 (en) * 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084404A1 (en) * 2009-10-09 2011-04-14 Elpida Memory, Inc. Semiconductor device

Also Published As

Publication number Publication date
CN102810528B (zh) 2015-07-08
US20190057912A1 (en) 2019-02-21
CN102810528A (zh) 2012-12-05
TW201250955A (en) 2012-12-16
US20170178983A1 (en) 2017-06-22
KR101355724B1 (ko) 2014-01-24
US11682593B2 (en) 2023-06-20
JP2015097280A (ja) 2015-05-21
US20150380324A1 (en) 2015-12-31
US9589857B2 (en) 2017-03-07
US9128123B2 (en) 2015-09-08
US20200350221A1 (en) 2020-11-05
US10734295B2 (en) 2020-08-04
JP2012253345A (ja) 2012-12-20
US10090213B2 (en) 2018-10-02
KR20120134996A (ko) 2012-12-12
US20120305916A1 (en) 2012-12-06
JP6286372B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
TWI502698B (zh) 中介層結構及半導體封裝結構
TWI595535B (zh) 積體電路結構與其形成方法
US7781235B2 (en) Chip-probing and bumping solutions for stacked dies having through-silicon vias
KR101918608B1 (ko) 반도체 패키지
US7115985B2 (en) Reinforced bond pad for a semiconductor device
KR20210144931A (ko) 기판의 직접 접합의 준비에서 프로브 패드의 표면 손상을 경감시키는 방법
TWI399827B (zh) 堆疊晶粒的形成方法
US20060019467A1 (en) Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby
TWI528505B (zh) 半導體結構及其製造方法
EP3806145A1 (en) Die-to-wafer bonding structure and semiconductor package using the same
US10685907B2 (en) Semiconductor structure with through silicon via and method for fabricating and testing the same
US20230163102A1 (en) Bonding structure and manufacturing method therefor
TWI721564B (zh) 半導體結構及其製作方法
TW202046479A (zh) 積體電路封裝及其製作方法
US20230369157A1 (en) Semiconductor die, manufacturing method thereof, and semiconductor package
TWI807331B (zh) 半導體結構及其製造方法
US20220246484A1 (en) Stacked semiconductor device with removable probe pads
CN220692015U (zh) 半导体装置
KR20230046934A (ko) 브릿지 상호접속을 위한 방법 및 구조체
TW202307983A (zh) 半導體封裝及其成型方法