TWI644408B - 中介層及半導體封裝體 - Google Patents

Abstract

提供一種中介層及一種包括此中介層的半導體封裝體。中介層包括第一介電層、導電柱、導電環、焊料凸塊及重分佈層。第一介電層具有上表面及下表面。導電柱及導電環部分嵌設於第一介電層中，導電柱的一部分從第一介電層的下表面突出，導電環圍繞導電柱，且導電環的一部分從第一介電層的下表面突出。焊料凸塊設置於第一介電層的下表面上，導電柱的此部分及導電環的此部分皆嵌設於焊料凸塊中。重分佈層設置於第一介電層的上表面上。

Description

中介層及半導體封裝體

本發明係關於一種中介層及一種半導體封裝體。

半導體積體電路(Integrated circuit，IC)產業歷經快速發展，在發展的過程中，半導體裝置的尺寸大幅地縮小。近期以來，工業上正在發展能夠垂直整合半導體裝置的的技術，其中一種常見的已知方法為2.5維(2.5-dimensional，2.5D)封裝技術。

在2.5維封裝技術中，矽穿孔中介層(Through silicon via interposer)常被運用於連接電性元件進而形成半導體封裝，此技術也有益於最小化半導體封裝的尺寸。然而，製作矽穿孔中介層的方法通常很複雜，因此，矽穿孔中介層通常非常昂貴。所以，目前亟需新的中介層及新的半導體封裝體。

本揭示內容提供一種中介層，其包括第一介電 層、導電柱、導電環、焊料凸塊及重分佈層。第一介電層具有上表面及下表面。導電柱部分嵌設於第一介電層中，導電柱的一部分從第一介電層的下表面突出。導電環部分嵌設於第一介電層中，且圍繞導電柱，並且，導電環的一部分從第一介電層的下表面突出。焊料凸塊位於第一介電層的下表面上，其中導電柱的此部分及導電環的此部分皆嵌設於焊料凸塊中。重分佈層設置於第一介電層的上表面上。在此中介層中，導電柱及導電環皆嵌設於焊料凸塊中，因此，導電環可以幫助導電柱支撐焊料凸塊。

在一實施方式中，第一介電層的一部分圍繞導電柱以分隔導電柱及導電環。

在一實施方式中，中介層進一步包括導電連接體嵌設於第一介電層中，其中導電連接體連接導電柱及導電環。

在一實施方式中，導電柱的材料與導電環的材料相同。

在一實施方式中，重分佈層包括第二介電層及嵌設於第二介電層中的互連結構。

在一實施方式中，導電柱貫穿第一介電層，且接觸互連結構。

在一實施方式中，導電環貫穿第一介電層，且接觸第二介電層。

在一實施方式中，導電環貫穿第一介電層，且接觸互連結構。

在一實施方式中，中介層進一步包括微凸塊設置於重分佈層上，其中微凸塊接觸互連結構。

在一實施方式中，導電柱具有一平面，此平面與第一介電層的上表面共平面。

在一實施方式中，導電環具有一平面，此平面與第一介電層的上表面共平面。

在一實施方式中，導電柱的第一高度大於、等於或小於導電環的第二高度。

在一實施方式中，導電環的一高度大於第一介電層的一厚度。

在一實施方式中，導電環為圓環形、多邊環形或是不規則環形。

在一實施方式中，導電柱的材料包括銅、鉻、鎳、鋁、金、銀、鎢、鈦、錫、鉑、鈀、氮化鈦、鈦鎢、鎳釩或鉻銅。

在一實施方式中，導電環的材料包括銅、鉻、鎳、鋁、金、銀、鎢、鈦、錫、鉑、鈀、氮化鈦、鈦鎢、鎳釩或鉻銅。

本揭示內容提供一種半導體封裝體，其包括中介層、微凸塊及晶片。中介層包括第一介電層、導電柱、導電環、焊料凸塊及重分佈層。第一介電層具有上表面及下表面。導電柱部分嵌設於第一介電層中，導電柱的一部分從第一介電層的下表面突出。導電環部分嵌設於第一介電層中，導電環圍繞導電柱，且導電環的一部分從第一介電層的下表 面突出。焊料凸塊位於第一介電層的下表面上，導電柱的此部分及導電環的此部分皆嵌設於焊料凸塊中。重分佈層設置於第一介電層的上表面上。微凸塊設置於重分佈層上。晶片設置於微凸塊上，其中重分佈層包括第二介電層及嵌設於第二介電層中的互連結構，微凸塊接觸互連結構。

在一實施方式中，第一介電層的一部分圍繞導電柱以分隔導電柱及導電環。

在一實施方式中，半導體封裝體進一步包括一導電連接體嵌設於第一介電層中，其中導電連接體連接導電柱及導電環。

在一實施方式中，導電環貫穿第一介電層，且接觸第二介電層。

應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。

100‧‧‧方法

112、114、116、118、120、122、124、126、128、130‧‧‧操作

210‧‧‧基板

220‧‧‧第一介電層

212、222、222a、222b、222c、222d‧‧‧部分

410‧‧‧導電層

412‧‧‧導電柱

414、414a、414b、414c、414d‧‧‧導電環

610‧‧‧重分佈層

612‧‧‧第二介電層

614‧‧‧互連結構

710‧‧‧微凸塊

810‧‧‧黏著層

820‧‧‧載體層

1010‧‧‧焊料凸塊

1100‧‧‧中介層

1200‧‧‧半導體封裝體

1210a、1210b‧‧‧晶片

1220‧‧‧封膠膠材

AA’、BB’、CC’、DD’‧‧‧剖線

d1‧‧‧第一深度

d2‧‧‧第二深度

h1‧‧‧第一高度

h2‧‧‧第二高度

t1‧‧‧厚度

S1‧‧‧上表面

S2‧‧‧下表面

S3、S4‧‧‧表面

T1‧‧‧第一溝槽

T2‧‧‧第二溝槽

T3‧‧‧焊墊開口

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖係製作第11圖所示之中介層的方法的流程圖。

第2~11圖是根據各種實施方式所繪出的中介層在不同製程階段的剖面圖。

第12圖是根據各種實施方式所繪出的半導體封裝體的剖面圖。

第13A~13D圖是根據各種實施方法所繪出的導電柱、導電環及第5圖中導電柱及導電環之間的第一介電層的俯視圖。

為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。

請同時參照第1圖以及第2~11圖。第1圖是根據各種實施方式所繪出的製作如第11圖所示之中介層1100的方法100。方法100包括了操作112~130。第2~11圖是根據各種實施方式所繪出的中介層1100在不同製程階 段的剖面圖。雖然下面揭示了此方法中描述的一系列操作，但這些操作的順序不應被理解成限制了本發明。舉例來說，某些特定的操作可以依照不同的順序，並且/或是與其他的操作同時進行。此外，並非所有的操作都需被進行才能得到本發明所述的實施方式。另外，這邊所描述的每個操作會包括數個子步驟。

在操作112中，如第2圖所示，接收基板210及位於基板210上的第一介電層220。在一實施方式中，基板210包括了矽、矽鍺、碳化矽鍺或是碳化矽。在一實施方式中，第一介電層220包括了任何合適的介電材料或是鈍化材料。這些材料可能是無機的或是有機的。舉例來說，介電層220包括但不限於二氧化矽、氮化矽、氮氧化矽、碳化矽、聚醯亞胺以及聚苯噁唑(Polybenzoxazole，PBO)。

在操作114中，如第3圖所示，形成第一溝槽T1及第二溝槽T2於基板210及第一介電層220中。換句話說，一部份的基板210及一部份的第一介電層220被移除掉以形成第一溝槽T1及第二溝槽T2。第二溝槽T2是環形的，也因此可圍繞著第一溝槽T1。此環形可以是圓環形、多邊環形或是不規則環形。雖然第3圖僅繪示第一溝槽T1及第二溝槽T2的剖面圖，但因為第一溝槽T1及第二溝槽T2在接續的操作中會被導電層填滿，所以在後續的敘述中，第一溝槽T1及第二溝槽T2俯視的形狀可以從填滿這些溝槽的導電層的上視圖被描繪出。

如第3圖所示，第一介電層220具有上表面S1 以及下表面S2。第一溝槽T1及第二溝槽T2會從第一介電層220的上表面S1延伸至基板210的內部。換句話說，第一溝槽T1及第二溝槽T2會貫穿第一介電層220並延伸至基板210內。此外，因為第二溝槽T2圍繞著第一溝槽T1，基板210的一部分212以及第一介電層220的一部分222會圍繞著第一溝槽T1，且第二溝槽T2會圍繞著第一介電層220的部分222以及基板210的部分212。

如第3圖所示，第一溝槽T1具有第一深度d1，而第二溝槽T2具有第二深度d2。這些溝槽可以藉由適當的蝕刻方法來形成，像是乾蝕刻、濕蝕刻或雷射鑽孔，因此第一深度d1及第二深度d2可以被簡單地調整。運用不同的蝕刻方法，第一深度d1可大於、等於或是小於第二深度d2。此外，因為第一溝槽T1及第二溝槽T2皆貫穿第一介電層220並延伸至基板210內，第一深度d1及第二深度d2會大於第一介電層220的厚度t1。

在操作116中，如第4圖所示，覆蓋導電層410於第一介電層220上，因此，第一溝槽T1及第二溝槽T2被導電層410填滿。導電層410可以用任何合適的導電材料來製作。舉例來說，導電材料可以從時常被用來製造凸塊下金屬層(Under bump metallization，UBM)的金屬材料中選取。在一實施方式中，導電層410是一個單層金屬層，像是黏著層(Adhesion layer)、阻障金屬層(Barrier metal layer)、晶種層(Seed layer)或是潤濕層(Wetting layer)。導電材料的例子包括但不限於銅、鉻、鎳、鋁、金、銀、鎢、 鈦、錫、鉑、鈀、氮化鈦、鈦鎢、鎳釩或鉻銅。導電層410可以藉由電鍍(Electroplating)、非電解電鍍(Electroless plating)、蒸鍍(Evaporation)、濺鍍(Sputtering)、印刷或是其他適當的金屬沈積法來形成。在另一實施方式中，導電層410是一個多層結構，其包括了由黏著層、阻障層、晶種層及潤濕層所組成的組合，舉例來說，導電層410包括了黏著層、阻障層以及潤濕層，或是包括了阻障層以及晶種層。

在操作118中，如第5圖所示，平面化導電層410以形成導電柱412以及導電環414。更精確地來說，導電柱412是由填在第一溝槽T1的導電層410所形成，而導電環414是由填在第二溝槽T2的導電層410所形成，因此，第一溝槽T1及第二溝槽T2的形狀會決定了導電柱412及導電環414的形狀。導電環414是環形的並且圍繞著導電柱412。此環形可以是圓環形、多邊環形或是不規則環形。此外，導電柱412的第一高度h1會大於、等於或是小於導電環414的第二高度h2。另外，因為第一溝槽T1及第二溝槽T2貫穿第一介電層220並延伸至基板210內，導電柱412的第一高度h1以及導電環414的第二高度h2會比第一介電層220的厚度t1大。

此外，如第4~5圖所示，導電柱412及導電環414都是由導電層410所形成，因此，導電柱412及導電環414的材料與導電層410的材料相同，換句話說，導電柱412與導電環414的材料相同。然而，在另一實施方式 中，導電柱412以及導電環414係由不同的導電層形成(未標示)，也因此導電柱412的材料及導電環414的材料不同。

在操作118中，平面化的過程可以被視作為將一部份的導電層410移除來暴露出第一介電層220的上表面S1。另外，導電層410可以藉由化學機械平坦化的方式而被平面化。在一實施方式中，平面化之後，導電柱412具有與第一介電層220的上表面S1共平面的表面S3，而導電環414具有與第一介電層220的上表面S1共平面的表面S4。在另一實施方式中，平面化後因為凹陷化(Dishing)的緣故，導電柱412具有凹型上表面，而導電環414亦具有凹型上表面。在一實施方式中，平面化的過程中第一介電層220也被薄化。

為了要更進一步地從俯視的角度描述導電柱412以及導電環414的結構，請參照第13A~13D圖。第13A~13D圖是根據各種實施方式描繪的導電柱412、導電環414以及第5圖中介於導電柱412及導電環414之間第一介電層220的部分222的俯視圖。因為導電柱412以及導電環414的形狀分別係由第一溝槽T1以及第二溝槽T2的形狀決定，所以導電柱412在俯視下的形狀會與第3圖中第一溝槽T1的俯視形狀一樣，而導電環414在俯視下的形狀會與第3圖中第二溝槽T2的俯視形狀一樣。

在不同的實施方式中，第5圖中的區域R可以被視為是沿著第13A圖中剖線AA’、沿著第13B圖中剖線 BB’、沿著第13C圖中剖線CC’或是沿著第13D圖中剖線DD’的剖面圖。因此，在不同的實施方式中，第5圖中的導電環414即為第13A圖所示的導電環414a、第13B圖所示的導電環414b、第13C圖所示的導電環414c或是第13D圖所示的導電環414d。此外，第5圖中的第一介電層220的部份222即為第13A圖所示之第一介電層220的部份222a、第13B圖所示之第一介電層220的部份222b、第13C圖所示之第一介電層220的部分222c或是第13D圖所示之第一介電層220的部份222d。

如第13A圖所示，部分222a圍繞著導電柱412而分隔導電柱412及導電環414a。導電環414a是圓環形。在另一實施方式中，導電環是不規則環形或是多邊環形，像是三角環形、等邊四邊環形、五邊環形、六邊環形等等。舉例來說，如第13B圖所示，導電環414b是等邊四邊環形。如第13C圖所示，導電環414c是六邊環形。另外，如第13D圖所示，導電連接體413位於導電柱412及導電環414之間，第一介電層220的部分222d圍繞導電柱412進而將導電柱412以及導電環414d分隔開來，然而，導電連接體413連接了導電柱412以及導電環414d，此外導電連接體413也被嵌設在第一介電層220中。

在操作120中，如第6圖所示，形成包括第二介電層612及互連結構614的重分佈層610於第一介電層220的上表面S1上。第二介電層612可包括多層介電層，而互連結構614可包括多層金屬層。

如第6圖所示，導電柱412貫穿第一介電層220且接觸互連結構614，因此，導電柱412與互連結構614電性連接。導電環414貫穿第一介電層220且接觸第二介電層612。在一實施方式中，導電環414與互連結構614電性絕緣。然而，在另一實施方式中，導電環414與導電柱412之間的距離較小，因此貫穿第一介電層220的導電環414接觸互連結構614。

另外，如第6圖所示，重分佈層610具有焊墊開口T3以暴露出嵌設在第二介電層612中的互連結構614。

在操作122中，如第7圖所示，形成微凸塊710於重分佈層610上。更精確地來說，微凸塊710被形成於第二介電層612上的焊墊開口T3中。因為互連結構614透過焊墊開口T3暴露出來，所以微凸塊710可接觸互連結構614。如第7圖所示，微凸塊710被部分嵌設在重分佈層610中，並且從重分佈層610的上表面凸出，微凸塊710的凸出部分被用作與晶片連接。

在操作124中，如第8圖所示，藉由黏著層810將載體層820黏著在微凸塊710及重分佈層610上。舉例來說，載體層820為玻璃基板、金屬基板、矽基板或是陶瓷基板。

在操作126中，如第9圖所示，移除基板210以暴露出導電柱412的一部分及導電環414的一部分。在一實施方式中，移除的操作可包括兩個子步驟，第一，先藉由任意合適的製程薄化基板210，例如：研磨。第二，基板210 剩餘的部分可以透過蝕刻製程來移除，例如：濕蝕刻。

如第9圖所示，導電柱412的暴露部分可以被視作導電柱412從第一介電層220的下表面S2凸出的一部分，而導電環414的暴露部份可以被視作導電環414從第一介電層220下表面S2凸出的一部分。

在操作128中，如第10圖所示，形成焊料凸塊1010來圍繞導電柱412的此部分以及導電環414的此部分。更精確來說，設置焊料凸塊1010於在第一介電層220的下表面S2上，而從下表面S2凸出的導電柱412的部分及從下表面S2凸出的導電環414的部分則被嵌設在焊料凸塊1010中。導電環414會幫助導電柱412支撐焊料凸塊1010，因此焊料凸塊1010可以被牢固地附著在導電柱412以及導電環414上。在一實施方式中，焊料凸塊1010包括但不限於錫鉛、錫銀或金。

另外，從操作128中可以發現當形成焊料凸塊1010以連接互連結構614時，不需要在重分佈層610中形成開口，這是因為用來連接互連結構614及焊料凸塊1010的導電柱412及導電環414在先前的步驟中已經形成。

在操作130中，如第11圖所示，移除黏著層810及載體層820來形成中介層1100。中介層1100包括第一介電層220、導電柱412、導電環414、焊料凸塊1010、重分佈層610以及微凸塊710。第一介電層220具有上表面S1以及下表面S2。導電柱412部分嵌設於第一介電層220中，導電柱412的一部分從第一介電層220的下表面S2凸出。 導電環414部分嵌設於第一介電層220中，並且圍繞導電柱412，而導電環414的一部分從第一介電層220的下表面S2凸出。焊料凸塊1010係配置於第一介電層220的下表面S2上，其中導電柱412的此部分及導電環414的此部分被嵌設於焊料凸塊1010中。重分佈層610係配置在第一介電層220的上表面S1上，並包括第二介電層612及嵌設在第二介電層612中的互連結構614。微凸塊710係配置在重分佈層610上且與互連結構614接觸。

第12圖為根據各種實施方式所繪出之半導體封裝體1200的剖面圖。半導體封裝體1200包括如第11圖所示的中介層1100、晶片1210a、晶片1210b及封膠膠材(Molding compound)1220。晶片1210a及晶片1210b係配置在中介層1100的微凸塊710上。為了封裝晶片1210a及晶片1210b，封膠膠材1220圍繞晶片1210a、晶片1210b、微凸塊710及第二介電層612。在一實施方式中，半導體封裝體1200包括晶片1210a或是晶片1210b。在一實施方式中，晶片1210a的類型與晶片1210b的類型相同。在另一實施方式中，晶片1210a的類型與晶片1210b的類型不同。在一實施方式中，晶片1210a及晶片1210b可以透過中介層1100進一步連接至像是印刷電路板(printed circuit board，PCB)的封裝基板，以將晶片1210a及晶片1210b安裝至封裝基板上。換句話說，中介層1100的焊料凸塊1010會連接至封裝基板，因此中介層1100提供了晶片1210a、晶片1210b及封裝基板之間的連接。

綜上所述，本發明的中介層包括為了連接互連結構及焊料凸塊的導電柱，以及為了支撐焊料凸塊的導電環，此中介層至少有以下的優點：導電柱及導電環同時與焊料凸塊連結在一起，因此提供了大的接觸面積去接觸焊料凸塊，換句話說，當導電柱將互連結構與焊料凸塊電性連接時，導電環可以幫助導電柱支撐及托撐焊料凸塊，因此焊料凸塊可以被牢固地附著在導電柱及導電環上。本發明的包括中介層的半導體封裝體亦具有上述的優點。

雖然本發明已以實施方式揭露如上，以上所述僅為本發明之較佳實施例，並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之均等變化與修飾，皆應屬本發明之涵蓋範圍，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

1. 一種中介層，包括：一第一介電層，具有一上表面及一下表面；一導電柱，部分嵌設於該第一介電層中，該導電柱的一部分從該第一介電層的該下表面突出；一導電環，部分嵌設於該第一介電層中，該導電環圍繞該導電柱，且該導電環的一部分從該第一介電層的該下表面突出；一焊料凸塊，位於該第一介電層的該下表面上，其中該導電柱的該部分及該導電環的該部分皆嵌設於該焊料凸塊中；以及一重分佈層，設置於該第一介電層的該上表面上。
2. 如請求項1所述之中介層，其中該第一介電層的一部分圍繞該導電柱以分隔該導電柱及該導電環。
3. 如請求項1所述之中介層，進一步包括一導電連接體嵌設於該第一介電層中，其中該導電連接體連接該導電柱及該導電環。
4. 如請求項1所述之中介層，其中該導電柱的材料與該導電環的材料相同。
5. 如請求項1所述之中介層，其中該重分佈層包括一第二介電層及一嵌設於該第二介電層中的一互連 結構。
6. 如請求項5所述之中介層，其中該導電柱貫穿該第一介電層，且接觸該互連結構。
7. 如請求項5所述之中介層，其中該導電環貫穿該第一介電層，且接觸該第二介電層。
8. 如請求項5所述之中介層，其中該導電環貫穿該第一介電層，且接觸該互連結構。
9. 如請求項5所述之中介層，進一步包括一微凸塊設置於該重分佈層上，其中該微凸塊接觸該互連結構。
10. 如請求項1所述之中介層，其中該導電柱具有一平面，該平面與該第一介電層的該上表面共平面。
11. 如請求項1所述之中介層，其中該導電環具有一平面，該平面與該第一介電層的該上表面共平面。
12. 如請求項1所述之中介層，其中該導電柱的一第一高度大於、等於或小於該導電環的一第二高度。
13. 如請求項1所述之中介層，其中該導電 環的一高度大於該第一介電層的一厚度。
14. 如請求項1所述之中介層，其中該導電環為圓環形、多邊環形或是不規則環形。
15. 如請求項1所述之中介層，其中該導電柱的材料包括銅、鉻、鎳、鋁、金、銀、鎢、鈦、錫、鉑、鈀、氮化鈦、鈦鎢、鎳釩或鉻銅。
16. 如請求項1所述之中介層，其中該導電環的材料包括銅、鉻、鎳、鋁、金、銀、鎢、鈦、錫、鉑、鈀、氮化鈦、鈦鎢、鎳釩或鉻銅。
17. 一種半導體封裝體，包括：如請求項1所述之中介層；一微凸塊，設置於該重分佈層上；以及一晶片，設置於該微凸塊上，其中該重分佈層包括一第二介電層及一嵌設於該第二介電層中的互連結構，該微凸塊接觸該互連結構。
18. 如請求項17所述之半導體封裝體，其中該第一介電層的一部分圍繞該導電柱以分隔該導電柱及該導電環。
19. 如請求項17所述之半導體封裝體，進一 步包括一導電連接體嵌設於該第一介電層中，其中該導電連接體連接該導電柱及該導電環。
20. 如請求項17所述之半導體封裝體，其中該導電環貫穿該第一介電層，且接觸該第二介電層。