TWI737363B - 封裝基板之同側電性量測技術 - Google Patents

Abstract

用於封裝基板之同側電性量測的一種方法，步驟包括以下程序：提供載板；塗佈導電黏著層於載板上；形成再分佈層，透過導電黏著層黏合於載板上，再分佈層具有一個或數個以上疊合之介電層，每一介電層具有數個導電通孔，導電通孔上覆蓋著導電圖案，因而形成多層之再分佈電路，用以連接不同介電層之導電圖案；以及在再分佈層上提供一對電極性相反之量測探針，以量測再分佈層之同側上的任兩個導電通孔之間的電阻值，進而判斷同側上任兩個導電通孔之間的導通性。

Description

封裝基板之同側電性量測技術

本發明係有關於一種用於封裝基板之電性量測技術，特別是指一種封裝基板以及用於封裝基板之同側電性量測方法。

現有的半導體製程中，扇出式晶圓封裝（fan-out wafer level package，FOPLP）被認為是具有成本效益的下一代高集成封裝IC技術。圖1A係為一習知扇出式晶圓封裝之封裝基板10，其包括載板11、再分佈層（redistribution layer，RDL）13。再分佈層13具有一或複數個疊合之介電層14、15，每一介電層14、15具有複數個導電通孔16、17。該等複數個導電通孔16、17上覆蓋著導電圖案18、19，因而形成多層之再分佈電路，以連接不同介電層之導電圖案。參考圖1A與圖1B，封裝基板10接著與晶片20接合，再塗佈封裝材料30，以完成晶片20的封裝，如圖1B所示。

如上所述，如果要知道封裝基板10是否為良品，必須在封裝基板10與晶片20接合之後才能進行電性量測。如此一來，一旦封裝基板10之再分佈電路不正常工作時，必須連同已經接合的晶片20一起報廢，損失甚大。

因此，如何能夠在封裝基板10與晶片20接合之前即對於封裝基板10之再分佈電路進行檢測之技術，以減少晶片20因為封裝基板10的故障而一起報廢之風險，進而提升封裝晶片之良率，已成為電子封裝產業與其相關電子產業的重要研發課題之一。

有鑑於此，本發明提供一種用於封裝基板之電性量測技術，藉由導電黏著層的使用，可以實現一種封裝基板以及用於封裝基板之同側電性量測方法。

為達上述目的，於一實施例中，本發明提出一種用於封裝基板之同側電性量測方法，包括以下步驟：提供載板；塗佈導電黏著層於載板上；形成再分佈層，透過導電黏著層而黏合於載板上，再分佈層具有一或複數個疊合之介電層，每一介電層具有複數個導電通孔，複數個導電通孔上覆蓋著導電圖案，因而形成多層之再分佈電路，以連接不同介電層之導電圖案；以及在再分佈層上提供一對電極性相反之量測探針，以量測再分佈層之同側上的任兩個導電通孔之間的電阻值，以判斷同側上任兩個導電通孔之間的導通性。

於一實施例中，載板係由玻璃、塑膠、印刷電路板或其他介電材料所形成。

於一實施例中，複數個導電通孔與複數個導電圖案係由沉積製程、微影製程、與蝕刻製程而形成。

於一實施例中，導電黏著層係可剝離，以將再分佈層與載板分離。

於一實施例中，用於封裝基板之同側電性量測方法，更包括以下步驟：移除導電黏著層與載板；以及在再分佈層上提供一對電極性相反之量測探針，以量測再分佈層之同側上的任兩個導電通孔之間的電阻值，以判斷同側上任兩個導電通孔之間的絕緣性。

於另一實施例中，本發明提出一種封裝基板，包括：載板；導電黏著層，係塗佈於載板上；以及再分佈層，透過導電黏著層而黏合於載板上，再分佈層具有一或複數個疊合之介電層，每一介電層具有複數個導電通孔，複數個導電通孔上覆蓋著導電圖案，因而形成多層之再分佈電路，以連接不同介電層之導電圖案。

綜合上述，本發明提供一種用於封裝基板之電性量測技術，藉由導電黏著層的使用，可以實現一種封裝基板以及用於封裝基板之同側電性量測方法，進而在封裝基板與晶片接合之前即對於封裝基板之再分佈電路進行檢測，以減少晶片因為封裝基板的故障而一起報廢之風險，並且提升封裝晶片之良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請配合參考圖2A，其顯示本發明封裝基板50的橫截面示意圖以及進行同側電性量測之實施例。在圖2A中，首先提供載板11。接著，塗佈導電黏著層12於載板11上。之後，形成再分佈層13，其透過導電黏著層12而黏合於載板11上。再分佈層13具有一或複數個疊合之介電層14、15。於一實施例中，可以使用兩層介電層14、15。然而，本發明之範圍並不受限於疊合之介電層之數目。於一實施例中，每一介電層具有複數個導電通孔16、17，其上方覆蓋著導電圖案18、19，因而形成多層之再分佈電路，以透過導電通孔16、17連接不同介電層14、15之導電圖案18、19。接著，在再分佈層13上提供一對電極性相反之量測探針40、41。藉由導電黏著層12之導電特性，可以量測再分佈層之同側上的任兩個導電通孔之間的電阻值，以判斷同側上任兩個導電通孔16之間的導通性。

於一實施例中，載板11係由玻璃、塑膠、印刷電路板或其他介電材料所形成。於一實施例中，介電層14、15係由沉積製程、微影製程、與蝕刻製程而形成。詳而言之，在介電層14形成後，形成複數個開口，再利用導電材料的沉積與研磨，形成複數個導電通孔16，其上方再接著形成導電圖案18。同理，在以沉積製程形成介電層15後，形成複數個開口，再利用導電材料的沉積與研磨，形成複數個導電通孔17，其上方再接著形成導電圖案19。

簡言之，複數個導電通孔16、17與複數個導電圖案18、19係由沉積製程、微影製程、與蝕刻製程而形成。上述相關的半導體製程已為本技術領域中的人士所知悉，其詳細製程在此不予贅述。

於一實施例中，導電黏著層12係可剝離，以將再分佈層13與載板11分離。基於上述特性，請配合參考圖2B，其顯示本發明封裝基板60的橫截面示意圖以及進行同側電性量測之另一實施例。於一實施例中，可以從封裝基板60中移除導電黏著層12與載板11。接著，在再分佈層13上提供一對電極性相反之量測探針40、41，以量測再分佈層之同側上的任兩個導電通孔之間的電阻值。由於此時已經沒有導電黏著層12來傳導另一側的電流，可以藉以判斷同側上任兩個導電通孔16之間的絕緣性。

因此，於另一實施例中，請配合參考圖2A，本發明提出一種封裝基板50，包括載板11；導電黏著層12，係塗佈於載板11上；以及再分佈層13，透過導電黏著層12而黏合於載板11上，再分佈層具有一或複數個疊合之介電層14、15，每一介電層14、15具有複數個導電通孔16、17，上方上覆蓋著導電圖案18、19，因而形成多層之再分佈電路，以連接不同介電層之導電圖案。藉由導電黏著層12之導電特性，可以在再分佈層13上提供一對電極性相反之量測探針40、41，以量測再分佈層之同側上的任兩個導電通孔16之間的電阻值，進而判斷同側上任兩個導電通孔16之間的導通性。

於一實施例中，導電黏著層12係可剝離，以將再分佈層13與載板11分離，而形成圖2B所示之封裝基板60。由於此時已經沒有導電黏著層12來傳導另一側的電流，可以在再分佈層13上提供一對電極性相反之量測探針40、41，以量測再分佈層之同側上的任兩個導電通孔16之間的電阻值，進而判斷同側上任兩個導電通孔16之間的絕緣性。

綜合上述，本發明提供一種用於封裝基板之電性量測技術，藉由導電黏著層的使用，可以實現一種封裝基板以及用於封裝基板之同側電性量測方法，進而在封裝基板與晶片接合之前即對於封裝基板之再分佈電路進行檢測，以減少晶片因為封裝基板的故障而一起報廢之風險，並且提升封裝晶片之良率。

雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、50、60:封裝基板

11:載板

12:導電黏著層

13:再分佈層

14、15:介電層

16、17:導電通孔

18、19:導電圖案

20:晶片

30:封裝材料

40、41:量測探針

圖1A係習知封裝基板的橫截面示意圖； 圖1B係習知已完成封裝之晶片的橫截面示意圖； 圖2A係本發明封裝基板的橫截面示意圖以及進行同側電性量測之實施例；以及 圖2B係本發明封裝基板的橫截面示意圖以及進行同側電性量測之另一實施例。

50:封裝基板

11:載板

12:導電黏著層

13:再分佈層

14、15:介電層

16、17:導電通孔

18、19:導電圖案

40、41:量測探針

Claims (7)

1. 一種用於封裝基板之同側電性量測方法，包括以下步驟：提供一載板；塗佈一導電黏著層於該載板上；形成一再分佈層，透過該導電黏著層而黏合於該載板上，該再分佈層具有一或複數個疊合之介電層，每一介電層具有複數個導電通孔，該複數個導電通孔上覆蓋著一導電圖案，因而形成多層之再分佈電路，以連接不同介電層之導電圖案；以及在該再分佈層上提供一對電極性相反之量測探針，以量測該再分佈層之同側上的任兩個導電通孔之間的電阻值，以判斷該同側上該任兩個導電通孔之間的導通性，其中該導電黏著層係可剝離，以將該再分佈層與該載板分離。
2. 如請求項1所述之用於封裝基板之同側電性量測方法，其中該載板係由玻璃、塑膠、印刷電路板或其他介電材料所形成。
3. 如請求項1所述之用於封裝基板之同側電性量測方法，其中該複數個導電通孔與該複數個導電圖案係由沉積製程、微影製程、與蝕刻製程而形成。
4. 如請求項1所述之用於封裝基板之同側電性量測方法，更包括以下步驟：移除該導電黏著層與該載板；以及 在該再分佈層上提供一對電極性相反之量測探針，以量測該再分佈層之同側上的任兩個導電通孔之間的電阻值，以判斷該同側上該任兩個導電通孔之間的絕緣性。
5. 一種封裝基板，包括：一載板；一導電黏著層，係塗佈於該載板上；以及一再分佈層，透過該導電黏著層而黏合於該載板上，該再分佈層具有一或複數個疊合之介電層，每一介電層具有複數個導電通孔，該複數個導電通孔上覆蓋著一導電圖案，因而形成多層之再分佈電路，以連接不同介電層之導電圖案，其中該導電黏著層係可剝離，以將該再分佈層與該載板分離。
6. 如請求項5所述之封裝基板，其中該載板係由玻璃、塑膠、印刷電路板或其他介電材料所形成。
7. 如請求項5所述之封裝基板，其中該複數個導電通孔與該複數個導電圖案係由沉積製程、微影製程、與蝕刻製程而形成。

Images