TWI500287B - 光學線路終端的位元－交錯器 - Google Patents

光學線路終端的位元－交錯器 Download PDF

Info

Publication number
TWI500287B
TWI500287B TW102126108A TW102126108A TWI500287B TW I500287 B TWI500287 B TW I500287B TW 102126108 A TW102126108 A TW 102126108A TW 102126108 A TW102126108 A TW 102126108A TW I500287 B TWI500287 B TW I500287B
Authority
TW
Taiwan
Prior art keywords
bit
individual
bits
read
interleaver
Prior art date
Application number
TW102126108A
Other languages
English (en)
Other versions
TW201409964A (zh
Inventor
Arnaud Dupas
Roger Boislaigue
Original Assignee
Alcatel Lucent
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent filed Critical Alcatel Lucent
Publication of TW201409964A publication Critical patent/TW201409964A/zh
Application granted granted Critical
Publication of TWI500287B publication Critical patent/TWI500287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0003—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Small-Scale Networks (AREA)
  • Optical Communication System (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

光學線路終端的位元-交錯器
本發明關係於電信領域，更明確地說，關係於用於光學接取網路的光學線路終端的位元-交錯器及位元-交錯方法。
光學接取網路為這些日子的突出的解決方案，用以由光學線路終端傳輸資料至多數光學網路單元。光學線路終端係位於中央辦公室，其中該光學線路終端作動為在光學接取網路與用於資料傳輸的核心網路間之介面。光學線路終端自該核心網路接收資料並以下游方向傳送此資料至光學網路單元(ONU)，客戶可以將其設備連接至該光學網路單元，用於資料傳輸。為該光學線路終端所產生之下游信號係被傳送至光學饋線光纖，遠端節點係連接於其上。此遠端節點將下游信號分割成不同光學分支，不同光學網路單元係連接至不同光學分支。
用於傳輸被指定給不同光學網路單元的不同資料串流的一種解決方案為將各個光學網路單元的下游信 號內配置有一或更多時間槽，其內被指定給個別光學網路單元的資料串流的多數資料位元係為光學線路終端所放置。在此解決方案中，個別光學網路單元需要在此一時間槽內以在某一資料率接收資料，同時，在指定給其他光學網路單元的其他時間槽時內，個別光學網路單元並不需要接收任何資料率的資料。此暗示光學網路單元已經在該指定時間槽內能夠以一資料率接收資料，該資料率係高於整體平均資料率，藉此，指定資料串流係由光學線路終端傳送給個別光學網路單元。
為所謂位元-交錯被動光學網路(BIPON)的位元-交錯協定所提供的另一解決方案中，光學網路單元可以自光學線路終端以固定資料率接收資料。在此一BIPON中，指定給不同ONU的不同資料串流的位元資料係被交錯於通用框內，使得用於各個ONU的各個資料串流的所得資料率具有個別固定值。通用框可以包含例如多達8×19200位元組=153600位元組，其係等於1228800位元。一特定資料串流的位元係被彼此等距置放於通用框內，這造成用於此資料串流的所得固定資料率。通用框然後為進一步連續通用框所跟隨，用於進行的資料傳輸。
用於特定資料串流的資料率係為位元位置的數目所定義，藉此此資料串流的位元係被分隔，假設該通用框的給定時間持續時間。藉由將不同資料串流的位元放置在通用框內以有不同的個別等距間隔，實現了不同資料率。BIPON的優點為ONU需要接收不在為該通用框所提 供的整體資料率的資料，而是接收較低資料率的資料，該較低資料率係為通用框的持續時間，及此ONU的此特定資料串流的位元被放置在該通用框內的比率所定義。這允許ONU以較以BIPON的連續通用框所實現的最大資料率為低之資料率操作。
再者，藉由改變特定資料串流的資料位元被放置於通用框的比率，因此，實現了用於相關光學網路單元的變化資料率。
於BIPON內，光學線路終端因此必須執行指定給不同光學網路單元的不同資料串流的接收，也必須執行不同資料串流的位元的適當位元-交錯入連續通用框內，使得不同預定資料率係被實現用於個別不同光學網路單元。
本發明的一目的為改良在光學線路終端的不同資料串流的位元-交錯的已知方法。
所提議的為一種用於光學接取網路的光學線路終端的位元-交錯器。該光學接取網路較佳為該類型BIPON的被動光學網路。
所提議位元-交錯器包含不同次-裝置。
該位元-交錯器包含記憶體讀取器，其能接收指定給個別光學網路單元的一數目的M資料串流。該記憶體讀取器提供這些以位元位準的資料串流至空間-時間 開關，其係為該位元-交錯器的進一步次-裝置。
空間-時間開關能在一輸入循環內自該個別M資料串流，讀取多至N個別位元組。
再者，空間-時間開關係能在一寫入循環內切換該資料串流的多達N位元至多達N個別輸出埠。個別輸出埠提供個別輸出向量。空間-時間開關以位元位準執行個別位元組的切換。
位元-交錯器更包含NOR-函數元件，其能根據個別輸出向量，決定在寫入循環內的個別單一輸出位元。因此，OR-函數元件以布林OR-函數藉由組合一輸出向量的不同位元由一輸出向量決定所得單一輸出位元。
位元-交錯器更包含N記憶體元件，其隨後各個包含至少L位元次-元件，其中這些位元次-元件具有個別次-元件位址。N記憶體元件各個可操作以在一寫入循環內寫入個別單一輸出位元的個別單一輸出位元至其位元次-元件的個別位元次-元件。
位元交錯器更包含一控制單元，其能藉由空間-時間開關，控制該M資料串流的讀取。再者，該控制單元能藉由空間-時間開關控制該等位元的切換至該空間-時間開關的輸出埠。再者，控制單元能控制該等寫入位址的選擇。寫入位址為所得單一輸出位元被寫入個別位元次-元件的這些位址。
為了理解所提位元-交錯器的優點，以下方面必須加以考量。
當必須將在光學線路終端的不同資料串流的位元交錯至位元-交錯協定的通用框時，一簡單解決方案將會是將不同資料串流的不同位元依據想要位元交錯圖案寫至一大記憶體。再者，在將所有位元寫入至通用框後，通用框的所有不同位元將由該一大記憶體讀出。此結果將會是最後位元被寫入此記憶體之前，通用框的第一位元不能由此大記憶體讀出。因此，所有寫至保有整個通用框的單一大記憶體的資料串流將經歷潛候期，此係等於該通用框的持續時間。
所提位元-交錯器的優點為較不同M資料串流的B資料位元為少的資料位元可以被寫入至N記憶體元件然後在這些位元被寫入至這些N記憶體元件後可以被讀出。記憶體元件的數目N係小於出現在通用框內的位元的最大數目B。例如，在一寫入循環內，N位元可以被寫入N記憶體元件的個別記憶體元件，而在此寫入循環完成後，這些N位元可以在一讀取循環內被讀出，其可以在寫入循環完成後隨即開始。
如前所述，記憶體元件的數目N係小於出現在通用框內的位元的最大數目B。藉由由在連續讀取循環內由該N記憶體元件讀出多組N位元，不同讀取循環的所得多組N位元可以被連結成形成通用框的位元串流的一位元串流。因此，即使在通用框的所有B位元已經被寫入記憶體元件之前，可以為了資料傳輸的目的，使用N記憶體元件執行N交錯位元的寫入與讀取。相較於只使用一 單一記憶體裝置之前述簡單方法，大範圍降低位元-交錯器的潛候期。
再者，因為控制單元以空間-時間開關控制不同資料串流的讀取、為該空間-時間開關的切換及用以寫入所得單一位元至記憶體元件的位元次-元件的寫入位址的選擇，所以，控制單元能容易改變不同資料串流的不同資料率，這隨後完成更大彈性。
總結如上，所提位元-交錯器實現具有低潛候期及大彈性的高速位元-交錯。再者，由於只需使用N記憶體元件的事實，相較於所提出使用一大記憶體以保有在此大一記憶體內的通用框內的所有B位元的簡單方法，電力消耗被降低。
BI‧‧‧位元-交錯器
FR‧‧‧FIFO-讀取器
OD1-OD4‧‧‧資料串流
STS‧‧‧空間-時間開關
BS1-BS4‧‧‧位元組
v0-v(N-1)‧‧‧輸出向量
O0-O(N-1)‧‧‧OR-函數元件
M0-M(N-1)‧‧‧記憶體元件
b0-b(N-1)‧‧‧輸出位元
CU‧‧‧控制單元
GF‧‧‧通用框
o(i)‧‧‧偏移值
RBS‧‧‧所得位元順序
ABP‧‧‧交替位元圖案
圖1a、b及c顯示以相同資料率對不同資料串流作位元-交錯的原理。
圖2a、b及c顯示以不同資料率對不同資料串流作位元-交錯的原理。
圖3a、b及c顯示實現不同資料串流的相同資料率的位元-交錯方法，在不同時間瞬間的不同記憶體元件的不同記憶體狀態的所得輸出向量。
圖4a、b及c顯示實現不同資料串流的不同資料率的位元-交錯方法，在不同時間瞬間的不同記憶體元件的不同狀態與不同所得輸出向量。
圖5及6顯示由記憶體元件讀取多組位元所取得之資料串流。
圖7顯示依據較佳實施例的提議位元-交錯器。
圖7顯示提議位元-交錯器BI。
位元-交錯器BI包含FIFO讀取器FR，其接收M個不同資料串流OD1、...、OD4。FIFO讀取器為記憶體讀取器的一個例子，其可以用以接收及讀取不同資料串流OD1、...、OD4。也可以使用其他類型記憶體讀取器。
在此例子中，數目M的資料串流係被選擇為M=4沒有任何限制。
FIFO讀取器FR提供不同資料串流OD1、...、OD4至空間-時間開關STS。不同資料串流OD1、...、OD4為被指定給個別光學網路單元的資料串流。
空間-時間開關STS在讀取循環內接收多達M個個別位元組BS1、...、BS4，其由個別資料串流OD1、...、OD4抽出。各個位元組BS1、...、BS4包含K位元。在此例子中，在位元組中的位元的數目K係被選擇為K=8，而沒有任何限制。
空間-時間開關STS可以在一讀取循環內由各個資料串流OD1、...、OD4接收一組K=8位元。在此 時，不同資料串流OD1、...、OD4被讀取的資料率係於所有資料串流都相同。為了實現不同資料串流OD1、...、OD4的不同資料率，空間-時間開關STS可以在不同連續讀取循環內自不同資料串流OD1、...、OD4讀取不同數目的位元組。例如，在第一讀取循環內，空間-時間開關STS可以由各個資料串流OD1、...、OD4讀取個別位元組BS1、...、BS4，而在下一讀取循環中，空間-時間開關STS只從資料串流OD1、OD2讀取個別位元組BS1、BS2。在不同讀取循環內以空間-時間開關對位元組的此讀取結果為資料串流OD1、OD2經歷以兩倍於資料串流OD3、OD4被讀取的資料率的讀取。
空間-時間開關STS在一寫入循環內將多達N位元切換至開關STS的N輸出埠。在各個N輸出埠，提供個別輸出向量v0、...、v(N-1)。開關STS將資料串流的多數位元切換至輸出向量v0、...、v(N-1)的方式將詳細說明如後。
控制單元CU被連接至開關STS及讀取器FR。因此，控制單元CU以空間-時間開關STS控制自讀取器FR讀取資料串流。再者，控制單元CU控制以哪種方式開關STS切換讀取位元至輸出埠並因此至個別輸出向量v0、…v(N-1)。
所得輸出向量v0、...、v(N-1)然後提供至個別OR-函數元件O0、...、O(N-1)。輸出向量v0、...、v(N-1)有位元長度J=3。輸出向量的位元長度在此例子係 被選擇為J=3，而沒有任何限制。
OR-函數元件O0根據輸出向量v0，決定在一寫入循環內的單一輸出位元b0。於此，OR-函數元件O0以布林OR-函數組合在向量v0內出現的所有位元。再者，個別OR-函數元件O1、...、O(N-1)由個別向量v1、...、v(N-1)決定個別單一輸出位元b1、...、b(N-1)。
控制單元CU控制用以在一讀取循環內，自個別N記憶體元件讀取多達N位元的讀取位址。
為何輸出向量v0、...、v(N-1)縮減為輸出位元b0、...、b(N-1)為必要的理由為在一寫入循環內，各個向量v0、...、v(N-1)只包含一位元，其係為開關STS所切換。此理由隨後為使用用來切換位元串流的位元至在不同輸出埠的輸出向量的空間-時間開關STS為一突出解決方案，但由於此開關STS的內部排序特性，其不能保證在寫入循環的各個瞬間，資料串流的多個位元中之一位元可以被準確地切換至輸出向量v0、...、v(N-1)的第一位元位置。在此時，並非位元組BS1、...、BS4的所有位元都在同一寫入循環內被切換至開關STS的個別輸出埠，此位元順序BS1、...、BS4的一或更多位元必須為空間-時間開關STS所內部延遲，這隨後造成此一延遲位元被放置在輸出向量v0、...、v(N-1)之一內部的與輸出向量的第一位元位置不同的位元位置。然而，使用用於位元-交錯器BI的具有輸出向量v0、...、v(N-1)的空間-時間開關為較佳解決方案，因為此開關STS為用以切換來自不同輸入埠至不同 輸出埠的主要裝置。切換位元的所得位移至輸出向量內的所得位元位置係為OR-函數元件O0、...、O(N-1)所補償。
所決定單一輸出位元b0、...、b(N-1)然後被提供至個別記憶體元件M0、...、M(N-1)。各個N記憶體元件M0、...、M(N-1)包含至少L位元次-元件，具有個別位址。在一寫入循環內，記憶體元件M0、...、M(N-1)將個別單一輸出位元b0、...、b(N-1)以位元位準寫入次-元件之一。寫入位址的選擇係為控制單元CU所選擇，寫入位址決定記憶體元件M0、...、M(N-1)將個別接收輸出位元b0、...、b(N-1)寫入至哪一位元次-元件。寫入位址的選擇細節將詳述如下。
所提出位元-交錯器BI能在一寫入循環內在個別記憶體元件M0、...、M(N-1)提供至多N輸出位元，這些輸出位元可以由該處在一讀取循環內整個讀出。因此，在一寫入循環內寫入至多N位元至記憶體元件M0、...、M(N-1)後，在該第N個位元被寫入記憶體元件M0、...、M(N-1)之一後，這些N位元可以隨即在一讀取循環內被讀出。在抽取整個通用框之前，位元-交錯器BI並不必執行將通用框的所有B位元寫入至大記憶體。
位元-交錯器BI可以在後續寫入循環內寫入至多N位元至記憶體元件內並可以在後續讀取循環中讀出後續組N位元，用以形成對應通用框的後續位元。因此，相較於當將通用位元-交錯框的所有位元寫入至整個記憶體然後在將所有位元寫入至單一大記憶體後，讀出整個通 用框的解決方案，所提出位元-交錯器BI完成降低之潛候期。
再者，因為開關STS讀取資料串流OD1、...、OD4的位元組BS1、...、BS4的比率係為控制單元CU所控制，再者，又因為開關STS的切換特性及記憶體元件M0、...、M(N-1)的讀取及寫入位址係為控制單元CU所控制，所以提出位元-交錯器為鉅大彈性的解決方案，允許控制單元CU以完成用於不同資料串流OD1、...、OD4的不同資料率，具有低潛候期的高速位元-交錯。再者，因為只有N記憶體元件M0、...、M(N-1)被使用，所以為提出位元-交錯器BI所利用的電力消耗小於一解決方案，該方案中，B位元的整個通用框必須被寫入至保有這些B位元的記憶體。
較佳地，控制單元CU被設有預定資料率R(i)，其中在此例子中之資料串流的索引i範圍由i=1、...、M=4。控制單元CU使用這些預定資料率R(i)，以控制以空間開關STS由FIFO讀取器FR的位元組BS1、...、BS4的讀取。再者，控制單元CU係設有索引i的預定偏移值o(i)，其定義在通用框內的不同資料串流OD1、...、OD4的不同位元的偏移。這些偏移的功能將詳述如後。
再者，控制單元CU係被提供有在通用框內出現的位元的預定值B，同時，記憶體元件的數目N，及記憶體的位元次-元件的數目L。因此，控制單元CU相關於 預定義資料率、預定義偏移值、在框內出現的最大數目B位元、記憶體元件的數目N及位元次-元件的數目L，而選擇輸出埠及寫入位址。
圖1a顯示不同位元串流OD1、...、OD4與位元A1、...、A8、B1、...、B8、C1、...、C8、D1、...、D8作為在時間t的順序。
圖1b顯示通用框GF的位元-交錯圖案，其中，來自圖1a的資料串流的不同位元係被交錯。圖1b顯示在該情形下資料串流的不同位元的交錯情形，資料率R(1)、R(2)、R(3)、R(4)均等於所有資料串流的1/8。換句話說，所有資料串流均具有相同率R(1)、...、R(4)。在通用框GF內出現的最大數目B位元可以例如1，228，800位元。此通用框可以具有122微秒的持續時間。
資料串流OD1的第一位元(位元A1)係被放置於通用框GF的位元位置0。由於此事實，選擇用於位元串流OD1的比率R(1)為1/8，資料串流OD1的下一位元A2被置於離開第一位元A1另8位元處，使得位元A2被置放於位元位置8。再者，資料串流OD1的位元A3、A4、A5遵此在通用框GF內的隨後位元位置16、24、32處。
對於將位元放置於通用框內的所示BIPON位元-交錯設計方案，具有索引i的資料串流的第x位元的位元位置bp(x(i)、i)可以藉由使用比率R(i)的倒數值r(i)=1/R(i)大致地決定一偏移值o(i)及整數值x(i)。整數值 x(i)對應於第x位元的索引數，因此，為一整數，範圍由x(i)=0至整數值x(i)=int(B/r(i))。因此，具有索引i的資料串流的第x位元的位元位置bp(x(i)、i)可以被決定用於十進制數成為： bp(x(i)，i)=o(i)+r(i)*x(i)。
因此，如上所詳述，控制單元CU決定用於第i個資料串流的第x個位元的在通用框內的對應位元位置。
在此例子中，偏移值o(1)被選擇為用於資料串流OD1的o(1)=0。
在圖1b中，也顯示出在通用框GF內的資料串流OD4的位元D1、D2...的關係。由於此事實，比率R(4)也被選擇為R(4)=1/8，用於此位元-交錯設計方案，資料串流OD4的位元D1、D2、...也在通用框GF內各個分隔開8位元位置。在此例子中，偏移值o(4)係被選擇為值O4=3。用於資料串流OD2、OD3的位元的偏移值並未明示於圖1b中，但可以說，偏移值o(2)係被選擇為值o(2)=1，而偏移值o(3)被選擇為值o(3)=2。
見圖1b，更明確地，接收此通用框GF的光學網路單元可以以一資料率執行資料串流之一的位元接收，該資料率係等於通用框GF的資料率除以8。
圖1c顯示交替位元圖案ABP，其中，示於圖1b的通用框的不同位元係被分割為多組的N位元。在時間上，不同組的N位元可以由圖7所示之記憶體裝置 M0、...、M(N-1)讀出並隨後被連續地傳輸，用以實現對應於圖1b所示的通用框GF的位元順序的傳輸。
必須在第一讀取循環由示於圖7的記憶體M0、...、M(N-1)讀取的第一組為組S1。此組S1的位元對應於被儲存於圖1b的通用框GF的位元位置0至15內這些位元。
在下一讀取循環內，示於圖1c的下一位元組S2應由圖7所示之記憶體元件M0、...、M(N-1)讀出。這些為被分配給示於圖1b所示之通用框GF的位元位置16至31的位元。
在第三讀取循環內，示於圖1c的該位元組S3應由示於圖7所示之記憶體元件M0、...、M(N-1)讀出。這些為由示於圖1b的通用框GF的位元位置32開始的其他位元。
現將更詳細說明，其中不同資料串流的不同位元將為開關STS所切換並被寫入示於圖7的記憶體M0、...、M(N-1)中，因此，也由這些記憶體讀出。
應假設，開關STS在一輸入循環內由光纖讀取器FR讀取各個K=8位元的位元組BS1、...、BS4。在一寫入循環內，空間-時間開關STS切換位元組BS1、...、BS4的第一與第二位元至個別輸出埠，因此，至個別向量v0、...、v15，如圖3a所示。由於開關STS的內部排序特性，所切換位元係以索引0出現在第一位元位置內，在輸出向量v0、...、v15內。例如，輸出向量 v0、...、v15的位元長度係被選擇為J=3成為非限定例。
開關STS所切換的特定位元的輸出埠的號數及對應輸出向量的號數係為控制單元CU所控制。控制單元CU決定輸出埠的號數、及輸出向量的號數，及一被切換的位元的記憶體M0、...、M(N-1)的所得號數目作為用於十進制數的埠號數pn(x(i)，i)=bp(x(i)，i)mod N。對於每一位元，位元位置bp可以如上所述為控制單元CU所決定。
圖3a進一步顯示不同記憶體元件M0、...、M15在時間瞬間t=0時的不同狀態。不同OR-函數元件降低不同輸出向量v0、...、v15至單一輸出位元b0、...、b(N-1)，其然後被寫入個別記憶體M0、...、M(N-1)的個別位元次-元件中，其中這些位元次-元件係為相同寫入位址。在此例子中，寫入位址等於0。控制單元CU相關於在第i個資料串流之第x位元的位元位置及數目L，而決定在一寫入循環內之用於第i個資料串流之第x位元的寫入位址wa。更詳細地說，第i個資料串流的第x位元的寫入位址wa可以被決定用於十進制數為 wa(x(i)，i)=int(bp(x(i)，i)/L)。
見在時間瞬間t=0的記憶體元件M0、...、M15，示於圖1c之位元組S1的適當組的N位元可以由藉由在一時間瞬間由該等記憶體讀出具有相同讀取位址的所有記憶體M0、...、M15，在此例子中，該讀取位址等於值0。
此讀取並不必在剛好位元被最後寫入記憶體元件M0、...、M15的時間瞬間被執行，而也可以在隨後時間點執行。由具有適當讀取位址的記憶體元件M0、...、M15讀取位元係為示於圖7的控制單元CU所控制及決定。在下一寫入循環內，該開關切換不同資料串流的位元至輸出埠並至如圖3b所示之時間瞬間t=1的對應輸出向量v0、...、v15。在向量v0、...、v15內的位元位置0的位元A3、...、D4的置放係由該開關的內部排序特性所造成。
如前所述，示於圖7的前述OR-函數元件O0、...、O(N-1)產生單一輸出位元，其然後在時間瞬間t=1被寫入至如圖3b所示的記憶體元件M0、...、M15的個別位元次-元件。
在下一寫入循環內，控制單元CU決定用於第i個資料串流的第x位元的所得輸出位元被寫入的輸出埠的號數及記憶體元件的號數，作為相關於位元位置bp(x(i)，i)的埠號數pn。更詳細地說，控制單元CU決定用於第i個資料串流的第x位元的用於十進制數的埠號數pn為 pn(x(i)，i)=bp(x(i)，i)mod N。
再者，使用不同位元A3、...、D4的個別位元位置bp，圖7的控制單元CU決定用於十進數的寫入位址wa為 wa(x(i)，i)=int(bp(x(i)，i)/L)。
見圖3b，明顯地，下一組N=16位元可以由記憶體元件M0、...、M15讀出，藉由讀出出現在具有相同讀取位址的這些記憶體元件內的16位元，該相同讀取位址在此例子中為值1的讀取位址。
因此，當必須由不同記憶體元件讀取後續多組的N位元，用以形成對應於BIPON設計的通用框的位元順序時，可以簡單地在相同讀取循環內使用用於所有這些N記憶體元件的相同讀取位址，由該N記憶體元件讀出此等N位元，然後，簡單地增加用於下一讀取循環的讀取位址。
對於其他位元A5、...、D6，圖3c顯示下一時間瞬間t=2，其中用以切換這些位元並將這些位元寫入記憶體元件M0、...、M15的提議選擇導致這些位元被以特定位元次-元件放置於記憶體元件內。
示於圖5的所得位元順序RBS係由在各個個別讀取循環內，由具相同讀取位址的N記憶體元件讀取多組的N位元所造成。藉由比較圖5的所得位元順序RBS與在圖1b中之通用框GF的初始想要位元順序，明顯地，在圖7中之提議位元-交錯器BI能執行示於圖1b的通用框的想要位元-交錯。
圖2a再次顯示不同資料串流OD1、...、OD4。
圖2b顯示通用框GF2的想要位元順序的例子，其中資料串流OD1應被以1/8的比率交錯，同時，資 料串流OD4也應以比率1/8交錯，同時，資料串流OD2應以1/16的比率交錯，及資料串流OD3應以1/32的比率交錯。
不同資料串流的偏移值係如同先前參考圖1b所述地選擇。
圖2c顯示在時間t具有多組N=16位元的對應交替位元圖案ABP2。所得多位元組S11、S12、S13為將示出現在記憶體元件M0、...、M(N-1)的相同位址的位元次-元件處如圖7所示。
圖4a顯示在輸出向量v0、...、v15及記憶體元件M0、...、M15內的不同位元A1、...、D2的所得置放。
在下一時間瞬間t=1，示於圖2c中之組S12的位元必須被置放於輸出向量v0、...、v15內如圖4b所示。
由於位元B2必須為空間-時間開關STS所切換如於圖7所示，所以，此開關STS的內部排序特性造成此位元B2的置放於輸出向量v1的值1的位元位置內。如前所詳述，OR-函數元件完成個別輸出向量v0、...、v15的縮減至個別輸出位元b0、...、b(N-1)，如圖7所示。
所得單一輸出位元然後在一寫入循環內對應於時間瞬間t=1被寫入至寫入位址wa(x(i)，i)=int(bp(x(i)，i)/L)的位元次-元件。
對於再下一時間瞬間t=2，圖4c顯示在輸出 向量v0、...、v15內及在記憶體元件M0、...、M15的相同寫入位址的位元次-元件(等於值2)的不同位元的置放。
見圖4c的右手側，明顯地，現在可能在連續讀取循環中，由不同記憶體元件M0、...、M15讀出個別多組的N位元，其中，在一讀取循環內，相同讀取位址係被使用以選擇各個記憶體元件M0、...、M15的位元次-元件。
藉由如前所述在連續讀取循環內，由記憶體元件讀出多組的N位元，可以完成如圖6所示的所得位元圖案RBS2。藉由比較圖6的位元順序RBS2與圖4b的通用框GF2的位元的想要位元順序，明顯地，示於圖7的提議位元-交錯器BI完成為BIPON所需的位元-交錯的想要方法。
位元次-元件的數目選擇為L=3只是例示性選擇。較佳地，在一記憶體元件內所出現的位元次-元件的數目係被選擇為L=1024。
為了完成每秒百億位元的整體資料率，可以選擇N的數目為64，同時，以f=156，25MHz的頻率或速率讀取此等多組的N位元。在另一例子中，多組的N=32位元可以被寫入並以f=312，5MHz的頻率讀出，用以完成每秒百億位元的想要位元率。或者，也可以選擇N的數目為N=128並具有f=78，125MHz的讀取頻率。
在圖7所示的提議位元-交錯器BI的明顯優點為系統的通用潛候期為低，因為來自記憶體元件 M0、...、M(N-1)的交錯位元的讀取程序可以在形成通用框的所有位元的所有交錯程序完成之前就已經開始。
較佳地，當記憶體讀取器為FIFO讀取器時，示於圖7的位元-交錯器BI的不同次-裝置係以單一場可規劃閘陣列(FPGA)實施。
示於圖7的各種元件的功能，包含標示為“控制單元”的任何功能方塊可以透過使用專屬硬體及能相關於適當軟體執行軟體的硬體加以提供。當為處理器所提供時，功能可以藉由單一專屬處理器、單一共享處理器、或其部份可共享的多數個別處理器加以提供。再者，用語“控制單元”的明確使用應不被建構為表示排除能執行軟體的硬體，並可以隱函地包含但並不限於數位信號處理器(DSP)硬體、網路處理器、特定應用積體電路(ASIC)、場可規劃閘陣列(FPGA)、用以儲存軟體的唯讀記憶體(ROM)、隨機存取記憶體(RAM)、及非揮發記憶體。其他傳統及/或客製化硬體也可以包含。類似地，在圖中所示之任何開關是概念上的。其功能可以執行程式邏輯的操作，透過專屬邏輯，透過程式控制及專屬邏輯的互動或甚至手動，特定技術係為實施者可選擇或由上下文中更明確了解。
OD1-OD4‧‧‧資料串流
FR‧‧‧FIFO-讀取器
BS1-BS4‧‧‧位元組
STS‧‧‧空間-時間開關
v0-v(N-1)‧‧‧輸出向量
b0-b(N-1)‧‧‧輸出位元
O0-O(N-1)‧‧‧OR-函數元件
M0-M(N-1)‧‧‧記憶體元件
CU‧‧‧控制單元
pn‧‧‧埠號數

Claims (7)

  1. 一種用於光學接取網路的光學線路終端的位元-交錯器，包含：-記憶體讀取器(FR)，可操作以接收並提供一數目的被指定至個別光學網路單元的M資料串流(OD1、...、OD4)，-空間-時間開關(STS)，其係：-可操作以在一輸入循環內由該個別M資料串流讀取至多M個別位元組(BS1、...、BS4)，及-另可操作以在一寫入循環內切換該資料串流(OD1、...、OD4)的至多N位元至提供個別輸出向量(v0、...、v(N-))的至多N個別輸出埠，-NOR-函數元件(O1、...、O(N-1))，各個可操作以在該一寫入循環內根據該等個別輸出向量(v0、...、v(N-1))之一決定個別單一輸出位元(b0、...、b(N-1))，-N記憶體元件(M0、...、M(N-1))，各個包含具有個別次-元件位址的至少L位元次-元件，並且各個可操作以在該一寫入循環內將該等個別單一輸出位元(b0、...、b(N-1))的個別單一輸出位元寫入至其位元次-元件的個別位元次-元件，更包含：一控制單元(CU)，其可操作以控制：-為該空間-時間開關(STS)的該M資料串流(M0、...M(N-1))的讀取，-為該空間-時間開關(STS)的該等位元的切換至該 等輸出埠，及-該位元次-元件的該等寫入位址的選擇，其中該控制單元(CU)係可操作以相關於：-預定資料率，-預定偏移值，-在一位元框內的該等位元的最大數目B，及-該數目N，及-該數目L，選擇該等輸出埠及該等寫入位址。
  2. 如申請專利範圍第1項所述之位元-交錯器，其中該控制單元(CU)可操作以控制該空間-時間開關(STS)，使得該等資料串流(OD1、...、OD4)係以預定資料比率讀取，及其中該控制單元(CU)可操作以在該一寫入循環內選擇該位元次-元件的該寫入位址至相同位址值。
  3. 如申請專利範圍第1項所述之位元-交錯器，其中由該等個別資料串流讀取的各個該等個別位元組(BS1、...、BS4)包含K位元。
  4. 如申請專利範圍第1項所述之位元-交錯器，其中該控制單元(CU)另可操作以控制用以在一讀取循環內，自該N記憶體元件，讀取個別N位元的個別讀取位址。
  5. 如申請專利範圍第1項所述之位元-交錯器，其中該控制單元(CU)可操作以在該一讀取循環內選擇 至相同位址值的該等讀取位址。
  6. 一種用於光學接取網路的光學線路終端，包含如申請專利範圍第1至5項中任一項所述之位元-交錯器(BI)。
  7. 一種用於光學接取網路的位元-交錯的方法，包含：-接收及提供一數目的被指定給個別光學網路單元的M資料串流(OD1、...、OD4)，-在一輸入循環內，使用空間-時間開關(STS)，由該等個別M資料串流，讀取至多M個別位元組(BS1、...、BS4)，-在一寫入循環內，使用該空間-時間開關，將該資料串流(OD1、...、OD4)的至多N位元切換至提供個別輸出向量的至多N個別輸出埠，-根據該等個別輸出向量(v0、...、v(N-1))之一輸出向量，決定在該一寫入循環內，個別單一輸出位元(b0、...、b(N-1))，-在該一寫入循環內，將該等個別單一輸出位元(b0、...、b(N-1))的個別單一輸出位元寫入至個別N記憶體元件(M0、...、M(N-1))的個別位元次-元件，其中該個別位元次-元件具有個別次-元件位址，更包含，控制：-為該空間-時間開關(STS)的該M資料串流(M0、...、M(N-1))的讀取，-為該空間-時間開關(STS)的將該等位元的切換至該等輸出埠，及 -該等位元次-元件的該等寫入位址的選擇。
TW102126108A 2012-08-01 2013-07-22 光學線路終端的位元－交錯器 TWI500287B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP12305947.9A EP2693673A1 (en) 2012-08-01 2012-08-01 Bit-interleaver for an optical line terminal

Publications (2)

Publication Number Publication Date
TW201409964A TW201409964A (zh) 2014-03-01
TWI500287B true TWI500287B (zh) 2015-09-11

Family

ID=46785336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126108A TWI500287B (zh) 2012-08-01 2013-07-22 光學線路終端的位元－交錯器

Country Status (8)

Country Link
US (1) US9706272B2 (zh)
EP (1) EP2693673A1 (zh)
JP (1) JP5953435B2 (zh)
KR (1) KR101739267B1 (zh)
CN (1) CN104488208A (zh)
IN (1) IN2014DN11168A (zh)
TW (1) TWI500287B (zh)
WO (1) WO2014019881A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2693673A1 (en) * 2012-08-01 2014-02-05 Alcatel Lucent Bit-interleaver for an optical line terminal
EP2899991A1 (en) * 2014-01-24 2015-07-29 Alcatel Lucent Space time switch and bit interleaver
CN106375243B (zh) * 2015-07-22 2019-09-03 华为技术有限公司 数据处理设备和光传送网络交换机
EP3263743A1 (en) 2016-06-29 2018-01-03 Sandvik Intellectual Property AB Cvd coated cutting tool
CN110392997B (zh) 2017-09-08 2023-04-18 Lg电子株式会社 在无线通信***中发送和接收无线信号的方法和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220342B (en) * 2002-06-28 2004-08-11 Ind Tech Res Inst Optical interlaced wavelength division router
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
TW200601851A (en) * 2004-03-17 2006-01-01 Koninkl Philips Electronics Nv De-interlacing
CN101520529B (zh) * 2009-02-13 2011-01-19 上海大学 任意占空比不等带宽光交错复用器的设计方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9325697D0 (en) 1993-12-15 1994-02-16 British Telecomm Communications system
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5928371A (en) * 1997-07-25 1999-07-27 Motorola, Inc. Systems for programmably interleaving and de-interleaving data and method thereof
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
EP1085660A1 (en) * 1999-09-15 2001-03-21 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Parallel turbo coder implementation
EP1089439A1 (en) * 1999-09-28 2001-04-04 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
US6625763B1 (en) * 2000-07-05 2003-09-23 3G.Com, Inc. Block interleaver and de-interleaver with buffer to reduce power consumption
US6854077B2 (en) * 2000-08-05 2005-02-08 Motorola, Inc. Apparatus and method for providing turbo code interleaving in a communications system
US6701482B2 (en) * 2001-09-20 2004-03-02 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
US6954832B2 (en) * 2002-05-31 2005-10-11 Broadcom Corporation Interleaver for iterative decoder
US7283753B2 (en) 2003-04-30 2007-10-16 Lucent Technologies Inc. System and method for WDM communication with interleaving of optical signals for efficient wavelength utilization
US20040268207A1 (en) * 2003-05-21 2004-12-30 Engim, Inc. Systems and methods for implementing a rate converting, low-latency, low-power block interleaver
JP4220365B2 (ja) 2003-12-08 2009-02-04 株式会社ケンウッド 送信装置、受信装置、データ送信方法及びデータ受信方法
US20060153285A1 (en) * 2005-01-12 2006-07-13 Texas Instruments Incorporaated Dynamic interleaver depth change for a general convolutional interleaver
US7839885B2 (en) 2005-04-25 2010-11-23 Lsi Corporation Connection memory for tributary time-space switches
US7409606B2 (en) * 2005-08-31 2008-08-05 Motorola, Inc. Method and system for interleaving in a parallel turbo decoder
US20070110180A1 (en) * 2005-11-11 2007-05-17 Broadcom Corporation, A California Corporation Configurable bit interleaving
US7783936B1 (en) * 2006-09-28 2010-08-24 L-3 Communications, Corp. Memory arbitration technique for turbo decoding
US7886203B2 (en) * 2007-09-05 2011-02-08 Mindtree Consulting Ltd Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
US20090245423A1 (en) * 2008-03-28 2009-10-01 Qualcomm Incorporated De-Interlever That Simultaneously Generates Multiple Reorder Indices
US8982832B2 (en) 2008-04-28 2015-03-17 Qualcomm Incorporated Wireless communication of turbo coded data with time diversity
US9130728B2 (en) * 2009-06-16 2015-09-08 Intel Mobile Communications GmbH Reduced contention storage for channel coding
US8370706B2 (en) * 2009-10-02 2013-02-05 Infinera Corporation Interleaved correction code transmission
US8352834B2 (en) * 2009-11-12 2013-01-08 Broadlogic Network Technologies Inc. High throughput interleaver / deinterleaver
US8402324B2 (en) * 2010-09-27 2013-03-19 Lsi Corporation Communications system employing local and global interleaving/de-interleaving
US9369207B2 (en) 2010-11-15 2016-06-14 Alcatel Lucent Apparatus and method for two-stage optical network
EP2693673A1 (en) * 2012-08-01 2014-02-05 Alcatel Lucent Bit-interleaver for an optical line terminal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
TWI220342B (en) * 2002-06-28 2004-08-11 Ind Tech Res Inst Optical interlaced wavelength division router
TW200601851A (en) * 2004-03-17 2006-01-01 Koninkl Philips Electronics Nv De-interlacing
CN101520529B (zh) * 2009-02-13 2011-01-19 上海大学 任意占空比不等带宽光交错复用器的设计方法

Also Published As

Publication number Publication date
US20150172793A1 (en) 2015-06-18
EP2693673A1 (en) 2014-02-05
KR101739267B1 (ko) 2017-05-24
TW201409964A (zh) 2014-03-01
JP2015531196A (ja) 2015-10-29
CN104488208A (zh) 2015-04-01
IN2014DN11168A (zh) 2015-10-02
US9706272B2 (en) 2017-07-11
JP5953435B2 (ja) 2016-07-20
KR20150028334A (ko) 2015-03-13
WO2014019881A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI500287B (zh) 光學線路終端的位元－交錯器
KR100488478B1 (ko) 다중 입력/출력 버퍼형 교환기
CN101341450B (zh) 数据周期性传输的方法、通信网络及控制单元
US20030031193A1 (en) Scalable weight-based terabit switch scheduling method
KR20070039580A (ko) 통신 구성 요소의 메시지 메모리의 데이터에 대한 액세스를제어하기 위한 메시지 관리자 및 제어 방법
US9001841B2 (en) Communication control device, parallel computer system, and communication control method
CN103530245A (zh) 一种基于fpga的srio互联交换装置
US10089268B2 (en) Network subscriber
US9992053B1 (en) Multi-channel, multi-lane encryption circuitry and methods
US20020196745A1 (en) Method for the broadcasting of a data packet within a switched network based on an optimized calculation of the spanning tree
US8238269B2 (en) Method for balancing latency in a communications tree, corresponding device and storage means
US7568074B1 (en) Time based data storage for shared network memory switch
JP2577186B2 (ja) 非同期化装置およびその使用法
US7730276B1 (en) Striping of data into memory of a network data switch to prevent read and write collisions
US8959251B2 (en) Implementation of switches in a communication network
JP3585997B2 (ja) 非同期転送モード・データ・セル・ルーティング装置
EP3223480B1 (en) Switching device based on reordering algorithm
KR100311228B1 (ko) 복수개의 플레인으로 구성된 셀/패킷 스위칭 시스템
EP2899991A1 (en) Space time switch and bit interleaver
US20040136391A1 (en) Circuit arrangement for data stream distribution with conflict resolution
CN114846775B (zh) 用于在自动化网络中的用户之间数据通信的方法、用于自动化网络的主用户和自动化网络
CN101517976A (zh) 多站通信装置
US7996604B1 (en) Class queue for network data switch to identify data memory locations by arrival time
JP6366103B2 (ja) 半導体装置及びデータ出力方法
JP3736206B2 (ja) 帯域割り当て方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees