JP2577186B2 - 非同期化装置およびその使用法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報ユニットが出力情
報流を予め定められた周期的順序において生じ、実質上
ランダム化された順序において生じる入力情報流から得
る非同期化装置に関する。

【０００２】

【従来の技術】このような非同期化装置は、文献（1992
年10月に発行されたPauwels 氏らによるInternational
Switching Symposium における「Application of the m
ultipath self-routing switch in a combined STM/ATM
cross-connect system 」第１巻、第 324乃至 328頁）
からすでに当業者に知られている。ｄｄはその文献中の
標題「スイッチにおける競合点」に基づいた第３節に簡
単に論議されている。

【０００３】上記文献に詳細に記載されているように、
例えば、非同期転送モードすなわちＡＴＭネットワーク
のスイッチング構造のような近未来のパケットスイッチ
ングネットワークのために開発された効果的な手段が、
これらの新しく開発された手段の可能性を最大限に使用
するためにその他の転送モードと共に使用されることが
できることは近未来の通信システムにとって重要なこと
である。その１実施例は、同期デジタル階級すなわちＳ
ＤＨ交差接続のような非同期スイッチング構造の使用で
あり、その方法においてＡＴＭおよびＳＤＨネットワー
ク間の高い共同作用が達成される。

【０００４】しかしながら、これらの非同期スイッチン
グ構造はＡＴＭネットワークにおけるような非同期トラ
フィックに対処するように最適にされる。非同期トラフ
ィックの基本的な特性は、情報率が、構造の同じ出力ポ
ートに対して同時に競合する多数の情報ユニットによる
ような過負荷状況が再び生じないように統計的に分配さ
れることである。しかしながら、このような構造を通る
同期トラフィックのスイッチングにおいて、この過負荷
状況は、１度生じると例えば同期トラフィックのフレー
ム率に関して組織的に再び生じる。

【０００５】それ故、最悪の場合の効果が周期的に生じ
ることを防ぐために非同期化装置がこのような情報流の
完全な同期化を乱すために必要とされることは明白であ
る。

【０００６】

【発明が解決しようとする課題】既知の非同期化装置に
おいて、これは、情報ユニットが出力情報流を得ること
によって受信され、情報ユニットの順序がランダム化さ
れる正確な順序を乱すことによって達成される。参考文
献におけるこれらの情報ユニットは、論理的に結合され
るＳＤＨフレームの部分であり、ＳＤＨフレーム内の同
じ構造に属し、スイッチング構造の特定の出力ポートに
それぞれ転送される。

【０００７】非同期化装置は上記文献に詳細には説明さ
れていないが、通信ネットワーク中に含むことによって
ネットワークの複雑さおよび転送中の情報ユニットの受
ける遅延が増加することは明白である。

【０００８】したがって、本発明の目的は、上記の既知
のタイプであるが、比較的低い複雑さを有し、情報ユニ
ットに生じる遅延が比較的低い非同期化装置を提供する
ことである。

【０００９】

【課題を解決するための手段】この目的は、前記非同期
化装置が予め定められた数の情報ユニットをそれぞれ含
んでいる複数の一連のサブフレームを前記入力情報流か
ら選択する選択手段と、異なる情報ユニットにそれぞれ
関係される１組の別々のシーケンスタグの対応している
順列を前記各サブフレームに対して実質的にランダムな
方法で選択する順列手段と、および前記対応している順
列にしたがって前記各サブフレームに含まれる情報ユニ
ットを再び順序づけすることによって前記実質的にラン
ダム化された順序を決定する再順序づけ手段とを含むこ
とによって達成される。

【００１０】入力情報流における同期化はこの方法では
完全には乱されないが、サブフレーム内の再順序づけ
は、このような再順序づけがサブフレームからサブフレ
ームへ実質的にランダムである場合ランダム順序をシミ
ュレートするのに十分であることは証明されることがで
きる。さらに、例えば適当な予め定められた数の最小の
サブフレームの長さが存在し、そのため出力情報流が十
分に非同期であることは直覚的に明白である。このよう
な最小の長さの選択において、遅延はサブフレームの長
さの関数であり、最小にすることができることも明白で
ある。

【００１１】さらに、実質上ランダムに選択された順列
に基づいた再順序づけは、出力流の対応しているサブフ
レームの特定の位置にサブフレームの特定の位置におけ
る情報ユニットが位置する確率が完全に平坦であるとい
う所望の統計的特性を有する。後者は、一連のサブフレ
ームの特定の位置における情報ユニットが上記タイプの
非同期化装置の最小遅延と最大遅延の間の実質上ランダ
ムな遅延を受ける、すなわち、サブフレーム内の再順序
づけの情況における入力情報流の同期関係が完全に乱さ
れることを意味する。

【００１２】さらに、順列の実質上ランダムな選択が予
め定められた数の素子を有している１組の別々の順列の
限定された数中のランダムな選択による低い複雑さによ
って実行される。このような順列のランダムな選択は、
特定の順列をそれぞれ記憶する多数のメモリ位置の１つ
をランダムに選択するような種々の方法で簡単に実行さ
れる。

【００１３】本発明の特徴は、前記選択手段がメモリ位
置を有するバッファ装置を含み、前記バッファ装置は前
記メモリ位置の連続する位置に少なくとも１つのサブフ
レームに関する全情報ユニットを記憶するように構成さ
れ、前記再順序づけ手段が前記メモリ位置をアドレスす
るために前記シーケンスタグの一連のタグを使用してい
る読取り制御手段であり、前記順列は前記バッファ装置
の位置が読取られ、前記ランダムな順序に対応している
シーケンスを示すことである。

【００１４】このタイプの非同期化装置は、低い複雑性
のため、および後に説明されるように非同期化装置に必
要とされるバッファスペースと遅延を最小にする可能性
を与えるため特に有効である。

【００１５】低い複雑性は、受信された情報ユニットが
連続的なメモリ位置に容易に記憶され、再順序づけが対
応している順列において現れる順序におけるシーケンス
タグによって示されるメモリ位置を直接読取ることによ
って実行される。

【００１６】順列が情報ユニットを記憶するメモリ位置
を示し、これらの位置が常に同じ連続した順序において
読取られることは本発明の技術的範囲内で実行できる
が、後に説明されるようにさらなる改良には適応されな
い。

【００１７】本発明の重要な観点は、前記順列の１つの
第１のパスにおいて前記順列手段が前記対応しているサ
ブフレームの始めの受信と同時に前記読取り手段に前記
シーケンスタグの転送を開始し、前記１つの序列に対応
しているシーケンスタグのシーケンスが順列反復手段に
よって前記読取り制御手段へ第２のパスにおいて少なく
とも２回実質的に転送され、前記対応している情報ユニ
ットが前記第１のパスの対応しているシーケンスタグが
生成される瞬間に前記バッファ装置に既に記憶されてい
るかぎり前記対応しているサブフレームの前記ランダム
な順序は前記１つの順列に対応し、および前記１つの順
列は前記１つのサブフレームの前記全ての情報ユニット
が前記非同期化装置によって転送されるまで反復される
ことである。

【００１８】単純に、サブフレーム内の情報ユニットの
任意の再順序づけは、それ以外は情報ユニットが転送さ
れるのに有効であることは保証されないので、サブフレ
ームの全情報ユニットが既に利用されている場合にのみ
実行される。この方法において、通常のように情報ユニ
ットが記憶されるのと同じ率でバッファ装置から読取ら
れる場合、最大あるいは最悪の場合の遅延は受信される
完全なサブフレームを得る時間、すなわち持続時間の少
なくとも２倍であり、バッファ装置は２つのサブフレー
ムによって全情報ユニットを蓄積するように構成されけ
ればならない。

【００１９】しかしながら、上記観点によれば、バッフ
ァスペースおよび遅延の両方に関するかなりの節約はバ
ッファ装置を読出す回路をわずかに複雑にすることのみ
によって達成されることができる。これは、読取り処理
が最小遅延をゼロに減少することによって記憶処理と同
時に開始されるという事実によって達成される。これら
の情報ユニットに関する上記問題は、上記装置が次の読
取りパスに従った非同期化装置によって転送されるよう
に、読取り命令の到達が特定のサブフレームに関して計
算された順列に基づいた読取り処理を反復することによ
って簡潔に解決されるときには存在しない。

【００２０】ここに説明されるように本発明の特徴か
ら、上記観点は最悪の場合の遅延および必要とされたバ
ッファスペースの最小化を可能にする。

【００２１】本発明の特徴は、前記シーケンスタグが前
記情報ユニットが受信される率に等しい率で前記順列手
段および前記順列反復手段によって前記読取り制御手段
に転送され、前記１つの順列の前記第２のパスが次のサ
ブフレームに対応している次の順列の第１のパスと同時
に転送されることである。

【００２２】ここに説明されるようなこの方法におい
て、第２のパスの後に特定のサブフレームの全情報ユニ
ットが非同期化装置によって転送されることが保証され
る。これらの各情報ユニットが１つのサブフレームの持
続時間に等しい最悪の場合の遅延を経験することができ
ることはさらに容易に証明されることができる。実際
に、特定の情報ユニットが、対応しているシーケンスタ
グが受信される前に読取られることを命令されるために
第１のパスの間には読取られることができない場合、対
応しているシーケンスタグはこのような持続時間後に第
２のパスにおいて反復されるときに読取られる。

【００２３】前述のサブフレームの情報ユニットは常に
次のサブフレームにおける同じ位置を占める前に読取ら
れ、同じメモリ位置は記憶されなければならないので、
バッファスペースは１つのサブフレームの全情報ユニッ
トを記憶するのに必要とされるスペースに等しいように
さらに最小にされることができる。後者の事実は、最悪
の場合の遅延がサブフレームの持続時間に等しいという
上記事実から容易に証明されることができる。前の情報
ユニットと同じメモリ位置に予定された情報ユニットは
サブフレームの持続時間後に正確に受信され、前のユニ
ットはこのような持続時間中このメモリ位置に最大に記
憶されるので、どんな場合にも位置は新しい情報ユニッ
トが到達する前に解放される。

【００２４】上記再順序づけ機構が、例えばＡＴＭスイ
ッチ構造を含んでいる前述された適応に関して十分であ
る非常に望ましい統計的特性に導くことに注目すべきで
ある。

【００２５】上記機構における出力情報流が、入力情報
流の帯域幅よりも高い帯域幅容量を有している伝送リン
クに供給されなければならないことに注意すべきであ
る。実際に、２つの読取り処理、すなわち現在受信され
るサブフレームに関する第１のパスおよび前のサブフレ
ームに関する第２のパスが並列に行われるために、２つ
の情報ユニットは非同期化装置の出力ポートに関して競
合する。しかしながら、このような競合は、ＡＴＭスイ
ッチング装置への入力リンクがこれらの装置を過負荷し
ないために常に過度の大きさにされるので、本発明の適
用を制限しない上記されたような伝送リンクを供給する
ことによって容易に解決されることができる。

【００２６】本発明のさらに別の重要な観点は、シーケ
ンスタグの前記セットがゼロから前記予め定められた数
マイナス１までの連続的な数を含み、前記順列手段が前
記対応している序列の開始シーケンスタグおよびステッ
プ値を各サブフレームに関してそれぞれ生成する少なく
とも１つの疑似ランダム発生器を含み、前記対応してい
る序列が前記開始シーケンスタグから開始する連続的な
シーケンスタグを計算し、前記予め定められた数を前記
連続的な数の計算モジューロによって前記ステップ値を
進めることによるアドレス生成回路によって生成され、
前記開始シーケンスタグおよび前記ステップ値の両方が
前記予め定められた数字よりも小さく、前記ステップ値
が前記予め定められた数字の割算の整数倍でないことで
ある。

【００２７】順列を実質上ランダムに選択するこの方法
は特に効果的で、有効である。実際に、この方法におけ
る聡明な利用は実質上ランダムな方法で別々の順列の限
定された数の１つを生成するための既知の簡単な疑似ラ
ンダム発生器で行われ、各情報ユニットに関する所望の
平坦な遅延統計値を達成する。

【００２８】このようなランダムな順列を生成する本発
明の方法は、全ての可能な順列を記憶するメモリを必要
とせず、後に説明されるように既知の非常に簡単なハー
ドウェアを使用する順列のオンライン生成を計算により
直接的に与える。

【００２９】本発明の特徴は、前記情報流がＰＣＭ流で
あり、前記各情報ユニットがＰＣＭフレームの特定の時
間スロットにおいて送られる情報であることである。

【００３０】参考文献によって明らかにされたようなこ
のような非同期化装置の既知の適用はそれに限定するこ
とを意味するものではない。さらに重要な適用は、同期
時分割多重送信および同期スイッチングを使用している
基本的な同期転送モードすなわちＳＴＭ電話ネットワー
クにおける非同期のスイッチング構造による同期スイッ
チング装置の置換である。非同期転送モードの漸進的な
採用は経済的に容易に導入させるために必要とされるか
ら重要である。このような漸進的な採用は、同期スイッ
チング装置を非同期スイッチング装置と最初に置換する
ことによって実行される。上記から証明されるように、
このような置換は、上記の既知のタイプの非同期化装置
によってスイッチング構造に適用される前にランダム化
される同期トラフィックを必要とする。

【００３１】非同期転送モードの漸進的な採用を上記タ
イプ、すなわち非同期化装置および非同期スイッチング
装置を含んでいる同期ネットワークとして許容するこの
ようなネットワークにおいて使用される非同期化装置
が、非同期データを直接受信している入力ポートの非同
期化装置を簡単に除去することによって容易にそれに適
応されることができることは明らかである。

【００３２】

【実施例】本発明の上記その他の目的および特性は、添
付図面と共に実施例の以下の説明を参照することによっ
て良く理解されるであろう。非同期化装置の同じ参照符
号が付けられた端子に供給される入力情報流ＩＮは情報
ユニットをそれぞれ搬送する例えば３２個のチャンネル
のフレームから成るＰＣＭ流であり、ＰＣＭフレームは
３２個の情報ユニットの時間多重化である。このような
ＰＣＭ流およびフレームの全ての観点は当業者に非常に
良く知られているので、さらに詳細には説明されない。
それは、ＰＣＭ流に含まれるこのような情報ユニットが
規則的な瞬間に到達するのでデータクロックと同期して
おり、ＰＣＭ伝送リンク上を伝送される特定のチャンネ
ルに含まれる情報ユニットがＰＣＭフレーム内の同じ位
置に常に現れることを指摘すれば十分である。上記のこ
とから、特定のチャンネルに属する情報ユニットが前述
のデータクロックとも同期していることは明白である。

【００３３】非同期化装置は、文献（1992年10月に発行
されたPauwels 氏らによるInternational Switching Sy
mposium における「Application of the multipath sel
f-routing switch in a combined STM/ATM cross-conne
ct system 」第１巻、第 324乃至 328頁）に開示され、
非同期転送モードすなわちＡＴＭネットワークのスイッ
チング非同期トラフィックのために開発されたような非
スイッチング構造（図示されていない）に同じ参照符号
が付けられたリンクを介して出力流ＯＵＴを供給する。
このスイッチング構造における入力ポートと出力ポート
の間の非恒久的な接続は、各情報ユニットがネットワー
クを通って独立して切替えられるように設定されるの
で、内部のリンクによってできるかぎり構造における負
荷を分配する利点を提供する。このようなスイッチング
構造の競合および対応している情報損失は、過度に多く
の情報ユニットが同時に構造の同じ部分に送られる場合
に生じる可能性がある。非同期トラフィックのスイッチ
ングにおける後者の情報損失は、このような極度に過負
荷の状態が非常にまれにしか起らず、このような過負荷
の状態はこのような非同期トラフィックの情報率の統計
的分配のため非常にまれであるので通常非常に低い。構
造の設計において、上記欠点は、構造によって切替えら
れる接続のサービスの質にあまり影響を及ぼさない程度
の大きさまで減少されることができる。

【００３４】本発明の非同期化装置が一般に統計的多重
化、すなわち最悪の場合の計算が与えるものよりさらに
多くのトラフィックを処理する考えに基づいた任意のタ
イプの非同期スイッチング構造と共に使用されることに
注目すべきである。

【００３５】それにもかかわらず、複数のＰＣＭ流が非
同期スイッチング構造によって切替えられる場合、およ
びこのような競合問題が生じた場合、それはこのような
ＰＣＭ流によって搬送されるトラフィックの周期性によ
り周期的に再び生じる。さらにこの問題は、これらの流
れにおいて同じチャンネルに常に影響を与える。このよ
うな競合は非同期スイッチング構造において完全には避
けることはできないので、これらの構造を通るＰＣＭの
ようなスイッチング同期トラフィックは付加的な手段が
採用されなければ明白に実行できない。非同期化装置
は、この入力流ＩＮの同期が十分に破られる、すなわち
過負荷状態を周期的に繰返すことを防ぐような方法で入
力流ＩＮから出力情報流ＯＵＴを効果的に得ることによ
ってこの問題を解決し、既存の通信ネットワークにおけ
るＡＴＭネットワークの技術を漸進的に導入することを
可能にする。

【００３６】非同期化装置は、以下の方法で入力流ＩＮ
から出力流ＯＵＴを得る。

【００３７】前述されたように、この入力情報流ＩＮ
は、それぞれ１つの情報ユニットを含み、フレーム内の
予め定められた位置に生ずる３２個のチャンネルの周期
的に生ずるフレームから構成される。この流れＩＮは、
バッファ装置ＢＭの連続するメモリ位置に連続的な情報
ユニットを書込む書込み制御装置ＷＣに供給される。こ
のバッファ装置ＢＭは、それぞれ１つの情報ユニットを
正確に記憶することができる３２個の連続的に符号が付
けられたメモリ位置を含む。書込み制御装置ＷＣはＢＭ
の連続するメモリ位置に連続して受信された情報ユニッ
トを書込むので、これらの各メモリ位置は３２個のチャ
ンネルの別々の１つの情報ユニットに割当てられ、その
後のメモリ位置はＰＣＭフレームにおけるその後のチャ
ンネルに割当てられる。それ故、これらのメモリ位置は
割当てられるチャンネルにしたがって符号が付けられ、
これらの各符号はフレーム内の情報ユニットあるいはチ
ャンネルの位置を示す。

【００３８】書込み制御装置ＷＣは、その中に含まれる
モジューロ３２カウンタ（図示されていない）によって
これらの連続的なアドレスを計算する。このようにして
供給されるアドレスＣＣは、同じ参照符号が付けられた
端子を介して以下に詳細に説明されるアドレス確認回路
ＡＶ１およびＡＶ２に供給される。

【００３９】非同期化装置は、一般に８あるいは偶数の
６４のような予め定められた数のこのような情報ユニッ
トを搬送するサブフレーム内の情報ユニットを再び順序
づけするように構成されている。本実施例におけるこの
予め定められた数は１つのＰＣＭフレームにおけるユニ
ット数と等しい３２として選択されているが、これは非
同期化装置がＰＣＭフレーム内の任意の点で付勢される
ことができるので、サブフレームがＰＣＭフレームと一
致することを必ずしも意味しない。それ故、非同期化装
置によって考慮されるサブフレームの第１の情報ユニッ
トは、ＰＣＭフレームの第１のユニットではない。しか
しながら、明瞭さのため本明細書の説明では、サブフレ
ームがＰＣＭフレームと一致するのでサブフレームが一
般的にフレームと呼ばれると仮定する。

【００４０】バッファ装置ＢＭに記憶されている情報ユ
ニットは、読取り制御装置ＲＣによって読出される。こ
の読取り制御装置ＲＣはメモリ位置から情報ユニットを
読取り、そのアドレスＲＡ１およびＲＡ２は各アドレス
確認回路ＡＶ１およびＡＶ２によって供給される。ＡＶ
１およびＡＶ２と共にＲＣは、ＢＭ情報ユニットが読取
られなければならないときを決定する読取り制御手段Ｒ
ＣＭを構成する。

【００４１】読取りアドレスＲＡ１およびＲＡ２は、特
定の読取りアドレスに対応している情報ユニットが後に
詳細に説明されるように読取られるべきでない場合、再
設定される読取りエネーブル部分を含む。アドレスカウ
ントＣＣの制御に基づいて、これらのエネーブル部分は
アドレス確認回路ＡＶ１およびＡＶ２のそれぞれ１つに
よって得られ、対応している効果的なアドレスＡ１およ
びＡ２はそれぞれアドレス生成回路ＡＧ１およびＡＧ２
によって計算される。これらのアドレスＡ１およびＡ２
は、同じ参照符号が付けられた端子を介してそれぞれＡ
Ｖ１およびＡＶ２に供給される。

【００４２】これらのアドレスの生成は、この後に詳細
に説明される。非同期化装置は、疑似ランダム発生器Ｐ
ＲＧに組込まれているシフトレジスタを初期化すること
によって初期化される。この疑似ランダム発生器ＰＲＧ
は疑似ランダムシーケンスを発生し、適当に長い疑似ラ
ンダムシーケンスを発生するために一般に使用される任
意の線形フィードバックシフトレジスタである。このよ
うな発生器は当業者に非常に良く知られているので、Ｐ
ＲＧについてはさらに詳細には説明されない。

【００４３】初期化されると、疑似ランダム発生器は、
例えば１２５μ秒のＲＥＧ１が１つのＰＣＭフレームを
受信するのに必要とされる時間内に新しく生成されたビ
ットで満たされる速度でレジスタＲＥＧ１における連続
的なビットをシフトする。ＲＥＧ１がこのようにして満
たされると、アドレス発生器ＡＧ１はラインＳＡおよび
ＳＳ１を介してＲＥＧ１の内容を読取り、内容の第１の
部分を開始アドレスＳＡ１として、第２の部分をステッ
プの大きさＳＳ１として翻訳される。ＡＧ１は上記され
たようにアドレスＡ１に対応するそれぞれ０乃至３１の
数字の連続的シーケンスタグをそこから計算する。これ
らの連続的シーケンスタグはＡＧ１およびＡＧ２の動作
に関連して後に説明されるように０乃至３１の数字の順
列を形成し、アドレス確認回路ＡＶ１にＡ１を通って連
続的に転送される。これらのシーケンスタグは端子ＩＮ
の情報ユニットの到達速度に等しい速度で生成されるの
で、計算順列は１つのＰＣＭフレームを受信するのに必
要とされる時間で正確に生成される。順列は、ＰＲＧ、
ＲＥＧ１およびＡＧ１を含んでいる順列手段ＰＭによっ
て端子Ａ１上に生成される。

【００４４】一方、ＲＥＧに記憶されているビットはレ
ジスタＲＥＧ２中にシフトされ、ＰＲＧによって生成さ
れる新しいビットはＲＥＧ１中にシフトされる。この方
法によって、両方のレジスタは１つのＰＣＭフレームを
受信するのに必要とされる時間で正確に満たされる。そ
のような実行において上記された１２５μ秒の周期が経
過された後、ＲＥＧ２はこの周期の初めにＲＥＧ１と同
じビットを正確に含むことに注目すべきである。

【００４５】非同期化装置のこの瞬間から、フレーム速
度で同じステップを何度も反復する。各フレームの初め
に、ＲＥＧ１はＰＲＧによって生成される新しい開始ア
ドレスＳＡ１およびステップの大きさＳＳ１を含み、Ｒ
ＥＧ２は１２５μ秒前のフレーム周期に正確に等しい時
にＲＥＧ１に含まれていた開始アドレスＳＡ２およびス
テップの大きさＳＳ２を含む。

【００４６】各反復ステップは、同じ参照符号が付けら
れた端子を介してＳＡ１およびＳＳ１によりＡＧ１を負
荷し、同じ参照符号が付けられた端子を介してＳＡ２お
よびＳＳ２によりＡＧ２を負荷する。両方のアドレス発
生器ＡＧ１およびＡＧ２は連続的シーケンスタグあるい
はアドレスＡ１およびＡ２を生成し、その生成は後に詳
細に説明される。上記説明から、フレーム周期中の同じ
順列が以前のフレーム周期中のＡ１としてＡ２上に供給
されるので、ＲＥＧ２およびＡＧ２が順列反復手段ＰＲ
Ｍとして見られることが証明される。

【００４７】非同期化装置の動作は、ＷＣがＢＭの第１
のメモリ位置にＰＣＭフレームの第１の情報ユニットを
記憶するように非同期化装置が付勢されるので、第１の
情報ユニットはサブフレームの第１の情報ユニットと一
致するという実施例で詳細に説明される。後に説明され
るように、ＲＣはこの実施例において上記されたように
上記第１の記憶装置と同時に第１の情報ユニットを読取
ることを企図し、ＰＲＧはＡＧ１に供給される開始アド
レスあるいは第１のシーケンスタグＳＡ１およびステッ
プの大きさＳＳ１をＲＥＧ１に記憶する。

【００４８】ＡＧ１は、情報ユニットの到達速度に等し
い速度でＳＡ１およびＳＳ１の連続的シーケンスタグあ
るいはアドレスＡ１からの計算を開始する。第１のシー
ケンスタグＡ１は開始アドレスＳＡ１に等しく、したが
ってＡＶ１に供給される。次のシーケンスタグＡ１はＳ
Ｓ１をＳＡ１モジューロ３２に付加することによりＡＧ
１によって生成され、ＡＶ１に供給される。後者の和は
ＡＧ１によって中間値として記憶され、すべての第１の
シーケンスタグＡ１はステップの大きさＳＳ１を以前の
ステップにおける和である中間値に付加することにより
ＡＧ１によって計算される。

【００４９】３２個の情報ユニットのサブフレームと組
合せて使用されるステップの大きさが奇数であるとき、
上記手順が０乃至３１の数字の順列を表す３２個の連続
的シーケンスタグに導くことは容易に証明される。ステ
ップの大きさの値におけるこの制約は一般に、サブフレ
ームの長さを表している予め定められた数の割算器の整
数倍であるステップの大きさが順列が明瞭に生成されな
い場合における予め定められた数以下の付加の後にその
開始値を到達するようにモジューロカウントを生じる。

【００５０】開始アドレスおよびステップの大きさの両
方が実質的に無作為の方法でＰＲＧによって生成される
ことにより、このように計算された連続的な序列が０乃
至３１の数の限定された数の異なった序列から実質的に
無作為の方法で選択された序列に一致することは容易に
証明される。これに関して、無作為な数は一般に線形フ
ィードバックシフトレジスタによって生成されるときに
奇数となるようには強制されないので、奇数となるステ
ップの大きさのために、ＡＧ１がＲＥＧ１によって供給
されるようなＳＳ１から実際のステップの大きさを計算
しなければならないことに注目しなければならない。

【００５１】前述されたように、各シーケンスタグある
いはアドレスＡ１は、ＢＭのメモリ位置をアドレスする
ために使用されるこのシーケンスタグを書き込み制御装
置ＷＣによって生成されるアドレスカウントの現在の値
ＣＣと比較するアドレス確認回路ＡＶ１に供給される。
上記から明瞭であるように、ＣＣは情報ユニットが記憶
されるメモリ位置を示す。したがって、Ａ１がＣＣより
も大きい場合、この特定のシーケンスタグによって指示
される情報ユニットはまだ適当でなく、ＡＶ１はＲＣの
読取り動作をディスエーブルする読取りアドレスＲＡ１
を生成する。その他の場合におけるＡＶ１は、アドレス
Ａ１を有するメモリ位置に記憶される情報ユニットを読
取るためにＲＡ１を介してＲＣをエネーブルにし、それ
故後者はＲＡ１を介してＲＣに送られる。

【００５２】上記方法において、前記序列の第１のパス
内でフレームの全情報ユニットがＯＵＴに転送され、そ
れはこれらの情報ユニットの少なくともいくつかがそれ
らの関連したシーケンスタグがＡＶ１によって処理され
るときよりも後に受信されるためであることは明白であ
る。第１のパスにおいては読取られないこれらのユニッ
トを読取るため、ＲＥＧ２，ＡＧ２およびＡＶ２によっ
て構成される並列ブランチは次のフレームの装置の入力
ＩＮにおける到達と同時に第２のパスにおける同一の序
列を生成するように制御される。

【００５３】このため次のフレームの初めに、ＲＥＧ２
は、例えばＰＲＧによって新しく生成され、ＲＥＧ１に
記憶されている各ビットの発生においてＲＥＧ１に記憶
されたデータをＲＥＧ２に段階的にシフトすることによ
ってＳＡ１およびＳＳ１の以前の値を含むように制御さ
れる。新しいフレーム周期の最後に、ＲＥＧ１は、ＡＧ
１が新しい開始アドレスＳＡ１および新しいステップの
大きさＳＳ１によって負荷され、ＡＧ２が以前のＳＡ１
およびＳＳ１にそれぞれ等しい開始アドレスＳＡ２およ
びステップの大きさＳＳ２によって負荷される結果とし
て、ＰＲＧによって生成されるビットの全体的な新しい
シーケンスを含む。ＡＧ１およびＡＧ２の両方は、上記
されたように連続的シーケンスタグＡ１およびＡ２を同
時に生成する。

【００５４】ＡＶ１は上記されたのと全く同じ方法によ
ってアドレスカウントＣＣを得る。一方、ＡＶ２はＡＶ
１に類似した動作をするが、ＣＣがシーケンスタグＡ２
の現在の値以下である場合は第２の読取りアドレスＲＡ
２に関してＲＣをディスエーブルする。そのような実行
において、第１のパス中に読取られない前のフレームの
情報ユニットがＯＵＴにおいて生じることは確認され
る。

【００５５】上記動作は、ＩＮに受信される新しい各フ
レームに関するＰＲＧによって生成される新しいＳＡ１
およびＳＳ１によって反復される。

【００５６】上記方法におけるバッファ装置ＢＭ中の情
報ユニットに対する最悪の場合の遅延は、１つのサブフ
レーム期間、すなわちこの実施例の場合における１２５
μ秒のフレーム周期に正確に等しい。実際に、この最悪
の場合は、対応しているシーケンスタグＡ１がＡＶ１に
供給された後に特定の情報ユニットが正確に受信される
ときに生じ、第２のパスにおける序列の反復によってこ
のシーケンスタグが再発生し、１２５μ秒後にＡ２を介
してＡＶ２に供給されることが保証される。

【００５７】上記非同期化装置において情報ユニットが
ＯＵＴに転送される前に新しいユニットによって重ね書
きされないことは上記の説明から明らかである。実際
に、ＢＭにおける最悪の場合の遅延が１２５μ秒であ
り、これはＢＭの同じメモリ位置に予定される情報ユニ
ットのＩＮにおける２つの発生の間を経過する時間であ
るため、フレームにおける情報ユニットが存在するのと
同数の位置を有するバッファ装置はこの非同期化装置に
関して十分であり、任意の情報ユニットは同じメモリ位
置に予定される次の情報ユニットは受信される時にＯＵ
Ｔに転送されている。

【００５８】２つの情報ユニットが非同期化装置の出力
ＯＵＴに対して競合するようにＲＡ１およびＲＡ２の両
方が同時にエネーブルされることに注意すべきである。
この問題を解決するため、この出力ＯＵＴは入力情報流
ＩＮに必要とされるよりも大きな帯域幅のキャパシタン
スを有するべきである。この方法において、非同期化装
置の出力のピークデータ率における一時的な増加に本質
的に対応する上記競合はうまく対処される。

【００５９】前述の特徴は、一般に非同期スイッチング
構造の入力で使用されるような非同期化装置の融通を限
定せず、その入力は通常期待される情報率に対して大き
くされる。

【００６０】上記原理の簡単であるが効果的な拡張が多
重ＰＣＭ流の同時非同期化であることに注目すべきであ
る。この場合における非同期化は、多数の連続的情報ユ
ニットに対する連続的メモリ位置に別々のＰＣＭ流内で
同時に到着する情報ユニットを書込むことによって達成
される。この方法においてバッファメモリＢＭの大きさ
に依存して、サブフレームは４つの別々のＰＣＭ流の８
個の連続的な情報ユニットを含む。非同期化装置がこの
場合において十分に実行できることは証明される。

【００６１】本発明の原理は特定の装置に関連して上記
されているが、この説明は単なる例示として行われたも
のであり、本発明の技術的範囲を限定するものではない
ことを明らかに理解すべきである。

【図面の簡単な説明】

【図１】本発明の１実施例の概略ブロック図。

【符号の説明】

Ａ１，Ａ２…順列、ＢＭ…バッファメモリ、ＯＵＴ…出
力流、ＩＮ…ＰＣＭ流、ＰＭ…順列手段、ＰＲＭ…順列
反復手段。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−267897（ＪＰ，Ａ) 特開 平３−187547（ＪＰ，Ａ) 特開 平２−170636（ＪＰ，Ａ) 特開 昭61−2495（ＪＰ，Ａ)

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 情報ユニットが予め定められた周期的順
   序で生成されている入力情報流から、前記情報ユニット
   が実質的にランダム化された順序で生成されている出力
   情報流を導出する非同期化装置において、 予め定められた数の情報ユニットをそれぞれ含んでいる
   複数の連続したサブフレームを前記入力情報流から選択
   する選択手段と、 前記各サブフレームに対して、それぞれ異なる情報ユニ
   ットに関係している１組の異なるシーケンスタグからな
   る対応した順列を、実質的にランダムな方法で選択する
   順列手段と、 前記対応した順列にしたがって、前記サブフレームのそ
   れぞれ１つに含まれている情報ユニットを再び順序づけ
   ることによって、前記実質的にランダム化された順序を
   決定する再順序づけ手段とを具備していることを特徴と
   する非同期化装置。
2. 【請求項２】 前記選択手段がメモリ位置を有するバッ
   ファ装置を含み、前記バッファ装置は前記メモリ位置の
   連続する位置に少なくとも１つのサブフレームに関する
   全情報ユニットを記憶するように構成され、前記再順序
   づけ手段が前記メモリ位置、前記バッファ装置の位置が
   読取られるシーケンスを示している順列、前記ランダム
   な順序に対応している前記シーケンスをアドレスするた
   めに前記シーケンスタグの連続的なタグを使用している
   読取り制御手段であることを特徴とする請求項１記載の
   非同期化装置。
3. 【請求項３】 前記１組のシーケンスタグがゼロから前
   記予め定められた数から１を引いた数の連続的な数を具
   備し、前記順列手段が開始シーケンスタグおよび前記対
   応している順列のステップ値を各サブフレームに対して
   発生する少なくとも１つの疑似ランダム発生器を含み、
   前記対応している順列が前記開始シーケンスタグから始
   まる連続的なシーケンスタグを計算し、モジューロの前
   記予め定められた数を数える前記連続的な数字によって
   前記ステップ値を進め、前記開始シーケンスタグおよび
   前記ステップ値の両方が前記予め定められた数より小さ
   く、前記ステップ値が前記予め定められた数の割算器の
   整数倍でないことを特徴とする請求項１または２記載の
   非同期化装置。
4. 【請求項４】 前記疑似ランダム発生器が線形フィード
   バックシフトレジスタであり、前記予め定められた数が
   ２のべき乗の数であり、前記ステップ値が奇数であるこ
   とを特徴とする請求項３記載の非同期化装置。
5. 【請求項５】 前記順列の第１のパスにおいて前記順列
   手段が前記対応しているサブフレームの初めの受信と同
   時に前記シーケンスタグの前記読取り制御手段への転送
   を開始し、前記１つの順列に対応しているシーケンスタ
   グのシーケンスは第２のパスにおける少なくとも第２回
   として順列反復手段によって前記読取り制御手段に転送
   され、前記対応している情報ユニットが前記第１のパス
   の対応しているシーケンスタグが生成される瞬間に前記
   バッファ装置に記憶されている限り前記対応しているサ
   ブフレームに対する前記ランダムな順列は前記１つの順
   列に対応し、前記１つの順列が前記１つのサブフレーム
   の前記全情報ユニットが非同期化装置によって転送され
   るまで反復されることを特徴とする請求項２記載の非同
   期化装置。
6. 【請求項６】 前記情報ユニットが受信される率に等し
   い率で前記順列手段および前記順列反復手段によって前
   記シーケンスタグが前記読取り制御手段に転送され、前
   記１つの順列の前記第２のパスが次のサブフレームに対
   応している次の順列の第１のパスと同時に転送されるこ
   とを特徴とする請求項５記載の非同期化装置。
7. 【請求項７】 前記情報流がＰＣＭ流であり、前記各情
   報ユニットがＰＣＭフレームの特定の時間スロットに送
   られる情報である請求項１乃至６のいずれか１項記載の
   非同期化装置。
8. 【請求項８】 複数の出力情報流を複数の入力情報流か
   ら得るように構成され、前記順列手段が前記入力情報流
   の全ての対応しているサブフレームに関する１つの順列
   を選択することを特徴とする請求項１乃至７のいずれか
   １項記載の非同期化装置。
9. 【請求項９】 同期時分割多重アクセス入力情報流を非
   同期スイッチング装置に転送される実質上非同期の出力
   情報流に変換する請求項１乃至８のいずれか１項記載の
   非同期化装置の使用。