TWI496914B - Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target - Google Patents

Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target Download PDF

Info

Publication number
TWI496914B
TWI496914B TW102119175A TW102119175A TWI496914B TW I496914 B TWI496914 B TW I496914B TW 102119175 A TW102119175 A TW 102119175A TW 102119175 A TW102119175 A TW 102119175A TW I496914 B TWI496914 B TW I496914B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide
film
thin film
wet etching
Prior art date
Application number
TW102119175A
Other languages
English (en)
Other versions
TW201410895A (zh
Inventor
Shinya Morita
Kenta Hirose
Aya Miki
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201410895A publication Critical patent/TW201410895A/zh
Application granted granted Critical
Publication of TWI496914B publication Critical patent/TWI496914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

薄膜電晶體之半導體層用氧化物、薄膜電晶體、顯示裝置及濺鍍靶材
本發明係有關液晶顯示器或有機電激發光顯示器等顯示裝置中所使用之薄膜電晶體(TFT)的半導體層用氧化物、具備上述氧化物之薄膜電晶體及具備上述薄膜電晶體之顯示裝置、以及形成上述氧化物所使用之濺鍍靶材。
非晶質氧化物半導體，相較於廣汎使用的非晶矽(a-Si)係具有較高的載子遷移率(亦稱為場效遷移率。以下有時僅簡稱「遷移率」)，且光學能隙(optical band gap)大，能夠以低溫成膜，故被期待運用於講求大型、高解析度、高速驅動之次世代顯示器，或耐熱性低的樹脂基板等。
氧化物半導體當中，又特別以由銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)所構成之非晶質氧化物半導體(In-Ga-Zn-O，以下或稱「IGZO」)具有非常高的載子遷移率，故受到喜愛而採用。舉例來說，非專利文獻1及2中揭 示一種將In：Ga：Zn=1.1：1.1：0.9(原子%比)的氧化物半導體薄膜用於薄膜電晶體(TFT)的半導體層(活性層)之物。
當使用氧化物半導體來作為薄膜電晶體的半 導體層時，不僅要求其載子濃度(遷移率)高，還要求其TFT的開關(switching)特性(電晶體特性、TFT特性)優良。具體而言，係要求(1)導通電流(對閘極電極與汲極電極施加正電壓時之最大汲極電流)高、(2)截止電流(分別對閘極電極施加負電壓、對汲極電極施加正電壓時之汲極電流)低、(3)S值(Subthreshold Swing；次臨界擺幅，亦即使汲極電流上升1位數所需之閘極電壓)值低、(4)臨界值(對汲極電極施加正電壓、對閘極電極施加正負任一電壓時，開始流通汲極電流之電壓，亦稱為臨界值電壓)不隨時間變化而呈穩定(此處所謂穩定，意指臨界值在基板面內均一)、且(5)遷移率高，等等。
又，使用IGZO等氧化物半導體層的TFT，被 要求對於電壓施加或光照射等應力有優良的耐性(應力耐性)。舉例來說，當對閘極電極持續施加電壓時，或持續照射藍色譜帶的光而在半導體層發生吸收時，在薄膜電晶體的閘極絕緣膜與半導體層交界面，電荷會被捕陷(trap)，因半導體層內部的電荷變化，臨界值電壓會往負側大幅變化(漂移；shift)，導致TFT的開關特性變化，受到詬病。此外，液晶面板驅動時，或對閘極電極施加負偏壓使像素點燈時等等，從液晶胞洩漏的光會照射至薄膜電晶體， 而此光會對TFT賦予應力，導致圖像不均勻(irregular)或特性劣化。實際使用薄膜電晶體時，若因為光照射或電壓施加造成的應力而開關特性變化，那麼會招致顯示裝置本身的可靠性降低。
此外，對於有機電激發光顯示器亦同樣，從 發光層洩漏的光會照射至半導體層，而產生臨界值電壓等值不一致之問題。
像這樣，特別是臨界值電壓的漂移，會招致 具備TFT的液晶顯示器或有機電激發光顯示器等顯示裝置本身的可靠性降低，故強烈盼望能夠提升應力耐性(亦即應力施加前後的變化量少)。
又，當製作具備氧化物半導體薄膜、且其上 具備源/汲極電極之薄膜電晶體基板時，還要求上述氧化物半導體薄膜對於濕蝕刻液等藥液具有很高的特性(濕蝕刻耐性)。具體而言，在TFT製作時的各工程中，所使用的濕蝕刻液種類亦相異，故對於上述氧化物半導體薄膜，會要求以下二種特性。
(i)氧化物半導體薄膜，對於氧化物半導體加工用濕蝕刻液具有優良的可溶性
也就是說，係要求，藉由將氧化物半導體薄膜加工時所使用之草酸等有機酸系濕蝕刻液，上述氧化物半導體薄膜能以適當的速度被蝕刻，而無殘渣地形成圖樣。
(ii)氧化物半導體薄膜，對於源/汲極電極用濕蝕刻液為不溶性
也就是說，係要求，藉由將氧化物半導體薄膜上成膜之源/汲極電極用配線膜加工時所使用之濕蝕刻液(例如含有磷酸、硝酸、醋酸等之無機酸)，源/汲極電極能以適當的速度被蝕刻，但上述氧化物半導體薄膜的表面(背通道)側不會因上述濕蝕刻液而被削減、產生損傷而造成TFT特性或應力耐性降低。
濕蝕刻液的蝕刻程度(蝕刻速度)，亦會因濕蝕 刻液種類而有不同。前述IGZO，對於草酸等濕蝕刻液具有優良的可溶性(亦即，在上述(i)的氧化物半導體薄膜加工時，濕蝕刻耐性優良)，但對於無機酸系濕蝕刻液的可溶性亦高，非常容易被無機酸系濕蝕刻液蝕刻。因此，以源/汲極電極的濕蝕刻液來加工時，會發生IGZO膜消失而導致TFT製作困難，或TFT特性等降低之問題(亦即，在上述(ii)的源/汲極電極加工時，濕蝕刻耐性差)。為了解決此一問題，亦研討使用不會蝕刻IGZO的藥液(NH4 F與H2 O2 之混合液)來作為源/汲極電極加工用蝕刻液，但上述藥液的壽命短且不穩定，故量產性差。
上述(ii)的源/汲極電極濕蝕刻所伴隨的TFT 特性等之降低，在背通道蝕刻(BCE，back channel etch)構造的TFT中特別常見。
也就是說，使用了氧化物半導體的下閘極 (bottom gate)薄膜電晶體之構造，可概分為兩個種類，即 圖1A所示具有蝕刻阻擋層9之蝕刻阻擋型(ESL型)、及圖1B所示不具有蝕刻阻擋層之背通道蝕刻型(BCE型)。在這些圖中，共通之構成係標記同一編號，圖中，1為基板、2為閘極電極、3為閘極絕緣膜、4為氧化物半導體層、5為源/汲極電極、6為保護膜(絕緣膜)、7為接觸孔、8為透明導電膜。
圖1A之蝕刻阻擋層9，其形成之目的在於，防止對源/汲極電極5施以蝕刻時，氧化物半導體層4受到損傷而造成電晶體特性降低。按照圖1A，在源/汲極電極加工時對半導體層表面的損傷較少，故容易得到良好的TFT特性。作為上述蝕刻阻擋層，一般使用SiO2 等絕緣膜。
相對於此，圖1B中，由於不具有蝕刻阻擋層，故能簡化工程數，生產性優良。也就是說，依製造方法不同，有時於蝕刻時即使不設置蝕刻阻擋層也不會對氧化物半導體層4帶來損傷，例如以掀離(life-off)法將源/汲極電極5加工的情形下，便不會對氧化物半導體層4造成損傷，故不需要蝕刻阻擋層。在此情形下，會使用圖1B的BCE構造。又或者是，使用新開發的特別濕蝕刻液，使得不需蝕刻阻擋層也能發揮良好的TFT特性之情形下，可使用圖1B的BCE構造。
如上述般，從薄膜電晶體的製作成本減低或工程簡化的觀點看來，建議使用不具有蝕刻阻擋層的圖1B之BCE構造，但前述濕蝕刻時之問題十分令人擔心。 當然，即使是圖1A的ESL構造中，依濕蝕刻液種類不同，仍有發生上述問題之虞。
有鑑於此一問題，專利文獻1中揭示一種技術，是在IGZO中添加規定量的Sn，以提高對於源極/汲極電極濕蝕刻時所使用的無機酸系濕蝕刻液(例如磷酸/硝酸/醋酸之混酸濕蝕刻液)之耐性，抑制半導體層的侵蝕。具體而言，上述專利文獻1的實施例的表2中記載，相對於In、Ga、Zn、Sn的全量，將Sn的原子比率控制在0.015~0.070(1.5~7%)之範圍內，具有這種半導體膜的BCE型薄膜電晶體，其TFT特性的不一致情形會減低。然而，上述專利文獻1中，針對應力耐性之提升則毫不在意。
先前技術文獻
專利文獻
專利文獻1：日本特開2011-108873號公報
非專利文獻
非專利文獻1：固體物理，VOL44，P621(2009)
非專利文獻2：Nature，VOL432，P488(2004)
本發明係有鑑於上述事態而研發，其目的在 於，在具備氧化物半導體層薄膜之薄膜電晶體當中，提供一種維持高場效遷移率，同時對於光或偏壓應力等而言臨界值電壓的變化量小而應力耐性優良，對於源/汲極電極圖樣形成時所使用之濕蝕刻液具有優良耐性之半導體層用氧化物、及上述半導體層用氧化物的成膜所使用之濺鍍靶材、及具備上述半導體層用氧化物之薄膜電晶體、及具備上述薄膜電晶體之顯示裝置。
成功解決上述問題的本發明之半導體層用氧化物，係為在基板上具備源極、汲極電極、閘極電極、閘極絕緣膜、半導體層及保護膜之薄膜電晶體的半導體層中所使用之氧化物，其要旨在於，前述氧化物，係由In、Zn、Ga、Sn、及O所構成，且前述氧化物中，相對於除了氧以外的全金屬元素(In、Zn、Ga、及Sn)，各金屬元素之含有量(原子%)分別表示為[In]、[Zn]、[Ga]、及[Sn]時，係滿足下式(1)至(4)。
1.67×[Zn]+1.67×[Ga]≧103.5‧‧‧(1)
([Zn]/0.95)+([Sn]/0.40)+([In]/0.40)≧100‧‧‧(2)
[In]≦4‧‧‧(3)
[Sn]≧10.1‧‧‧(4)
本發明之半導體層用氧化物的較佳實施形態中，係更滿足下式(5)~(8)。
12≦[In]≦20‧‧‧(5)
17≦[Sn]≦25‧‧‧(6)
15≦[Ga]≦20‧‧‧(7)
40≦[Zn]≦50‧‧‧(8)
本發明之半導體層用氧化物，較佳是，載子密度為1×1015 ~1×1017 /cm3 。
本發明中，薄膜電晶體亦包含在本發明之範圍內，該薄膜電晶體是具備上述半導體層用氧化物以作為薄膜電晶體的半導體層。本發明之薄膜電晶體的較佳實施形態中，上述半導體層之密度為6.0g/cm3 以上。
本發明中，還包含具備上述薄膜電晶體之顯示裝置。
本發明之濺鍍靶材，係為用來形成上述任一者之半導體層用氧化物的濺鍍靶材，其要旨在於，包含In、Zn、Ga、及Sn，相對於全金屬元素，各金屬元素之含有量(原子%)分別表示為[In]、[Zn]、[Ga]、及[Sn]時，係滿足下式(1)至(4)。
1.67×[Zn]+1.67×[Ga]≧103.5‧‧‧(1)
([Zn]/0.95)+([Sn]/0.40)+([In]/0.40)≧100‧‧‧(2)
[In]≦40‧‧‧(3)
[Sn]≧10.1‧‧‧(4)
本發明之濺鍍靶材的較佳實施形態中，係更滿足下式(5)~(8)。
12≦[In]≦20‧‧‧(5)
17≦[Sn]≦25‧‧‧(6)
15≦[Ga]≦20．．．(7)
40≦[Zn]≦50．．．(8)
按照本發明，能夠提供一種遷移率高，薄膜電晶體的開關特性及應力耐性(光照射及負偏壓施加前後的臨界值電壓漂移量少)優良，且對於源/汲極電極圖樣形成時所使用之濕蝕刻液具有優良耐性(濕蝕刻耐性)的薄膜電晶體之半導體層用氧化物。使用具備本發明氧化物之薄膜電晶體，能夠得到可靠性高的顯示裝置。
如上述般，本發明之氧化物其濕蝕刻耐性優良，故特別適用於BCE構造之薄膜電晶體，但並非限定於此，亦可運用於ESL構造之薄膜電晶體，不論濕蝕刻液種類等為何，均能發揮良好的特性。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻擋層
[圖1A]圖1A為，具備氧化物半導體層，且使用了蝕刻阻擋層之蝕刻阻擋(ESL)型TFT說明用概略截面圖。
[圖1B]圖1B為，具備氧化物半導體層，且未使用蝕刻阻擋層之背通道蝕刻(BCE)型TFT說明用概略截面構造。
[圖2A]圖2A為，滿足本發明所規定式(1)之區域、與應力耐性的判定之關係示意圖。
[圖2B]圖2B為，滿足本發明所規定式(2)之區域、與遷移率的判定之關係示意圖。
[圖2C]圖2C為，滿足本發明所規定式(1)及式(2)之區域、與應力耐性及遷移率的判定之關係示意圖。
[圖3A]圖3A為，實施例1中，使用表1的No.1(本發明例)氧化物半導體而製作之TFT的Id-Vg特性示意圖。
[圖3B]圖3B為，實施例1中，使用表1的No.1(本發明例)氧化物半導體而製作之TFT的光應力耐性結果。
[圖4A]圖4A為，實施例1中，表1的No.1~9([Ga]=10原子%以上、未滿20原子%)的In-Zn-Sn相圖，且揭示滿足(1)式關係之區域(箭頭部分)。
[圖4B]圖4B為，實施例1中，表1的No.10~16([Ga]=20原子%以上、未滿30原子%)的In-Zn-Sn相圖，且揭示滿足(1)式及(2)式關係之區域(箭頭部分)。
[圖4C]圖4C為，實施例1中，表1的No.17~24([Ga]=30原子%以上、未滿40原子%)的In-Zn-Sn相圖，且揭示滿足(1)式及(2)式關係之區域(箭頭部分)。
[圖5]圖5為，調查實施例2的In-Ga-Zn-Sn-O中，全金屬元素所佔據的Sn量，對源/汲極電極的濕蝕刻速度造成之影響的圖。
將含In、Ga、及Zn金屬元素的氧化物 (IGZO)用於TFT的活性層時，為了使TFT特性、應力耐性、及濕蝕刻耐性提升，本發明團隊反覆研討。其結果發現，只要使用IZGTO，該IZGTO是於IGZO添加了Sn而成之IZGTO，且適當地控制構成IZGTO的金屬元素之含有量，便會達成所需之目的，進而完成本發明。
另，本說明書中，由In、Zn、Ga、Sn、及O所構成之氧化物，有時會略記為IZGTO。
也就是說，本發明之半導體層用氧化物，係為在基板上具備源極、汲極電極、閘極電極、閘極絕緣膜、半導體膜及保護膜之薄膜電晶體的半導體層中所使用之氧化物，其特徵在於，前述氧化物，係由In、Zn、Ga、Sn、及O所構成，且前述氧化物中，相對於除了氧(O)以外的全金屬元素，各金屬元素之含有量(原子%)分別表示為[In]、[Zn]、[Ga]、及[Sn]時，係滿足下式(1)~(4)。
1.67×[Zn]+1.67×[Ga]≧103.5‧‧‧(1)
([Zn]/0.95)+([Sn]/0.40)+([In]/0.40)≧100‧‧‧(2)
[In]≦40‧‧‧(3)
[Sn]≧10.1‧‧‧(4)
本說明書中所謂[In]，係指In相對於除了氧(O)以外的全金屬元素(In、Zn、Ga、及Sn)之含有量(原子%)。同樣地，[Zn]、[Ga]、及[Sn]係分別指Zn、Ga、及Sn相對於除了氧(O)以外的全金屬元素(In、Zn、Ga、及Sn)之含有量(原子%)。
本說明書中所謂「TFT特性優良」，係指依 後述實施例記載之方法來測定臨界值電壓(Vth)及場效遷移率(μFE )時，滿足Vth(絕對值)≦5V、且μFE ≧4.9m2 /Vs。
本說明書中所謂「應力耐性優良」，係指依後述實施例記載之方法來對試料照射白色光，同時對閘極電極持續施加負偏壓，進行這樣的應力施加試驗2小時後的情形下，應力施加試驗前後的臨界值電壓(Vth)漂移量(△Vth(絕對值))在4.8V以下。
本說明書中所謂「濕蝕刻性優良」，係指以濕蝕刻液來將源/汲極電極形成圖樣時，源/汲極電極會被蝕刻，但氧化物半導體層對於上述濕蝕刻液為不溶性。本說明書中，為求測定簡便化，係如後述實施例所示，在基板上將氧化物半導體薄膜成膜，以源/汲極電極用濕蝕刻液(使用磷酸：硝酸：醋酸=70：2：10(質量比))來形成圖樣的情形下，測定其蝕刻速度，並將此時的蝕刻速度在1Å/sec以下者，稱做「濕蝕刻性優良」。具有上述範圍的蝕刻速度者，氧化物半導體薄膜不易被上述濕蝕刻液所蝕刻，故氧化物半導體層的表面(背通道)側不會被上述濕蝕刻液削減，或受到損傷使得TFT特性或應力耐性降低。
以下，詳細說明本發明之半導體層用氧化物。
如上述般，本發明之半導體層用氧化物(氧化物半導體薄膜)，係為由In、Zn、Ga、Sn及O(IZGTO)所構成之非晶質氧化物，且滿足上述式(1)~(4)。
如前述般，由In、Ga、Zn及O所構成之 IGZO，係為習知之半導體層用氧化物。其中，可以認為In有助於提升電傳導性、Ga有助於減低氧缺乏(oxygen deficiency)、Zn有助於非晶質構造的穩定化。
而依照本發明團隊之研討結果發現，使用於上述IGZO中添加Sn而成之IZGTO，且，(i)滿足由Zn與Ga所構成之上述式(1)者，主要會提升應力耐性(△Vth≦4.8V)，(ii)滿足由Zn、Sn、及In所構成之上述式(2)者，主要會提升遷移率(μFE ≧4.9m2 /Vs)，(iii)滿足對全金屬元素中之In比([In])加以規定之上述式(3)者，主要會提升TFT特性或應力耐性，(iv)滿足對全金屬元素中之Sn比([Sn])加以規定之上述式(4)者，主要會提升濕蝕刻耐性(以及TFT特性、應力耐性、遷移率)。又發現，若控制IZGTO之組成，使其滿足上述式(1)~(4)全部，便能得到兼備所有所需特性之氧化物半導體層，進而完成本發明。
為便於參考，圖2A中，依據後述實施例之結果，將滿足上述式(1)的區域與應力耐性的判定結果(A、B、D)之關係加以圖形化揭示。圖2A中，當應力耐性的判定結果為「A」或「B」之情形下表示為「○」，應力耐性的判定結果為「D」之情形下表示為「×」。如圖2A所示，可知道滿足式(1)之物，應力耐性良好。
圖2B中，依據後述實施例之結果，將滿足上 述式(2)的區域與遷移率的判定結果(A、B、D)之關係加以圖形化揭示。圖2B中，當遷移率的判定結果為「A」或「B」之情形下表示為「○」，遷移率的判定結果為「D」之情形下表示為「×」。如圖2B所示，可知道滿足式(2)之物，具有高遷移率。
圖2C中，將滿足上述式(1)及式(2)兩者的區 域與應力耐性及遷移率的判定結果之關係加以圖形化揭示。圖2C中，應力耐性及遷移率的判定結果兩者均為「A」或「B」之情形下表示為「○」，應力耐性及遷移率的判定結果至少其中一者為「D」之情形下表示為「×」。 如圖2C所示，可知道滿足該些式(1)及式(2)兩者之物，應力耐性優良，且具有高遷移率。
首先說明上述式(1)。上述式(1)係為由構成 IZGTO之金屬元素當中的Zn及Ga所構成，且有助於提升應力耐性之式子。如後述實施例所示，可知道未滿足上述式(1)關係之物，即便滿足其他要件，其對於光應力試驗，臨界值電壓的漂移量仍會超過4.8V，應力耐性降低。
上述式(1)是以以下方式導出。也就是說，我 們知道，電壓施加或光照射等應力所造成之TFT特性劣化，其原因來自於應力施加中，在半導體本身或半導體與閘極絕緣膜之交界面會形成缺陷。作為閘極絕緣膜，一般常使用SiO2 、Si3 N4 、Al2 O3 、HfO2 這類絕緣體。此時，可以認為由於在半導體層與絕緣膜之交界面，異種材料會接 觸，故特別容易形成缺陷。鑑此，可以認為，為提升應力耐性，尤以半導體層與絕緣膜之上述交界面的處理(控制)非常重要。依照本發明團隊多次的基礎實驗，得知在IZGTO中，相對於In、Ga、Zn、及Sn之全金屬元素，若In及Sn的比率變多，則應力耐性會降低；若Ga及Zn的比率增多，則應力耐性會提升。其原因可推測是，若Ga及Zn的含有量增多，則IZGTO的構造會穩定化，對於導致可靠性降低要因之氧缺乏，能夠抑制其發生。
若將上述式(1)左邊所規定之值(1.67×[Zn]+1.67×[Ga])稱為(1)值時，為了更有效發揮上述作用，上述(1)值較佳為103以上，更佳為105以上。但，如果上述(1)值變得太大，那麼會發生載子密度降低，TFT的場效遷移率減少等問題，故較佳是大致控制在150以下。更佳是在142以下。具體而言，較佳是考量與後述(2)~(4)式之間的平衡，且能有效發揮所需特性，依此設定適當的範圍。
接下來說明上述式(2)。上述式(2)係為由構成IZGTO之金屬元素當中的Zn、Sn、及In所構成，且主要有助於提升遷移率之式子。如後述實施例所示，可知道未滿上述式(2)關係之物，即便滿足其他要件，遷移率仍會降低，又依全金屬元素中之Zn比([Zn])等之不同，應力耐性會降低而無法確保所需之程度。
上述式(2)是以以下方式導出。也就是說，本發明團隊對於In、Ga、Zn及Sn各元素與遷移率之關係詳 細調查後得知，相對於In、Ga、Zn、及Sn之全金屬元素，若Ga及Zn的量增加，則相對地，肩負電子傳導路徑任務的In或Sn的量便會降低，結果遷移率會降低(參照後述圖4)。基於上述見解進一步進行研討之結果查明，針對除了Ga以外的Zn、Sn、In之關係加以設定之上述式(2)，係為有效的遷移率提升指標。
也就是說，按照本發明團隊之研討結果，得知相對於In、Ga、Zn、及Sn之全金屬元素，若In及Sn的比率變多，則氧化物半導體中的載子密度會增加而導體化，變得無法顯現半導體之特性。反之，相對於In、Ga、Zn、及Sn之全金屬元素，若In及Sn的比率變少，Zn或Ga的比率變多，則製作成TFT時雖然有開關動作，但因肩負電子傳導路徑任務的In或Sn的含有量少，故遷移率降低。又得知，Zn亦有助於非晶質構造的穩定化，故亦有助於提升遷移率。也就是說，為了兼顧開關特性與高遷移率，得知必須將相對於全金屬元素的上述元素之比率調整在適當的範圍。鑑此，又反覆多次基礎實驗，結果設定了上述式(2)，作為遷移率提升的關連式子。另，為顯現半導體特性，相對於全金屬元素，必須將In及Sn的比率控制在規定範圍以下，此一控制會藉由前述式(1)所規定般控制Ga及Zn的比率，而間接地受到控制。
若將上述式(2)左邊所規定之值(([Zn]/0.95)+([Sn]/0.40)+([In]/0.40))稱為(2)值時，為了更有效發揮上述作用，上述(2)值較佳為103以上，更佳為105以上。 但，如果上述(2)值變得太大，那麼氧化物半導體中與氧之鍵結會變得不穩定，TFT特性會發生不一致，而對於光或電壓的應力耐性降低，故較佳是大致控制在180以下。 更佳是在160以下。具體而言，較佳是考量與上述(1)式及後述(3)~(4)式之間的平衡，且能有效發揮所需特性，依此設定適當的範圍。
此外，上述式(3)係規定了全金屬元素中之In量([In])，與上述式(1)一起，為主要有助於提升應力耐性之式子。本發明團隊詳細調查IZGTO的電晶體特性後發現，隨著全金屬元素中之In量增加，遷移率有提升的傾向，但另一方面，若In量變得太多則載子密度會增加，臨界值電壓(Vth)會往負側大幅漂移，而顯現常開(normally-on)之特性。一般來說針對電晶體特性，較佳是臨界值電壓儘可能在0V附近，故如上述式(3)所示，將相對於全金屬元素之In量抑制在40%以下。
針對上述式(3)左邊所規定之值([In])，為了使In更有效發揮上述作用，[In]較佳為35%以下，更佳為30%以下。但，如果[In]變得太小，那麼會發生載子密度降低，且電子傳導路徑減少，遷移率降低等問題，故較佳是將其下限大致控制在5%以上。更佳是在10%以上。具體而言，較佳是考量與上述(1)~(2)式及後述(4)式之間的平衡，且能有效發揮所需特性，依此設定適當的範圍。在考量(1)~(4)式平衡之後，特別佳的[In]範圍，係為滿足下述式(5)之範圍。
12≦[In]≦20．．．(5)
此外，上述式(4)係規定全金屬元素中之Sn量([Sn])，主要是依照提升濕蝕刻耐性的觀點而設定。如後述實施例所示，得知未滿足上述式(4)關係之物，即便滿足其他要件，濕蝕刻速度仍會增加。濕蝕刻速度的增加，在對源/汲極電極濕蝕刻時，會招致構成源/汲極電極之薄膜的膜厚減少或增加對表面的損傷，故會導致TFT特性降低。
又，依照本發明團隊之檢討結果發現，在IGZO中添加的規定量Sn，不僅如上述般對於在製作TFT之製程中所使用之濕蝕刻液具有降低蝕刻速度的作用，還具有遷移率提升作用。又發現，規定量之Sn會減低氧化物半導體表面因蝕刻液所造成之損傷、還具有提升應力耐性的作用等，具有提升化學穩定性的作用。
針對上述式(4)左邊之值([Sn])，為了使Sn更有效發揮上述作用，[Sn]較佳為6%以上，更佳為8%以上。但，如果[Sn]變得太大，那麼會變得不溶於廣汎用做為氧化物半導體加工用濕蝕刻液之草酸等有機酸，而無法進行氧化物半導體加工，故較佳是將其上限大致控制在50%以下。更佳是在40%以下。具體而言，較佳是考量與上述(1)~(3)式之間的平衡，且能有效發揮所需特性，依此設定適當的範圍。在考量(1)~(4)式平衡之後，特別佳的[Sn]範圍，係為滿足下述式(6)之範圍。
17≦[Sn]≦25．．．(6)
又，本發明之半導體層用氧化物，較佳是， 以滿足上述式(1)~(4)關係為前提，更適當地控制全金屬元素中之Ga量([Ga])。具體而言，較佳是將[Ga]大致控制在10~40%的範圍內。若[Ga]未滿10%，則與氧之鍵結會變得不穩定，光應力耐性會降低。另一方面，若[Ga]超過40%，則載子密度會減少，遷移率會降低。特別佳的[Ga]範圍，係為滿足下述式(7)之範圍。
15≦[Ga]≦20．．．(7)
又，本發明之半導體層用氧化物，較佳是，以滿足上述式(1)~(4)關係為前提，更適當地控制全金屬元素中之Zn量([Zn])。具體而言，較佳是將[Zn]大致控制在10~80%的範圍內。若[Zn]未滿10%，則非晶質構造會變得不穩定，TFT不會有開關動作。另一方面，若[Zn]超過80%，則氧化物半導體薄膜會結晶化，[In]或[Sn]會相對地減少，故遷移率會降低。特別佳的[Zn]範圍，係為滿足下述式(8)之範圍。
40≦[Zn]≦50．．．(8)
本發明之半導體層用氧化物的較佳實施形態中，係同時滿足上述式(5)~(8)全部。
另，前述專利文獻1，雖然和本發明同樣是有關於濕蝕刻耐性優良之IZGTO，但在以下幾點與本發明大不相同。
首先，兩者的濕蝕刻耐性的意義大不相同。也就是說，本發明中的濕蝕刻耐性，係如前述般是指「氧 化物半導體層對於源/汲極電極加工用蝕刻液為不溶」，相對於此，上述專利文獻1中則是指「對於以草酸等為代表之氧化物半導體加工用濕蝕刻液而言容易被蝕刻，換言之，以草酸等有機系蝕刻液進行之濕蝕刻速度較快」。實際上，上述專利文獻1的實施例中，針對「薄膜的加工性」，係使用草酸系濕蝕刻液之ITO-06N(關東化學公司製)，將35℃下的蝕刻速度在50nm/分以上者評估為「可」、20nm/分以上且未滿50nm/分者評估為「困難」、未滿20nm/分者評估為「不可」，並基於此一評估基準，[Sn]達10%以上的IZGTO，由於上述特性降低而遭到排除。然而按照本發明團隊之檢討結果發現，若[Sn]未滿5%，則本發明所規定之濕蝕刻耐性會降低，無法得到所需之濕蝕刻速度(參照後述實施例之表1中No.26)。另，經確認，滿足本發明組成之物，以草酸等有機系蝕刻液進行之濕蝕刻速度亦快，對於專利文獻1所規定之濕蝕刻耐性亦優良。
又，上述專利文獻1中，完全未如本發明般考量應力耐性之提升，故IZGTO的實質組成範圍不同。具體而言，如上述般，[Sn]的範圍實質上不同(專利文獻1的實施例中，最大者仍為7%以下)，此外，[In]的範圍(專利文獻1中是以40%以上者為對象)、[Ga]的較佳範圍(專利文獻1中是以20~40%者為對象)等均不同。實際上，就算使用專利文獻1記載之IZGTO來進行實驗，也會因為[Sn]少，不僅無法得到本發明所規定之濕蝕刻耐 性，也無法得到所需之應力耐性(參照後述實施例之表1中No.26)。由這些結果可知，若是如上述專利文獻1般，僅個別地控制構成IZGTO的各金屬元素之比率，仍無法完全滿足本發明所規定之所需特性，又，如何控制以滿足由2種以上的金屬元素所構成之上述式(1)或式(2)範圍，乃極為重要。
以上已說明本發明所使用之半導體層用氧化物(氧化物半導體薄膜)。
上述氧化物薄膜，較佳是藉由濺鍍法利用濺鍍靶材(以下或稱「靶材」)來成膜。依照濺鍍法，能夠容易地形成成分或膜厚的膜面內均一性優良之薄膜。此外，亦可藉由塗布法等化學性成膜法來形成氧化物。
作為濺鍍法所使用之靶材，較佳是使用含有前述元素，且與所需氧化物為同一組成之濺鍍靶材，藉此，組成偏差較小，能夠形成所需成分組成之薄膜。具體而言，作為上述靶材，較佳是使用含有In、Ga、Zn及Sn，且滿足上述(1)~(4)式關係(更佳為滿足上述(1)~(8)式關係)之靶材。
又或者是，亦可利用將組成相異的二個靶材加以同時放電之共濺鍍法(co-sputter法)來成膜。舉例來說，亦可利用In、Ga、Zn及Sn各元素的氧化物靶材(例如In2 O3 、ZnO、SnO2 、Ga2 O3 等)，或含有上述元素的至少2種以上之混合物的氧化物靶材。
上述靶材，例如可以粉末燒結法來製造。
利用上述靶材以濺鍍法成膜的情形下，在濺 鍍成膜時，為了插補從薄膜中脫離的氧，並儘可能提高氧化物半導體層的密度(較佳為6.0g/cm3 以上)，較佳是適當地控制成膜時之氣體壓力、氧添加量(氧分壓)、對濺鍍靶材之投入功率、基板溫度、T-S間距離(濺鍍靶材與基板之距離)等。
具體而言，例如，較佳是以下述濺鍍條件來 成膜。
成膜時的較佳氣體壓力大致為1~3mTorr。像 這樣，可以認為，將氣體壓力降低至濺鍍放電穩定之程度，那麼濺鍍原子彼此便不會散射，能夠使緻密(高密度)的膜成膜。
氧添加量，較佳是控制成使半導體(半導體用 氧化物)的載子濃度(載子密度)大致成為1×1016 ~1×1017 /cm3 ，以便顯現半導體之動作。最適合的氧添加量，可因應濺鍍裝置、靶材組成、TFT製作製程等而適當地控制。後述實施例中，是將添加流量比訂為O2 /(Ar+O2 )=4%。
投入功率愈高愈好，建議以DC或RF大致設定在2.0W/cm2 以上。
成膜時的基板溫度，建議控制在大致室溫~200℃的範圍內。基板溫度儘可能愈高愈好。
又，氧化物的密度亦會因成膜後的熱處理條件而受到影響，故適當地控制較佳。成膜後的熱處理條件 ，建議是例如在大氣環境下，大致以250~400℃進行10分鐘~3小時左右。作為上述熱處理，例如可例舉後述之前退火(pre-annealing)處理(將氧化物半導體層加以濕蝕刻後之圖樣形成後，立即進行熱處理)。
如上述般，欲成膜之氧化物半導體層的較佳膜厚，大致為10nm以上、200nm以下。
本發明中，還包含TFT，其具備上述氧化物以作為TFT的半導體層。TFT只要是在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物之半導體層、源極電極、汲極電極即可，其構成凡為一般所使用之物，則並無特別限定。
上述氧化物半導體層的密度較佳為6.0g/cm3 以上。如果氧化物半導體層的密度變高，則膜中的缺陷會減少而膜質提升，且原子間距離會變小，故TFT元件的場效遷移率會大幅增加，電氣傳導性亦會變高，對於光照射的應力之穩定性會提升。上述氧化物半導體層的密度愈高愈好，更佳是在6.1g/cm3 以上，再佳為6.2g/cm3 以上。另，氧化物半導體層的密度，是藉由後述實施例記載之方法來測定。
以下參照上述圖1B(以及圖1A)，說明TFT之製造方法的較佳實施形態。後述實施例中，製作了圖1B的BCE型TFT，其製程數較少，有利於成本減低。
上述圖及以下之製造方法，係揭示本發明較佳實施形態之一例，並非意圖以此限定。舉例來說，圖 1B中雖揭示下閘極式構造之TFT，但並不限定於此，亦可為上閘極式之TFT，即在氧化物半導體層上依序具備閘極絕緣膜與閘極電極。
圖1B中，在基板1上形成有閘極電極2及閘極絕緣膜3，再於其上形成有氧化物半導體層4。氧化物半導體層4上形成有源/汲極電極5，其上形成有保護膜(絕緣膜)6，透明導電膜8是透過接觸孔7而與汲極電極5電性連接。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並無特別限定，可採用一般使用之方法。此外，形成閘極電極2及閘極絕緣膜3的金屬種類亦無特別限定，可使用汎用之物。舉例來說，閘極電極2之形成，較佳可使用電性電阻率低的Al、Cu等金屬、或耐熱性高的Mo、Cr、Ti等高融點金屬、或它們的合金。此外，閘極絕緣膜3之形成，典型使用的有氧化矽膜、氮化矽膜、氮氧化矽膜等。除此之外，也能使用Al2 O3 或Y2 O3 等氧化物、或是將它們層積而成之物。
接下來，形成氧化物半導體層4。氧化物半導體層，如上述般，較佳是利用與薄膜同組成之濺鍍靶材，以DC濺鍍法或RF濺鍍法來成膜。又或者是，亦可利用複數種類的濺鍍靶材以共濺鍍法成膜。
將氧化物半導體層4加以濕蝕刻後，進行圖樣形成。圖樣形成後，為了改善氧化物半導體層4的膜質，較佳是立刻進行熱處理(前退火)，藉此，電晶體特性的 導通電流及場效遷移率會上昇，電晶體性能會提升。
前退火之後，形成源/汲極電極5。源/汲極電極的種類並無特別限定，可使用汎用之物。舉例來說，可與閘極電極同樣使用Al、Mo、Cu等金屬或合金，亦可使用純Ti。
源/汲極電極5的形成方法，例如可藉由磁控濺鍍法將金屬薄膜成膜後，再藉由微影技術形成圖樣，再藉由進行濕蝕刻來形成電極。
然而，若依此方法，在濕蝕刻時氧化物半導體層4會被蝕刻而受到損傷，在氧化物半導體層4的表面會產生缺陷，故電晶體特性有降低之虞。為了避免此一問題，亦可採用如圖1A所示，在氧化物半導體層4上形成SiO2 等蝕刻阻擋層9，以保護氧化物半導體層4之方法。圖1A中，蝕刻阻擋層9係構成為，在源/汲極電極5成膜之前即先成膜及形成圖樣，以便保護通道表面。
源/汲極電極5的其他形成方法，例如有藉由磁控濺鍍法將金屬薄膜成膜後，藉由掀離法形成電極之方法。按照此一方法，亦可不需進行濕蝕刻便對電極加工。
接下來，在氧化物半導體層4上藉由CVD(Chemical Vapor Deposition)法將保護膜(絕緣膜)6成膜。氧化物半導體膜的表面，容易因CVD的電漿損傷而導通化(推測應是在氧化物半導體表面生成的氧缺乏會成為電子施體(donor)的緣故)。因此，為避免此一問題，後述實施例中，是在保護膜成膜前進行N2 O電漿照射。N2 O 電漿的照射條件，係採用下述文獻所記載之條件。
J.Park等人，Appl.Phys.Lett.,93,053505(2008)。
接下來，依照一般方法，透過接觸孔7將透明導電膜8與汲極電極5電性連接。透明導電膜及汲極電極的種類並無特別限定，可使用一般使用之物。作為汲極電極，例如可使用前述源/汲極電極所例示之物。
本案係基於2012年5月30日申請之日本發明專利申請案第2012-123756號而主張優先權利益、及基於2013年3月29日申請之日本發明專利申請案第2013-073723號而主張優先權利益。2012年5月30日申請之日本發明專利申請案第2012-123756號的說明書全部內容、及2013年3月29日申請之日本發明專利申請案第2013-073723號說明書的全部內容，係被援用至本案以作為參考。
實施例
以下例舉實施例來進一步具體說明本發明，但本發明並非受下述實施例所限制，在符合前後文要旨之範圍內，可加以變更而實施，它們均包含於本發明之技術範圍。
實施例1
依據前述方法，製作圖1B所示之TFT，於保護膜(絕緣膜)6形成後評估其TFT特性。本實施例中，並未形成 圖1A記載之蝕刻阻擋層9。
首先，在玻璃基板1(康寧公司製EAGLE2000、直徑100mm×厚度0.7mm)上，依序成膜Mo薄膜100nm作為閘極電極2、及200nm的SiO2 膜作為閘極絕緣膜3。
閘極電極2是使用純Mo之濺鍍靶材，以DC濺鍍法形成。濺鍍條件訂為，成膜溫度：室溫、成膜功率密度：3.8W/cm2 、載子氣體：Ar、成膜時之氣體壓力：2mTorr、Ar氣體流量；20sccm。
此外，閘極絕緣膜3係利用電漿CVD法，於載子氣體：SiH4 與N2 O之混合氣體、成膜功率密度：0.96W/cm2 、成膜溫度：320℃、成膜時之氣體壓力：133Pa的條件下形成。
接著，將後述表1記載的各種組成之氧化物半導體膜(IZGTO，膜厚40nm)，利用與該氧化物薄膜具有相近組成的各濺鍍靶材，以下述條件之濺鍍法成膜。
濺鍍裝置：ULVAC公司製「CS-200」
基板溫度：室溫
氣體壓力：1mTorr
氧分壓：100×O2 /(Ar+O2 )=4%
成膜功率密度：2.55W/cm2
為便於比較，將習知之氧化物薄膜[IGZO，In：Ga：Zn=1：1：0.8(原子%)，膜厚40nm]如同上述般成膜(表1中No.25)。
如此得到的氧化物半導體膜中的各金屬元素 含有量，是以XPS(X射線光電子能譜法，X-ray Photoelectron Spectroscopy)法分析。詳言之，是將從最表面至深度5nm左右之範圍以Ar離子濺鍍後，依下述條件進行分析。另，以XPS法測定之氧化物薄膜，係使用在Si基板上將與上述相同組成之薄膜成膜40nm而成之試料。
X射線源：Al Kα
X射線輸出：350W
光電子取出角：20°
如上述般將氧化物半導體膜成膜後，藉由微影技術及濕蝕刻進行圖樣形成。作為濕蝕刻液，使用氧化物半導體用之草酸系濕蝕刻液，即關東化學公司製「ITO-07N」。本實施例中可觀察到，包含比較例的IGZO(表1中No.25)在內，進行實驗的所有氧化物薄膜，均無濕蝕刻所造成的殘渣，成功地適當蝕刻了氧化物半導體。
將上述氧化物半導體膜形成圖樣後，為使膜質提升，進行前退火處理。前退火是在大氣環境中以350℃進行1小時。
接下來，將純Mo(膜厚200nm)藉由濺鍍法在上述氧化物半導體層上成膜，以作為源/汲極電極。Mo的成膜條件為，投入功率：DC300W、氣體壓力：2mTorr、基板溫度：室溫。接著，藉由微影技術將上述電極形成圖樣。具體而言，是使用由磷酸：硝酸：醋酸=70：2：10(質量比)之混合液所成之混酸蝕刻液，藉由濕蝕刻來加 工。
如此形成源/汲極電極5後，形成用來保護氧 化物半導體TFT之保護膜6。作為保護膜6，係使用SiOx(膜厚200nm)與SiNx(膜厚150nm)之層積膜(合計膜厚350nm)。上述SiOx及SiNx之形成，係如同前述閘極絕緣膜般進行。SiOx膜之形成係使用N2 O及SiH4 的混合氣體，SiNx膜之形成係使用SiH4 、N2 、NH3 的混合氣體。兩種情形下均為成膜功率密度0.32W/cm2 、成膜溫度150℃。
接著藉由微影技術及乾蝕刻，在保護膜6上形成用來做電晶體特性評估用針測(probing)之接觸孔7。接著，利用DC濺鍍法，於載子氣體：氬及氧之混合氣體、成膜功率密度：2.56W/cm2 、氣體壓力：5mTorr的條件下，將ITO膜(膜厚80nm)成膜作為透明導電膜8，製作出圖1B的TFT。
針對如此得到的各TFT，調查以下特性。
(1)電晶體特性之測定
電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)之測定，係使用Agilent Technology公司製「HP4156C」之半導體參數分析儀。詳細測定條件如下。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
基板溫度：室溫
(2)臨界值電壓(Vth)
所謂臨界值電壓，概要地說，是指電晶體從斷開(Off)狀態(汲極電流低的狀態)轉移至導通(On)狀態(汲極電流高的狀態)時之閘極電壓值。本實施例中，是將當汲極電流為導通電流與截止電流之間的1nA附近時之電壓定義為臨界值電壓，來測定每一TFT的臨界值電壓。
臨界值電壓愈接近0V附近愈佳，此外，若臨 界值電壓位於負側，則使薄膜電晶體成為斷開狀態時，可能會產生漏電流。是故，本實施例中，將Vth為0.0V以上1.0V以下之情形評估為「A」、超過1V而5V以下之情形評估為「B」、未滿0.0V至-5V以上之情形評估為「C」、超過5V或未滿-5V之情形評估為「D」。
(3)場效遷移率(μFE )
場效遷移率μFE ，是依照TFT特性，以Vg>Vd-Vth之飽和區域來導出。飽和區域中，Vg為閘極電壓，Vd為汲極電壓，Id為汲極電流，L、W分別為TFT元件的通道長、通道寬，Ci 為閘極絕緣膜的靜電容量、μFE 為場效遷移率。μFE 係根據以下式子導出。本實施例中，是根據滿足線形區域的閘極電壓附近之汲極電流-閘極電壓特性(Id-Vg特性)之斜率，來導出場效遷移率μ。本實施例中，實施後述應力施加試驗後之場效遷移率μFE 記載於表1。
場效遷移率μFE 係與薄膜電晶體的開關速度有 關，愈高愈好。是故，本實施例中，將μFE 為未滿4.9cm2 /Vs之情形評估為「D」、4.9cm2 /Vs以上而未滿7.0cm2 /Vs之情形評估為「B」、7.0cm2 /Vs以上之情形評估為「A」。
(4)應力耐性(△Vth)
本實施例中，模擬實際液晶面板驅動時之環境(應力)，對試料照射光(白色光)，同時對閘極電極持續施加負偏壓，像這樣進行應力施加試驗，將應力施加試驗前後的臨界值電壓變動值(臨界值電壓漂移量：△Vth)，作為TFT特性之光應力耐性指標。光應力耐性對於驅動液晶顯示器而言係為重要之特性。
應力施加試驗之條件如下。
．源極電壓：0V
．汲極電壓：10V
．閘極電壓：-20V
．基板溫度：60℃
．應力施加時間：2小時
．光源：白色LED(PHILIPS公司製LED LXHL- PW01)
應力施加試驗前後的臨界值電壓漂移量(△Vth)愈少愈好。本實施例中，將臨界值電壓變化量未滿2.0V之情形評估為「A」、2.0V以上4.8V以下之情形評估為「B」、超過4.8V之情形評估為「D」。
(5)濕蝕刻耐性
濕蝕刻耐性，是利用以下試料來評估。具體而言，係備妥在玻璃基板上成膜有各氧化物半導體層之試料，在濕蝕刻液(磷酸：硝酸：醋酸=70：2：10(質量比)，液溫：室溫)中，浸漬上述試料並進行蝕刻。測定蝕刻前後的氧化物半導體薄膜之膜厚變化(削減量)，依據其與蝕刻時間之關係，算出蝕刻速度(Å/秒)。另，評估濕蝕刻耐性所使用之玻璃基板種類，及氧化物半導體層之成膜條件，係與前述TFT的製作條件相同。
本實施例中，將蝕刻速度為1Å/秒以下之情形 判定為「B(合格)」、超過1Å/秒之情形判定為「D(不合格)」。若是滿足上述合格基準之薄膜，在將源/汲極電極做濕蝕刻加工時，氧化物半導體層的表面(背通道)側不會被蝕刻液削減或受到損傷，TFT特性及應力耐性優良。
(6)氧化物膜之密度測定
此外，針對一部分試料，利用XRR(X-ray reflectivity，X射線反射率法)測定氧化物膜之密度。詳細測定條件 如下。
．分析裝置：Rigaku公司製水平型X射線繞射裝置SmartLab
．靶材：Cu(線源：Kα線)
．靶材輸出：45kV-200mA
．膜密度測定用試料之製作
使用下述之物：在玻璃基板上將各組成之氧化物以下述濺鍍條件成膜(膜厚100nm)後，模擬前述TFT製造過程中的前退火處理，與該前退火處理施以相同之熱處理
濺鍍氣體壓力：1mTorr、3mTorr或5mTorr
氧分壓：100×O2 /(Ar+O2 )=2%
成膜功率密度：DC2.55W/cm2
熱處理：大氣環境下350℃進行1小時
(7)載子密度之測定
此外，針對一部分試料，利用霍爾測定裝置(TOYO公司製「Resitest 8310」)，藉由Van der Pauw法測定氧化物膜之載子密度。霍爾測定所使用之試料，是在玻璃基板上以遮罩濺鍍法形成5mm見方尺寸之正方形狀氧化物半導體薄膜(膜厚200nm)作為元件，同樣地利用遮罩濺鍍法將Mo電極形成於氧化物半導體薄膜的正方形圖樣之四隅。在4個電極分別利用導電性膏來裝配電極線，由電阻率及霍爾係數之測定結果，算出載子密度。測定是以施加 磁場為0.5T、測定溫度為室溫的條件下進行。
該些結果(膜密度、載子密度除外)統整揭示於表1。表1中，「-」表示未顯現開關特性而未測定者。
表1中，在各特性欄位中，設置測定值與評估的欄位。此外，在表1最右欄設置總合評估欄位，對於上述特性(臨界值電壓、應力耐性、場效遷移率、濕蝕刻耐性)當中，無任何「D」且「A」有3個以上者標記為「A」，無任何「D」且「A」有2個以下者標記為「B」，至少有1個「D」者標記為「D」。
此外，在表1的No.25，一併記錄使用IGZO之結果，作為比較。
藉由表1，可做如下解讀。
首先，No.1~5、7、11~13、15~17、20~22，均為滿足所有本發明要件的例子，所有特性均為良好(總合評估欄位=A或B)。它們之中，又以No.1、4是滿足所有本發明較佳態樣之(5)~(8)式關係的例子，故顯現出特別優良的特性(總合評估欄位=A)。
上述例子中，No.1、2之膜密度分別為6.14g/cm3 、6.119/cm3 ，均滿足本發明的合格基準(6.0g/cm3 以上)。另，亦可看出，No.1、2以外的上述例子，也全部滿足本發明的合格基準。
上述例子中，No.1、2及4的載子密度分別為4.0×1015 /cm3 、2.3×1016 /cm3 、1.5×1015 /cm3 ，均滿足本發明的合格基準(1×1015 ~1×1017 /cm3 )。另，亦可看出，No.1、2、4以外的上述例子，也全部滿足本發明的合格基準。
相較於此，未滿足本發明所規定之任一要件者，無法滿足所有所需特性。
首先，No.6、8、10、14、18及23，均為未滿足(1)式關係的例子，其應力耐性降低。此外，No.19為未滿足(2)式關係的例子，其遷移率降低。No.24為[Sn]小而未滿足(4)式關係，且未滿足(2)式關係的例子，其應力耐性、遷移率及濕蝕刻耐性降低。
另一方面，No.9為[Sn]小而未滿足(4)式關係的例子，其濕蝕刻耐性降低。此外，由於氧化物半導體 表面發生損傷而導體化，無法顯現開關特性，故無法測定遷移率、Vth及△Vth(各欄均為「-」)。
此外，在不含有Sn的No.25中，應力耐性低，且未滿足(4)式關係，故濕蝕刻耐性降低。
No.26為模擬前述專利文獻1記載之IZGTO組成而進行實驗的例子。也就是說，No.26中，[Sn]小而未滿足(4)式關係，[In]大而未滿足(3)式關係，且未滿足(1)式關係，故其濕蝕刻耐性降低，且應力耐性亦降低。
No.27為[Sn]較小的例子，其濕蝕刻耐性降低，且應力耐性亦降低。其原因可解讀為，隨著濕蝕刻耐性降低，氧化物半導體的背通道會受到損傷之緣故。
為便於參考，針對將表1中No.1(本發明例)的IZGTO膜用於半導體層而成之TFT，對其測定Id-Vg特性之結果揭示於圖3A、光應力耐性之結果則揭示於圖3B。
上述的Id-Vg特性，是對源/汲極電極分別施加0V、10V，使閘極電壓在-30~30V範圍變化，而測定汲極電流時之結果。如圖3A所示，若使閘極電壓從負側往正側增加，那麼可看出在Vg=0V附近，汲極電流ld有急遽增加的情形。像這樣，使用本發明例的IZGTO膜而成之TFT，可看出其從汲極電流低的斷開(Off)狀態轉移至汲極電流高的導通(On)狀態，顯現良好的開關特性。此外，從圖3A的Id-Vg特性所算出之各種特性為，臨界值電壓Vth=0.0V、場效遷移率μFE =7.9cm2 /Vs(參照表1中 No.1)、S值=0.3V/decade(表1未揭示)。
圖3B為調查光應力耐性之結果。如上述般， 本實施例中，是對閘極電極施加負偏壓，同時照射白色光，但因光照射而產生之電洞，會在半導體中或閘極絕緣膜與半導體層之交界面被捕陷，故會觀測到臨界值電壓隨時間經過而往負側漂移之情形。從圖3B，可看出光應力所造成的臨界值電壓漂移量為1.8V。
圖4為，針對表1中No.1~24之IZGTO，因 應Ga量而表示In、Zn、Sn這3元素的原子數比之In-Zn-Sn相圖，各圖中圖示了滿足式(1)~(2)關係之區域。圖4A揭示No.1~9([Ga]=10原子%以上，未滿20原子%)之結果，圖4B揭示No.10~16([Ga]=20原子%以上，未滿30原子%)之結果，圖4C揭示No.17~24([Ga]=30原子%以上，未滿40原子%)之結果。各圖中，滿足本發明要件者標記●，未滿足者標記×。
此處，若特別著眼於遷移率，會看出隨著Ga含有量([Ga])增加(圖A→圖C)，遷移率有變低的傾向。此外，若Zn存在過剩，則相對地作為電子傳導路徑之In或Sn的量便會減少，故在高Zn區域，遷移率亦會降低。也就是說，(2)式也可以看作是間接地揭示了可滿足遷移率的Zn、Ga之上限，圖4中，隨著Ga變多，滿足(2)式的區域會變狹窄。舉例來說，No.19(Ga=35.3%)或No.24(Ga=37.0%)中，Ga較多，且在圖4C的In-Zn-Sn相圖中，Zn朝較高的量偏移，故未滿足上述式(2)關係，遷 移率降低。故可看出，若是Ga高，且In-Zn-Sn相圖中高Zn側之組成，遷移率會變低。
此外，若著眼於應力耐性，會看出在In-Zn- Sn相圖中In或Sn含有量較多的區域，有△Vth變大而應力耐性降低的傾向(例如No.6、10)。此外也可看出，隨著Ga增加，包含高Zn區域的應力耐性之區域(亦即滿足(1)式之區域)會變寬。這是由於Ga具有使與氧化物半導體中的氧之鍵結穩定化(亦即氧缺陷的減低作用)的功能，故隨著Ga變多，In：Sn：Zn的組成範圍會變寬。此外，Zn亦與Ga相同，具有使非晶質構造穩定化的功能，故在高Zn側，會顯現出應力耐性更加提高。
實施例2
本實施例中，係調查IZGTO當中，全金屬元素中之Sn量[Sn]與濕蝕刻耐性之關係。濕蝕刻試驗係如同前述實施例1般進行。
詳言之，所使用的氧化物薄膜，是針對構成IZGTO之In、Zn、Ga、及Sn，將Sn以外的金屬元素組成比固定為一定[In：Ga：Zn=20：30：50(原子%)]，而使全金屬元素中之Sn量做各種變化。上述薄膜，是利用Sn量相異的濺鍍靶材，以濺鍍法成膜。
該些結果揭示於圖5。圖5中，橫軸為相對於全金屬元素合計量之Sn量([Sn])，縱軸為濕蝕刻速度。
由圖5可看出，若Sn量未滿5%，則濕蝕刻 速度會急遽上昇。相較於此，若Sn量在5%以上，可看出濕蝕刻速度非常小，氧化物薄膜不會被蝕刻。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻擋層

Claims (7)

  1. 一種半導體層用氧化物，係為在基板上具備源極電極、汲極電極、閘極電極、閘極絕緣膜、半導體層及保護膜之薄膜電晶體的半導體層中所使用之氧化物，其特徵為：前述氧化物，係由In、Zn、Ga、Sn、及O所構成，且前述氧化物中，相對於除了氧以外的全金屬元素，各金屬元素之含有量(原子%)分別表示為[In]、[Zn]、[Ga]、及[Sn]時，係滿足下式(1)至(4)，1.67×[Zn]+1.67×[Ga]≧103.5‧‧‧(1) ([Zn]/0.95)+([Sn]/0.40)+([In]/0.40)≧100‧‧‧(2) [In]≦40‧‧‧(3) [Sn]≧10.1‧‧‧(4)。
  2. 如申請專利範圍第1項之半導體層用氧化物，其中，更滿足下式(5)至(8)，12≦[In]≦20‧‧‧(5) 17≦[Sn]≦25‧‧‧(6) 15≦[Ga]≦20‧‧‧(7) 40≦[Zn]≦50‧‧‧(8)。
  3. 如申請專利範圍第1項之半導體層用氧化物，其中，載子密度為1×1015 ~1×1017 /cm3 。
  4. 一種薄膜電晶體，其特徵為：具備申請專利範圍第1至3項任一項之半導體層用氧化物，以作為薄膜電晶 體之半導體層。
  5. 一種濺鍍靶材，係為用來形成申請專利範圍第1至3項任一項之半導體層用氧化物的濺鍍靶材，其特徵為：含有In、Zn、Ga、及Sn，相對於全金屬元素，各金屬元素之含有量(原子%)分別表示為[In]、[Zn]、[Ga]、及[Sn]時，係滿足下式(1)~(4)，1.67×[Zn]+1.67×[Ga]≧103.5‧‧‧(1) ([Zn]/0.95)+([Sn]/0.40)+([In]/0.40)≧100‧‧‧(2) [In]≦40‧‧‧(3) [Sn]≧10.1‧‧‧(4)。
  6. 如申請專利範圍第5項之濺鍍靶材，其中，更滿足下式(5)至(8)，12≦[In]≦20‧‧‧(5) 17≦[Sn]≦25‧‧‧(6) 15≦[Ga]≦20‧‧‧(7) 40≦[Zn]≦50‧‧‧(8)。
  7. 一種顯示裝置，其特徵為：具備申請專利範圍第4項之薄膜電晶體。
TW102119175A 2012-05-30 2013-05-30 Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target TWI496914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012123756 2012-05-30
JP2013073723A JP6068232B2 (ja) 2012-05-30 2013-03-29 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット

Publications (2)

Publication Number Publication Date
TW201410895A TW201410895A (zh) 2014-03-16
TWI496914B true TWI496914B (zh) 2015-08-21

Family

ID=49673333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119175A TWI496914B (zh) 2012-05-30 2013-05-30 Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target

Country Status (6)

Country Link
US (1) US9647126B2 (zh)
JP (1) JP6068232B2 (zh)
KR (1) KR101626241B1 (zh)
CN (1) CN104335354B (zh)
TW (1) TWI496914B (zh)
WO (1) WO2013180141A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5722293B2 (ja) 2012-10-19 2015-05-20 株式会社神戸製鋼所 薄膜トランジスタ
US20170184893A1 (en) * 2014-07-11 2017-06-29 Sharp Kabushiki Kaisha Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP2016225587A (ja) * 2015-05-29 2016-12-28 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
WO2016194795A1 (ja) * 2015-05-29 2016-12-08 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6875088B2 (ja) * 2016-02-26 2021-05-19 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
KR20180121573A (ko) * 2016-04-04 2018-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
CN114975635A (zh) 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102058648B1 (ko) 2018-03-12 2019-12-23 한국항공대학교산학협력단 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP7384777B2 (ja) * 2019-12-16 2023-11-21 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283831C (zh) 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
US8524123B2 (en) 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
KR20110093949A (ko) 2005-09-20 2011-08-18 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5098152B2 (ja) * 2005-10-31 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250322B2 (ja) 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
JP5620179B2 (ja) 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP4875135B2 (ja) * 2009-11-18 2012-02-15 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
US20130270109A1 (en) 2010-12-28 2013-10-17 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2013183733A1 (ja) 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ

Also Published As

Publication number Publication date
JP2014007383A (ja) 2014-01-16
US20150076489A1 (en) 2015-03-19
KR20150016271A (ko) 2015-02-11
JP6068232B2 (ja) 2017-01-25
CN104335354A (zh) 2015-02-04
TW201410895A (zh) 2014-03-16
WO2013180141A1 (ja) 2013-12-05
US9647126B2 (en) 2017-05-09
CN104335354B (zh) 2018-07-20
KR101626241B1 (ko) 2016-05-31

Similar Documents

Publication Publication Date Title
TWI496914B (zh) Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
KR101568631B1 (ko) 박막 트랜지스터
KR101648684B1 (ko) 박막 트랜지스터
KR101536491B1 (ko) 배선 구조 및 스퍼터링 타깃
KR101621644B1 (ko) 박막 트랜지스터 및 표시 장치
KR101459983B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI514589B (zh) Thin film transistor and display device
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟