TWI507554B - An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor - Google Patents

An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor Download PDF

Info

Publication number
TWI507554B
TWI507554B TW100149224A TW100149224A TWI507554B TW I507554 B TWI507554 B TW I507554B TW 100149224 A TW100149224 A TW 100149224A TW 100149224 A TW100149224 A TW 100149224A TW I507554 B TWI507554 B TW I507554B
Authority
TW
Taiwan
Prior art keywords
oxide
semiconductor layer
film
amount
thin film
Prior art date
Application number
TW100149224A
Other languages
English (en)
Other versions
TW201243070A (en
Inventor
Shinya Morita
Aya Miki
Satoshi Yasuno
Toshihiro Kugimiya
Tomoya Kishi
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201243070A publication Critical patent/TW201243070A/zh
Application granted granted Critical
Publication of TWI507554B publication Critical patent/TWI507554B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜電晶體的半導體層用氧化物及濺鍍靶、以及薄膜電晶體
本發明係關於液晶顯示器或有機EL顯示器等顯示裝置所使用的薄膜電晶體的半導體層用氧化物及用以將上述氧化物進行成膜的濺鍍靶、及具備有上述氧化物的薄膜電晶體。
非晶質(amorphous)氧化物半導體與廣泛應用的非晶矽(a-Si)相比，具有較高的載體移動率(亦稱為場效移動率。以下有時僅稱之為「移動率」)，由於光學帶隙大，且以低溫即可成膜，因此被期待適用在被要求大型、高解析度、高速驅動的次世代顯示器、或耐熱性低的樹脂基板等。
在氧化物半導體之中，亦尤其由銦、鎵、鋅、及氧所成之非晶質氧化物半導體(In-Ga-Zn-O，以下有時稱為「IGZO」)具有非常高的載體移動率，因此較適於使用。例如在非專利文獻1及2中揭示一種將In：Ga：Zn=1.1：1.1：0.9(原子%比)的氧化物半導體薄膜使用在薄膜電晶體(TFT)的半導體層(活性層)者。此外，在專利文獻1中係揭示一種包含In、Zn、Sn、Ga等元素與Mo，且非晶質氧化物中Mo相對全金屬原子數的原子組成比率為0.1~5原子%的非晶質氧化物，在實施例中揭示使用在IGZO添加Mo的活性層的TFT。
若使用氧化物半導體作為薄膜電晶體的半導體層，不僅要求載體濃度(移動率)高，亦要求TFT的切換特性(電晶體特性、TFT特性)優異。具體而言，要求：(1)導通(ON)電流(對閘極電極與汲極電極施加正電壓時的最大汲極電流)高；(2)關斷(OFF)電流(分別對閘極電極施加負電壓、對汲極電壓施加正電壓時的汲極電流)低；(3)S值(Subthreshold Swing，次臨限擺幅，將汲極電流提高1位數所需的閘極電壓)低；(4)臨限值(對汲極電極施加正電壓、對閘極電壓施加正負任何電壓時，汲極電流開始流動的電壓，亦稱為臨限值電壓)不會作時間性改變而呈安定(意指在基板面內呈均一)；而且(5)移動率(載體移動率、場效移動率)高等。
此外，使用IGZO等氧化物半導體層的TFT係被要求對電壓施加或光照射等應力的耐性(應力耐性)優異。例如在對閘極電極持續施加正電壓或負電壓時、或持續照射開始光吸收的藍色帶時，雖然臨限值電壓會大幅變化(移位)，但是藉此TFT的切換特性會發生變化已被指出。尤其臨限值電壓的移位係會導致具備有TFT的液晶顯示器或有機EL顯示器等顯示裝置本身的可靠性降低，因此切盼應力耐性提升(應力施加前後的變化量少)。
例如若在有機EL顯示器用途使用TFT時，由於發光元件為電流驅動方式，因此被要求強耐對閘極電極長時間施加正電壓的正偏壓的應力。若對閘極電極長時間施加正偏壓時，會在TFT中的閘極絕緣膜與半導體層的界面蓄積 電子，會發生造成前述可靠性降低要因的臨限值電壓的移位。
以抑制如上所示之藉由正偏壓的應力所致之臨限值電壓移位的方法而言，在專利文獻2中已揭示一種技術係將具有與絕緣體層為相同性質的含有氧化物的界面安定化層，設在容易發生缺陷的氧化物半導體與閘極絕緣膜的界面而使絕緣體層層積化。藉由該方法，正偏壓的應力耐性雖然會提升，但是必須以2種材料來將絕緣體層進行成膜，而必須追加濺鍍靶或成膜腔室等，導致成本上升或生產性降低。
此外，以藉由周邊製程的調諧來使TFT的安定性提升的方法而言，提出一種在閘極絕緣膜使用未含有氫的Al2 O3 等的膜的方法。但是，以該方法亦仍然必須準備新的成膜腔室，俾以將Al2 O3 進行成膜，無法避免成本上升。
另一方面，構成IGZO的金屬(In、Ga、Zn)之中，Ga係頻帶間隙的增加作用優異，與氧的鍵結亦強，但是具有使移動率降低的作用。因此，未含有Ga的In-Zn-O的氧化物半導體(IZO)係比IGZO可得較高的移動率，另一方面，具有容易發生氧缺陷，且TFT特性容易變得不安定的問題。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2009-164393號公報
〔專利文獻2〕日本特開2010-016347號公報
〔非專利文獻〕
〔非專利文獻1〕固體物理，VOL44，P621(2009)
〔非專利文獻2〕Nature，VOL432，P488(2004)
本發明係鑑於上述情形而研創者，其目的在提供具備有未含有Ga的In-Zn-O的氧化物半導體的薄膜電晶體的切換特性及應力耐性良好，尤其正偏壓應力施加前後的臨限值電壓變化量小而安定性優異，尤其適於適用在有機EL顯示裝置的薄膜電晶體半導體層用氧化物、及上述半導體層用氧化物之成膜所使用的濺鍍靶、以及使用上述半導體層用氧化物的薄膜電晶體、及顯示裝置。
解決上述課題所得之本發明之薄膜電晶體的半導體層用氧化物之要旨在於：含有：In；Zn；及選自由Al、Si、Ta、Ti、La、Mg、及Nb所成群組之至少一種元素(X群元素)。
在本發明之較佳實施形態中，當將半導體層用氧化物所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[X]/([In]+[Zn]+[X])表示 的X量為0.1~5原子%。
在本發明之較佳實施形態中，當將半導體層用氧化物所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[In]/([In]+[Zn]+[X])表示的In量為15原子%以上。
在本發明之較佳實施形態中，上述X群元素為Al、Ti、或Mg。
在本發明之較佳實施形態中，上述半導體層用氧化物係藉由濺鍍法予以成膜者。
在本發明中亦包含具備有上述任一者所記載之半導體層氧化物作為薄膜電晶體的半導體層的薄膜電晶體。
在本發明之較佳實施形態中，上述半導體層的密度為6.0g/cm3 以上。
在本發明中亦包含具備有上述薄膜電晶體的顯示裝置。
在本發明中亦包含具備有上述薄膜電晶體的有機EL顯示裝置。
此外，可解決上述課題之本發明之濺鍍靶之要旨在於：係用以將如上述任一者所記載之半導體層用氧化物進行成膜的濺鍍靶，其含有：In；Zn；選自由Al、Si、Ta、Ti、La、Mg、及Nb所成群組的至少一種元素(X群元素)。
在本發明之較佳實施形態中，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、 [X]時，以100×[X]/([In]+[Zn]+[X])表示的X量為0.1~5原子%。
在本發明之較佳實施形態中，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[In]/([In]+[Zn]+[X])表示的In量為15原子%以上。
在本發明之較佳實施形態中，上述X群元素為Al、Ti、或Mg。
本發明之半導體層用氧化物由於薄膜電晶體的切換特性及應力耐性優異，尤其正偏壓施加後的臨限值電壓變化小，因此可提供TFT特性及正偏壓的應力耐性優異的薄膜電晶體。結果，若使用上述薄膜電晶體，可得可靠性高的顯示裝置。本發明之半導體層用氧化物尤其適於使用在被要求正偏壓的應力耐性或電流應力耐性等的EL顯示裝置。
本發明人等為了使當將含有In及Zn而未含有Ga的In-Zn-O氧化物(IZO)使用在TFT的活性層(半導體層)時的TFT特性及應力耐性(尤其正偏壓施加後的應力耐性)提升，不斷進行各種研究。結果發現若將在IZO中含有選自由Al、Si、Ta、Ti、La、Mg、及Nb所成群組(X 群)的至少一種元素(X群元素)的In-Zn-X-O使用在TFT的半導體層，可達成所預期的目的，而完成本發明。如後述實施例所示，具備有在IZO含有屬於上述X群的元素(X群元素)的氧化物半導體的TFT，與IGZO相比較，具有較高的移動率，而且正偏壓施加後的應力耐性較為優異。相對於此，具備有含有上述X群元素以外之元素(例如Hf、Sn)的氧化物半導體的TFT雖然具有較高的移動率，但是正偏壓施加後的應力耐性明顯降低。
亦即，本發明之薄膜電晶體(TFT)的半導體層用氧化物係含有In；Zn；及選自由Al、Si、Ta、Ti、La、Mg、及Nb所成X群的至少一種X群元素。
在本說明書中係有以In-Zn-X-O表示本發明之氧化物的情形。此外，在以下記載中，關於構成本發明之氧化物(In-Zn-X-O)之全金屬(In、Zn、X群元素)，當將該氧化物中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，有時將以100×[X]/([In]+[Zn]+[X])表示的X量(原子%)僅簡記為X量。在此，[X]係若含有1種X群元素時，為其單獨量，若含有2種以上的X群元素時，則為其合計量。同樣地，有時將以100×[In]/([In]+[Zn]+[X])表示的In量(原子%)僅簡記為In量。
接著，本發明之特徵部分在於在In-Zn-O中以預定量的範圍含有上述X群元素。如後述實施例所示，X群元素係具有對正偏壓的應力的安定性(正偏壓的應力耐性)提 升作用，與添加本發明中所規定的X群元素以外的元素(Sn及Hf)的情形相比，可明顯減低正偏壓施加後的臨限值電壓變化△Vth(參照第8圖、第9圖)。而且在本發明中，由於適當控制X群元素的含量，因此可確保高移動率(參照第6圖)。此外，並未發現因添加X群元素以致汲極電流值的較大降低，亦具有良好的TFT特性(參照第5圖)。此外，藉由實驗確認出亦未發現因添加X群元素以致濕式蝕刻時的蝕刻不良等問題。X群元素係可單獨添加，亦可併用2種以上。較佳的X群元素的種類為Al、Ti、或Mg，更佳為Al或Ti，尤其更佳為Ti。
因添加上述X群元素所造成之特性提升的詳細機制雖不明確，但是X群元素係被推測具有在氧化物半導體中成為剩餘電子原因的氧缺陷的發生抑制效果。藉由添加X群元素，氧缺陷會減低，藉由具有氧化物呈安定的構造，對電壓或光等應力的應力耐性等會提升。
在此，如上所述所算出的X量亦依In量等而異，但是較佳為大概0.1~5原子%。該X量係考慮載體密度或半導體的安定性等來決定，亦依X群元素的種類而有些微不同。嚴謹來說，例如後述第6圖所示，依X群元素的種類，可發揮同程度的作用效果(在第6圖中為場效移動率)的含量亦不同，因此較佳為依X群元素的種類來作適當控制。但是，藉由添加X群元素所造成的效果的傾向相同，若X量較小，則無法獲得氧缺陷的發生抑制效果，而未發揮所希望的正偏壓應力耐性效果。但是，若X量過多時， 上述效果呈飽和，半導體中的載體密度會降低，因此場效移動率或導通(ON)電流會減少(參照後述第6圖)。更佳的X量雖亦依X群的種類而異，但大概為0.5~3原子%。
接著說明構成本發明之氧化物之作為母材成分的金屬(In、Zn)。
在本發明中，如上所述所算出的In量較佳為15原子%以上。In係具有移動率提升作用，在本發明之氧化物(In-Zn-X-O)中，亦藉由本發明人等的實驗可知呈現若In量變大，則移動率會變高的傾向(參照第7圖)。為了滿足後述實施例的移動率的合格基準(3.8cm2 /Vs以上)，以In量為15原子%以上為佳，以20原子%以上為較佳。但是，若In量過多，TFT的安定性會降低，因此以70原子%以下為佳，以50原子%以下為較佳。
此外，關於作為母材成分的In與Zn的金屬，各金屬間的比率若為含有該等金屬的氧化物具有非晶質相，而且呈現半導體特性的範圍，則未特別限定。In-Zn-O本身作為透明導電膜亦為周知，可形成非晶質相的各金屬的比率(詳言之為InO、ZnO的各莫耳比)係已記載於例如前述非專利文獻1。
此外，根據本發明人等的檢討結果，確認出若構成In-Zn-O的金屬之中In的比率過多，臨限值電壓會因製造製程或時間的經過而容易朝負側移位，而容易導體化，相反地，若Zn的比率過多，則不易進行濕式蝕刻加工，而 容易發生蝕刻殘渣。因此，In與Zn的原子比較佳為100×In/(In+Zn)=15~70原子%的範圍。
以上針對本發明之氧化物加以說明。
上述氧化物較佳為藉由濺鍍法使用濺鍍靶(以下有時稱為「靶材」)來進行成膜。亦可藉由塗佈法等化學成膜法來形成氧化物，但是若藉由濺鍍法，可輕易形成成分或膜厚的膜面內均一性優異的薄膜。
以濺鍍法所使用的靶材而言，較佳為使用含有前述元素且與所希望的氧化物為相同組成的濺鍍靶，藉此不會有組成不均之虞，而可形成所希望的成分組成的薄膜。具體而言，以靶材而言，可使用含有：In；Zn；及選自由Al、Si、Ta、Ti、La、Mg、及Nb所成X群組的至少一種X群元素的氧化物靶材，如上所示之濺鍍靶亦包含在本發明之範圍內。
在此，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[X]/([In]+[Zn]+[X])表示的X量較佳為0.1~5原子%。此外，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[In]/([In]+[Zn]+[X])表示的In量較佳為15原子%以上。上述X群元素較佳為Al、Ti、或Mg，更佳為Al或Ti，尤其佳為Ti。
或者亦可使用將組成不同的二個靶材同時放電的共濺鍍法(Co-Sputter法)來進行成膜，藉此，可在同一基板 面內形成X元素的含量不同的氧化物半導體膜。例如可備妥氧化銦與氧化鋅的靶材、及含有X群元素的靶材，藉由共濺鍍法將In-Zn-X-O的氧化物進行成膜。以含有上述X群元素的靶材而言，係可使用僅含有X群元素的純金屬靶材、含有X群元素的合金靶材、含有X群元素的氧化物靶材等。
上述靶材係可藉由例如粉末燒結法來製造。
在使用上述靶材進行濺鍍時，較佳為將基板溫度設為室溫，適當控制氧添加量來進行。氧添加量若按照濺鍍裝置的構成或靶材組成等來適當控制即可，較佳為大概以氧化物半導體的載體濃度成為1015 ~1016 cm-3 的方式添加氧量。本實施例中的氧添加量係以添加流量比為O2 /(Ar+O2 )=2%。
此外，將上述氧化物形成為TFT的半導體層時的氧化物半導體層的較佳密度為6.0g/cm3 以上(後述)，但是為了將如上所示之氧化物進行成膜，以適當控制濺鍍成膜時的氣體壓力、投入功率、基板溫度為佳。此外，氧化物的密度係亦依成膜後的熱處理條件而受到影響，因此較佳為亦適當控制成膜後的熱處理條件。如上所示之熱處理亦可在例如TFT的製造過程的熱履歷中進行控制，例如藉由進行後述預退火處理(在將氧化物半導體層進行濕式蝕刻後的圖案化之後馬上進行的熱處理)而使膜密度提升。例如若降低成膜時的氣體壓力，濺鍍原子彼此的散射會消失而可成膜出細緻(高密度)的膜，因此成膜時的氣體壓力 愈低愈好，建議控制在大概1~5mTorr的範圍內。此外，投入功率亦愈低愈好，建議設定為大概2.0W/cm2 以上。成膜時的基板溫度係建議控制在大概室溫~200℃的範圍內。成膜後的熱處理條件係建議例如在大氣環境下，大概以250~400℃進行10分鐘~3小時。
如上所述所成膜的氧化物的較佳膜厚為30nm以上、200nm以下，更佳為30nm以上、80nm以下。
在本發明中亦包含有配備上述氧化物作為TFT的半導體層的TFT。TFT若在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物的半導體層、源極電極、汲極電極即可，其構成若為平常使用者，則無特別限定。
在此，上述氧化物半導體層的密度較佳為6.0g/cm3 以上。若氧化物半導體層的密度變高，膜中缺陷會減少而膜質會提升，因此TFT元件的場效移動率會大幅增加，電傳導性亦變高，安定性會提高。上述氧化物半導體層的密度愈高愈好，以6.2g/cm3 以上為較佳，以6.4g/cm3 以上為更佳。其中，氧化物半導體層的密度係藉由後述實施例所記載的方法來測定。
以下一面參照第1圖、甚至第2圖，一面說明上述TFT之製造方法的實施形態。第2圖係除了在第1圖所示TFT附加蝕刻阻止層9以外，係與第1圖相同。後述實施例的TFT係具有與第1圖相同的構造。第1圖及第2圖、以及以下之製造方法係顯示本發明之較佳實施形態之一例，並非主旨為限定於此。例如在第1圖中係顯示底部閘極 型構造的TFT，惟並非限定於此，亦可為在氧化物半導體層之上依序具備有閘極絕緣膜與閘極電極的頂部閘極型TFT。
如第1圖所示，在基板1上形成有閘極電極2及閘極絕緣膜3，在其上形成有氧化物半導體層4。在氧化物半導體層4上係形成有源極/汲極電極5，在其上形成有保護膜(絕緣膜)6，透過接觸孔7使透明導電膜8與源極/汲極電極5作電性連接。
閘極電極2及閘極絕緣膜3形成在基板1上的方法並未特別限定，可採用平常所使用的方法。此外，閘極電極2及閘極絕緣膜3的種類亦未特別限定，可使用廣泛使用者。例如以閘極電極2而言，可較佳使用電阻率低的Al或Cu的金屬、或耐熱性高的Mo、Cr、Ti等高熔點金屬、或該等之合金。此外，以閘極絕緣膜而言，具代表性例示有氧化矽膜、氮化矽膜、氮氧化矽膜等。此外，亦可使用Al2 O3 或Y2 O3 等氧化物、或將該等層積者。
接著形成氧化物半導體層4。氧化物半導體層4係如上所述，以藉由使用與薄膜為同組成的濺鍍靶的DC濺鍍法或RF濺鍍法來進行成膜為佳。或者，亦可藉由共濺鍍法來進行成膜。
在將氧化物半導體層4進行濕式蝕刻後，進行圖案化。較佳為在圖案化之後馬上進行熱處理(預退火)，俾以改善氧化物半導體層4的膜質，藉此，電晶體特性的導通(ON)電流及場效移動率會上升，電晶體性能會提升。 較佳的預退火條件為例如溫度：約250~350℃，時間：約15~120分鐘。
在預退火之後，形成源極/汲極電極5。源極/汲極電極的種類並未特別限定，可使用廣泛使用者。亦可例如與閘極電極同樣地使用Al、Mo或Cu等金屬或合金，亦可如後述實施例所示使用純Ti。
以源極/汲極電極5的形成方法而言，例如可藉由磁控濺鍍法來將金屬薄膜進行成膜後，藉由光微影進行圖案化，進行濕式蝕刻而形成電極。
但是，在該方法中，在濕式蝕刻時，氧化物半導體層4會被蝕刻而受到損傷，在氧化物半導體層4的表面會發生缺陷，因此會有電晶體特性降低之虞。為了回避如上所示之問題，一般採用如第2圖所示，在氧化物半導體層4之上形成SiO2 等的蝕刻阻止層9，來保護氧化物半導體層4的方法。在第2圖中，蝕刻阻止層9係構成為：在將源極/汲極電極5進行成膜前予以成膜及圖案化，以保護通道表面。
以源極/汲極電極5的其他形成方法而言，列舉一種在藉由例如磁控濺鍍法來成膜金屬薄膜之後，藉由剝離法所形成的方法。藉由該方法，亦可未進行濕式蝕刻而將電極進行加工。在後述實施例中係採用該方法，在將金屬薄膜成膜後，使用剝離法來進行圖案化。
接著，在氧化物半導體層4之上藉由CVD(Chemical Vapor Deposition)法將保護膜(絕緣膜)6進行成膜。氧 化物半導體膜的表面係因CVD所造成的電漿損害而容易導通化(被推測為恐怕生成在氧化物半導體表面的氧缺陷會成為電子供體之故)，因此為回避上述問題，在後述實施例中，係在保護膜成膜前進行N2 O電漿照射。N2 O電漿的照射條件係採用下述文獻所記載的條件。
J.Park等，Appl.Phys.Lett.，1993，053505(2008)
接著，根據常法，透過接觸孔7而將透明導電膜8與汲極電極5作電性連接。透明導電膜及汲極電極的種類並未特別限定，可使用平常使用者。以汲極電極而言，可使用例如前述之源極/汲極電極所例示者。
〔實施例〕
以下列舉實施例，更加具體說明本發明，惟本發明並非受到下述實施例所限制，亦可在適於前後述之主旨的範圍內施加變更來予以實施，該等均包含在本發明之技術範圍內。
實施例1
根據前述方法，製作第1圖所示之薄膜電晶體(TFT)，來評估各特性。
首先，在玻璃基板(Corning公司製EAGLE 2000，直徑100mm×厚度0.7mm)上，依序成膜Mo薄膜100nm作為閘極電極、及閘極絕緣膜SiO2 (200nm)。閘極電極係使用純Mo的濺鍍靶，藉由DC濺鍍法來形成。濺鍍的條 件係設為在室溫下成膜功率密度：3.8W/cm2 、氣體壓力設為2mTorr、Ar氣體流量設為20sccm。此外，閘極絕緣膜係使用電漿CVD法，以載體氣體：SiH4 與N2 O的混合氣體、成膜功率：1.27W/cm3 、成膜溫度：320℃進行成膜。成膜時的氣體壓力設為133Pa。
接著，將後述表1所記載的各種組成的氧化物薄膜，使用濺鍍靶(後述)藉由濺鍍法來進行成膜。以氧化物薄膜而言，係除了在In-Zn-O中含有X群元素的In-Zn-X-O(本發明例)以外，為供比較之用，亦成膜出含有Ga的IGZO(習知例)、含有Sn的In-Zn-Sn-O(習知例)、含有Hf的In-Zn-Hf-O(比較例)來作為X群元素以外的元素。濺鍍所使用的裝置為(股)ULVAC製「CS-200」，濺鍍條件如以下所示。
基板溫度：室溫
氣體壓力：5mTorr
氧分壓：O2 /(Ar+O2 )=2%
成膜功率密度：2.55W/cm2
膜厚：50nm
在進行IGZO(習知例)的成膜時，使用In：Ga：Zn的比(原子%比)為1：1：1的濺鍍靶，使用DC濺鍍法來進行成膜。此外，在進行氧化物薄膜In-Zn-X-O(X=Al、Si、Ta、Ti、La、Mg、Nb)、In-Zn-Hf-O、及In-Zn-Sn-O的成膜時，使用將組成不同的3個濺鍍靶同時放電的Co-Sputter法來進行成膜。詳言之係使用氧化銦( In2 O3 )、氧化鋅(ZnO)及X群元素的氧化物靶材的3種來作為濺鍍靶。
如上所示所得之氧化物薄膜中的金屬元素的各含量係藉由XPS(X-ray Photoelectron Spectroscopy)法來進行分析。
如上所述在將氧化物薄膜成膜後，藉由光微影及濕式蝕刻來進行圖案化。以濕式蝕刻液而言，係使用關東科學製「ITO-07N」。在本實施例中，針對進行實驗後的所有氧化物薄膜，確認出並沒有因濕式蝕刻所造成的殘渣，可適當進行蝕刻。
在將氧化物半導體膜圖案化後，為了使膜質提升而進行預退火處理。預退火係在大氣環境下以350℃進行1小時。
接著，使用純Ti，藉由剝離法形成源極/汲極電極。具體而言，在使用光阻來進行圖案化後，藉由DC濺鍍法將Ti薄膜成膜(膜厚為100nm)。源極/汲極電極用Ti薄膜的製膜條件係與前述閘極電極的情形相同。接著，在丙酮液中放在超音波洗淨器去除不需要的光阻來進行剝離。將TFT的通道長形成為10μm，通道寬形成為200μm。
如上所示形成源極/汲極電極後，形成用以保護氧化物半導體層的保護膜。以保護膜而言，使用SiO2 (膜厚200nm)與SiN(膜厚150nm)的層積膜(合計膜厚350nm)。上述SiO2 及SiN的形成係使用Samco公司製「 PD-220NL」，使用電漿CVD法來進行。在本實施例中，係在藉由N2 O氣體進行電漿處理之後，依序形成SiO2 膜、及SiN膜。在形成SiO2 膜時，係使用N2 O及SiH4 的混合氣體，在形成SiN膜時，係使用SiH4 、N2 、NH3 的混合氣體。任何情形均將成膜功率設為100W、成膜溫度設為150℃。
接著藉由光微影及乾式蝕刻，在保護膜形成供電晶體特性評估用針探之用的接觸孔。接著，使用DC濺鍍法，以載體氣體：氬及氧氣的混合氣體、成膜功率：200W、氣體壓力：5mTorr，將ITO膜(膜厚80nm)進行成膜，製作出第1圖的TFT。
針對如上所示所得之各TFT，如以下所示，調查出(1)電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)、(2)臨限值電壓、(3)S值、(4)場效移動率、及(5)正偏壓應力施加後的應力耐性。
(1)電晶體特性的測定
電晶體特性的測定係使用Agilent Technology公司製「4156C」的半導體參數分析儀。詳細測定條件如以下所示。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30~30V(測定間隔：0.25V)
基板溫度：室溫
(2)臨限值電壓(Vth )
臨限值電壓，若概略言之，係指電晶體由關斷(OFF)狀態(汲極電流低的狀態)移至導通(ON)狀態(汲極電流高的狀態)時的閘極電壓的值。在本實施例中，係將汲極電流在導通(ON)電流與關斷(OFF)電流之間的1nA附近時的電壓定義為臨限值電壓。
(3)S值
S值係使在Id-Vg特性中由關斷(OFF)狀態上升至導通(ON)狀態時之汲極電流增加一位數所需的閘極電壓的最小值，S值愈低，汲極電流的增加愈為急遽，裝置特性愈為良好。
(4)場效移動率μFE
場效移動率μFE 係由TFT特性在屬於Vd >Vg -Vth 的飽和領域導出。在飽和領域中，係將Vg 、Vth 分別設為閘極電壓、臨限值電壓，Id 設為汲極電流，L、W分別設為TFT元件的通道長、通道寬，Ci 設為閘極絕緣膜的靜電電容，μFE 設為場效移動率。場效移動率μFE 係由下式導出。在本實施例中係由滿足飽和領域的閘極電壓附近的汲極電流-閘極電壓特性(Id -Vg 特性)導出場效移動率μFE 。
(5)應力耐性的評估(施加正偏壓作為應力)
在本實施例中，模擬實際面板驅動時的環境(應力)，一面對閘極電極施加正偏壓一面進行應力施加試驗。應力施加條件如以下所示。尤其若為有機EL顯示器時，由於藉由正偏壓應力而使臨限值電壓發生變動而使電流值降低，因此臨限值電壓的變化愈小愈好。
源極電壓：0V
汲極電壓：0.1V
閘極電壓：20V
基板溫度：60℃
應力施加時間：3小時
將該等結果顯示於第3~9圖、及表1。
首先參照第3~5圖、及表1。詳言之，第3圖係顯示將習知例的IGZO(In-Ga-Zn-O)使用在半導體層的TFT中的Id -Vg 特性，IGZO的組成係以原子數比(莫耳比)為In：Ga：Zn=1：1：1。第4圖係顯示將In-Zn-Sn-O使用在半導體層的TFT中的Id -Vg 特性，In：Zn：Sn係以原子數比(莫耳比)為In：Zn：Sn=30：60：10(其中，In：Zn的莫耳比為1：2)。第5A圖(a)~(d)係顯示將包含Si、Al、Ta、Ti作為X群元素所添加的In-Ga-X-O，第5A圖(e)係包含Hf作為X群元素以外的元素所添加的In-Ga-Hf-O分別使用在半導體層的TFT中的Id-Vg特性，均係In量為30原子%，在(a)中Si量為3.1原子%，在(b)中Al量為1.6原子%，在(c)中Ta量為1.4原子%，在(d)中Ti量為2.4原子%，在(e)中Hf量為3.0原子%。In：Zn的莫耳比均為約30：60~70。此外，第5B圖(a)~(c)係顯示將包含La、Mg、Nb作為X群元素所添加的In-Ga-X-O使用在半導體層的TFT中的Id -Vg 特性，任一者均係In量為30原子%，在(a)中，La量為2原子%，在(b)中，Mg量為2原子%，在(c)中，Nb量為1原子%。In：Zn的莫耳比任一者均為約30：60~70。
表1係彙整將上述各氧化物使用在半導體層的TFT的特性結果。
首先，針對習知例的IGZO(表1的No.1)，一面參照第3圖一面說明Id -Vg 特性。如第3圖所示，可知若使 閘極電壓Vg 由負側增加至正側時，在Vg =0V附近，汲極電流Id 急遽增加的態樣。如上所示可知由汲極電流低的關斷(OFF)狀態移至汲極電流高的導通(ON)狀態，來呈現切換特性。此外，IGZO的各種特性係如表1所示，為臨限值電壓Vth =2V、S值=0.4V/dec、導通(ON)電流(Vg =30V時的汲極電流)Ion =650μA、場效移動率μFE =7.6cm2 /Vs。
此外，本發明中未規定之含有Sn的In-Zn-Sn-O(表1的No.2)係如第4圖及表1所示，臨限值電壓Vth =1V、S值=0.3V/dec、導通(ON)電流(Vg =30V時的汲極電流)Ion =2.04mA、場效移動率μFE =17.8cm2 /Vs。如上所示，任一例均具有良好的特性，尤其未含有Ga的No.2的In-Zn-Sn-O與IGZO相比，具有較高的移動率。
另一方面，含有本發明中所規定的元素(X群元素=Si、Al、Ta、Ti、La、Mg、Nb)作為X元素的表1的No.3~6、8~10、及含有本發明中未規定的元素(Hf)的表1的No.7係如第5A圖(a)~(e)、第5B圖(a)~(c)所示，呈現良好的切換特性，表1所示之各特性亦均良好。尤其關於場效移動率μFE ，任一例均具有超過習知例之IGZO的值(7.6cm2 /Vs)的非常高的移動率。
第6圖及第7圖係顯示針對In-Zn-X-O、及In-Zn-Hf-O的TFT，X群元素的比(X量)及In量對場效移動率μFE 所造成的影響加以調查後的結果的圖表。
其中，第6圖係顯示針對X群元素=Al、Si、Ta、Ti 、La、Mg、Nb以及針對Hf，In-Zn-X-O(In量=30原子%)的X量或In-Zn-Hf-O(In量=30原子%)的Hf量與場效移動率的關係。在第6圖中，■為X元素=Al，●為X元素=Si，△為X元素=Ta，□為X元素=Ti，▲為Hf，○=Mg，◇=La，◆=Nb。如第6圖所示，可知無關於X群元素的種類，X量愈多，場效移動率愈低。該關係在In量為本發明之較佳範圍(15~70原子%)時亦同樣被發現。詳言之，可知雖然亦依X群元素的種類而異，但是為了滿足表1的No.1(IGZO)的場效移動率的50%以上(3.8cm2 /Vs以上)，將X量大概設為5原子%以下較為有效。同樣的傾向在使用Hf作為X群元素以外的元素時，亦同樣地被發現。
第7圖係顯示In-Zn-Al-O(Al量=1.6原子%)的In量與場效移動率的關係(第7圖中參照○)。在第7圖中為供參考，以●表示In量與臨限值電壓Vth 的關係。如第7圖所示，可知臨限值電壓Vth 係幾乎未因添加In量而變動，但是場效移動率μFE 係具有較高的In量依存性，In量愈多，場效移動率愈提升。詳言之，發現場效移動率係In量由10原子%附近急遽上升，In量在20原子%附近，移動率的上升變得較為平緩的傾向。
在第7圖中顯示添加Al作為X群元素時的結果，但是在添加Al以外的X群元素時，亦發現到與第7圖大致相同的傾向。
接著參照第8圖及第9圖。在此顯示正偏壓應力試驗的結果。在第8圖~第9圖中所使用的氧化物的組成係與 表1相同。
首先參照第8A圖及第8B圖。在該等圖中顯示關於In-Zn-X-O(X群元素=Si、Al、Ta、Ti、La、Mg、Nb)、In-Zn-Hf-O、In-Zn-Sn-O，在基板溫度60℃施加正偏壓0~3小時(10800秒)時的TFT特性的經時變化。為供參考，在該等圖中，以虛線表示基板溫度25℃(室溫)時的結果(在第8圖中記載為「as depo」)，此與具有相對應的X群元素的第4圖~第5圖的結果相同。
在第8A圖中，首先參照本發明中未規定的Hf及Sn的圖表。在該等中，若將基板溫度25℃(虛線)與基板溫度60℃(應力施加瞬後)的結果作對比，可知由於基板溫度上升，臨限值電壓Vth 係朝向正方向移位，隨著正偏壓的應力施加時間變長，臨限值電壓係更朝向正側移位(圖中參照→，朝向箭號方向，應力施加時間係變長，為0sec→10800sec)。此係被推測為對TFT持續施加正偏壓的結果，在閘極絕緣膜與半導體層的界面會發生類似受體(acceptor-like)的缺陷，在界面陷捕到電子之故。
相對於此，可知當使用本發明中所規定的Al、Si、Ta、Ti、La、Mg、Nb的任一者作為X群元素時，並未發現因基板溫度25℃→60℃的加熱而造成臨限值電壓Vth 的明顯變化，在持續施加正偏壓應力的情形下，亦為Vth 的變化比使用Sn或Hf的情形為較小。
在第9A圖及第9B圖(第9B圖為第9A圖的局部放大圖)中顯示以第8圖的結果為基礎，按照每個X群元素 的種類，整理出正偏壓應力施加時間(秒)與正偏壓應力中的臨限值電壓變化量△Vth 的關係的結果。在該等圖中，各應力施加時間的臨限值電壓變化量△Vth 係作為該應力時間中的臨限值電壓、與應力施加前的臨限值電壓的差所算出者。在該等圖中，為供參考，亦併記IGZO的結果(習知例)。
由第9A圖及第9B圖可知，無關於X群元素的種類，若施加正偏壓時，臨限值電壓Vth 朝正方向移位。此係被推測為基於因施加正偏壓，在半導體層與閘極絕緣膜的界面所被陷捕的電子會增加之故。
在此，若將各例中的3小時後的臨限值電壓變化量△Vth 作對比，習知例的IGZO為11.7V，在含有本發明中未規定的Sn之例(□)中，△Vth 係更高，為16.8V。同樣地，含有本發明中未規定的Hf之例(▲)的△Vth 亦同樣地較高，為16.3V。亦即，可知該等例係正偏壓應力耐性極差。
相對於此，可知含有本發明中所規定的X群元素的Al(■)、Si(●)、Ta(△)、Ti(□)、La(◇)、Mg(◆)、Nb(○)之例，與該等相比，△Vth 明顯變小。此係被推測為基於藉由添加本發明中所規定的上述X群元素，在半導體層與閘極絕緣膜的界面所被陷捕的電子會減低，界面的格子間的結合呈安定化之故。
此外，確認出添加本發明中所規定的上述X群元素者，係正偏壓應力施加後的S值或移動率均與應力施加前幾 乎沒有改變，呈現出良好的特性。
實施例2
在本實施例中，針對具有表2所記載之組成的氧化物，調查出氧化物半導體膜的密度與TFT特性的關係。詳而言之，係以下列方法測定氧化物膜(膜厚100nm)的密度，並且與前述實施例1同樣地製作TFT，而測定出場效移動率。在表2中，表2的No.1及2的氧化物的組成(In-Zn-Sn-O)係與前述表1的No.2相同；表2的No.3及4的氧化物的組成(In-Zn-Al-O)係與前述表1的No.4相同；表2的No.5及6的氧化物的組成(In-Zn-Ti-O)係與前述表1的No.6相同；表2的No.7的氧化物的組成(In-Zn-La-O)係與前述表1的No.8相同；表2的No.8的氧化物的組成(In-Zn-Mg-O)係與前述表1的No.9相同；表2的No.9的氧化物的組成(In-Zn-Nb-O)係與前述表1的No.10相同。
(氧化物的密度的測定)
氧化物的密度係使用XRR(X線反射率法)來進行測定。詳細的測定條件如以下所示。
．分析裝置：(股)Rigaku製水平型X線繞射裝置SmartLab
．靶材：Cu(線源：K α線)
．靶材輸出：45kV-200mA
．測定試料的製作
使用在玻璃基板上將各組成的氧化物以下列濺鍍條件進行成膜(膜厚100nm)後，模擬前述實施例1的TFT製造過程中的預退火處理，施行與該預退火處理相同的熱處理者。
濺鍍氣體壓力：1mTorr或5mTorr
氧分壓：O2 /(Ar+O2 )=2%
成膜功率密度：2.55W/cm2
熱處理：大氣環境下，350℃，1小時
將該等結果併記於表2。表2的No.2、4、6(均為成膜時的氣體壓力=5mTorr)係與前述表1的No.2、4、6相同的試樣，因此各試樣的場效移動率相同。
由表2可知，若將濺鍍成膜時的氣體壓力由5mTorr(實施例1)降低至1mTorr時，無關於氧化物的組成，在任何情形下均會膜密度上升，場效移動率亦伴隨此而大幅增加。此係意指藉由使氧化物膜的密度增加，膜中缺陷會變少，移動率或電傳導性提升，TFT的安定性提升。
在表2顯示出作為X群元素的Al及Ti的結果，但是上述氧化物膜的密度與場效移動率的關係在使用其他X群元素時亦同樣被發現。由以上結果可知，若氧化物半導體層的密度為6.0g/cm3 以上，可得具有可充分實用等級的高移動率的TFT。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻阻止層
第1圖係用以說明具備有半導體層之薄膜電晶體的概略剖面圖。
第2圖係在第1圖的薄膜電晶體中，用以說明具備有蝕刻阻止層之構成的概略剖面圖。
第3圖係顯示在氧化物半導體層使用IGZO(習知例)時的TFT特性圖。
第4圖係顯示在氧化物半導體層使用In-Zn-Sn-O(比較例)時的TFT特性圖。
第5A圖(a)~(d)係分別顯示在氧化物半導體層使用X群元素=Si、Al、Ta、Ti(本發明例)的In-Zn-X-O時的TFT特性圖，第5A圖(e)係顯示在氧化物半導體層使用In-Zn-Hf-O(比較例)時的TFT特性圖。
第5B圖(a)~(c)係分別顯示在氧化物半導體層使用X群元素=La、Mg、Nb(本發明例)的In-Zn-X-O時的TFT特性圖。
第6圖係顯示在In-Zn-X-O中，X量對場效移動率所造成的影響的圖表。
第7圖係顯示在In-Zn-X-O中，In量對場效移動率所造成的影響的圖表。
第8A圖係顯示在氧化物半導體層使用In-Zn-X-O(X=Si、Al、Ta，Ti：本發明例)、或In-Zn-(Hf或Sn)-O(比較例)時的正偏壓應力試驗結果的圖。
第8B圖係顯示在氧化物半導體層使用In-Zn-X-O( X=La、Mg、Nb；本發明例)時的正偏壓應力試驗結果的圖。
第9A圖係顯示在In-Zn-X-O中，X群元素的種類對正偏壓應力中的臨限值電壓的時間變化所造成的影響的圖表。
第9B圖係第9A圖的局部放大圖。

Claims (8)

  1. 一種薄膜電晶體的半導體層用氧化物，其係被使用在薄膜電晶體的半導體層的氧化物，其特徵為：前述氧化物係含有：In；Zn；及選自由Al、Si、Ta、Ti、La、Mg、及Nb所成群組之至少一種元素(X群元素)，當將半導體層用氧化物所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[X]/([In]+[Zn]+[X])表示的X量為0.1~5原子%(其中，當X群元素為Ta時，X量為0.1~3原子%)，當將半導體層用氧化物所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[In]/([In]+[Zn]+[X])表示的In量為15原子%以上。
  2. 如申請專利範圍第1項之氧化物，其中，前述X群元素為Al、Ti、或Mg。
  3. 一種薄膜電晶體，其具備有如申請專利範圍第1項或第2項之氧化物作為薄膜電晶體的半導體層。
  4. 如申請專利範圍第3項之薄膜電晶體，其中，前述半導體層的密度為6.0g/cm3 以上。
  5. 一種顯示裝置，其具備有如申請專利範圍第3項之薄膜電晶體。
  6. 一種有機EL顯示裝置，其具備有如申請專利範圍第3項之薄膜電晶體。
  7. 一種濺鍍靶，其係用以將如申請專利範圍第1項或 第2項之氧化物進行成膜的濺鍍靶，其特徵為：含有：In；Zn；選自由Al、Si、Ta、Ti、La、Mg、及Nb所成群組的至少一種元素(X群元素)，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[X]/([In]+[Zn]+[X])表示的X量為0.1~5原子%(其中，當X群元素為Ta時，X量為0.1~3原子%)，當將濺鍍靶中所含有的In、Zn、X群元素的含量(原子%)分別設為[In]、[Zn]、[X]時，以100×[In]/([In]+[Zn]+[X])表示的In量為15原子%以上。
  8. 如申請專利範圍第7項之濺鍍靶，其中，前述X群元素為Al、Ti、或Mg。
TW100149224A 2010-12-28 2011-12-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor TWI507554B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010292929 2010-12-28

Publications (2)

Publication Number Publication Date
TW201243070A TW201243070A (en) 2012-11-01
TWI507554B true TWI507554B (zh) 2015-11-11

Family

ID=46383213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100149224A TWI507554B (zh) 2010-12-28 2011-12-28 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor

Country Status (6)

Country Link
US (1) US20130270109A1 (zh)
JP (1) JP2012151469A (zh)
KR (1) KR20130097809A (zh)
CN (1) CN103270602A (zh)
TW (1) TWI507554B (zh)
WO (1) WO2012091126A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5811877B2 (ja) * 2012-02-09 2015-11-11 住友電気工業株式会社 導電性酸化物およびその製造方法
WO2013168748A1 (ja) 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
TWI532187B (zh) 2012-06-06 2016-05-01 Kobe Steel Ltd Thin film transistor
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6006055B2 (ja) * 2012-09-07 2016-10-12 出光興産株式会社 スパッタリングターゲット
JP5947697B2 (ja) * 2012-10-19 2016-07-06 出光興産株式会社 スパッタリングターゲット
TWI591197B (zh) * 2012-11-08 2017-07-11 Idemitsu Kosan Co Sputtering target
JP6025595B2 (ja) * 2013-02-15 2016-11-16 三菱電機株式会社 薄膜トランジスタの製造方法
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP2015030858A (ja) * 2013-07-31 2015-02-16 株式会社アルバック スパッタリングターゲットの製造方法
KR102120075B1 (ko) * 2013-12-30 2020-06-08 엘지디스플레이 주식회사 유기발광표시장치
KR101630028B1 (ko) * 2014-03-03 2016-06-13 부산대학교 산학협력단 Pdms 패시베이션층을 적용한 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
JP6613314B2 (ja) * 2015-11-25 2019-11-27 株式会社アルバック 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
KR102448587B1 (ko) 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP6800405B2 (ja) * 2016-07-14 2020-12-16 東ソー株式会社 酸化物焼結体、その製造方法及びスパッタリングターゲット
CN111183521B (zh) * 2017-08-29 2024-01-16 美光科技公司 具有包含高能带隙材料的串驱动器的装置和***以及形成方法
WO2022030455A1 (ja) * 2020-08-05 2022-02-10 三井金属鉱業株式会社 スパッタリングターゲット材及び酸化物半導体
CN113735564A (zh) * 2021-08-11 2021-12-03 芜湖映日科技股份有限公司 一种Nb掺杂IZO靶胚及其制备方法
WO2023145498A1 (ja) * 2022-01-31 2023-08-03 三井金属鉱業株式会社 スパッタリングターゲット材及び酸化物半導体の製造方法
JP7364824B1 (ja) * 2022-01-31 2023-10-18 三井金属鉱業株式会社 電界効果トランジスタ及びその製造方法並びに電界効果トランジスタ製造用スパッタリングターゲット材
TW202342791A (zh) 2022-01-31 2023-11-01 日商三井金屬鑛業股份有限公司 濺鍍靶
WO2023199722A1 (ja) * 2022-04-15 2023-10-19 株式会社神戸製鋼所 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315194A1 (en) * 2007-06-19 2008-12-25 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003008661A1 (fr) * 2001-07-17 2003-01-30 Idemitsu Kosan Co., Ltd. Cible de pulverisation et film conducteur transparent
JP4221940B2 (ja) * 2002-03-13 2009-02-12 ソニー株式会社 固体撮像素子及び固体撮像装置並びに撮像システム
CN101911303B (zh) * 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP5081959B2 (ja) * 2010-08-31 2012-11-28 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315194A1 (en) * 2007-06-19 2008-12-25 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器

Also Published As

Publication number Publication date
CN103270602A (zh) 2013-08-28
WO2012091126A1 (ja) 2012-07-05
KR20130097809A (ko) 2013-09-03
JP2012151469A (ja) 2012-08-09
US20130270109A1 (en) 2013-10-17
TW201243070A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI508227B (zh) Wiring construction and sputtering target
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI532187B (zh) Thin film transistor
TWI453292B (zh) Thin film transistors for semiconductor layers with oxide and sputtering targets, and thin film transistors
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI516832B (zh) Thin film transistor
TWI518919B (zh) Thin film transistor and display device
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
TWI496914B (zh) Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
JP2013207100A (ja) 薄膜トランジスタ
JP2012216729A (ja) 薄膜トランジスタ構造および表示装置
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees