TWI495053B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI495053B
TWI495053B TW101131621A TW101131621A TWI495053B TW I495053 B TWI495053 B TW I495053B TW 101131621 A TW101131621 A TW 101131621A TW 101131621 A TW101131621 A TW 101131621A TW I495053 B TWI495053 B TW I495053B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor package
connection
semiconductor
connection terminal
Prior art date
Application number
TW101131621A
Other languages
English (en)
Other versions
TW201340260A (zh
Inventor
Makoto Minaminaka
Yoshimune Kodama
Yukio Katamura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201340260A publication Critical patent/TW201340260A/zh
Application granted granted Critical
Publication of TWI495053B publication Critical patent/TWI495053B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置
本發明之實施形態係關於以樹脂密封之半導體裝置。
本申請案係主張以日本專利申請案第2012-68379號(申請日：2012年3月23日)為基礎之優先權。且，該基礎申請案之全文以引用之方式併入本文中。
近年來，藉由積層複數個以樹脂密封之半導體封裝體(半導體裝置)而製作封裝體疊層(PoP，Package on Package)的技術備受關注。於製作該PoP之情形時，係以如下方式進行：作為第1半導體封裝體，於配線基板上設置用以使半導體晶片與外部連接之連接用導電體，並以樹脂密封後，以使連接用導電體之上表面露出之方式於樹脂上設置圓形的凹部。將第2半導體封裝體之下表面之焊錫球對準第1半導體封裝體之上表面的凹部而搭載於第1封裝體上。並且，藉由對焊錫球進行回流焊而完成PoP。
然而，此種裝置存在如下問題。即，存在如下情況：若半導體封裝體之凹部的開口較小，則於使第2半導體封裝體積層於第1半導體封裝體並通過回流焊爐時，自連接用導電體與焊錫球之周邊所產生的氣體無法自焊錫球之下方排出，從而發生連接用導電體與焊錫球之接合不良。
存在如下情況：若為了排出自連接用導電體與焊錫球之周邊所產生的氣體而使凹部之開口變大，則焊錫球的位置 會由於製造設備之振動等而發生偏移，且第1及第2半導體封裝體於相互偏移之狀態下連接。特別是於進行多段積層之情形時，半導體封裝體之相互的位置偏移成為問題。
如此，於製作PoP之情形時，難以解決連接用導電體與焊錫球之接合不良、及上段與下段之半導體封裝體的位置偏移該兩方面的問題。
發明所欲解決之問題係在於提供一種半導體裝置，其可有助於防止於積層複數個之情形時，上下之間的連接不良及位置偏移。
實施形態之半導體裝置包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其設置於上述配線介質上，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，且具有使上述各連接用導電體之上部露出的複數個凹部。並且，上述被覆構件之凹部為具有自中心至側壁之距離較短的部分及自中心至側壁之距離較長的部分之形狀。
以下，參考圖式說明實施形態之半導體裝置。
(第1實施形態)
圖1係用以說明第1實施形態之半導體封裝體之概略構成 者，且圖1(a)為平面圖，圖1(b)為(a)之A-A’剖面圖。
本實施形態之半導體封裝體10係包括配線介質11、連接用導電體12、半導體晶片13、金屬線14、密封材料(被覆構件)15及連接端子16等。
於配線介質11上之周邊部接合有連接用導電體12，且於配線介質11上之中央部搭載有1個或複數個半導體晶片13。配線介質11與半導體晶片13係利用金屬線14相連接，且配線介質11與連接用導電體12及半導體晶片13係電性連接。例如可使用印刷配線基板或可撓性配線基板作為配線介質11。例如可使用焊錫、錫或銅等作為連接用導電體12，形狀可為球形狀、方形狀、圓柱狀、圓筒狀、角柱狀或角形柱狀等任意形狀。
配線介質11之其中一面、連接用導電體12及半導體晶片13係利用樹脂製之密封材料15而密封。於配線介質11之另一面接合有連接端子16，並且可使半導體封裝體10與外部電路電性連接。例如可使用焊錫球作為連接端子16。
將半導體封裝體10之配置有連接用導電體12之部分的密封材料15之上部除去而形成凹部110，藉此，使連接用導電體12之一部分或全部露出。作為密封材料15之除去方法，例如可使用雷射加工、乾式蝕刻、濕式蝕刻或切割加工等。
另一方面，如圖2(a)所示，本實施形態之搭載於半導體封裝體(第1半導體封裝體)10上的另一半導體封裝體(第2半導體封裝體)80係相當於半導體封裝體10之結構中無連接 用導電體12及凹部110者，且於下表面形成有連接端子86。連接端子86例如為焊錫球，並且以對準半導體封裝體10之連接用導電體12之位置的方式而設置。
如圖2(a)所示，以使半導體封裝體10之連接用導電體12對準半導體封裝體80之連接端子86之位置的方式，將半導體封裝體80搭載於半導體封裝體10上，並將連接端子86***至凹部110內。並且，例如藉由通過回流焊爐而對連接端子86進行回流焊。藉此，如圖2(b)所示，使連接用導電體12與連接端子86接合而成為一體的連接部87，並使半導體封裝體10與半導體封裝體80連接，從而完成PoP結構。
本實施形態中，因如圖1所示將半導體封裝體10之凹部110之開口形狀設為四角形(正方形)，故而可藉由使四角形之一邊的長度略長於半導體封裝體80之連接端子86的直徑，而利用凹部110之側壁面來規定連接端子86的位置。因此，可防止半導體封裝體10與半導體封裝體80相互偏移地連接。
又，因凹部110之開口形狀為四角形，故而凹部110具有自中心至側壁之距離較短的部分、及自中心至側壁之距離較長的部分。即，即便於將封裝體80之連接端子86***至凹部110內之狀態下，在凹部110之側壁的角部與連接端子86之間亦必然會形成間隙。因此，將連接用導電體12與連接端子86於高溫下熔融接合時，自連接用導電體12與連接端子86之周邊所產生的氣體會自連接端子86之下方通過凹部110之側壁角部的間隙而向上方排出。藉此可防止連接 用導電體12與連接端子86之接合不良。再者，因密封材料15具有吸濕性，故而於將連接端子86高溫熔融時無法避免自密封材料15產生氣體。
如圖3(a)~(e)所示，凹部110之形狀並非僅限於四角形，亦可為三角形、多角形、十字形、星形、花形等，只要是可於密封材料15與連接端子86之間形成供氣體排出之間隙並且抑制連接端子86之位置偏移的形狀即可。
為了防止連接端子86之位置偏移，較佳為凹部110之側壁與連接端子86之間隙較小，但若間隙較小，則於將連接端子86***至凹部110內時必須有較高精度，故難以***。對此，如圖4(a)~(c)所示，亦可將凹部110之開口尺寸設為上部大於連接端子86之外形，下部對應於連接端子86之形狀而減小。再者，圖4(a)~(c)所示之尺寸(mm)為一例。
圖4(a)(b)中使凹部110之側壁面為階梯狀，圖4(c)中使凹部110之側壁面傾斜。兩種情形均為將凹部110之於圖4中之上方的上部之尺寸設為上部大於連接端子86之外形、下部對應於連接端子86的形狀而減小之例。因凹部110之上部的尺寸相對於連接端子86之外形變大，故而易於將連接端子86***至凹部110內。並且，因凹部110之下部的尺寸對應於連接端子86之形狀而減小，故而可防止連接端子86之位置偏移。
半導體封裝體之積層段數不僅為如圖2所示之2段，亦可為3段、4段或更多的多段積層。又，所積層者不僅為半導 體封裝體，亦可為半導體封裝體以外者，亦可積層半導體封裝體與半導體封裝體以外者而構成模組零件。
如此，根據本實施形態，為了使半導體封裝體10之連接用導電體12之一部分露出而設置於密封材料15上之凹部110的開口形狀並非為圓形，而為四角形或如圖3所示之形狀。因此，即便不使凹部110之開口尺寸變大，亦可於連接端子86與凹部110之側壁面之間始終形成間隙。因此，於積層複數個之情形時，可防止上下封裝體之間的連接不良，並且可防止位置偏移。
(第2實施形態)
圖5(a)(b)係用於說明第2實施形態之半導體封裝體之概略構成者，且圖5(a)為平面圖，圖5(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述所說明之第1實施形態之不同點在於設置於密封材料15上之凹部的形狀。即，本實施形態中，使半導體封裝體20之配置有連接用導電體12之部分的密封材料15之上部沿連接用導電體12之排列而成溝槽狀開口，如圖6所示，將其設為使半導體封裝體(第1半導體封裝體)20之凹部120與另一半導體封裝體(第2半導體封裝體)80之連接端子86嵌合的結構。
因將凹部120設為連續之溝槽狀，故而連接端子86之周圍的一個方向被開放。因此，由於回流焊時自連接用導電體12與連接端子86之周邊所產生的氣體自開放部分排出， 故而可防止導電體12與連接端子86之連接不良。
又，因利用凹部120之側壁面決定半導體封裝體80之連接端子86的位置，故而可防止半導體封裝體20與半導體封裝體80之相互的位置偏移。即，可利用凹部120之沿X方向之側壁面來規定半導體封裝體80之Y方向上的位置，利用凹部120之沿Y方向之側壁面來規定半導體封裝體80之X方向上的位置。
又，亦可如第1實施形態中所述，將凹部120之剖面形狀(沿Y方向之部分為於X方向上切割之剖面形狀，沿X方向之部分為於Y方向上切割之剖面形狀)設為如下形狀：使上部大於連接端子86之外形，從而使連接端子86易於***至凹部120內，使下部對應於連接端子86之形狀而減小，從而防止連接端子86的位置偏移。半導體封裝體之積層段數亦不僅為2段，亦可為多段積層。進而，所積層者不僅為半導體封裝體，亦可為半導體封裝體以外者。
即便為此種結構，亦可藉由凹部120之形狀而實施上下封裝體的定位與氣體排出，從而可獲得與上述第1實施形態相同之效果。
(第3實施形態)
圖7(a)(b)係用以說明第3實施形態之半導體封裝體之概略構成者，且圖7(a)為平面圖，圖7(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述第1實施形態之不同點在於設置於密 封材料上之凹部的形狀。即，本實施形態中，將半導體封裝體30之配置有連接用導電體12之部分的外側之外周部之密封材料15的上部除去，如圖8所示，將其設為使半導體封裝體(第1半導體封裝體)30之除去部131與半導體封裝體(第2半導體封裝體)80之連接端子86嵌合的結構。
因除去部131為低於半導體封裝體30之上表面的結構，故而連接端子86之周圍(封裝體外側方向)被開放，自連接用導電體12與連接端子86之周邊所產生的氣體被排出，從而可防止導電體12與連接端子86之連接不良。
又，因利用除去部131之側面132來決定半導體封裝體80之連接端子86的位置，故而可防止半導體封裝體30與半導體封裝體80之相互的位置偏移。
進而如圖9(a)~(c)所示，亦可將除去部131以如下方式設置從而防止連接端子86之位置偏移，即，除去部131中，使側面上部成為遠離連接端子86之形狀，從而使連接端子86易於***至除去部131內，使側面下部成為對應於連接端子86之形狀而靠近連接端子86之形狀。再者，圖9(a)~(c)所示之尺寸為一例。
圖9(a)(b)中使除去部131之側面為階梯狀，圖9(c)中使除去部131之側面傾斜，並使側面上部遠離連接端子86，使側面下部對應於連接端子86之形狀而靠近連接端子86。因使除去部131之上部遠離連接端子86，故而變得容易將連接端子86***至除去部131內。並且，因使除去部131之下部對應於連接端子86之形狀而靠近連接端子86，故而可防 止連接端子86的位置偏移。
半導體封裝體之積層段數亦不僅為2段，亦可為多段積層。又，所積層者不僅為半導體封裝體，亦可為半導體封裝體以外者。
即便為此種結構，亦可藉由除去部131之形狀而實施上下封裝體的定位與氣體排出，從而可獲得與上述第1實施形態相同之效果。又，因本實施形態中將除去部130設為與外周側面相連通之形狀，故而亦具有如下優點：於封裝體側面塗佈填充材料時，可經由除去部13而將填充材料填充至封裝體30、80之間。
(第4實施形態)
圖10(a)(b)係用以說明第4實施形態之半導體封裝體之概略構成者，且圖10(a)為平面圖，圖10(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述第1實施形態之不同點在於將連接用導電體配置於中央部而非周邊部。
於配線介質11上搭載有1個或複數個半導體晶片13，且使與連接用導電體12接合之再配線介質17搭載於最上段之半導體晶片上。配線介質11、半導體晶片13及再配線介質17係利用金屬線14相連接，且配線介質11、連接用導電體12、半導體晶片13及再配線介質17係電性連接。例如可使用印刷配線基板或可撓性配線基板作為配線介質11。例如可使用焊錫、錫或銅等作為連接用導電體12，形狀可為球 形狀、方形狀、圓柱狀、圓筒狀、角柱狀、角形柱狀等任意形狀。又，例如可使用形成於印刷配線基板或半導體晶片上之再配線層作為再配線介質17。
配線介質11之其中一面、連接用導電體12、再配線介質17、及半導體晶片13係利用密封材料15而密封。於配線介質11之下部接合有連接端子16，而成為可使半導體封裝體與外部電路電性連接之結構。例如可使用焊錫球作為連接端子16。
將半導體封裝體40之配置有連接用導電體12之部分的密封材料15之上部除去而形成凹部140，藉此使連接用導電體12之一部分或全部露出。作為密封材料15之除去方法，例如有雷射加工、乾式蝕刻、濕式蝕刻或切割加工等。
另一方面，如圖11(a)所示，本實施形態之搭載於半導體封裝體(第1半導體封裝體)40上的另一半導體封裝體(第2半導體封裝體)90係相當於半導體封裝體40之結構中無連接用導電體12、再配線介質17及凹部140者，且於下表面形成有連接端子96。連接端子96例如為焊錫球，並且以對準半導體封裝體40之連接用導電體12之位置的方式而設置。
如圖11(a)所示，以使半導體封裝體40之連接用導電體12對準半導體封裝體90之連接端子96之位置的方式，將半導體封裝體90搭載於半導體封裝體40上。其後，例如若通過回流焊爐，則如圖11(b)所示使連接用導電體12與連接端子96接合而成為一體之連接部97，並使半導體封裝體40與半導體封裝體90相連接，從而完成PoP結構。
因本實施形態中，如圖10所示將半導體封裝體40之凹部140的形狀設為四角形，故而於凹部140之角部在密封材料15與連接端子96之間形成間隙。因此，將連接用導電體12與連接端子96於高溫下熔融接合時，自連接用導電體12與連接端子96之周邊所產生的氣體自連接端子96之下方通過凹部140之角部的間隙而向上方排出，從而可防止連接用導電體12與連接端子96之接合不良。
又，因利用凹部140之側面來決定連接端子96之位置，故而可防止半導體封裝體40與半導體封裝體90相互偏移地連接。
如圖3(a)~(e)所示，凹部140之形狀並非僅限於四角形，亦可為三角形、多角形、十字形、星形、花形等，只要是可於密封材料15與連接端子96之間形成供氣體排出之間隙並且抑制連接端子96之位置偏移的形狀即可。
如此，根據本實施形態，可藉由凹部140之形狀而實施上下封裝體的定位與氣體排出，從而可獲得與上述第1實施形態相同之效果。
(第5實施形態)
圖12(a)(b)係用以說明第5實施形態之半導體封裝體之概略構成者，且圖12(a)為平面圖，圖12(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述4個實施形態之不同點在於凹部並非個別地設置，而是連續地設置。即，凹部150係以包括全 部連接用導電體12之方式而開口。並且如圖13所示，成為半導體封裝體50之凹部150與半導體封裝體90之連接端子96嵌合的結構。
於此情形時，因半導體封裝體90之連接端子96之周圍被開放，故而使回流焊時所產生的氣體易於自開放部分排出，從而可防止導電體12與連接端子96之連接不良。又，可利用凹部150之沿X方向之側壁面來規定半導體封裝體90之Y方向上的位置，利用凹部150之沿Y方向之側壁面來規定半導體封裝體90之X方向上的位置。
圖14(a)(b)係使凹部160針對連接用導電體12以固定的數量而開口之例，如圖15所示，成為半導體封裝體50'之凹部160與半導體封裝體90之連接端子96嵌合的結構。
圖16(a)(b)係混合有使凹部170針對每一連接用導電體12而開口之部分、與針對連接用導電體12以某個數量而開口的部分之例，如圖17所示，成為半導體封裝體50"之凹部170與連接端子96的嵌合結構。
如第1實施形態中所述，為了使連接端子96易於***至凹部150、160、170內，並且防止連接端子96之位置偏移，亦可使凹部150、160、170的開口尺寸成為如下尺寸：上部大於連接端子96之外形、下部對應於連接端子96之形狀而減小。圖18(a)(b)中使凹部150之側面成為階梯狀，圖18(c)中使凹部150之側面傾斜。均使凹部150之開口尺寸成為如下尺寸的示例：上部大於連接端子96之外形，下部對應於連接端子96的形狀而減小。因凹部150之上部 之開口尺寸變得大於連接端子96之外形，故而易於將連接端子96***至凹部150內。並且，因凹部150之下部對應於連接端子96之形狀而減小，故而可防止連接端子96的位置偏移。
半導體封裝體之積層段數亦不僅為2段，亦可為多段積層。又，所積層者不僅為半導體封裝體，亦可為半導體封裝體以外者。
如此，根據本實施形態，可藉由設計凹部150、160、170之形狀而實施上下封裝體的定位與氣體排出，因此可獲得與上述第1實施形態相同之效果。
(第6實施形態)
圖19(a)(b)係用以說明第6實施形態之半導體封裝體之概略構成者，且圖19(a)為平面圖，圖19(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態之半導體封裝體60係將上述圖10所示之半導體封裝體40的連接端子16除去，而於連接用導電體12之部分形成連接端子26者。
如圖20(a)所示，對每個連接用導電體12除去密封材料15之上部而形成凹部140。繼而如圖20(b)所示，將連接用導電體22搭載於凹部140之連接用導電體12上。例如使用焊錫球作為連接用導電體22。並且，例如通過回流焊爐，使連接用導電體12與連接用導電體22熔融接合，從而形成圖19所示之連接端子26。
本實施形態中，因將半導體封裝體60之凹部140的開口形狀設為四角形，故而於凹部140之角部，在密封材料15與連接用導電體22之間可形成間隙。因此，將連接用導電體12與連接用導電體22於高溫下熔融接合時，自連接用導電體12與連接用導電體22之周邊所產生的氣體會自連接用導電體22之下方通過凹部140之角部的間隙而向上方排出，從而可防止連接用導電體12與連接用導電體22之接合不良。
又，因利用凹部140之側壁面決定連接用導電體22之位置，故而可防止連接用導電體12與連接用導電體22相互偏移地接合。進而，如圖3(a)~(e)所示，凹部140之形狀並非僅限於四角形，亦可為三角形、多角形、十字形、星形、花形等，只要是可於密封材料15與連接用導電體22之間形成供氣體排出之間隙並且抑制連接用導電體22之位置偏移的形狀即可。
又，如第1實施形態中所述，為了使連接用導電體22易於***至凹部140內，並且防止連接用導電體22之位置偏移，如上述圖4(a)~(c)所示，亦可將凹部140之開口尺寸設為如下尺寸：上部大於連接用導電體22之外形、下部對應於連接用導電體22而減小。
又，半導體封裝體60可單獨使用，亦可如圖21(a)(b)所示而積層。圖21(a)係將圖19之半導體封裝體60積層之例。圖21(b)係將圖19之半導體封裝體60上下顛倒，於配線介質11上接合連接端子16，並將上述圖20(b)之半導體封裝體 60'上下顛倒而積層之例。
如此，根據本實施形態，可製作具有突出於上表面側之連接端子26之半導體封裝體。並且於此情形時，可藉由設計凹部140之形狀而防止形成連接端子26時發生位置偏移或連接不良。又，亦具有易於製作積層有其者之積層封裝體的優點。
(第7實施形態)
圖22(a)(b)係用以說明第7實施形態之半導體封裝體之概略構成者，且圖22(a)為平面圖，圖22(b)為(a)之A-A'剖面圖。再者，對與圖1(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述所說明之第1實施形態的不同點在於使設置於密封材料15上之凹部110與密封材料15之側面相連。即，凹部110藉由與凹部110相同深度之溝槽210而向密封材料15之側面開口。
另一方面，本實施形態之搭載於半導體封裝體(第1半導體封裝體)10之上的另一半導體封裝體(第2半導體封裝體)80與第1實施形態中所使用的半導體封裝體相同。
如圖23(a)所示，以使半導體封裝體10之連接用導電體12對準半導體封裝體80之連接端子86之位置的方式，將半導體封裝體80搭載於半導體封裝體10上，並將連接端子86***至凹部110內。並且，例如藉由通過回流焊爐而對連接端子86進行回流焊。藉此，如圖23(b)所示，使連接用導電體12與連接端子86接合而成為一體之連接部87，並使半導 體封裝體10與半導體封裝體80連接，從而完成PoP結構。此處，根據零件之小型化之要求而將積層狀態下的高度尺寸設為最小，故而半導體封裝體10與半導體封裝體80之間成為無間隙(或間隙極小，以下相同)之狀態。
此處，於PoP結構之半導體裝置中，存在為了提高對於沖擊、振動、及熱循環應力之可靠性，而將填充材料填充至半導體裝置之接合部的情況。於此情形時，有時會產生如下問題：若半導體封裝體之間無間隙，則即便於半導體裝置之周圍塗佈填充材料，亦無法將填充材料填充至封裝體之間。對此，本實施形態中藉由設置溝槽而解決該問題。
本實施形態中，如圖24(a)所示，將PoP結構之半導體裝置100安裝於安裝基板200上，如圖24(b)所示，將填充材料300塗佈至半導體裝置100之周圍。將填充材料300填充至半導體封裝體10與安裝基板200之連接部、及半導體封裝體10與半導體封裝體80之連接部的周圍，且使其硬化。
此處，本實施形態中，因半導體封裝體10之凹部110藉由溝槽210而與外周側面相連通，故而可將填充材料300自半導體封裝體10之外部通過溝槽210而填充至半導體封裝體10與半導體封裝體80之連接部的周圍。因此，即便使半導體封裝體10與半導體封裝體80無間隙地積層，亦可利用填充材料300而填充連接部之周圍，從而可同時實現半導體裝置100之可靠性的提高與薄化。
半導體裝置100之積層段數不僅為如圖23所示之2段，亦 可為3段、4段或其上的多段積層。又，所積層者不僅為半導體封裝體，亦可為半導體封裝體以外者，亦可積層半導體封裝體與半導體封裝體以外者而構成模組零件。
再者，本實施形態中，因具有與密封材料15之側面相連通的溝槽，故而即便凹部之形狀並非四角形亦可排出氣體。因此，如圖25所示，亦可設置使凹部與溝槽一體化之缺口結構180。於此情形時，當然可實施定位及氣體排出，且亦可在安裝於安裝基板上時使填充材料有效地填充。
如此，於本實施形態中，當然可獲得與上述第1實施形態相同之效果，而且，即便使半導體封裝體彼此無間隙地積層，亦可將填充材料300自外周側面通過溝槽210而填充至半導體封裝體彼此的連接部，從而可同時實現可靠性之提高與半導體裝置之薄化。又，因設為凹部110與外周側面相連通之形狀，故而可確實地將填充材料300填充至半導體封裝體之中央部，從而使半導體封裝體彼此之連接部之位置的限制減少。因此，亦具有使半導體封裝體之設計自由度提高之優點。
(第8實施形態)
圖26(a)(b)係用以說明第8實施形態之半導體封裝體之概略構成者，且圖26(a)為平面圖，圖26(b)為(a)之A-A'剖面圖。再者，對與圖12(a)(b)相同部分標註相同符號，並省略其詳細說明。
本實施形態與上述所說明之第5實施形態的不同點在於 使設置於密封材料15上之凹部150之一部分藉由溝槽230而與密封材料15之側面相連。即，凹部150係藉由設置於密封材料15之表面部且與凹部150為相同深度之4個溝槽230而向密封材料15的4個側面開口。
另一方面，本實施形態之搭載於半導體封裝體(第1半導體封裝體)50上之另一半導體封裝體(第2半導體封裝體)90與第4實施形態中所使用的半導體封裝體相同。
如圖27(a)所示，以使半導體封裝體50之連接用導電體12對準半導體封裝體90之連接端子96之位置的方式，將半導體封裝體90搭載於半導體封裝體50上。其後，例如若通過回流焊爐，則如圖27(b)所示，使連接用導電體12與連接端子96接合而成為一體之連接部97，並使半導體封裝體40與半導體封裝體90連接，從而完成PoP結構。此處，因將積層狀態下之高度尺寸設為最小，故而半導體封裝體50與半導體封裝體90之間成為無間隙的狀態。
並且如圖28(a)所示，將PoP結構之半導體裝置500安裝於安裝基板200上，如圖28(b)所示，將填充材料300塗佈至半導體裝置500之周圍。將填充材料300填充至半導體封裝體50與安裝基板200之連接部、及半導體封裝體50與半導體封裝體90之連接部的周圍且使其硬化。
此處，本實施形態中，因半導體封裝體50之凹部150藉由溝槽230而與外周側面相連通，故而可將填充材料300自半導體封裝體50之外部通過溝槽230而填充至半導體封裝體50與半導體封裝體90之連接部的周圍。因此，即便使半 導體封裝體50與半導體封裝體90無間隙地積層，亦可利用填充材料300填充連接部之周圍，從而可同時實現半導體裝置500之可靠性的提高與薄化。
再者，半導體裝置之積層段數亦不僅為2段，亦可為多段積層。進而，所積層者不僅為半導體封裝體，亦可為半導體封裝體以外者。又，本實施形態並非僅限於上述圖12之結構，亦可適用於上述圖5所示之結構。即，亦可設置用以使圖5之凹部120之一部分向密封材料15之外周側面開口於的溝槽。
如此，於本實施形態中，當然可獲得與上述第5實施形態相同之效果，而且，即便使半導體封裝體彼此無間隙地積層，亦可將填充材料300自外周側面通過溝槽230而填充至半導體封裝體彼此的連接部，從而可同時實現可靠性之提高與半導體裝置之薄化。又，因將凹部150設為與外周側面相連通之形狀，故而可確實地將填充材料300填充至半導體封裝體之中央部，從而使半導體封裝體彼此之連接部之位置的限制減少。因此，亦具有使半導體封裝體之設計自由度提高之優點。
(變形例)
再者，本發明並非限定於上述各實施形態者。
設置於被覆構件上之每個連接用導電體之凹部的開口形狀並非限定於四角形或上述圖3所示之形狀，可為如下結構：具有用以規定位置之自中心至側壁之距離較短的部分、及用以排出氣體之自中心至側壁之距離較長的部分。
進而，作為凹部之形成方法，可並非於形成被覆構件之後藉由雷射加工或蝕刻等而將一部分除去，而是藉由在形成被覆構件時將被覆構件填充至除凹部以外的區域，從而形成自最初起便具有凹部之被覆構件。
又，並非僅限於積層複數個半導體封裝體，亦可於半導體封裝體上積層半導體以外之零件。
雖說明瞭本發明之若干個實施形態，但該等實施形態係作為例而提示者，並非意在限定發明之範圍。該等實施形態可於其他各種形態下實施，且可於不脫離發明之主旨的範圍內進行各種省略、取代或變更。該等實施形態及其變形係包含於發明之範圍或主旨內，同樣地，亦包含於申請專利範圍中所記載的發明及與其等同之範圍內。
10‧‧‧第1半導體封裝體
11‧‧‧配線介質
12‧‧‧連接用導電體
13‧‧‧半導體晶片
14‧‧‧金屬線
15‧‧‧密封材料(被覆構件)
16‧‧‧連接端子
17‧‧‧再配線介質
20‧‧‧第1半導體封裝體
22‧‧‧連接端子
26‧‧‧連接用導電體
30‧‧‧第1半導體封裝體
40‧‧‧第1半導體封裝體
50‧‧‧第1半導體封裝體
60‧‧‧第1半導體封裝體
80‧‧‧第2半導體封裝體
90‧‧‧第2半導體封裝體
100‧‧‧POP結構之半導體裝置
110‧‧‧凹部
120‧‧‧凹部
131‧‧‧除去部
132‧‧‧除去部側面
140‧‧‧凹部
150‧‧‧凹部
160‧‧‧凹部
170‧‧‧凹部
180‧‧‧缺口結構
200‧‧‧安裝基板
210‧‧‧溝槽
230‧‧‧溝槽
300‧‧‧填充材料
500‧‧‧POP結構之半導體裝置
圖1(a)、1(b)係表示第1實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖2(a)、2(b)係表示使用圖1之半導體封裝體製造PoP之步驟的剖面圖。
圖3(a)~(e)係用以說明第1實施形態之變形例者，且係表示用以使連接用導電體露出之凹部之形狀的平面圖。
圖4(a)~(c)係用以說明第1實施形態之變形例者，且係表示用以使連接用導電體露出之凹部之形狀的剖面圖。
圖5(a)、5(b)係表示第2實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖6係表示使用圖5之半導體封裝體而構成PoP之例的剖 面圖。
圖7(a)、7(b)係表示第3實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖8係表示使用圖7之半導體封裝體而構成PoP之例的剖面圖。
圖9(a)~(c)係用以說明第3實施形態之變形例者，且係表示用以使連接用導電體露出之凹部之形狀的剖面圖。
圖10(a)、10(b)係表示第4實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖11(a)、11(b)係表示使用圖10之半導體封裝體製造PoP之步驟的剖面圖。
圖12(a)、12(b)係表示第5實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖13係表示使用圖12之半導體封裝體而構成PoP之例的剖面圖。
圖14(a)、14(b)係表示第5實施形態之變形例之平面圖與剖面圖。
圖15係表示使用圖14之半導體封裝體而構成PoP之例的剖面圖。
圖16(a)、16(b)係表示第5實施形態之另一變形例之平面圖與剖面圖。
圖17係表示使用圖16之半導體封裝體而構成PoP之例的剖面圖。
圖18(a)~(c)係用以說明第5實施形態之進而另一變形例 者，且係表示用以使連接用導電體露出之凹部之形狀的剖面圖。
圖19(a)、19(b)係表示第6實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖20(a)、20(b)係表示圖19之半導體封裝體之製造步驟的剖面圖。
圖21(a)、21(b)係表示積層圖19之半導體封裝體之狀態的剖面圖。
圖22(a)、22(b)係表示第7實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖23(a)、23(b)係表示使用圖22之半導體封裝體製造PoP之步驟的剖面圖。
圖24(a)、24(b)係表示將圖23之PoP安裝於安裝基板上之步驟的剖面圖。
圖25係表示第7實施形態之半導體封裝體之變形例的平面圖。
圖26(a)、26(b)係表示第8實施形態之半導體封裝體之概略構成的平面圖與剖面圖。
圖27(a)、27(b)係表示使用圖26之半導體封裝體製造PoP之步驟的剖面圖。
圖28(a)、28(b)係表示將圖27之PoP安裝於安裝基板上之步驟的剖面圖。
10‧‧‧第1半導體封裝體
11‧‧‧配線介質
12‧‧‧連接用導電體
13‧‧‧半導體晶片
14‧‧‧金屬線
15‧‧‧密封材料(被覆構件)
16‧‧‧連接端子
110‧‧‧凹部

Claims (10)

  1. 一種半導體裝置，其特徵在於包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其設置於上述配線介質上，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，並且具有使上述各連接用導電體之上部露出的複數個凹部；且上述被覆構件之凹部為具有自中心至側壁之距離較短的部分與自中心至側壁之距離較長的部分之形狀；上述被覆構件之凹部其上部形成為大於上述連接用導電體之外形，其下部對應於上述連接用導電體之形狀而形成為較小。
  2. 如請求項1之半導體裝置，其中於上述被覆構件之表面部，進而形成有使上述各凹部分別連通於上述被覆構件之側面的溝槽。
  3. 一種半導體裝置，其特徵在於包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其設置於上述配線介質上，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，並且具有使上述各連接用導電體之上部露出的複數個凹部；且上述被覆構件之凹部為具有自中心至側壁之距離較短 的部分與自中心至側壁之距離較長的部分之形狀；於上述被覆構件之表面部，進而形成有使上述各凹部分別連通於上述被覆構件之側面的溝槽。
  4. 一種半導體裝置，其特徵在於包括：第1半導體裝置，其具如有請求項2或3之結構；第2半導體裝置，其積層於上述第1半導體裝置上；安裝基板，其安裝積層有上述第2半導體裝置之上述第1半導體裝置；及填充材料，其形成於上述第1半導體裝置之側面，並且被填充至上述第1及第2半導體裝置之連接部。
  5. 一種半導體裝置，其特徵在於包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其於上述配線介質上沿該介質之周邊而設置，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，並且具有以使上述各連接用導電體之上部露出的方式將周邊部降低之階差；且上述連接用導電體係配合上述階差之位置而定位。
  6. 一種半導體裝置，其特徵在於包括：第1半導體裝置，其具有如請求項5之結構；第2半導體裝置，其積層於上述第1半導體裝置上；安裝基板，其安裝積層有上述第2半導體裝置之上述第1半導體裝置；及 填充材料，其形成於上述第1半導體裝置之側面，並且被填充至上述第1及第2半導體裝置之連接部。
  7. 一種半導體裝置，其特徵在於包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其於上述配線介質上沿該介質之周邊而設置，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，並且具有以使上述各連接用導電體之上部露出的方式而沿上述配線介質之周邊連續設置之凹部。
  8. 如請求項7之半導體裝置，其中於上述被覆構件之表面部，進而形成有使上述凹部之一部分與上述被覆構件之側面連通的溝槽。
  9. 一種半導體裝置，其特徵在於包括：半導體晶片，其搭載於配線介質上；複數個連接用導電體，其設置於上述半導體晶片上或經由其他配線介質而設置於上述半導體晶片上，且用於與外部之連接；及被覆構件，其以被覆上述配線介質、上述半導體晶片、及上述連接用導電體之方式而設置，並且具有以使上述各連接用導電體之上部露出的方式跨複數個連接用導電體而設置之凹部；且於上述被覆構件之表面部，進而形成有使上述凹部之一部分與上述被覆構件之側面連通的溝槽。
  10. 一種半導體裝置，其特徵在於包括：第1半導體裝置，其具有如請求項8或9之結構；第2半導體裝置，其積層於上述第1半導體裝置上；安裝基板，其安裝積層有上述第2半導體裝置之上述第1半導體裝置；及填充材料，其形成於上述第1半導體裝置之側面，並且被填充至上述第1及第2半導體裝置之連接部。
TW101131621A 2012-03-23 2012-08-30 Semiconductor device TWI495053B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012068379 2012-03-23
JP2012184085A JP2013225638A (ja) 2012-03-23 2012-08-23 半導体装置

Publications (2)

Publication Number Publication Date
TW201340260A TW201340260A (zh) 2013-10-01
TWI495053B true TWI495053B (zh) 2015-08-01

Family

ID=49595494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131621A TWI495053B (zh) 2012-03-23 2012-08-30 Semiconductor device

Country Status (2)

Country Link
JP (1) JP2013225638A (zh)
TW (1) TWI495053B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
JP2017112325A (ja) * 2015-12-18 2017-06-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
KR20210090522A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 인터포즈 브리지를 가진 모듈들이 스택된 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721399A (en) * 2005-06-10 2007-06-01 Sharp Kk Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200721399A (en) * 2005-06-10 2007-06-01 Sharp Kk Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages

Also Published As

Publication number Publication date
TW201340260A (zh) 2013-10-01
JP2013225638A (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
US11133296B2 (en) Semiconductor package
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
KR101376378B1 (ko) 반도체 장치와 그 제조 방법, 및 그것을 사용한 반도체 모듈
US10861826B2 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
TW201336039A (zh) 製造半導體裝置之方法
JP6434494B2 (ja) マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
TWI495053B (zh) Semiconductor device
CN111279474B (zh) 具有分层保护机制的半导体装置及相关***、装置及方法
JP2009152503A (ja) 半導体装置及びその製造方法
US8482105B2 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
JP2010050150A (ja) 半導体装置及び半導体モジュール
US10115693B2 (en) Solder layer of a semiconductor chip arranged within recesses
JP5549501B2 (ja) 半導体装置及びその製造方法
JP2010141043A (ja) 半導体装置
KR20120080320A (ko) 적층형 반도체 패키지 및 그 제조 방법
TWI602274B (zh) 半導體封裝
JP4119146B2 (ja) 電子部品パッケージ
WO2023089988A1 (ja) モジュール
JPWO2012086107A1 (ja) 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
KR20160142220A (ko) 반도체 패키지 및 그 제조 방법
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2006278884A (ja) 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置
TWI481004B (zh) 立體搭載被動元件之多基板側立封裝構造