TWI481004B - 立體搭載被動元件之多基板側立封裝構造 - Google Patents
立體搭載被動元件之多基板側立封裝構造 Download PDFInfo
- Publication number
- TWI481004B TWI481004B TW101144378A TW101144378A TWI481004B TW I481004 B TWI481004 B TW I481004B TW 101144378 A TW101144378 A TW 101144378A TW 101144378 A TW101144378 A TW 101144378A TW I481004 B TWI481004 B TW I481004B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- passive component
- package structure
- pads
- patent application
- Prior art date
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Description
本發明係有關於整合被動元件之半導體封裝構造，特別係有關於一種立體搭載被動元件之多基板側立封裝構造。
隨著智慧型手機、平板電腦等可攜式電子產品的蓬勃發展，其內部設置的小型半導體封裝構造也應符合更加微小化與多功能之目的。然而被動元件似乎是最佔據印刷電路板之主板上空間的小元件，故近來以平面搭載方式被整合在半導體封裝構造中。
如第1圖所示，一種習知平面搭載被動元件之半導體封裝構造100與一傳統BGA封裝型態之半導體封裝構造20係結合在一印刷電路板10上。該半導體封裝構造100係主要包含一水平於該印刷電路板10之基板110，該基板110之上方中央係設置有晶片並被一封膠體140密封，該基板110之上方周邊係平面式搭載設置有複數個被動元件130，該基板110之下方設置有複數個如銲錫球之外接端子150，以表面焊接至該印刷電路板10。然而該半導體封裝構造100所能搭載被動元件之數量極為有限，故對於該半導體封裝構造100之電性穩定與功能仍有加以改善之需要。並且，半導體封裝構造100與20係以側對側(side-by-side)方式安裝於該印刷電路板10，這將佔據該印刷電路板10較大的表面空間。
為了解決上述之問題，本發明之主要目的係在於一種立體搭載被動元件之多基板側立封裝構造，能提供多個側立供接合被動元件之線路表面，以容納更多被動元件在一封裝構造內，並且不會影響封裝構造的取放安裝操作。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種立體搭載被動元件之多基板側立封裝構造，包含一第一基板堆疊體、一第二基板堆疊體、一封膠體以及複數個外接端子。該第一基板堆疊體係由複數個相互疊壓之第一基板組合而成，該第一基板堆疊體係具有一第一內線路表面、一第一外線路表面以及一位在該第一內線路表面與該第一外線路表面之間同一側邊之第一接合側面，其中該第一內線路表面係搭載有至少一第一被動元件，該第一接合側面上係設有複數個第一側銲墊。該第二基板堆疊體係由複數個相互疊壓之第二基板組合而成，該第二基板堆疊體係具有一第二內線路表面、一第二外線路表面以及一位在該第二內線路表面與該第二外線路表面之間同一側邊之第二接合側面，其中該第二內線路表面係搭載有至少一第二被動元件，該第二接合側面上係設有複數個第二側銲墊。該封膠體係形成在該第一基板堆疊體之該第一內線路表面與該第二基板堆疊體之該第二內線路表面之間，以密封該第一被動元件與該第二被動元件，其中該封膠體係
具有一裁切側面，該第一接合側面與該第二接合側面係位於該裁切側面之同一表面。該些外接端子係結合於該些第一側銲墊與該些第二側銲墊。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之多基板側立封裝構造中，另可包含有至少一第三被動元件與至少一第四被動元件，該第三被動元件係可搭載於該第一外線路表面，該第四被動元件係可搭載於該第二外線路表面。
在前述之多基板側立封裝構造中，該第一接合側面上係可更設有複數個第三側銲墊，該第二接合側面上係設有複數個第四側銲墊，其中該些第三側銲墊與該些第四側銲墊係排列於該些第一側銲墊與該些第二側銲墊之外側。
在前述之多基板側立封裝構造中，該些第一基板與該些第二基板係可為複數個晶片。
在前述之多基板側立封裝構造中，該些第一側銲墊與該些第二側銲墊係可由複數個導電矽穿孔裁切形成。
在前述之多基板側立封裝構造中，該些第一基板與該些第二基板係可為複數個印刷電路板。
在前述之多基板側立封裝構造中，該些第一側銲墊與該些第二側銲墊係可由複數個電性鍍通孔裁切形成。
在前述之多基板側立封裝構造中，該些第一基板與該些第二基板係可為混合疊壓之複數個晶片與複數個印刷
電路板。
在前述之多基板側立封裝構造中，該些外接端子係可包含複數個銲球。
在前述之多基板側立封裝構造中，該封膠體係可具有一厚度，以致使該多基板側立封裝構造成為一可取放塊體。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一較佳實施例，一種立體搭載被動元件之多基板側立封裝構造舉例說明於第2圖之立體示意圖與第3圖之元件截面示意圖。該多基板側立封裝構造200主要包含一第一基板堆疊體210、一第二基板堆疊體220、一封膠體240以及複數個外接端子250。該第一基板堆疊體210係由複數個相互疊壓之第一基板211組合而成。其中一第一基板211之立體示意圖係可如第4圖所示。第5圖則繪示該多基板側立封裝構造200之製造過程。
該第一基板堆疊體210係由複數個相互疊壓之第一基板211組合而成，該些第一基板211係可為一IC晶片或是小型印刷電路板，當該些第一基板211係為小型印刷電路板時，一或更多晶片係可嵌埋於該些第一基板211中，或是表面接合於該些第一基板211之線路表面。該第一基板堆疊體210係具有一第一內線路表面212、一第一外線路表面213以及一位在該第一內線路表面212與該第一外線路表面213之間同一側邊之第一接合側面214，該第一內線路表面212與該第一外線路表面213係為一晶片形成有積體電路之主動表面，或是一印刷電路板之元件接合線路層。其中，該第一內線路表面212係搭載有至少一第一被動元件231，該第一接合側面214上係設有複數個第一側銲墊216，其係電性連接至位於該第一內線路表面212之線路層之接合墊，可利用銲料接合上述接合墊與該第一被動元件231之端部電極。
該第二基板堆疊體220係由複數個相互疊壓之第二基板221組合而成，該第二基板堆疊體220係具有一第二內線路表面222、一第二外線路表面223以及一位在該第二內線路表面222與該第二外線路表面223之間同一側邊之第二接合側面224，其中該第二內線路表面222係搭載有至少一第二被動元件232，該第二接合側面224上係設有複數個第二側銲墊226。該第二基板堆疊體220係可實質相同於該第一基板堆疊體210。
在本實施例之第2與3圖中，雖然每一基板堆疊體
210、220之基板數量為兩個，而實際上並不限定基板之數量，亦可為三個或更多，但基板堆疊數量的最小值應使該多基板側立封裝構造200可被半導體封裝機台進行取放作業即可。在一實施例中，該些第一基板211與該些第二基板221係可為複數個晶片，例如快閃記憶體晶片、邏輯晶片或是特殊應用積體電路晶片。而該些第一側銲墊216與該些第二側銲墊226係可由複數個導電矽穿孔裁切形成(容後詳述)。
在另一實施例中，該些第一基板211與該些第二基板係221可為複數個印刷電路板，例如小型BT樹脂線路基板。而該些第一側銲墊216與該些第二側銲墊226係可由複數個電性鍍通孔裁切形成(容後詳述)。或者，該些第一基板211與該些第二基板221係可為混合疊壓之複數個晶片與複數個印刷電路板。
該封膠體240係形成在該第一基板堆疊體210之該第一內線路表面212與該第二基板堆疊體220之該第二內線路表面222之間，以密封該第一被動元件231與該第二被動元件232。該封膠體240係可利用轉移模封(transfer molding)、壓塑模封(compression molding)或印刷方法予以形成。該封膠體240係具有一厚度，以致使該多基板側立封裝構造200成為一可取放塊體(pick-and-place cube)，通常該封膠體240與該些第一基板211、第二基板221之厚度總合係相當於或不小於其中一第一基板211之寬度長度，該封膠體240之厚度係
可介於0.5~5 mm。並且，該封膠體240係具有一裁切側面241，該第一接合側面214與該第二接合側面224係位於該裁切側面241之同一表面。此外，該些外接端子250係結合於該些第一側銲墊216與該些第二側銲墊226。該些外接端子250係可包含複數個銲球，而為球閘陣列封裝(BGA)型態。
更具體地，該多基板側立封裝構造200係另可包含有至少一第三被動元件233與至少一第四被動元件234，該第三被動元件233係可搭載於該第一外線路表面213，該第四被動元件234係可搭載於該第二外線路表面223。而在前述之多基板側立封裝構造200中，該第一接合側面214上係可更設有複數個第三側銲墊217，其係電性連接至設於該第一外線路表面213之線路層，該第二接合側面224上係設有複數個第四側銲墊227，其係電性連接至設於該第一外線路表面213之線路層。其中，該些第三側銲墊217與該些第四側銲墊227係排列於該些第一側銲墊216與該些第二側銲墊226之外側。而前述之被動元件231、232、233、234係可為晶片型多層陶瓷電容器(MLCC)或其它已知之被動元件，例如晶片型電阻器或是晶片型電感器。
因此，依據本發明所提供之一種多基板側立封裝構造能提供多個側立供接合被動元件之線路表面，以立體搭載方式容納更多被動元件在一封裝構造內，並且不會影響封裝構造的取放安裝操作。
關於上述立體搭載被動元件之多基板側立封裝構造200之製造方法請參閱第5圖。首先，如第5(A)圖所示，多個第一基板211係一體形成於一設有鍍通孔之母板(或是一設有矽穿孔之晶圓)中，該第一基板211之第一內線路表面212係設置有可供接合被動元件之線路結構；接著，如第5(B)圖所示，將多個第一被動元件231安裝在該第一內線路表面212上。如第5(C)圖所示，多個第三被動元件231係可安裝在另一設有鍍通孔之母板(或另一設有矽穿孔之晶圓)中之其它第一基板211之第一外線路表面213，再將兩母板或兩晶圓疊壓結合，以成為多個未切割單離之第一基板堆疊體210；而前述之搭載有第二被動元件232之第二基板堆疊體220亦可依照上述的前段製程予以製造，再利用一封膠體240結合固定該第一基板堆疊體210與該第二基板堆疊體220，並密封該些第一被動元件231與該些第二被動元件232。之後，如5(D)與5(E)圖所示，可利用切割刀具30沿著預定義的切割道以切割已疊壓結合、封膠之母板組合(或晶圓組合)，以形成單離之由第一基板堆疊體210與該第二基板堆疊體220封膠結合並且具有高密度被動元件群集之可取放結合體；在切割過程中，可同時切割到母板組合(或晶圓組合)之鍍通孔(或矽穿孔)，以同時形成上述第一側銲墊216、第二側銲墊226，同時形成該封膠體240之裁切側面241，並與該第一基板堆疊體210之第一接合側面與該第二基板堆疊體220之該第二接合側面在同一表
面。再如5(E)圖所示，將複數個外接端子250設置於該些第一側銲墊216與該些第二側銲墊226，以構成如第5(F)圖所示之多基板側立封裝構造200。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10‧‧‧印刷電路板
20‧‧‧半導體封裝構造
30‧‧‧切割刀具
100‧‧‧半導體封裝構造
110‧‧‧基板
130‧‧‧被動元件
140‧‧‧封膠體
150‧‧‧外接端子
200‧‧‧多基板側立封裝構造
210‧‧‧第一基板堆疊體
211‧‧‧第一基板
212‧‧‧第一內線路表面
213‧‧‧第一外線路表面
214‧‧‧第一接合側面
216‧‧‧第一側銲墊
217‧‧‧第三側銲墊
220‧‧‧第二基板堆疊體
221‧‧‧第二基板
222‧‧‧第二內線路表面
223‧‧‧第二外線路表面
224‧‧‧第二接合側面
226‧‧‧第二側銲墊
227‧‧‧第四側銲墊
231‧‧‧第一被動元件
232‧‧‧第二被動元件
233‧‧‧第三被動元件
234‧‧‧第四被動元件
240‧‧‧封膠體
241‧‧‧裁切側面
250‧‧‧外接端子
第1圖：習知多個平面搭載被動元件之半導體封裝構造之立體示意圖。
第2圖：依據本發明之一較佳具體實施例，繪示一立體搭載被動元件之多基板側立封裝構造之立體示意圖。
第3圖：依據本發明之一較佳具體實施例，繪示第3圖多基板側立封裝構造之截面示意圖。
第4圖：依據本發明之一較佳具體實施例，繪示該多基板側立封裝構造其中一基板之立體示意圖。
第5圖：依據本發明之一較佳具體實施例，繪示製造該立體搭載被動元件之多基板側立封裝構造之過程示意圖。
200‧‧‧多基板側立封裝構造
210‧‧‧第一基板堆疊體
211‧‧‧第一基板
213‧‧‧第一外線路表面
214‧‧‧第一接合側面
216‧‧‧第一側銲墊
217‧‧‧第三側銲墊
220‧‧‧第二基板堆疊體
221‧‧‧第二基板
224‧‧‧第二接合側面
226‧‧‧第二側銲墊
227‧‧‧第四側銲墊
231‧‧‧第一被動元件
232‧‧‧第二被動元件
233‧‧‧第三被動元件
234‧‧‧第四被動元件
240‧‧‧封膠體
241‧‧‧裁切側面
250‧‧‧外接端子
Claims (10)
- 一種立體搭載被動元件之多基板側立封裝構造，包含：一第一基板堆疊體，係由複數個相互疊壓之第一基板組合而成，該第一基板堆疊體係具有一第一內線路表面、一第一外線路表面以及一位在該第一內線路表面與該第一外線路表面之間同一側邊之第一接合側面，其中該第一內線路表面係搭載有至少一第一被動元件，該第一接合側面上係設有複數個第一側銲墊；一第二基板堆疊體，係由複數個相互疊壓之第二基板組合而成，該第二基板堆疊體係具有一第二內線路表面、一第二外線路表面以及一位在該第二內線路表面與該第二外線路表面之間同一側邊之第二接合側面，其中該第二內線路表面係搭載有至少一第二被動元件，該第二接合側面上係設有複數個第二側銲墊；一封膠體，係形成在該第一基板堆疊體之該第一內線路表面與該第二基板堆疊體之該第二內線路表面之間，以密封該第一被動元件與該第二被動元件，其中該封膠體係具有一裁切側面，該第一接合側面與該第二接合側面係位於該裁切側面之同一表面；以及複數個外接端子，係結合於該些第一側銲墊與該些 第二側銲墊。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，另包含有至少一第三被動元件與至少一第四被動元件，該第三被動元件係搭載於該第一外線路表面，該第四被動元件係搭載於該第二外線路表面。
- 依據申請專利範圍第2項之立體搭載被動元件之多基板側立封裝構造，其中該第一接合側面上係更設有複數個第三側銲墊，該第二接合側面上係設有複數個第四側銲墊，其中該些第三側銲墊與該些第四側銲墊係排列於該些第一側銲墊與該些第二側銲墊之外側。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，其中該些第一基板與該些第二基板係為複數個晶片。
- 依據申請專利範圍第4項之立體搭載被動元件之多基板側立封裝構造，其中該些第一側銲墊與該些第二側銲墊係由複數個導電矽穿孔裁切形成。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，其中該些第一基板與該些第二基板係為複數個印刷電路板。
- 依據申請專利範圍第6項之立體搭載被動元件之多基板側立封裝構造，其中該些第一側銲墊與該些第二側銲墊係由複數個電性鍍通孔裁切形成。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，其中該些第一基板與該些第二基板係為混合疊壓之複數個晶片與複數個印刷電路板。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，其中該些外接端子係包含複數個銲球。
- 依據申請專利範圍第1項之立體搭載被動元件之多基板側立封裝構造，其中該封膠體係具有一厚度，以致使該多基板側立封裝構造成為一可取放塊體。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101144378A TWI481004B (zh) | 2012-11-27 | 2012-11-27 | 立體搭載被動元件之多基板側立封裝構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101144378A TWI481004B (zh) | 2012-11-27 | 2012-11-27 | 立體搭載被動元件之多基板側立封裝構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201421642A TW201421642A (zh) | 2014-06-01 |
| TWI481004B true TWI481004B (zh) | 2015-04-11 |
Family
ID=51393535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101144378A TWI481004B (zh) | 2012-11-27 | 2012-11-27 | 立體搭載被動元件之多基板側立封裝構造 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI481004B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611434B1 (en) * | 2000-10-30 | 2003-08-26 | Siliconware Precision Industries Co., Ltd. | Stacked multi-chip package structure with on-chip integration of passive component |
| US6958531B2 (en) * | 2003-11-14 | 2005-10-25 | The Regents Of The University Of Michigan | Multi-substrate package and method for assembling same |
| US20060245308A1 (en) * | 2005-02-15 | 2006-11-02 | William Macropoulos | Three dimensional packaging optimized for high frequency circuitry |
| US8026129B2 (en) * | 2006-03-10 | 2011-09-27 | Stats Chippac Ltd. | Stacked integrated circuits package system with passive components |
-
2012
- 2012-11-27 TW TW101144378A patent/TWI481004B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611434B1 (en) * | 2000-10-30 | 2003-08-26 | Siliconware Precision Industries Co., Ltd. | Stacked multi-chip package structure with on-chip integration of passive component |
| US6958531B2 (en) * | 2003-11-14 | 2005-10-25 | The Regents Of The University Of Michigan | Multi-substrate package and method for assembling same |
| US20060245308A1 (en) * | 2005-02-15 | 2006-11-02 | William Macropoulos | Three dimensional packaging optimized for high frequency circuitry |
| US8026129B2 (en) * | 2006-03-10 | 2011-09-27 | Stats Chippac Ltd. | Stacked integrated circuits package system with passive components |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201421642A (zh) | 2014-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8785245B2 (en) | Method of manufacturing stack type semiconductor package | |
| JP5222509B2 (ja) | 半導体装置 | |
| US20090134528A1 (en) | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package | |
| KR20150009826A (ko) | 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지 | |
| TWI566370B (zh) | 半導體裝置及其製造方法 | |
| KR100992344B1 (ko) | 반도체 멀티칩 패키지 | |
| KR101207882B1 (ko) | 패키지 모듈 | |
| KR20110124065A (ko) | 적층형 반도체 패키지 | |
| TW201517216A (zh) | 具有多個封裝元件堆疊的模組 | |
| TW201507098A (zh) | 半導體裝置及其製造方法 | |
| KR20110105159A (ko) | 적층 반도체 패키지 및 그 형성방법 | |
| KR101185457B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
| CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
| TWI685944B (zh) | 三維直通矽晶貫孔結構 | |
| JP4435756B2 (ja) | 半導体装置 | |
| TWI481004B (zh) | 立體搭載被動元件之多基板側立封裝構造 | |
| KR101046251B1 (ko) | 적층형 반도체 패키지 | |
| TWI357653B (zh) | ||
| TWI435667B (zh) | 印刷電路板組件 | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| CN103354225A (zh) | 堆叠封装器件 | |
| KR20120033848A (ko) | 적층 반도체 패키지 | |
| US20090039493A1 (en) | Packaging substrate and application thereof | |
| KR101514525B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN102751248A (zh) | 嵌埋穿孔芯片的封装结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |