TWI476848B - Test vehicle - Google Patents

Test vehicle Download PDF

Info

Publication number
TWI476848B
TWI476848B TW099130475A TW99130475A TWI476848B TW I476848 B TWI476848 B TW I476848B TW 099130475 A TW099130475 A TW 099130475A TW 99130475 A TW99130475 A TW 99130475A TW I476848 B TWI476848 B TW I476848B
Authority
TW
Taiwan
Prior art keywords
film
conductive circuit
test carrier
printing
electronic component
Prior art date
Application number
TW099130475A
Other languages
English (en)
Other versions
TW201126626A (en
Inventor
Kiyoto Nakamura
Yoshinari Kogure
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201126626A publication Critical patent/TW201126626A/zh
Application granted granted Critical
Publication of TWI476848B publication Critical patent/TWI476848B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

試驗用載具
本發明之係有關於晶粒片上所暫時設置之試驗用載具，用以試驗形成於晶粒片上之積體電路元件等電子電路元件。
習知上，係利用壓力小於大氣之空氣，將半導體晶片置於蓋體與基體之間，用以將暫時設置之裸晶狀態半導體晶片作為試驗用載具(舉例來說，參考專利文獻1)。
係將半導體晶片之電極所對應之配線圖案(pattern)形成於該試驗用載具之蓋體中，並透過該配線圖案連接半導體晶片及外部之試驗裝置。
【專利文獻1】特開平7-263504號公報。
當藉由蝕刻銅箔形成配線圖案時，係難以以一種試驗用載具來對應各種不同之半導體晶片。另一方面，當利用噴墨印刷即時形成配線圖案時，則能夠以一種試驗用載具來對應各種不同之半導體晶片。然而，藉由噴墨印刷形成配線圖案時，會造成試驗用載具生產性能下降之問題。
為解決上述問題，本發明提供能夠對應各種不同電子零件且生產性能良好之試驗用載具。
本發明之試驗用載具，將電子零件置於第一構件及第二構件間，其特徵在於：該第一構件具有預先形成之第一導電路，且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路。
於上述發明中，該第一構件可具有第一薄膜，該第二構件可具有對向於該第一薄膜之第二薄膜，可將該第一印刷區域設於該第一薄膜或該第二薄膜其中之一方，以及可將該電子零件置於該第一薄膜及該第二薄膜之間。
於上述發明中，該第一導電路可連接於設置於該第一薄膜之外部端子。
於上述發明中，該第一構件可於中央形成第一開口，同時進一步具有與該第一薄膜相黏貼之第一框，且該第一導電路可連接於設置於該第一框之外部端子。
於上述發明中，該第二構件可於中央形成第二開口，同時進一步具有與第二薄膜相黏貼之第二框。
於上述發明中，該第一構件可具有平板狀剛性板，該第二構件可具有對向於該剛性板之薄膜，可將該第一印刷區域設於該剛性板或該薄膜其中之一方，以及可將該電子零件置於該剛性板及該薄膜之間。
於上述發明中，該第一導電路可連接於設置於該剛性板之外部端子。
於上述發明中，該第二構件可於中央形成開口，同時進一步具有與該薄膜相黏貼之框。
於上述發明中，該第一構件可具有薄膜，該第二構件可具有對向於該薄膜之平板狀剛性板，可將該第一印刷區域設於該薄膜或該剛性板其中之一方，以及可將該電子零件置於該薄膜及該剛性板之間。
於上述發明中，該第一導電路可連接於設置於該薄膜之外部端子。
於上述發明中，該第一構件可於中央形成開口，同時進一步具有與該薄膜相黏貼之框，且該第一導電路可連接於設置於該框之外部端子。
於上述發明中，該第一構件可具有該第一印刷區域，該第二構件可具有預先形成之第三導電路及第二印刷區域，該第二印刷區域用以利用印刷形成與該第三導電路電性連接之第四導電路。
於上述發明中，該第一構件或該第二構件其中之一，可具有該第二導電路及絕緣層，該絕緣層形成於該第二導電路上方對應於電子零件之輪廓部份。
於上述發明中，該第二導電路可具有與該電子零件之電極接觸之焊墊。
於上述發明中，該電子零件可為由半導體晶圓所晶粒化之晶粒。
於上述發明中，形成於該第一構件及該第二構件間，用來收納該電子零件之收納空間，其壓力可小於大氣。
於本發明中，由於將第二導電路印刷於第一印刷區域中，因此，能夠以一種試驗用載具來對應各種不同之電子零件。
再者，於本發明中，透過預先形成第一導電路來縮短第二導電路，從而能夠縮短第二導電路之印刷時間，且能夠改善試驗用載具之生產性能。
以下將配合參考圖示說明本發明之第一實施例。
第1圖係為本發明第一實施例之部份裝置製造工程流程圖。
於此實施例中，於晶粒化半導體晶圓後(第1圖之步驟S10之後)，到最後封裝前(第1圖之步驟S50之前)，係對晶粒90中之積體電路元件等電子電路元件進行試驗(步驟S20～S40)。
於此實施例中，首先，將晶粒90暫時設置於試驗用載具10中(步驟S20)。接著，透過該試驗用載具10電性連接晶粒90及試驗裝置(未圖示)，用以對形成於晶粒90中之電子電路元件執行試驗(步驟S30)。接下來，當試驗結束時，分解試驗用載具10，用以從該載具10中取出晶粒90(步驟S40)，再對該晶粒90進行真正封裝，得以完成最後產品之裝置。
以下，將對此實施例中晶粒90所暫時設置(暫時封裝)之試驗用載具10進行說明。
第2至5圖係為此實施例之試驗用載具示意圖，第6圖係為該試驗用載具之基構件示意圖，而第7至12圖係為此實施例中試驗用載具之變形例示意剖面圖。
如第2至4圖所示，此實施例之試驗用載具10係具有用以放置晶粒90之基構件20A及該基構件20A上所覆蓋之保護構件50A。於該試驗用載具10中，係以小於大氣壓之減壓狀態，將晶粒90置於基構件20A及保護構件50A之間，用以固定晶粒90。
基構件20A係具有基框(base frame)30及基膜(base film)40。
基框30為具有高度剛性(至少高於基膜40及保護膜70之剛性)之剛性板，並於中央形成開口31。舉例而言，該基框30係由聚醯胺-醯亞胺樹脂、陶瓷、玻璃等所構成。
基膜40為具有可撓性之薄膜，並透過黏著劑(未圖示)黏貼於具有中央開口31之基框30之一面。於此實施例中，由於剛性高之基框30係黏貼於具有可撓性之基膜40上，因此提升了基構件20A之操作性能。
如第5圖所示，該基膜40係具有形成第一配線圖案41之基層42、及覆蓋該基層42之表層43。基膜40之基層42及表層43皆由聚亞醯胺(polyimide)等所構成。
舉例來講，藉由蝕刻基層42上所累積之銅箔，用以預先形成第一配線圖案41。另一方面，係利用噴墨印刷將第二配線圖案44形成於表層43之表面。在將晶粒90設置於基構件20A之前，係藉由配線形成裝置(未圖示)進行該第二配線圖案44之即時印刷。
再者，舉例來說，亦可藉由雷射印刷來形成第二配線圖案44，用以取代噴墨印刷。除此之外，此實施例之第一配線圖案41係為本發明第一導電路之一例，而第二配線圖案44係為本發明第二導電路之一例。
如第5及6圖所示，第一配線圖案41之一端係透過表層43之通孔(through hole)431連接於外部端子45。當對晶粒90之電子電路元件進行試驗時，該外部端子45會接觸到試驗裝置之接腳。
另一方面，第一配線圖案41之另一端係透過表層43之通孔432連接於第二配線圖案44之一端。第二配線圖案44於另一端係具有焊墊(pad)441。該焊墊441連接於晶粒90之電極91。
進一步，如第5及6圖所示，於此實施例中，係於基膜40上方對應於晶粒90之邊緣(輪廓)部份形成絕緣層47。該絕緣層47係由像是防焊劑(solder resist)等構成，具有電氣絕緣性。因為絕緣層47係形成於晶粒90邊緣部份所對應之第二配線圖案44上方，因此能夠根據晶粒90之邊緣來防止第二配線圖案44之短路。
如上所述，於此實施例中，由於能夠對應於晶粒90之電極91配置來利用噴墨印刷即時形成第二配線圖案44，因此，能夠以一種試驗用載具10來對應各種不同之晶粒90。
除此之外，如第5及6圖所示，於此實施例中，基構件20A係具有預先形成第一配線圖案41之第一區域21、及利用噴墨印刷即時形成第二配線圖案44之第二區域22。當採用此一結構時，由於噴墨印刷範圍變小，使得第二配線圖案44之印刷時間縮短，從而能夠改善試驗用載具10之生產性能。再者，此實施例之第二區域22係為本發明第一印刷區域之一例。
進一步，並不特別限定焊墊位置及外部端子位置，亦可使用下述之第7至11圖所示之結構，或亦可使用這些結構之組合。
舉例來說，如第7圖所示之第一變形例，亦可以將具有焊墊441之第二配線圖案44利用噴墨印刷形成於基膜40上，並將連接於第二配線圖案44及外部端子32之導電路46預先形成於基膜40及基框30中。
再者，於此例中之導電路46係具有預先形成於基膜40中之第一配線圖案41、及預先形成於基框30中之通孔33。除此之外，通孔33係電性連接於第一配線圖案41及外部端子32。其次，於此第一變形例中，第二配線圖案44係為本發明第二導電路之一例，而導電路46係為本發明第一導電路之一例。
除此之外，如第8圖所示之第二變形例，亦可以將焊墊441形成於基膜40上面，並將外部端子45形成於基膜40下面。
此外，如第9圖所示之第三變形例，亦可以將具有焊墊741之第二配線圖案74利用噴墨印刷形成於保護膜70上，並將連接於第二配線圖案74及外部端子62之導電路76預先形成於保護膜70及保護框60中。
再者，於此例中之導電路76係具有預先形成於保護膜70中之第一配線圖案71、及預先形成於保護框60中之通孔63。除此之外，通孔63係電性連接於第一配線圖案71及外部端子62。其次，於此第三變形例中，第二配線圖案74係為本發明第二導電路之一例，而導電路76係為本發明第一導電路之一例。
除此之外，如第10圖所示之第四變形例，亦可以將第二配線圖案74利用噴墨印刷形成於保護膜70下面，並將連接於第二配線圖案74及外部端子32之導電路46預先形成於基膜40及基框30中。
再者，於此例中之導電路46係具有預先形成於基膜40中之第一配線圖案41、及預先形成於基框30中之通孔33。除此之外，通孔33係電性連接於第一配線圖案41及外部端子32。其次，於此第四變形例中，第二配線圖案74係為本發明第二導電路之一例，而導電路46係為本發明第一導電路之一例。
再者，第10圖所示之實施例亦可進一步具有與第一配線圖案41及第二配線圖案74相連接之配線圖案，係利用噴墨印刷形成於基膜40上。
更進一步，如第11圖所示之第五變形例，當晶粒90之上面及下面具有電極91時，亦可以將焊墊441及741同時形成於基膜40及保護膜70之中，並將外部端子32及62同時形成於基框30及保護框60之中。
回到第2至4圖，保護構件50A係具有保護框60及保護膜70。
保護框60為具有高度剛性(至少高於基膜40及之保護膜70之剛性)之剛性基板，並於中央形成開口61。舉例而言，該保護框60係由聚醯胺-醯亞胺樹脂、陶瓷、玻璃等所構成。
保護膜70為具有可撓性之薄膜，並透過黏著劑(未圖示)黏貼於具有中央開口61之保護框60之一面。舉例而言，該保護膜70係由聚醯胺薄膜等所構成。於此實施例中，以此方式，由於剛性高之保護框60係黏貼於具有可撓性之保護膜70上，因此提升了保護構件50A之操作性能。
以上說明之試驗用載具10將以下述之方式構成。
換句話說，首先，於電極91與焊墊441相對應之狀態下，係將晶粒90放置於基構件20A之基膜40上。
之後，於小於大氣壓之減壓環境中，係將保護構件50A置於基構件20A之上，並將晶粒90置於基構件20A及保護構件50A之間。於此情況下，係將基膜40與保護膜70直接接觸，用以將保護構件50A置於基構件20A之上。
然後，於晶粒90置於基構件20A及保護構件50A之間之狀態下，將試驗用載具10返回大氣壓環境中，因此，晶粒90係被固定於基構件20A及保護構件50A間所形成之收納空間11(參考第3圖)內。
再者，晶粒90之電極91及基膜40之焊墊441並未以焊錫等加以固定。於此實施例中，相較於空氣，由於收納空間11壓力較小，因此可透過基膜40及保護膜70固定晶粒90，使得晶粒90之電極91與基膜40之焊墊441互相接觸。
如第3圖所示，為維持收納空間11之氣密性，係以黏著裝置80將基構件20A及保護構件50A彼此固定。舉例來講，構成黏著裝置80之黏著劑81可為紫外線硬化型黏著劑。
如第2、4、5及6圖所示，係將該黏著劑81塗在基構件20A中對向於保護構件50A外圍之位置上。接下來，將保護構件50A覆蓋上基構件20A後，以紫外線照射黏著劑81，使該黏著劑81硬化，用以形成黏著裝置80。再者，當能夠以減壓方式確保基構件20A緊黏保護構件50A時，亦毋需使用黏著劑。
再者，如第12圖所示之第六變形例，當晶粒90較厚時，亦可將基框30與保護框60直接接觸，用以將保護構件50A置於基構件20A之上。
《第二實施例》
第13圖係為本發明第二實施例之試驗用載具示意圖。
於此實施例中，基構件結構相異於第一實施例(參考第3圖)，而其它結構係與第一實施例相同。以下說明第二實施例之試驗用載具與第一實施例之相異點，而與第一實施例結構相同部份係以相同符號表示之，並省略其說明。
如第13圖所示，此實施例之基構件20B，雖具有高度剛性(至少高於保護膜70之剛性)，不過，僅由不具中央開口之平板狀剛性板所構成。舉例而言，該基構件20B係由聚醯胺-醯亞胺樹脂、陶瓷、玻璃等所構成。
於此實施例中，儘管未特別圖示，係將第一配線圖案預先形成於該基構件20B中，同時並利用噴墨印刷即時將第二配線圖案形成於該基構件20B上。再者，由於基構件20B係由像是單層或多層印刷(print)配線基板所構成，而能夠將第一配線圖案形成於基構件20B中。
於此實施例中，由於利用噴墨印刷即時將第二配線圖案形成於該基構件20B上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20B具有預先形成之第一配線圖案，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
再者，於第13圖所示之實施例中，係將保護膜70與基構件20B直接接觸，用以將保護構件50A置於基構件20B之上，但不限定於此。舉例來講，當晶粒90較厚時，儘管未特別圖示，亦可將保護框60與基構件20B直接接觸，用以將保護構件50A置於基構件20B之上。
《第三實施例》
第14圖係為本發明第三實施例之試驗用載具示意圖。
於此實施例中，保護構件結構相異於第一實施例(參考第3圖)，而其它結構係與第一實施例相同。以下說明第三實施例之試驗用載具與第一實施例之相異點，而與第一實施例結構相同部份係以相同符號表示之，並省略其說明。
如第14圖所示，此實施例之保護構件50B，雖具有高度剛性(至少高於基膜40之剛性)，不過，僅由不具中央開口之平板狀剛性板所構成。舉例而言，該保護構件50B係由聚醯胺-醯亞胺樹脂、陶瓷、玻璃等所構成。
於此實施例中，係利用噴墨印刷即時將第二配線圖案44形成於基構件20A上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20A具有預先形成之第一配線圖案41，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
再者，於第14圖所示之實施例中，係將基膜40與保護構件50B直接接觸，用以將保護構件50B置於基構件20A之上，但不限定於此。舉例來講，當晶粒90較厚時，儘管未特別圖示，亦可將基框30與保護構件50B直接接觸，用以將保護構件50B置於基構件20A之上。
《第四實施例》
第15圖係為本發明第四實施例之試驗用載具示意圖。
於此實施例中，保護構件結構相異於第一實施例(參考第3圖)，而其它結構係與第一實施例相同。以下說明第四實施例之試驗用載具與第一實施例之相異點，而與第一實施例結構相同部份係以相同符號表示之，並省略其說明。
如第15圖所示，此實施例之保護構件50C，僅由具有可撓性之薄膜所構成。舉例來說，該保護構件50C係由聚醯胺薄膜等所構成。
於此實施例中，係利用噴墨印刷即時將第二配線圖案44形成於基構件20A上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20A具有預先形成之第一配線圖案41，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
再者，於第15圖所示之實施例中，係將基膜40與保護構件50C直接接觸，用以將保護構件50C置於基構件20A之上，但不限定於此。舉例來講，當晶粒90較厚時，儘管未特別圖示，亦可將基框30與保護構件50C直接接觸，用以將保護構件50C置於基構件20A之上。
《第五實施例》
第16圖係為本發明第五實施例之試驗用載具示意圖。
於此實施例中，基構件結構相異於第一實施例(參考第3圖)，而其它結構係與第一實施例相同。以下說明第五實施例之試驗用載具與第一實施例之相異點，而與第一實施例結構相同部份係以相同符號表示之，並省略其說明。
如第16圖所示，此實施例之基構件20C，僅由具有可撓性之薄膜所構成。舉例來說，該基構件20C係由聚醯胺薄膜等所構成。
此實施例中，儘管未特別圖示，係將第一配線圖案預先形成於該基構件20C中，同時並利用噴墨印刷即時將第二配線圖案形成於該基構件20C上。
於此實施例中，由於利用噴墨印刷即時將第二配線圖案形成於該基構件20C上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20C具有預先形成之第一配線圖案，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
再者，於第16圖所示之實施例中，係將基構件20C與保護膜70直接接觸，用以將保護構件50A置於基構件20C之上，但不限定於此。舉例來講，當晶粒90較厚時，儘管未特別圖示，亦可將基構件20C與保護框60直接接觸，用以將保護構件50A置於基構件20C之上。
《第六實施例》
第17圖係為本發明第六實施例之試驗用載具示意圖。
於此實施例中，保護構件結構相異於第二實施例(參考第13圖)，而其它結構係與第二實施例相同。以下說明第六實施例之試驗用載具與第二實施例之相異點，而與第二實施例結構相同部份係以相同符號表示之，並省略其說明。
如第17圖所示，此實施例之保護構件50C，僅由具有可撓性之薄膜所構成。舉例來說，該保護構件50C係由聚醯胺薄膜等所構成。
於此實施例中，係利用噴墨印刷即時將第二配線圖案形成於該基構件20B上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20B具有預先形成之第一配線圖案，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
《第七實施例》
第18圖係為本發明第七實施例之試驗用載具示意圖。
於此實施例中，保護構件結構相異於第五實施例(參考第16圖)，而其它結構係與第五實施例相同。以下說明第七實施例之試驗用載具與第五實施例之相異點，而與第五實施例結構相同部份係以相同符號表示之，並省略其說明。
如第18圖所示，此實施例之保護構件50B，雖具有高度剛性(至少高於基構件20C之剛性)，不過，僅由不具中央開口之平板狀剛性板所構成。舉例而言，該保護構件50B係由聚醯胺-醯亞胺樹脂、陶瓷、玻璃等所構成。
於此實施例中，係利用噴墨印刷即時將第二配線圖案形成於該基構件20C上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20C具有預先形成之第一配線圖案，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
《第八實施例》
第19圖係為本發明第八實施例之試驗用載具示意圖。
於此實施例中，保護構件結構相異於第五實施例(參考第16圖)，而其它結構係與第五實施例相同。以下說明第八實施例之試驗用載具與第五實施例之相異點，而與第五實施例結構相同部份係以相同符號表示之，並省略其說明。
如第19圖所示，此實施例之保護構件50C，僅由具有可撓性之薄膜所構成。舉例來說，該保護構件50C係由聚醯胺薄膜等所構成。
於此實施例中，係利用噴墨印刷即時將第二配線圖案形成於該基構件20C上，因此，能夠以一種試驗用載具來對應各種不同之晶粒。
除此之外，於此實施例中，由於基構件20C具有預先形成之第一配線圖案，因此，能夠縮小噴墨印刷之範圍，使得第二配線圖案之印刷時間縮短，從而能夠改善試驗用載具之生產性能。
於上述第一至第八實施例中，基構件20A至20C係為本發明第一構件或第二構件兩者其中之一方，而於第一至第八實施例中，保護構件50A至50C係為本發明第二構件或第一構件兩者之另一方。
再者，上述實施例所記載係用以有助於獲致本發明之充份理解，且所記載並非用以限定本發明。因此，上述實施例所揭露之各元件，亦涵蓋所有屬於本發明技術範圍之設計變更及其均等物。
舉例來說，於第13至19圖所示之第二至第八實施例中，亦可採用如第7至11圖所示之導電路。
10．．．試驗用載具
11．．．收納空間
20A、20B、20C．．．基構件
21．．．第一區域
22．．．第二區域
30．．．基框
31、61．．．中央開口
40．．．基膜
41．．．第一配線圖案
42．．．基層
43．．．表層
44．．．第二配線圖案
441．．．焊墊
45．．．外部端子
46．．．導電路
47．．．絕緣層
50A、50B、50C．．．保護構件
60．．．保護框
70．．．保護膜
80．．．黏著裝置
81．．．黏著劑
90．．．晶粒
91．．．電極
第1圖係為本發明第一實施例之部份裝置製造工程流程圖。
第2圖係為本發明第一實施例之試驗用載具之分解立體圖。
第3圖係為本發明第一實施例之試驗用載具之剖面圖。
第4圖係為本發明第一實施例之試驗用載具之分解剖面圖。
第5圖係為第4圖之V部份擴大圖。
第6圖係為本發明第一實施例之試驗用載具之基構件示意平面圖。
第7圖係為本發明第一實施例之試驗用載具之第一變形例分解立體圖。
第8圖係為本發明第一實施例之試驗用載具之第二變形例分解立體圖。
第9圖係為本發明第一實施例之試驗用載具之第三變形例分解立體圖。
第10圖係為本發明第一實施例之試驗用載具之第四變形例分解立體圖。
第11圖係為本發明第一實施例之試驗用載具之第五變形例分解立體圖。
第12圖係為本發明第一實施例之試驗用載具之第六變形例分解立體圖。
第13圖係為本發明第二實施例之試驗用載具剖面圖。
第14圖係為本發明第三實施例之試驗用載具剖面圖。
第15圖係為本發明第四實施例之試驗用載具剖面圖。
第16圖係為本發明第五實施例之試驗用載具剖面圖。
第17圖係為本發明第六實施例之試驗用載具剖面圖。
第18圖係為本發明第七實施例之試驗用載具剖面圖。
第19圖係為本發明第八實施例之試驗用載具剖面圖。
10．．．試驗用載具
20A．．．基構件
30．．．基框
31、61．．．中央開口
40．．．基膜
41．．．第一配線圖案
44．．．第二配線圖案
50A．．．保護構件
60．．．保護框
70．．．保護膜
81．．．黏著劑
90．．．晶粒

Claims (18)

  1. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路；該第一導電路係藉由蝕刻導體層而形成；該第二導電路係藉由噴墨印刷或雷射印刷而形成。
  2. 如申請專利範圍第1項所述之試驗用載具，其中，該第一構件具有第一薄膜；該第二構件具有對向於該第一薄膜之第二薄膜；將該第一印刷區域設於該第一薄膜或該第二薄膜其中之一方；將該電子零件置於該第一薄膜及該第二薄膜之間。
  3. 如申請專利範圍第2項所述之試驗用載具，其中，該第一導電路連接於設置於該第一薄膜之外部端子。
  4. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第 二導電路；該第一構件具有第一薄膜；該第二構件具有對向於該第一薄膜之第二薄膜；將該第一印刷區域設於該第一薄膜或該第二薄膜其中之一方；將該電子零件置於該第一薄膜及該第二薄膜之間；該第一構件於中央形成第一開口，同時進一步具有與該第一薄膜相黏貼之第一框。
  5. 如申請專利範圍第4項所述之試驗用載具，其中，該第一導電路連接於設置於該第一框之外部端子。
  6. 如申請專利範圍第4項所述之試驗用載具，其中，該第二構件於中央形成第二開口，同時進一步具有與第二薄膜相黏貼之第二框。
  7. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路；該第一構件具有第一薄膜；該第二構件具有對向於該第一薄膜之第二薄膜；將該第一印刷區域設於該第一薄膜或該第二薄膜其中之一方； 將該電子零件置於該第一薄膜及該第二薄膜之間；該第二構件於中央形成第二開口，同時進一步具有與第二薄膜相黏貼之第二框。
  8. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路；該第一構件具有平板狀剛性板；該第二構件具有對向於該剛性板之薄膜；將該第一印刷區域設於該剛性板或該薄膜其中之一方；將該電子零件置於該剛性板及該薄膜之間。
  9. 如申請專利範圍第8項所述之試驗用載具，其中，該第一導電路連接於設置於該剛性板之外部端子。
  10. 如申請專利範圍第8項所述之試驗用載具，其中，該第二構件於中央形成開口，同時進一步具有與該薄膜相黏貼之框。
  11. 如申請專利範圍第1項所述之試驗用載具，其中，該第一構件具有薄膜；該第二構件具有對向於該薄膜之平板狀剛性板；將該第一印刷區域設於該薄膜或該剛性板其中之一 方；將該電子零件置於該薄膜及該剛性板之間。
  12. 如申請專利範圍第11項所述之試驗用載具，其中，該第一導電路連接於設置於該薄膜之外部端子。
  13. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路；該第一構件具有薄膜；該第二構件具有對向於該薄膜之平板狀剛性板；將該第一印刷區域設於該薄膜或該剛性板其中之一方；將該電子零件置於該薄膜及該剛性板之間；該第一構件於中央形成開口，同時進一步具有與該薄膜相黏貼之框；該第一導電路連接於設置於該框之外部端子。
  14. 一種試驗用載具，將電子零件置於第一構件及第二構件間；其特徵在於：該第一構件具有預先形成之第一導電路；且該第一構件或該第二構件其中之一，係具有第一印 刷區域，用以利用印刷形成與該第一導電路電性連接之第二導電路；該第一構件具有該第一印刷區域；該第二構件具有預先形成之第三導電路及第二印刷區域，該第二印刷區域用以利用印刷形成與該第三導電路電性連接之第四導電路。
  15. 如申請專利範圍第1項所述之試驗用載具，其中，該第一構件或該第二構件其中之一，係具有該第二導電路及絕緣層，該絕緣層形成於該第二導電路上方對應於該電子零件之輪廓部份。
  16. 如申請專利範圍第15項所述之試驗用載具，其中，該第二導電路具有與該電子零件之電極接觸之焊墊。
  17. 如申請專利範圍第1項所述之試驗用載具，其中，該電子零件係為由半導體晶圓所晶粒化之晶粒。
  18. 如申請專利範圍第1至17項中任一項所述之試驗用載具，其中，形成於該第一構件及該第二構件間，用來收納該電子零件之收納空間，其壓力小於大氣。
TW099130475A 2009-10-19 2010-09-09 Test vehicle TWI476848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法
PCT/JP2010/057898 WO2011048834A1 (ja) 2009-10-19 2010-05-10 試験用キャリア

Publications (2)

Publication Number Publication Date
TW201126626A TW201126626A (en) 2011-08-01
TWI476848B true TWI476848B (zh) 2015-03-11

Family

ID=43878817

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099130475A TWI476848B (zh) 2009-10-19 2010-09-09 Test vehicle
TW99130473A TW201130067A (en) 2009-10-19 2010-09-09 Electronic component mounting apparatus and method of mounting electronic component

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW99130473A TW201130067A (en) 2009-10-19 2010-09-09 Electronic component mounting apparatus and method of mounting electronic component

Country Status (6)

Country Link
US (2) US9030223B2 (zh)
JP (2) JP2011086880A (zh)
KR (2) KR101364486B1 (zh)
CN (2) CN102576046A (zh)
TW (2) TWI476848B (zh)
WO (1) WO2011048834A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP4858657B1 (ja) * 2011-08-11 2012-01-18 富士ゼロックス株式会社 基板検査装置、及び基板検査方法
CN102508495B (zh) * 2011-09-28 2014-09-10 三一重工股份有限公司 一种控制执行臂末端运动的方法及控制***
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5684095B2 (ja) * 2011-11-16 2015-03-11 株式会社アドバンテスト 試験用キャリア
JP5702705B2 (ja) * 2011-11-16 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
TWI493203B (zh) * 2012-05-23 2015-07-21 Advantest Corp A test vehicle, a good judgment device, and a good judgment method
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
JP6159124B2 (ja) * 2013-04-04 2017-07-05 ヤマハ発動機株式会社 部品実装装置
DE102014101901B4 (de) * 2014-02-14 2015-10-15 Asm Assembly Systems Gmbh & Co. Kg Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
KR102233702B1 (ko) * 2014-05-12 2021-03-29 동우 화인켐 주식회사 인쇄 방법 및 인쇄 장치
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
KR101857414B1 (ko) * 2016-02-25 2018-05-15 주식회사 이오테크닉스 마킹 위치 보정장치 및 방법
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
TWI718938B (zh) * 2020-04-20 2021-02-11 中華精測科技股份有限公司 分隔式薄膜探針卡及其彈性模組
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
CN1285615A (zh) * 1999-08-19 2001-02-28 富士通株式会社 测试具有许多半导体器件的晶片的探针卡和方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US5138368A (en) * 1988-10-25 1992-08-11 Greyhawk Systems, Inc. Fabrication of printed wiring boards by projection imaging
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP2541489B2 (ja) * 1993-12-06 1996-10-09 日本電気株式会社 ワイヤボンディング装置
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JP2544084B2 (ja) 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
JP4162058B2 (ja) 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
US5986459A (en) 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
JP3491700B2 (ja) 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
AU2293095A (en) * 1994-04-18 1995-11-10 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method
KR100275829B1 (ko) * 1995-11-11 2000-12-15 고구치 유죠 부품장착장치
JPH10213626A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd ベアチップ用キャリア治具
JPH10213627A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP3744251B2 (ja) 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
WO2003075408A1 (fr) * 2002-03-07 2003-09-12 Jsr Corporation Connecteur conducteur anisotrope, son procede de fabrication et instrument servant a tester un circuit
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
ATE515078T1 (de) * 2003-01-17 2011-07-15 Jsr Corp Anisotroper leitfähiger verbinder und herstellungsverfahren dafür und untersuchungseinheit für eine schaltungseinrichtung
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
AU2003241973A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
AU2003241977A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
JP3958252B2 (ja) * 2003-05-30 2007-08-15 富士通株式会社 半導体集積回路装置の試験用キャリア
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
US8334464B2 (en) * 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
US7863916B2 (en) * 2005-11-17 2011-01-04 Advantest Corporation Device mounted apparatus, test head, and electronic device test system
US20100126289A1 (en) * 2007-04-03 2010-05-27 Advantest Corporation Method of mounting contactor
WO2009013809A1 (ja) * 2007-07-24 2009-01-29 Advantest Corporation コンタクタ、プローブカード及びコンタクタの実装方法。
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
CN1285615A (zh) * 1999-08-19 2001-02-28 富士通株式会社 测试具有许多半导体器件的晶片的探针卡和方法

Also Published As

Publication number Publication date
TW201130067A (en) 2011-09-01
JP2011086880A (ja) 2011-04-28
JPWO2011048834A1 (ja) 2013-03-07
US20120235699A1 (en) 2012-09-20
KR20110043441A (ko) 2011-04-27
CN102044450B (zh) 2012-12-05
CN102044450A (zh) 2011-05-04
KR20120061979A (ko) 2012-06-13
WO2011048834A1 (ja) 2011-04-28
KR101364486B1 (ko) 2014-02-20
CN102576046A (zh) 2012-07-11
US8653846B2 (en) 2014-02-18
US20110089968A1 (en) 2011-04-21
JP5529154B2 (ja) 2014-06-25
US9030223B2 (en) 2015-05-12
KR101186800B1 (ko) 2012-09-28
TW201126626A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI476848B (zh) Test vehicle
US8309372B2 (en) Method of manufacturing stacked semiconductor package
TWI453419B (zh) Test vehicle
JP5684095B2 (ja) 試験用キャリア
JP5702705B2 (ja) 試験用キャリア
TWI482980B (zh) Test vehicle
JP5847933B2 (ja) 試験用キャリア、良否判定装置、及び良否判定方法
KR101494248B1 (ko) 시험용 캐리어 및 시험용 캐리어의 조립방법
KR100685169B1 (ko) 플립칩 본딩용 연성회로기판
JPH08213497A (ja) 半導体装置及びその製造方法
KR20080051197A (ko) 반도체 패키지
KR101561451B1 (ko) 시험용 캐리어
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same
JP2013079879A (ja) 試験用キャリア