JP5847933B2 - 試験用キャリア、良否判定装置、及び良否判定方法 - Google Patents

Description

本発明は、ダイチップに形成された集積回路等の電子回路を試験するために、当該ダイチップが一時的に実装される試験用キャリア、並びに、その試験用キャリアを用いてダイチップのＴＳＶの良否を判定する良否判定装置及び方法に関するものである。
文献の参照による組み込みが認められる指定国については、２０１２年５月２３日に日本国に出願された特願２０１２−１１７４２３号に記載された内容を参照により本明細書に組み込み、本明細書の記載の一部とする。

ベアチップ状態の半導体チップが一時的に実装される試験用キャリアとして、減圧雰囲気下で蓋体と基体との間に半導体チップを挟み込むものが知られている（例えば特許文献１参照）。

この試験用キャリアの蓋体には、半導体チップの電極に対応した配線パターンが形成されており、この配線パターンを介して半導体チップが外部の試験装置と接続される。

特開平７−２６４５０４号公報

上記の試験用キャリアでは、半導体チップに形成されたシリコン貫通電極（ＴＳＶ：Through Silicon Via）の良否を判定することはできないという問題がある。

本発明が解決しようとする課題は、ＴＳＶの良否を判定可能な試験用キャリア、並びにその試験用キャリアを用いた良否判定装置及び良否判定方法を提供することである。

［１］本発明に係る試験用キャリアは、電子部品を一時的に収容する試験用キャリアであって、前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第１の配線パターンと、少なくとも２つの前記電極同士を電気的に接続する第２の配線パターンと、を備えており、前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、前記試験用キャリアは、前記電子部品を保持する第１の部材と、前記電子部品を覆うように、前記第１の部材に重ねられた第２の部材と、を備えており、前記外部端子と前記第１の配線パターンは、前記第１の部材に設けられ、前記第２の配線パターンは、前記第２の部材に設けられていることを特徴とする。

［２］上記発明において、前記第２の部材は、自己粘着性を有する第１のフィルムと、前記第１のフィルムと前記電子部品との間に介在する第２のフィルムと、を有し、前記第２の配線パターンは、前記第２のフィルムに形成されていてもよい。

［３］上記発明において、前記第２の部材は、自己粘着性を有する粘着層が部分的に形成された表面を有し、前記第２の配線パターンは、前記第２の部材の前記表面において前記粘着層が形成されていない領域に形成されていてもよい。

［４］上記発明において、前記第１の部材は、自己粘着性を有する層を表面に有し、前記第２の配線パターンは、前記第２の部材の表面に形成されていてもよい。

［５］本発明に係る試験用キャリアは、電子部品を一時的に収容する試験用キャリアであって、前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第１の配線パターンと、少なくとも２つの前記電極同士を電気的に接続する第２の配線パターンと、を備えており、前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、前記第２の配線パターンは、前記電子部品が有する全ての前記貫通電極を電気的に接続する面状のベタパターンを含むことを特徴とする。

［６］本発明に係る良否判定装置は、電子部品の本体部を貫通する貫通電極を含む導電路の抵抗値を、試験用キャリアの外部端子を介して測定する抵抗測定手段と、前記抵抗測定手段の測定値に基づいて前記貫通電極の良否を判定する判定手段と、を備えており、前記電子部品を一時的に収容する前記試験用キャリアは、前記外部端子と、前記貫通電極と、を電気的に接続する第１の配線パターンと、少なくとも２つの前記貫通電極同士を電気的に接続する第２の配線パターンと、を備えたことを特徴とする。

［７］本発明に係る良否判定方法は、電子部品が有する少なくとも２つの貫通電極を電気的に直列接続して、前記貫通電極を含む導電路の抵抗値を測定する第１のステップと、前記抵抗値に基づいて前記貫通電極の良否を判定する第２のステップと、を備えたことを特徴とする。

本発明では、試験用キャリアが電極同士を電気的に直列接続する第２の配線パターンを備えているので、当該電極を含む導電路の抵抗値を測定することで、ＴＳＶの良否を判定することが可能となる。

図１は、本発明の実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図２（ａ）は、本発明の実施形態における試験対象であるダイの平面図であり、図２（ｂ）は、図２（ａ）のIIB-IIB線に沿った断面図である。 図３は、本発明の実施形態における試験用キャリアの分解斜視図である。 図４は、本発明の実施形態における試験用キャリアの断面図である。 図５は、本発明の実施形態における試験用キャリアの分解断面図である。 図６は、図５の拡大図である。 図７は、本発明の実施形態におけるベース部材の変形例を示す分解断面図である。 図８は、本発明の実施形態におけるベース部材の他の変形例を示す分解断面図である。 図９（ａ）及び図９（ｂ）は、本発明の実施形態における第２の配線パターンの変形例を示す断面図及び平面図である。 図１０は、本発明の実施形態における試験用キャリアの変形例を示す分解断面図である。 図１１は、本発明の実施形態における試験用キャリアの他の変形例を示す分解断面図である。 図１２は、本発明の実施形態における試験装置の構成を示すブロック図である。 図１３は、本発明の実施形態におけるＴＳＶ良否判定方法を示すフローチャートである。

以下、本発明の実施形態を図面に基づいて説明する。

図１は本実施形態におけるデバイス製造工程の一部を示すフローチャートであり、図２（ａ）及び図２（ｂ）は試験対象であるダイの平面図及び断面図である。

本実施形態では、半導体ウェハのダイシング後（図１のステップＳ１０の後）であって、最終パッケージングの前（ステップＳ５０の前）に、ダイ９０に造り込まれた電子回路の試験を行う（ステップＳ２０〜Ｓ４０）。

本実施形態では、先ず、キャリア組立装置（不図示）によってダイ９０を試験用キャリア１０に一時的に実装する（ステップＳ２０）。次いで、この試験用キャリア１０を介してダイ９０と試験装置（不図示）とを電気的に接続することで、ダイ９０に形成された電子回路の電気的な特性の試験を実行する（ステップＳ３０）。そして、この試験が終了したら、試験用キャリア１０からダイ９０を取り出した後（ステップＳ４０）に、このダイ９０を本パッケージングすることで、デバイスが最終製品として完成する（ステップＳ５０）。

また、本実施形態における試験対象であるダイ９０は、図２（ａ）及び図２（ｂ）に示すように、当該ダイ９０の本体９１を貫通する多数の貫通電極９２（ＴＳＶ：Through Silicon Via、以下単にＴＳＶと称する。）を有しており、ステップＳ３０において、このＴＳＶ９２の良否の判定も行う。なお、図２には、マトリクス状に配置された２４つのＴＳＶ９２しか図示していないが、実際には、ダイ９０に多数のＴＳＶ９２が任意の配置で形成されており、ＴＳＶ９２の数や配置については特に限定されない。

以下に、先ず、本実施形態においてダイ９０が一時的に実装される（仮パッケージングされる）試験用キャリア１０の構成について、図３〜図１１を参照しながら説明する。

図３〜図６は本実施形態における試験用キャリアを示す図、図７及び図８はベース部材の変形例を示す図、図９（ａ）及び図９（ｂ）は第２の配線パターンの変形例を示す図、図１０及び図１１は試験用キャリアの変形例を示す図である。

本実施形態における試験用キャリア１０は、図３〜図６に示すように、ダイ９０が載置されたベース部材２０と、このベース部材２０に重ねられてダイ９０を覆っているカバー部材５０と、を備えている。この試験用キャリア１０は、ベース部材２０とカバー部材５０との間にダイ９０を挟み込むことで、ダイ９０を保持する。本実施形態におけるダイ９０が、本発明における電子部品の一例に相当する。

ベース部材２０は、ベースフレーム３０と、ベースフィルム４０と、を備えている。本実施形態におけるベース部材２０が、本発明における第１の部材の一例に相当する。

ベースフレーム３０は、高い剛性（少なくともベースフィルム４０よりも高い剛性）を有し、中央に開口３１が形成されたリジッド基板である。このベースフレーム３０を構成する材料としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス、ガラス等を例示することができる。

一方、ベースフィルム４０は、可撓性を有するフィルムであり、中央開口３１を含めたベースフレーム３０の全面に接着剤（不図示）を介して貼り付けられている。このように、本実施形態では、可撓性を有するベースフィルム４０が、剛性の高いベースフレーム３０に貼り付けられているので、ベース部材２０のハンドリング性の向上が図られている。

なお、ベースフレーム３０を省略して、ベースフィルム４０のみでベース部材を構成してもよい。或いは、ベースフィルム４０を省略して、開口３１を有しないベースフレームに配線パターンを形成したリジッドプリント配線板を、ベース部材として使用してもよい。

図６に示すように、このベースフィルム４０は、フィルム本体４１と、そのフィルム本体４１の表面に形成された第１の配線パターン４２と、を有している。フィルム本体４１は、例えば、ポリイミドフィルム等から構成されている。また、第１の配線パターン４２は、例えば、フィルム本体４１上に積層された銅箔をエッチングすることで形成されている。なお、フィルム本体４１に、例えばポリイミドフィルム等から構成されるカバー層をさらに積層することで、第１の配線パターン４２を保護してもよいし、いわゆる多層フレキシブルプリント配線板をベースフィルムとして使用してもよい。

図６に示すように、第１の配線パターン４２の一端には、ダイ９０のＴＳＶ９２の下端部に接触するバンプ４３が立設されている。このバンプ４３は、銅（Ｃｕ）やニッケル（Ｎｉ）等から構成されており、例えば、セミアディティブ法によって第１の配線パターン４２の端部の上に形成されている。

一方、第１の配線パターン４２の他端には、外部端子４４が形成されている。この外部端子４４には、ダイ９０に形成された電子回路の試験の際に、試験装置１００の接触子（コンタクタ）１０１（図１２参照）が電気的に接触して、試験用キャリア１０を介してダイ９０が試験装置１００に電気的に接続される。

なお、第１の配線パターン４２は、上記の構成に限定されない。特に図示しないが、例えば、第１の配線パターン４２の一部を、ベースフィルム４０の表面にインクジェット印刷によってリアルタイムに形成してもよい。或いは、第１の配線パターン４２の全てをインクジェット印刷によって形成してもよい。

また、理解を容易にするために、図６には、最内側に位置するＴＳＶ９２に対応した第１の配線パターン４２しか図示していないが、実際には、ダイ９０が有する全てのＴＳＶ９２に対応するように、多数の第１の配線パターン４２がフィルム本体４１上に形成されている。

また、外部端子４４の位置は、上記の位置に限定されず、例えば、図７に示すように、外部端子４４をベースフィルム４０の下面に形成してもよい。或いは、図８に示すように、外部端子４４をベースフレーム３０の下面に形成してもよい。図８に示す例の場合には、ベースフィルム４０に加えて、ベースフレーム３０にスルーホールや配線パターンを形成することで、バンプ４３と外部端子４４とを電気的に接続する。

図３〜図６に示すように、カバー部材５０は、カバーフレーム６０と、カバーフィルム７０と、を備えている。本実施形態におけるカバー部材５０が本発明における第２の部材の一例に相当し、本実施形態におけるカバーフィルム７０が本発明における第１のフィルムの一例に相当する。

カバーフレーム６０は、高い剛性（少なくともベースフィルム４０よりも高い剛性）を有し、中央に開口６１が形成されたリジッド板である。このカバーフレーム６０は、例えば、ガラス、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス等から構成されている。

一方、本実施形態におけるカバーフィルム７０は、ベースフィルム４０よりも低いヤング率（低い硬度）を有し、且つ、自己粘着性（タック性）を有する弾性材料から構成されたフィルムであり、ベースフィルム４０よりも柔軟となっている。このカバーフィルム７０を構成する具体的な材料としては、例えばシリコーンゴムやポリウレタン等を例示することができる。ここで、「自己粘着性」とは、粘着剤や接着剤を用いることなく被粘着物に粘着することのできる特性を意味する。本実施形態では、従来の減圧方式に代えて、このカバーフィルム７０の自己粘着性を利用して、ベース部材２０とカバー部材５０とを一体化する。

さらに、本実施形態のカバー部材５０は、図３〜図６に示すように、カバーフィルム７０の内側に配線用フィルム８０を備えている。この配線用フィルム８０は、例えば、ポリイミド樹脂等の配線形成が可能な材料から構成されており、その下面に第２の配線パターン８１が形成されている。この第２の配線パターン８１は、上述の第１の配線パターン４２と同様に、配線用フィルム８０に積層された銅箔をエッチングすることで形成されており、ダイ９０が有する２つのＴＳＶ９２を電気的に接続する（短絡させる）ようなパターン形状を有している。この第２の配線パターン８１は、後述するＴＳＶ９２の良否判定に使用される。本実施形態における配線用フィルム８０が、本発明における第２のフィルムの一例に相当する。

カバーフィルム７０とは別に、カバー部材５０がこうした配線用フィルム８０を備えることで、自己粘着性を利用した試験用キャリア１０に、ＴＳＶ９０の良否判定を行うための第２の配線パターン８１を付与することができる。

なお、上述の第１の配線パターン４２と同様に、理解を容易にするために、図６には、最内側に位置するＴＳＶ９２に対応した第２の配線パターン８１しか図示していないが、実際には、ダイ９０が有する全てのＴＳＶ９２に対応するように多数の第２の配線パターン８１が配線用フィルム８０上に形成されている。

また、図６に示す例では、第２の配線パターン８１の端部にバンプを形成していないが、上述の第１の配線パターン４２のバンプ４３と同様の要領で、第２の配線パターン８１においてダイ９０のＴＳＶ９２に対応する位置にバンプを立設してもよい。

なお、図９（ａ）及び図９（ｂ）に示すように、第２の配線パターンとして、ダイ９０が有する全てのＴＳＶ９２を包含する大きさのベタパターン８１Ｂを配線用フィルム８０の下面に形成してもよい。これにより、ＴＳＶ９２の良否判定において、第２の配線パターン８１Ｂを介して任意のＴＳＶ９２を電気的に接続することができる。

また、本実施形態では、図１０に示すように、カバーフィルム７０をベースフィルム４０よりも低いヤング率を有する材料で構成すると共に、当該フィルム７０の表面にシリコーンゴム等をコーティングして自己粘着層７１を形成することで、カバーフィルム７０に自己粘着性を付与してもよい。

この場合には、同図に示すように、カバーフィルム７０の下面においてダイ９０に対向する領域に、自己粘着層７１に代えて、上述の第２の配線パターン８１を直接形成する。これにより、配線用フィルム８０が不要となる。

或いは、カバーフィルム７０をベースフィルム４０よりも低いヤング率を有する材料で構成すると共に、図１１に示すように、ベースフィルム４０の上面にシリコーンゴム等をコーティングして自己粘着層４５を形成することで、ベースフィルム４０に自己粘着性を付与してもよい。

この場合には、同図に示すように、配線用フィルム８０に代えて、カバーフィルム７０の下面に、上述の第２の配線パター８１を直接形成する。これにより、配線用フィルム８０が不要となる。

なお、図１０に示す例において、ベースフィルム４０の上面に自己粘着層４５をさらに形成してもよい。

図３〜図６に戻り、カバーフィルム７０は、中央開口６１を含めたカバーフレーム６０の全面に接着剤（不図示）によって貼り付けられている、また、カバーフィルム７０の自己粘着性を利用して、配線用フィルム８０が、カバーフィルム７０においてダイ９０に対向する位置に貼り付けられている。本実施形態では、柔軟なカバーフィルム７０が、剛性の高いカバーフレーム６０に貼り付けられているので、カバー部材５０のハンドリング性の向上が図られている。なお、カバー部材５０をカバーフィルム７０と配線用フィルム８０だけで構成してもよい。

以上に説明した試験用キャリア１０は、次のように組み立てられる。

すなわち、カバー部材５０を反転させた状態で配線用フィルム８０の上にダイ９０を載置した後に、当該カバー部材５０の上にベース部材２０を重ね合わせて、ベースフィルム４０とカバーフィルム７０との間に形成された収容空間１１内にダイ９０を収容して、ベースフィルム４０とカバーフィルム７０との間にダイ９０を挟み込む。

この際、本実施形態では、カバーフィルム７０が自己粘着性を有しているので、ベースフィルム４０とカバーフィルム７０とを密着させるだけでこれらが接合され、ベース部材２０とカバー部材５０とが一体化する。

また、本実施形態では、カバーフィルム７０がベースフィルム４０よりも柔軟となっており、ダイ９０の厚さ分だけカバーフィルム７０のテンションが上昇する。このカバーフィルム７０のテンションによって、ダイ９０がベースフィルム４０に押し付けられるので、ダイ９０の位置ずれを防止することができる。

なお、自己粘着性に代えて、減圧方式（減圧環境下でベースフィルムとカバーフィルムを貼り合わせてダイをこれらの間に挟み込んだ後に試験用キャリアを大気圧に戻す方式）を採用する場合には、カバーフィルムが自己粘着性を有していないので、第２の配線パターンをカバーフィルムに直接形成してもよい。

以上のように組み立てられた試験用キャリア１０は、図１２に示すような試験装置１００に運ばれて、当該試験装置１００の接触子１０１を試験用キャリア１０の外部端子４４に電気的に接触させ、試験用キャリア１０を介して試験装置１００とダイ９０の電子回路とが電気的に接続されて、ダイ９０の電子回路の電気的特性が試験される。

本実施形態では、こうしたダイ９０の電子回路の試験に先立ち、ダイ９０のＴＳＶ９２の良否の判定を行う。このＴＳＶ９２の良否判定について、図１２及び図１３を参照しながら説明する。

図１２は本実施形態における試験装置１００の構成を示すブロック図、図１３は本実施形態におけるＴＳＶ良否判定方法を示すフローチャートである。

本実施形態における試験装置１００は、図１２に示すように、ダイ９０に形成された電気回路の電気的な特性を試験する機能に加えて、ＴＳＶ９２を含む導電路の抵抗値を測定する抵抗測定部１１０と、当該抵抗測定部１１０の測定結果に基づいてＴＳＶ９２の良否を判定する良否判定部１２０と、を備えている。なお、図１２において、ベースフレーム３０とカバーフレーム６０は省略している。

この試験装置１００は、以下の手順でＴＳＶ９２の良否判定を行う。

具体的には、測定すべきＴＳＶ９２に通じる外部端子４４に接触子１０１を接触させた状態で、抵抗測定部１１０が、外部端子４４→第１の配線パターン４２→ＴＳＶ９２→第２の配線パターン８１→ＴＳＶ９２→第１の配線パターン４２→外部端子４４、からなる導電路の抵抗値を測定する（図１３のステップＳ１０）。

次いで、良否判定部１２０が、抵抗測定部１１０によって測定された抵抗値を所定の閾値と比較する（図１３のステップＳ２０）。

このステップＳ２０において、抵抗値が所定の閾値未満であると判定された場合（ステップＳ２０においてＹＥＳ）には、良否判定部１２０は、その導電路に含まれる全てのＴＳＶ９２を「正常」と判定する（図１３のステップＳ３０）。

一方、ステップＳ２０において、抵抗値が所定の閾値以上であると判定された場合（ステップＳ２０においてＮＯ）には、良否判定部１２０は、その導電路に含まれるいずれかのＴＳＶ９２が「不良」と判定する（図１３のステップＳ４０）。こうした不良のＴＳＶ９２では、例えば、ボイド等の導電材料の充填不良に起因して抵抗値が異常に高くなっている。

以上の要領で、全てのＴＳＶ９２の良否を順次判定し、それらの判定結果を組み合わせることで、個別のＴＳＶ９２の良否判定を行うことができる。

なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

例えば、上述の実施形態では、第２の配線パターン８１の接続対象として、ＴＳＶ９２を例にとって説明したが、ダイの本体を貫通する貫通電極であれば、特にこれに限定されない。

また、上述の実施形態では、ダイ９０の電子回路の電気的特性を試験する試験装置１００に、ＴＳＶの良否を判定する機能を追加するように説明したが、特にこれに限定されず、ＴＳＶ良否判定装置を試験装置とは独立して構成してもよい。

１０…試験用キャリア
１１…収容空間
２０…ベース部材
３０…ベースフレーム
４０…ベースフィルム
４１…フィルム本体
４２…第１の配線パターン
４３…バンプ
４４…外部端子
４５…自己粘着層
５０…カバー部材
６０…カバーフレーム
７０…カバーフィルム
７１…自己粘着層
８０…配線用フィルム
８１…配線パターン
９０…ダイ
９２…ＴＳＶ
１００…試験装置
１０１…接触子
１１０…抵抗測定部
１２０…良否判定部

Claims (7)

1. 電子部品を一時的に収容する試験用キャリアであって、
   前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第１の配線パターンと、
   少なくとも２つの前記電極同士を電気的に接続する第２の配線パターンと、を備えており、
   前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、
   前記試験用キャリアは、
   前記電子部品を保持する第１の部材と、
   前記電子部品を覆うように、前記第１の部材に重ねられた第２の部材と、を備えており、
   前記外部端子と前記第１の配線パターンは、前記第１の部材に設けられ、
   前記第２の配線パターンは、前記第２の部材に設けられていることを特徴とする試験用キャリア。
2. 請求項１に記載の試験用キャリアであって、
   前記第２の部材は、
   自己粘着性を有する第１のフィルムと、
   前記第１のフィルムと前記電子部品との間に介在する第２のフィルムと、を有し、
   前記第２の配線パターンは、前記第２のフィルムに形成されていることを特徴とする試験用キャリア。
3. 請求項１に記載の試験用キャリアであって、
   前記第２の部材は、自己粘着性を有する粘着層が部分的に形成された表面を有し、
   前記第２の配線パターンは、前記第２の部材の前記表面において前記粘着層が形成されていない領域に形成されていることを特徴とする試験用キャリア。
4. 請求項１に記載の試験用キャリアであって、
   前記第１の部材は、自己粘着性を有する層を表面に有し、
   前記第２の配線パターンは、前記第２の部材の表面に形成されていることを特徴とする試験用キャリア。
5. 電子部品を一時的に収容する試験用キャリアであって、
   前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第１の配線パターンと、
   少なくとも２つの前記電極同士を電気的に接続する第２の配線パターンと、を備えており、
   前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、
   前記第２の配線パターンは、前記電子部品が有する全ての前記貫通電極を電気的に接続する面状のベタパターンを含むことを特徴とする試験用キャリア。
6. 電子部品の本体部を貫通する貫通電極を含む導電路の抵抗値を、試験用キャリアの外部端子を介して測定する抵抗測定手段と、
   前記抵抗測定手段の測定値に基づいて前記貫通電極の良否を判定する判定手段と、を備えており、
   前記電子部品を一時的に収容する前記試験用キャリアは、
   前記外部端子と、前記貫通電極と、を電気的に接続する第１の配線パターンと、
   少なくとも２つの前記貫通電極同士を電気的に接続する第２の配線パターンと、を備えたことを特徴とする良否判定装置。
7. 電子部品が有する少なくとも２つの貫通電極を電気的に直列接続して、前記貫通電極を含む導電路の抵抗値を測定する第１のステップと、
   前記抵抗値に基づいて前記貫通電極の良否を判定する第２のステップと、を備えたことを特徴とする良否判定方法。

Images