JP5847933B2 - 試験用キャリア、良否判定装置、及び良否判定方法 - Google Patents
試験用キャリア、良否判定装置、及び良否判定方法 Download PDFInfo
- Publication number
- JP5847933B2 JP5847933B2 JP2014516804A JP2014516804A JP5847933B2 JP 5847933 B2 JP5847933 B2 JP 5847933B2 JP 2014516804 A JP2014516804 A JP 2014516804A JP 2014516804 A JP2014516804 A JP 2014516804A JP 5847933 B2 JP5847933 B2 JP 5847933B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- test carrier
- electronic component
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、ダイチップに形成された集積回路等の電子回路を試験するために、当該ダイチップが一時的に実装される試験用キャリア、並びに、その試験用キャリアを用いてダイチップのTSVの良否を判定する良否判定装置及び方法に関するものである。
文献の参照による組み込みが認められる指定国については、2012年5月23日に日本国に出願された特願2012−117423号に記載された内容を参照により本明細書に組み込み、本明細書の記載の一部とする。
文献の参照による組み込みが認められる指定国については、2012年5月23日に日本国に出願された特願2012−117423号に記載された内容を参照により本明細書に組み込み、本明細書の記載の一部とする。
ベアチップ状態の半導体チップが一時的に実装される試験用キャリアとして、減圧雰囲気下で蓋体と基体との間に半導体チップを挟み込むものが知られている(例えば特許文献1参照)。
この試験用キャリアの蓋体には、半導体チップの電極に対応した配線パターンが形成されており、この配線パターンを介して半導体チップが外部の試験装置と接続される。
上記の試験用キャリアでは、半導体チップに形成されたシリコン貫通電極(TSV:Through Silicon Via)の良否を判定することはできないという問題がある。
本発明が解決しようとする課題は、TSVの良否を判定可能な試験用キャリア、並びにその試験用キャリアを用いた良否判定装置及び良否判定方法を提供することである。
[1]本発明に係る試験用キャリアは、電子部品を一時的に収容する試験用キャリアであって、前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第1の配線パターンと、少なくとも2つの前記電極同士を電気的に接続する第2の配線パターンと、を備えており、前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、前記試験用キャリアは、前記電子部品を保持する第1の部材と、前記電子部品を覆うように、前記第1の部材に重ねられた第2の部材と、を備えており、前記外部端子と前記第1の配線パターンは、前記第1の部材に設けられ、前記第2の配線パターンは、前記第2の部材に設けられていることを特徴とする。
[2]上記発明において、前記第2の部材は、自己粘着性を有する第1のフィルムと、前記第1のフィルムと前記電子部品との間に介在する第2のフィルムと、を有し、前記第2の配線パターンは、前記第2のフィルムに形成されていてもよい。
[3]上記発明において、前記第2の部材は、自己粘着性を有する粘着層が部分的に形成された表面を有し、前記第2の配線パターンは、前記第2の部材の前記表面において前記粘着層が形成されていない領域に形成されていてもよい。
[4]上記発明において、前記第1の部材は、自己粘着性を有する層を表面に有し、前記第2の配線パターンは、前記第2の部材の表面に形成されていてもよい。
[5]本発明に係る試験用キャリアは、電子部品を一時的に収容する試験用キャリアであって、前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第1の配線パターンと、少なくとも2つの前記電極同士を電気的に接続する第2の配線パターンと、を備えており、前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、前記第2の配線パターンは、前記電子部品が有する全ての前記貫通電極を電気的に接続する面状のベタパターンを含むことを特徴とする。
[6]本発明に係る良否判定装置は、電子部品の本体部を貫通する貫通電極を含む導電路の抵抗値を、試験用キャリアの外部端子を介して測定する抵抗測定手段と、前記抵抗測定手段の測定値に基づいて前記貫通電極の良否を判定する判定手段と、を備えており、前記電子部品を一時的に収容する前記試験用キャリアは、前記外部端子と、前記貫通電極と、を電気的に接続する第1の配線パターンと、少なくとも2つの前記貫通電極同士を電気的に接続する第2の配線パターンと、を備えたことを特徴とする。
[7]本発明に係る良否判定方法は、電子部品が有する少なくとも2つの貫通電極を電気的に直列接続して、前記貫通電極を含む導電路の抵抗値を測定する第1のステップと、前記抵抗値に基づいて前記貫通電極の良否を判定する第2のステップと、を備えたことを特徴とする。
本発明では、試験用キャリアが電極同士を電気的に直列接続する第2の配線パターンを備えているので、当該電極を含む導電路の抵抗値を測定することで、TSVの良否を判定することが可能となる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本実施形態におけるデバイス製造工程の一部を示すフローチャートであり、図2(a)及び図2(b)は試験対象であるダイの平面図及び断面図である。
本実施形態では、半導体ウェハのダイシング後(図1のステップS10の後)であって、最終パッケージングの前(ステップS50の前)に、ダイ90に造り込まれた電子回路の試験を行う(ステップS20〜S40)。
本実施形態では、先ず、キャリア組立装置(不図示)によってダイ90を試験用キャリア10に一時的に実装する(ステップS20)。次いで、この試験用キャリア10を介してダイ90と試験装置(不図示)とを電気的に接続することで、ダイ90に形成された電子回路の電気的な特性の試験を実行する(ステップS30)。そして、この試験が終了したら、試験用キャリア10からダイ90を取り出した後(ステップS40)に、このダイ90を本パッケージングすることで、デバイスが最終製品として完成する(ステップS50)。
また、本実施形態における試験対象であるダイ90は、図2(a)及び図2(b)に示すように、当該ダイ90の本体91を貫通する多数の貫通電極92(TSV:Through Silicon Via、以下単にTSVと称する。)を有しており、ステップS30において、このTSV92の良否の判定も行う。なお、図2には、マトリクス状に配置された24つのTSV92しか図示していないが、実際には、ダイ90に多数のTSV92が任意の配置で形成されており、TSV92の数や配置については特に限定されない。
以下に、先ず、本実施形態においてダイ90が一時的に実装される(仮パッケージングされる)試験用キャリア10の構成について、図3〜図11を参照しながら説明する。
図3〜図6は本実施形態における試験用キャリアを示す図、図7及び図8はベース部材の変形例を示す図、図9(a)及び図9(b)は第2の配線パターンの変形例を示す図、図10及び図11は試験用キャリアの変形例を示す図である。
本実施形態における試験用キャリア10は、図3〜図6に示すように、ダイ90が載置されたベース部材20と、このベース部材20に重ねられてダイ90を覆っているカバー部材50と、を備えている。この試験用キャリア10は、ベース部材20とカバー部材50との間にダイ90を挟み込むことで、ダイ90を保持する。本実施形態におけるダイ90が、本発明における電子部品の一例に相当する。
ベース部材20は、ベースフレーム30と、ベースフィルム40と、を備えている。本実施形態におけるベース部材20が、本発明における第1の部材の一例に相当する。
ベースフレーム30は、高い剛性(少なくともベースフィルム40よりも高い剛性)を有し、中央に開口31が形成されたリジッド基板である。このベースフレーム30を構成する材料としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス、ガラス等を例示することができる。
一方、ベースフィルム40は、可撓性を有するフィルムであり、中央開口31を含めたベースフレーム30の全面に接着剤(不図示)を介して貼り付けられている。このように、本実施形態では、可撓性を有するベースフィルム40が、剛性の高いベースフレーム30に貼り付けられているので、ベース部材20のハンドリング性の向上が図られている。
なお、ベースフレーム30を省略して、ベースフィルム40のみでベース部材を構成してもよい。或いは、ベースフィルム40を省略して、開口31を有しないベースフレームに配線パターンを形成したリジッドプリント配線板を、ベース部材として使用してもよい。
図6に示すように、このベースフィルム40は、フィルム本体41と、そのフィルム本体41の表面に形成された第1の配線パターン42と、を有している。フィルム本体41は、例えば、ポリイミドフィルム等から構成されている。また、第1の配線パターン42は、例えば、フィルム本体41上に積層された銅箔をエッチングすることで形成されている。なお、フィルム本体41に、例えばポリイミドフィルム等から構成されるカバー層をさらに積層することで、第1の配線パターン42を保護してもよいし、いわゆる多層フレキシブルプリント配線板をベースフィルムとして使用してもよい。
図6に示すように、第1の配線パターン42の一端には、ダイ90のTSV92の下端部に接触するバンプ43が立設されている。このバンプ43は、銅(Cu)やニッケル(Ni)等から構成されており、例えば、セミアディティブ法によって第1の配線パターン42の端部の上に形成されている。
一方、第1の配線パターン42の他端には、外部端子44が形成されている。この外部端子44には、ダイ90に形成された電子回路の試験の際に、試験装置100の接触子(コンタクタ)101(図12参照)が電気的に接触して、試験用キャリア10を介してダイ90が試験装置100に電気的に接続される。
なお、第1の配線パターン42は、上記の構成に限定されない。特に図示しないが、例えば、第1の配線パターン42の一部を、ベースフィルム40の表面にインクジェット印刷によってリアルタイムに形成してもよい。或いは、第1の配線パターン42の全てをインクジェット印刷によって形成してもよい。
また、理解を容易にするために、図6には、最内側に位置するTSV92に対応した第1の配線パターン42しか図示していないが、実際には、ダイ90が有する全てのTSV92に対応するように、多数の第1の配線パターン42がフィルム本体41上に形成されている。
また、外部端子44の位置は、上記の位置に限定されず、例えば、図7に示すように、外部端子44をベースフィルム40の下面に形成してもよい。或いは、図8に示すように、外部端子44をベースフレーム30の下面に形成してもよい。図8に示す例の場合には、ベースフィルム40に加えて、ベースフレーム30にスルーホールや配線パターンを形成することで、バンプ43と外部端子44とを電気的に接続する。
図3〜図6に示すように、カバー部材50は、カバーフレーム60と、カバーフィルム70と、を備えている。本実施形態におけるカバー部材50が本発明における第2の部材の一例に相当し、本実施形態におけるカバーフィルム70が本発明における第1のフィルムの一例に相当する。
カバーフレーム60は、高い剛性(少なくともベースフィルム40よりも高い剛性)を有し、中央に開口61が形成されたリジッド板である。このカバーフレーム60は、例えば、ガラス、ポリイミド樹脂、ポリアミドイミド樹脂、ガラスエポキシ樹脂、セラミックス等から構成されている。
一方、本実施形態におけるカバーフィルム70は、ベースフィルム40よりも低いヤング率(低い硬度)を有し、且つ、自己粘着性(タック性)を有する弾性材料から構成されたフィルムであり、ベースフィルム40よりも柔軟となっている。このカバーフィルム70を構成する具体的な材料としては、例えばシリコーンゴムやポリウレタン等を例示することができる。ここで、「自己粘着性」とは、粘着剤や接着剤を用いることなく被粘着物に粘着することのできる特性を意味する。本実施形態では、従来の減圧方式に代えて、このカバーフィルム70の自己粘着性を利用して、ベース部材20とカバー部材50とを一体化する。
さらに、本実施形態のカバー部材50は、図3〜図6に示すように、カバーフィルム70の内側に配線用フィルム80を備えている。この配線用フィルム80は、例えば、ポリイミド樹脂等の配線形成が可能な材料から構成されており、その下面に第2の配線パターン81が形成されている。この第2の配線パターン81は、上述の第1の配線パターン42と同様に、配線用フィルム80に積層された銅箔をエッチングすることで形成されており、ダイ90が有する2つのTSV92を電気的に接続する(短絡させる)ようなパターン形状を有している。この第2の配線パターン81は、後述するTSV92の良否判定に使用される。本実施形態における配線用フィルム80が、本発明における第2のフィルムの一例に相当する。
カバーフィルム70とは別に、カバー部材50がこうした配線用フィルム80を備えることで、自己粘着性を利用した試験用キャリア10に、TSV90の良否判定を行うための第2の配線パターン81を付与することができる。
なお、上述の第1の配線パターン42と同様に、理解を容易にするために、図6には、最内側に位置するTSV92に対応した第2の配線パターン81しか図示していないが、実際には、ダイ90が有する全てのTSV92に対応するように多数の第2の配線パターン81が配線用フィルム80上に形成されている。
また、図6に示す例では、第2の配線パターン81の端部にバンプを形成していないが、上述の第1の配線パターン42のバンプ43と同様の要領で、第2の配線パターン81においてダイ90のTSV92に対応する位置にバンプを立設してもよい。
なお、図9(a)及び図9(b)に示すように、第2の配線パターンとして、ダイ90が有する全てのTSV92を包含する大きさのベタパターン81Bを配線用フィルム80の下面に形成してもよい。これにより、TSV92の良否判定において、第2の配線パターン81Bを介して任意のTSV92を電気的に接続することができる。
また、本実施形態では、図10に示すように、カバーフィルム70をベースフィルム40よりも低いヤング率を有する材料で構成すると共に、当該フィルム70の表面にシリコーンゴム等をコーティングして自己粘着層71を形成することで、カバーフィルム70に自己粘着性を付与してもよい。
この場合には、同図に示すように、カバーフィルム70の下面においてダイ90に対向する領域に、自己粘着層71に代えて、上述の第2の配線パターン81を直接形成する。これにより、配線用フィルム80が不要となる。
或いは、カバーフィルム70をベースフィルム40よりも低いヤング率を有する材料で構成すると共に、図11に示すように、ベースフィルム40の上面にシリコーンゴム等をコーティングして自己粘着層45を形成することで、ベースフィルム40に自己粘着性を付与してもよい。
この場合には、同図に示すように、配線用フィルム80に代えて、カバーフィルム70の下面に、上述の第2の配線パター81を直接形成する。これにより、配線用フィルム80が不要となる。
なお、図10に示す例において、ベースフィルム40の上面に自己粘着層45をさらに形成してもよい。
図3〜図6に戻り、カバーフィルム70は、中央開口61を含めたカバーフレーム60の全面に接着剤(不図示)によって貼り付けられている、また、カバーフィルム70の自己粘着性を利用して、配線用フィルム80が、カバーフィルム70においてダイ90に対向する位置に貼り付けられている。本実施形態では、柔軟なカバーフィルム70が、剛性の高いカバーフレーム60に貼り付けられているので、カバー部材50のハンドリング性の向上が図られている。なお、カバー部材50をカバーフィルム70と配線用フィルム80だけで構成してもよい。
以上に説明した試験用キャリア10は、次のように組み立てられる。
すなわち、カバー部材50を反転させた状態で配線用フィルム80の上にダイ90を載置した後に、当該カバー部材50の上にベース部材20を重ね合わせて、ベースフィルム40とカバーフィルム70との間に形成された収容空間11内にダイ90を収容して、ベースフィルム40とカバーフィルム70との間にダイ90を挟み込む。
この際、本実施形態では、カバーフィルム70が自己粘着性を有しているので、ベースフィルム40とカバーフィルム70とを密着させるだけでこれらが接合され、ベース部材20とカバー部材50とが一体化する。
また、本実施形態では、カバーフィルム70がベースフィルム40よりも柔軟となっており、ダイ90の厚さ分だけカバーフィルム70のテンションが上昇する。このカバーフィルム70のテンションによって、ダイ90がベースフィルム40に押し付けられるので、ダイ90の位置ずれを防止することができる。
なお、自己粘着性に代えて、減圧方式(減圧環境下でベースフィルムとカバーフィルムを貼り合わせてダイをこれらの間に挟み込んだ後に試験用キャリアを大気圧に戻す方式)を採用する場合には、カバーフィルムが自己粘着性を有していないので、第2の配線パターンをカバーフィルムに直接形成してもよい。
以上のように組み立てられた試験用キャリア10は、図12に示すような試験装置100に運ばれて、当該試験装置100の接触子101を試験用キャリア10の外部端子44に電気的に接触させ、試験用キャリア10を介して試験装置100とダイ90の電子回路とが電気的に接続されて、ダイ90の電子回路の電気的特性が試験される。
本実施形態では、こうしたダイ90の電子回路の試験に先立ち、ダイ90のTSV92の良否の判定を行う。このTSV92の良否判定について、図12及び図13を参照しながら説明する。
図12は本実施形態における試験装置100の構成を示すブロック図、図13は本実施形態におけるTSV良否判定方法を示すフローチャートである。
本実施形態における試験装置100は、図12に示すように、ダイ90に形成された電気回路の電気的な特性を試験する機能に加えて、TSV92を含む導電路の抵抗値を測定する抵抗測定部110と、当該抵抗測定部110の測定結果に基づいてTSV92の良否を判定する良否判定部120と、を備えている。なお、図12において、ベースフレーム30とカバーフレーム60は省略している。
この試験装置100は、以下の手順でTSV92の良否判定を行う。
具体的には、測定すべきTSV92に通じる外部端子44に接触子101を接触させた状態で、抵抗測定部110が、外部端子44→第1の配線パターン42→TSV92→第2の配線パターン81→TSV92→第1の配線パターン42→外部端子44、からなる導電路の抵抗値を測定する(図13のステップS10)。
次いで、良否判定部120が、抵抗測定部110によって測定された抵抗値を所定の閾値と比較する(図13のステップS20)。
このステップS20において、抵抗値が所定の閾値未満であると判定された場合(ステップS20においてYES)には、良否判定部120は、その導電路に含まれる全てのTSV92を「正常」と判定する(図13のステップS30)。
一方、ステップS20において、抵抗値が所定の閾値以上であると判定された場合(ステップS20においてNO)には、良否判定部120は、その導電路に含まれるいずれかのTSV92が「不良」と判定する(図13のステップS40)。こうした不良のTSV92では、例えば、ボイド等の導電材料の充填不良に起因して抵抗値が異常に高くなっている。
以上の要領で、全てのTSV92の良否を順次判定し、それらの判定結果を組み合わせることで、個別のTSV92の良否判定を行うことができる。
なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述の実施形態では、第2の配線パターン81の接続対象として、TSV92を例にとって説明したが、ダイの本体を貫通する貫通電極であれば、特にこれに限定されない。
また、上述の実施形態では、ダイ90の電子回路の電気的特性を試験する試験装置100に、TSVの良否を判定する機能を追加するように説明したが、特にこれに限定されず、TSV良否判定装置を試験装置とは独立して構成してもよい。
10…試験用キャリア
11…収容空間
20…ベース部材
30…ベースフレーム
40…ベースフィルム
41…フィルム本体
42…第1の配線パターン
43…バンプ
44…外部端子
45…自己粘着層
50…カバー部材
60…カバーフレーム
70…カバーフィルム
71…自己粘着層
80…配線用フィルム
81…配線パターン
90…ダイ
92…TSV
100…試験装置
101…接触子
110…抵抗測定部
120…良否判定部
11…収容空間
20…ベース部材
30…ベースフレーム
40…ベースフィルム
41…フィルム本体
42…第1の配線パターン
43…バンプ
44…外部端子
45…自己粘着層
50…カバー部材
60…カバーフレーム
70…カバーフィルム
71…自己粘着層
80…配線用フィルム
81…配線パターン
90…ダイ
92…TSV
100…試験装置
101…接触子
110…抵抗測定部
120…良否判定部
Claims (7)
- 電子部品を一時的に収容する試験用キャリアであって、
前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第1の配線パターンと、
少なくとも2つの前記電極同士を電気的に接続する第2の配線パターンと、を備えており、
前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、
前記試験用キャリアは、
前記電子部品を保持する第1の部材と、
前記電子部品を覆うように、前記第1の部材に重ねられた第2の部材と、を備えており、
前記外部端子と前記第1の配線パターンは、前記第1の部材に設けられ、
前記第2の配線パターンは、前記第2の部材に設けられていることを特徴とする試験用キャリア。 - 請求項1に記載の試験用キャリアであって、
前記第2の部材は、
自己粘着性を有する第1のフィルムと、
前記第1のフィルムと前記電子部品との間に介在する第2のフィルムと、を有し、
前記第2の配線パターンは、前記第2のフィルムに形成されていることを特徴とする試験用キャリア。 - 請求項1に記載の試験用キャリアであって、
前記第2の部材は、自己粘着性を有する粘着層が部分的に形成された表面を有し、
前記第2の配線パターンは、前記第2の部材の前記表面において前記粘着層が形成されていない領域に形成されていることを特徴とする試験用キャリア。 - 請求項1に記載の試験用キャリアであって、
前記第1の部材は、自己粘着性を有する層を表面に有し、
前記第2の配線パターンは、前記第2の部材の表面に形成されていることを特徴とする試験用キャリア。 - 電子部品を一時的に収容する試験用キャリアであって、
前記試験用キャリアの外部端子と、前記電子部品が有する電極と、を電気的に接続する第1の配線パターンと、
少なくとも2つの前記電極同士を電気的に接続する第2の配線パターンと、を備えており、
前記電子部品の電極は、前記電子部品の本体部を貫通する貫通電極を含み、
前記第2の配線パターンは、前記電子部品が有する全ての前記貫通電極を電気的に接続する面状のベタパターンを含むことを特徴とする試験用キャリア。 - 電子部品の本体部を貫通する貫通電極を含む導電路の抵抗値を、試験用キャリアの外部端子を介して測定する抵抗測定手段と、
前記抵抗測定手段の測定値に基づいて前記貫通電極の良否を判定する判定手段と、を備えており、
前記電子部品を一時的に収容する前記試験用キャリアは、
前記外部端子と、前記貫通電極と、を電気的に接続する第1の配線パターンと、
少なくとも2つの前記貫通電極同士を電気的に接続する第2の配線パターンと、を備えたことを特徴とする良否判定装置。 - 電子部品が有する少なくとも2つの貫通電極を電気的に直列接続して、前記貫通電極を含む導電路の抵抗値を測定する第1のステップと、
前記抵抗値に基づいて前記貫通電極の良否を判定する第2のステップと、を備えたことを特徴とする良否判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014516804A JP5847933B2 (ja) | 2012-05-23 | 2013-05-21 | 試験用キャリア、良否判定装置、及び良否判定方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117423 | 2012-05-23 | ||
JP2012117423 | 2012-05-23 | ||
JP2014516804A JP5847933B2 (ja) | 2012-05-23 | 2013-05-21 | 試験用キャリア、良否判定装置、及び良否判定方法 |
PCT/JP2013/064077 WO2013176128A1 (ja) | 2012-05-23 | 2013-05-21 | 試験用キャリア、良否判定装置、及び良否判定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013176128A1 JPWO2013176128A1 (ja) | 2016-01-14 |
JP5847933B2 true JP5847933B2 (ja) | 2016-01-27 |
Family
ID=49623817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014516804A Expired - Fee Related JP5847933B2 (ja) | 2012-05-23 | 2013-05-21 | 試験用キャリア、良否判定装置、及び良否判定方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150061717A1 (ja) |
JP (1) | JP5847933B2 (ja) |
KR (1) | KR101561446B1 (ja) |
TW (1) | TWI493203B (ja) |
WO (1) | WO2013176128A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101657986B1 (ko) * | 2015-03-24 | 2016-09-21 | 한국에너지기술연구원 | 열전 소자의 접촉 저항 측정 모듈 및 이를 포함하는 측정 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068335A (ja) * | 1998-08-20 | 2000-03-03 | Sharp Corp | フィルムキャリアテープおよびそのテスト方法 |
JP2006145551A (ja) * | 1996-06-21 | 2006-06-08 | Fujitsu Ltd | 試験用キャリア、及び試験用キャリアへの半導体装置の取付方法 |
JP2010156569A (ja) * | 2008-12-26 | 2010-07-15 | National Institute Of Advanced Industrial Science & Technology | 積層lsiチップのシステム検査のための方法および装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541989B1 (en) * | 2000-09-29 | 2003-04-01 | Motorola, Inc. | Testing device for semiconductor components and a method of using the device |
JP2011086880A (ja) * | 2009-10-19 | 2011-04-28 | Advantest Corp | 電子部品実装装置および電子部品の実装方法 |
JP2011163807A (ja) * | 2010-02-05 | 2011-08-25 | Advantest Corp | 電子部品試験装置 |
JP2011257272A (ja) * | 2010-06-09 | 2011-12-22 | Sony Corp | 半導体装置 |
US8421073B2 (en) * | 2010-10-26 | 2013-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structures for through silicon vias (TSVs) of three dimensional integrated circuit (3DIC) |
-
2013
- 2013-04-23 TW TW102114320A patent/TWI493203B/zh not_active IP Right Cessation
- 2013-05-21 JP JP2014516804A patent/JP5847933B2/ja not_active Expired - Fee Related
- 2013-05-21 US US14/390,607 patent/US20150061717A1/en not_active Abandoned
- 2013-05-21 WO PCT/JP2013/064077 patent/WO2013176128A1/ja active Application Filing
- 2013-05-21 KR KR1020147023677A patent/KR101561446B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006145551A (ja) * | 1996-06-21 | 2006-06-08 | Fujitsu Ltd | 試験用キャリア、及び試験用キャリアへの半導体装置の取付方法 |
JP2000068335A (ja) * | 1998-08-20 | 2000-03-03 | Sharp Corp | フィルムキャリアテープおよびそのテスト方法 |
JP2010156569A (ja) * | 2008-12-26 | 2010-07-15 | National Institute Of Advanced Industrial Science & Technology | 積層lsiチップのシステム検査のための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2013176128A1 (ja) | 2013-11-28 |
TWI493203B (zh) | 2015-07-21 |
KR20140126338A (ko) | 2014-10-30 |
TW201409045A (zh) | 2014-03-01 |
US20150061717A1 (en) | 2015-03-05 |
JPWO2013176128A1 (ja) | 2016-01-14 |
KR101561446B1 (ko) | 2015-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529154B2 (ja) | 試験用キャリア | |
JP5847933B2 (ja) | 試験用キャリア、良否判定装置、及び良否判定方法 | |
JP5629670B2 (ja) | 試験用キャリア | |
KR101418751B1 (ko) | 시험용 캐리어 | |
KR101561444B1 (ko) | 시험용 캐리어 | |
KR101444088B1 (ko) | 시험용 캐리어 | |
KR101561450B1 (ko) | 시험용 캐리어 | |
KR101494248B1 (ko) | 시험용 캐리어 및 시험용 캐리어의 조립방법 | |
JP5616119B2 (ja) | 試験用キャリア | |
KR101561451B1 (ko) | 시험용 캐리어 | |
JP5752002B2 (ja) | 試験用キャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5847933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |