TWI471913B - Production method of gallium nitride based compound semiconductor - Google Patents

Production method of gallium nitride based compound semiconductor Download PDF

Info

Publication number
TWI471913B
TWI471913B TW98122482A TW98122482A TWI471913B TW I471913 B TWI471913 B TW I471913B TW 98122482 A TW98122482 A TW 98122482A TW 98122482 A TW98122482 A TW 98122482A TW I471913 B TWI471913 B TW I471913B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
wetted
forming
zinc oxide
Prior art date
Application number
TW98122482A
Other languages
English (en)
Other versions
TW201103076A (en
Inventor
Miin Jang Chen
sheng fu Yu
Ray Ming Lin
Wen Ching Hsu
Szu Hua Ho
Original Assignee
Global Wafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Wafers Co Ltd filed Critical Global Wafers Co Ltd
Priority to TW98122482A priority Critical patent/TWI471913B/zh
Priority to JP2009255668A priority patent/JP4991828B2/ja
Priority to US12/592,926 priority patent/US20110003420A1/en
Publication of TW201103076A publication Critical patent/TW201103076A/zh
Application granted granted Critical
Publication of TWI471913B publication Critical patent/TWI471913B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

氮化鎵系化合物半導體之製造方法
本發明係有關於一種氮化鎵系化合物半導體之製造方法，特別是於氮化鎵系半導體層與氧化鋅系半導體層之間加入一過渡層，藉由此方法以提升氮化鎵系半導體層之結晶品質。
現今發光元件中，氮化鎵系化合物半導體材料是非常重要的寬能隙材料，其可應用於綠光、藍光到紫外光之發光元件。但是，形成塊材的氮化鎵化合物半導體一直是無法克服技術上的瓶頸，因而無法大量地製造大尺寸的基板及有效地降低製造成本。然而，利用藍寶石或者碳化矽做為基板以磊晶成長氮化鎵系層於基板之上的技術雖然已普遍且商用化，但由於藍寶石及碳化矽基板與氮化鎵之間存在晶格不匹配之問題，因此所製得之氮化鎵系層仍存在相當高的缺陷密度，特別是應用於發光元件時，將導致發光效率與電子遷移速度無法提升，故此技術具有其缺點。
根據習知之技術，為了解決上述氮化鎵系層製造方法所存在高缺陷密度之缺點，美國專利第6252261號揭示利用橫向磊晶法(ELOG)來降低氮化鎵層缺陷密度，此種方法係先利用光罩微影及蝕刻之製程於藍寶石基板之上形成具有圖案化之二氧化矽層，接著再控制有機金屬 化學氣相沉積法(MOCVD)選擇性磊晶成膜(Selectively Epitaxy)之複雜機制，如此而達到有效降低缺陷密度至1×107cm-2以下，但此種方式成長厚度必須達10μm以上，因此導致生產成本相對較高，故仍具有其缺點。又，美國專利第7125736號曾揭示一種直接於藍寶石基板之上形成凹凸圖案化(patterned sapphire substrate)再配合橫向磊晶技術，此專利所揭示之技術雖然可藉由降低成長厚度即可有效降低缺陷密度至1×108cm-2以下，但缺點在於凹凸圖案化之均勻性及密度不易控制，導致生產良率控管困難。
又，美國專利第5173751號曾揭示一種氮化鎵系發光二極體之結構，其係於氧化鋅基板之上形成晶格匹配之氮化鋁銦鎵層或磷化氮鋁鎵層之結構。由於氧化鋅與氮化鎵均屬六方晶系的纖維鋅礦(wurtzite)結構，其晶格常數分別為氧化鋅(a=3.25Å；c=5.2Å)及氮化鎵(a=3.187Å；c=5.188Å)，故適當地加入磷、銦及鋁成份所形成之化合物，調變其晶格常數與氧化鋅相匹配，可以降低晶格不匹配所造成的缺陷密度。因此，以氧化鋅做為形成氮化鎵系層之基板具有降低缺陷密度之優點。
再者，依據論文T.Detchprohm et al.(Applied Physics Letters vol.61(1992)p.2688)所揭示，於藍寶石基板之上先行形成一氧化鋅層做為緩衝層，接續以氣相磊晶法(HVPE)於氧化鋅緩衝層之上成長一氮化鎵層，所得之氮化鎵層於室溫下量測其特性，可得到背景濃度9x1015~4x1016cm-3及遷移率420~520cm2V-1S-1之高品質 薄膜層。又，依據論文P.Chen et al.(Journal of Crystal Growth vol.225(2001)p.150)所揭示，於矽基板之上先行以三甲基鋁反應前驅物(TMA1 precursor)形成一鋁層做為沾濕層(wetting layer)，接續通入氨氣以氮化該沾濕層，接著磊晶成長一氮化鋁緩衝層，之後，於此氮化鋁緩衝層之上再接續磊晶成長一氮化鎵層，所得之氮化鎵層於室溫下量測其特性，可得到背景濃度約1.3x1017cm-3及遷移率約210cm2V-1S-1之薄膜層。
又，美國專利第7001791號曾揭示一種於矽基板上磊晶成長氮化鎵系層之方法，其係先於矽基板上形成一氧化鋅層做為緩衝層，接續步驟係於成長溫度低於600℃以下磊晶成長一氮化鎵系層，再於成長溫度高於600℃以上磊晶成長一氮化鎵系層。該專利並揭示另一種方法，其係於成長溫度低於600℃以下之磊晶成長步驟之前先於氧化鋅層緩衝層之上以三乙基鎵(TEG)做表面處理再通入氨氣與其反應，接續成長一氮化鎵系層。
再者，依據論文R.Paszkiewicz et al.(Journal of Crystal Growth vol.310(2008)p.4891)所揭示，於矽基板之上先行形成一氧化鋅層做為緩衝層，接著形成漸變溫度成長之氮化鎵及氮化鋁多層結構，之後，於1000℃以上之高溫下接續磊晶成長一氮化鎵層於此漸變溫度之多層結構之上，如此可得到厚度大於2μm且無任何龜裂之高品質氮化鎵厚膜層。
綜合上述之習知技術所揭露之特點，為了提升氮化 鎵層之結晶品質，仍須將磊晶成長溫度維持於1000℃以上，但以氧化鋅為基板或緩衝層時，如何防止氧化鋅表面原子層穩定，將有助於獲得高品質之氮化鎵層。因此，根據本發明人基於多年從事於發光二極體相關產品之研究及開發經驗，乃思及改良之意念，經多方研究設計、專題探討，終於研究出一種增進氮化鎵系結晶品質之方法，可應用於提升氮化鎵系發光二極體之發光效率，故極具產業之利用價值。
本發明之主要目的，在於提供一種氮化鎵系化合物半導體之製造方法，特別是一種於氧化鋅系半導體層之上，經由多次交疊形成沾濕層及氮化此沾濕層之方法而形成一過渡層，藉以提升接續成長之氮化鎵系半導體層之結晶品質。
本發明之另一目的，在於提供一種氮化鎵系化合物半導體之製造方法，特別是一種於氧化鋅系半導體層之上，於第一溫度之下形成一沾濕層，再於第二溫度之下進行氮化此沾濕層，如此交疊多次而形成一過渡層之方法，藉以提升接續成長之氮化鎵系半導體層之結晶品質。其中，第二溫度包含不小於第一溫度。
本發明之又一目的，在於提供一種氮化鎵系化合物半導體之製造方法，特別是一種於氧化鋅系半導體層之上，於第一溫度之下形成第一過渡層，於第二溫度之下 形成第二過渡層，藉以提升接續成長之氮化鎵系半導體層之結晶品質。其中，形成第二過渡層之溫度包含不小於形成第一過渡層之溫度。
本發明之又一目的，在於提供一種氮化鎵系化合物半導體之製造方法，特別是一種於氧化鋅系半導體層之上多次交疊形成不同沾濕層及氮化此沾濕層而形成一過渡層之方法，藉以提升接續成長之氮化鎵系半導體層之結晶品質。
本發明之再一目的，在於提供一種氮化鎵系化合物半導體之製造方法，特別是一種於氧化鋅系半導體層之上，經由沾濕層及氮化此沾濕層之步驟以形成一過渡層之方法，此方法既具有保護氧化鋅系半導體表面層之功能又可當做緩衝層，藉以提升接續成長之氮化鎵系半導體層之結晶品質。
為達成上述目的及功效，本發明所採用之技術手段及其構造，茲繪圖就本發明之特徵與功能詳加說明如下，俾利完全瞭解。
請参閱第1圖，其係為本發明之一製造方法之流程圖。其主要步驟係包含有：步驟S11，提供一氧化鋅系半導體層；步驟S12，形成一沾濕層於此氧化鋅系半導體層之上； 步驟S13，氮化此沾濕層以形成一過渡層；以及步驟S14，形成一氮化鎵系半導體層於此過渡層之上。
其中，步驟S11係更進一步包含形成氧化鋅系半導體層於不同基板上之步驟。而接續更進一步包含重複步驟S12及S13以形成沾濕層及氮化此沾濕層多次交疊之結構。又，步驟S14更進一步包含多段不同磊晶條件以形成此氮化鎵系半導體層。
請参閱第2圖，其係為本發明之另一製造方法之流程圖。其主要步驟係包含有：步驟S21，提供一氧化鋅系半導體層；步驟S22，形成一第一沾濕層於此氧化鋅系半導體層之上及氮化此第一沾濕層，以形成第一過渡層；步驟S23，形成一第二沾濕層於此第一過渡層之上及氮化此第二沾濕層，以形成第二過渡層；及步驟S24，形成一氮化鎵系半導體層於此第二過渡層之上。
其中，步驟S21係更進一步包含形成氧化鋅系半導體層於不同基板上之步驟。而接續更進一步包含重複步驟S22及S23以形成第一過渡層及第二過渡層多次交疊之結構。又，步驟S14更進一步包含多段不同磊晶條件以形成此氮化鎵系半導體層。
茲為使 貴審查委員對本發明所採用之步驟技術手 段及其構造有更進一步瞭解，僅佐以較佳之實施例配合上述流程圖說明其方法及結構。
請参閱第3圖，其係為本發明之第一較佳實施例結構之圖示。如圖所示，其主要結構係包含一基板10、一氧化鋅系半導體層12、一過渡層14以及一氮化鎵系半導體層16。其中，基板10係選自藍寶石、碳化矽、氧化鎂、氧化鎵、氧化鋰鎵、氧化鋰鋁、尖晶石、矽、鍺、砷化鎵、磷化鎵、玻璃或二硼化鋯，其中，氧化鋅系半導體層12係以原子層磊晶法、化學氣相磊晶法、分子束磊晶法、脈衝雷射沈積法或射頻濺鍍法形成於基板10之上，其厚度約10nm~500nm。而過渡層14之形成方法如以下所述：請參考第1圖之流程。步驟S12係將具有氧化鋅系半導體層12之基板10置入有機金屬化學氣相磊晶反應腔內並通入氮氣，接續，將反應腔溫度升至550℃後穩定約5分鐘，接著通入三甲基鋁反應前驅物約15秒於氧化鋅系半導體層12之上形成沾濕層，接續步驟S13，關閉三甲基鋁反應前驅物，並將反應腔之溫度升至850℃後穩定約1分鐘，再通入氨氣約30秒進行氮化沾濕層之步驟。接續，關閉氨氣並將反應腔之溫度降至550℃後穩定約1分鐘，再依序重覆步驟S12及步驟S13達30次而形成之。上述，步驟S12之反應前驅物亦可為三甲基鎵、三甲基銦、三乙基鋁、三乙基鎵或三乙基銦。而步驟S13之反應前驅物亦可為二甲基聯胺或第三丁基聯胺。而氮化鎵系半導體層16係由BAlInGaNP或BAlInGaNAs所組成，步驟S14之磊晶成長條件係於 溫度介於850~1050℃之間，同時通入三甲基X(X代表週期表中V族材料)、氨氣及磷化氫等反應前驅物而形成厚度介於1~4μm之氮化鎵系半導體層，而此步驟與習知技術相似，另一相似技術方法是將此步驟進一步分為兩步驟，其係分別於850~950℃下形成1~2μm，及於950~1050℃下形成1~2μm之氮化鎵系半導體層。
請參閱第4圖，其係為本發明之第二較佳實施例結構之圖示。如圖所示，其主要結構係包含一基板10、一氧化鋅系半導體層12、一第一過渡層24、一第二過渡層26以及一氮化鎵系半導體層16。其中，基板10、氧化鋅系半導體層12以及氮化鎵系半導體層16係選自與上一實施例相同，而且形成過渡層之反應前驅物亦選自上一實施例所揭示之其中之一，第二過渡層26之形成溫度不小於第一過渡層24，其過渡層形成方法如以下所述：步驟S21係將具有氧化鋅系半導體層12之基板10置入有機金屬化學氣相磊晶反應腔內並通入氮氣，接續步驟S22，將反應腔溫度升至550℃後穩定約5分鐘，接著通入三甲基鋁反應前驅物約15秒於氧化鋅系半導體層12之上形成沾濕層，接著，關閉三甲基鋁反應前驅物，再通入二甲基聯胺約30秒進行氮化沾濕層之步驟，接續，再依序重覆15次而形成第一過渡層24，而步驟S23係將反應腔溫度升至850℃後穩定約5分鐘，接著通入三甲基鋁反應前驅物約15秒於氧化鋅系半導體層12之上形成沾濕層，接著，關閉三甲基鋁反應前驅物，再通入二甲基聯胺約30秒進行氮化沾濕層之步驟，接續，再依 序重覆15次而形成第二過渡層26。
請參閱第5圖，其係為本發明之第三較佳實施例結構之圖示。如圖所示，其主要結構係包含一基板10、一氧化鋅系半導體層12、一第一過渡層34、一第二過渡層36以及一氮化鎵系半導體層16。其中，基板10、氧化鋅系半導體層12以及氮化鎵系半導體層16係選自與第一實施例相同，而且形成過渡層之反應前驅物亦選自第一實施例所揭示之其中之一，第一過渡層34之形成方法同第二實施例之步驟S22，而第二過渡層36之形成方法係接續完成第一過渡層34之後，維持在至850℃相同的反應腔條件，接著通入三甲基鎵反應前驅物約15秒於第一過渡層34之上形成沾濕層，接著，關閉三甲基鎵反應前驅物，再通入二甲基聯胺約30秒進行氮化沾濕層之步驟，接續，再依序重覆15次而形成第二過渡層36。
請參閱第6圖，其係為本發明之第四較佳實施例結構之圖示。如圖所示，其主要結構係包含一基板10、一氧化鋅系半導體層12、一第一過渡層44、一第二過渡層46以及一氮化鎵系半導體層16。其中，基板10、氧化鋅系半導體層12以及氮化鎵系半導體層16係選自與第一實施例相同，而且形成過渡層之反應前驅物亦選自第一較佳實施例所揭示之其中之一，第一過渡層44及第二過渡層46之形成方法雷同於上述第二較佳實施例，唯獨將步驟S23之反應前驅物改為三甲基鎵以形成第二過渡層46。
請參閱第7圖，其係為本發明之第五較佳實施例結構之圖示。如圖所示，其主要結構係包含一具凹凸圖案化之基板10、一氧化鋅系半導體層層12、一第一過渡層54以及一氮化鎵系半導體層16。其中，氧化鋅系半導體層12及氮化鎵系半導體層16係選自與第一實施例相同，而且形成過渡層之反應前驅物亦選自第一實施例所揭示之其中之一，第一過渡層54之形成方法雷同於上述第二較佳實施例。而第一過渡層54之後更進一步可以包含另一第二過渡層，而第二過渡層之形成方法雷同於上述第二到第四較佳實施例之第二過渡層26、36及46。
請參閱第8圖，其係為本發明之第六較佳實施例結構之圖示。如圖所示，其主要結構係包含一基板10、一具凹凸圖案化之氧化鋅系半導體層120、一第一過渡層54以及一氮化鎵系半導體層16。其中，基板10及氮化鎵系半導體層16係選自與第一實施例相同，而且形成過渡層之反應前驅物亦選自第一實施例所揭示之其中之一，第一過渡層54之形成方法雷同於上述第二較佳實施例。而第一過渡層54之後更進一步可以包含另一第二過渡層，而第二過渡層之形成方法雷同於上述第二到第四較佳實施例之第二過渡層26、36及46。
請參閱第9圖，其係為本發明之第一較佳實施例之HRXRD量測頻譜圖。
請參閱第10圖，其係為本發明之第一較佳實施例之截面TEM圖。
請參閱第11圖，其係為本發明之一具有氧化鋅系半導體層之發光二極體應用實施例之結構圖示。其結構係包含一藍寶石基板100、一氧化鋅系半導體層101、一過渡層102、一無摻雜氮化鎵半導體層103、一N型摻雜氮化鎵歐姆接觸層104，一氮化銦鎵多重量子井結構發光層105、一P型摻雜氮化鋁鎵披覆層106以及一P型摻雜氮化鎵歐姆接觸層107。以上結構之形成方法如下所述：首先，以原子層磊晶方法形成一厚度為180nm之氧化鋅系半導體層101於藍寶石基板100之上，接著，將含有氧化鋅系半導體層101之藍寶石基板100放置於有機金屬化學氣相磊晶之反應腔中，依第二較佳實施例之第一及第二過渡層形成方法而形成過渡層102，接著，於反應腔溫度850℃之條件下，同時通入反應前驅物氨氣及三甲基鎵以形成厚度為1μm之無摻雜氮化鎵半導體層，接著，將反應腔溫度升至980℃之條件下再形成厚度為1μm之無摻雜氮化鎵半導體層，如此而完成無摻雜氮化鎵半導體半導體層103。接著，將反應腔溫度升至1030℃之條件下，並通入矽烷摻雜反應前驅物，而形成厚度為3μm之摻雜氮化鎵歐姆接觸層104。接著，關閉反應前驅物，只保持氨氣及氮氣於反應腔中，將反應腔溫度降至800℃，通入三甲基鎵及氨氣反應前驅物而形成厚度為12.5μm之氮化鎵位障層。接著，維持相同條件，同時通入三甲基銦及三甲基鎵及氨氣反應前驅物而形成厚度為2.5μm之氮化銦鎵量子井，如此重複多次而形成多重量子井結構之發光層105，於完成發光層105 之後，關閉反應前驅物只保持氨氣及氮氣於反應腔中，而將溫度升至980℃之條件下將氮氣切換為氫氣，待溫度及流量穩定後，通入雙環戊二烯鎂、三甲基鋁及三甲基鎵反應前驅物以形成厚度為35nm之P型摻雜氮化鋁鎵披覆層106。最後，關閉三甲基鋁接續形成厚度為0.25μm之P型摻雜氮化鎵歐姆接觸層107。以上所述，即完成具有氧化鋅單晶層之發光二極體應用實施例之磊晶結構，後續，再經由習知所謂之橫向電極之晶粒製程即可完成氮化鎵系發光元件。請參閱第12圖，其係為本發明之一發光二極體應用實施例之電機發光頻譜圖。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10‧‧‧基板
12、101‧‧‧氧化鋅系半導體層
14、102‧‧‧過渡層
16‧‧‧氮化鎵系半導體層
24、34、44、54‧‧‧第一過渡層
26、36、46‧‧‧第二過渡層
100‧‧‧藍寶石基板
103‧‧‧無摻雜氮化鎵半導體層
104‧‧‧N型摻雜氮化鎵歐姆接觸層
105‧‧‧氮化銦鎵多重量子井結構發光層
106‧‧‧P型摻雜氮化鋁鎵披覆層
107‧‧‧P型摻雜氮化鎵歐姆接觸層
120‧‧‧凹凸圖案化之氧化鋅系半導體層
S11-S14‧‧‧步驟流程圖
S21-S24‧‧‧步驟流程圖
第1圖 係為本發明之製造方法之流程圖；第2圖 係為本發明之另一製造方法之流程圖；第3圖 係為第一較佳實施例結構之示意圖；第4圖 係為第二較佳實施例結構示意圖；第5圖 係為第三較佳實施例結構示意圖；第6圖 係為第四較佳實施例結構示意圖；第7圖 係為第五較佳實施例結構示意圖；第8圖 係為第六較佳實施例結構示意圖； 第9圖 係為本發明之第一較佳實施例之XRD量測頻譜圖；第10圖 係為本發明之第一較佳實施例之截面TEM圖；第11圖 係為本發明之一具有氧化鋅系半導體層之發光二極體應用實施例之結構圖示；以及第12圖 係為本發明之一發光二極體應用實施例之電機發光頻譜圖。
S11-S14‧‧‧步驟流程圖

Claims (22)

  1. 一種氮化鎵系化合物半導體之製造方法，其步驟包含：提供一氧化鋅系半導體層；形成一沾濕層於該氧化鋅系半導體層之上；氮化該沾濕層；重複多次形成該沾濕層及氮化該沾濕層之步驟以形成一過渡層；以及形成一氮化鎵系半導體層直接位於僅由已氮化之該沾濕層所堆疊之該過渡層之上，其中該過渡層係為該氮化鎵系半導體層磊晶成長之緩衝層。
  2. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，形成該沾濕層係包含使用三甲基鋁、三甲基鎵、三甲基銦、三乙基鋁、三乙基鎵或三乙基銦反應前驅物。
  3. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，係包含使用氨氣、二甲基聯胺或第三丁基聯胺反應前驅物氮化該沾濕層。
  4. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，形成該過渡層之溫度不大於900℃。
  5. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，形成該氮化鎵系半導體層之最佳溫度範圍介於850~1050℃。
  6. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，該氧化鋅系半導體層係為形成於不同塊材基板之上。
  7. 如申請專利範圍第6項所述之氮化鎵系化合物半導體之製造方法，其中，該不同塊材基板係包含藍寶石、碳化矽、氧化鎂、氧化鎵、氧化鋰鎵、氧化鋰鋁、尖晶石、矽、鍺、砷化鎵、磷化鎵、玻璃或二硼化鋯。
  8. 如申請專利範圍第6項所述之氮化鎵系化合物半導體之製造方法，其中，該塊材基板更包含具凹凸圖案化之表面。
  9. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，該氧化鋅系半導體層係為一氧化鋅單晶塊材基板。
  10. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，形成該過渡層之方法，更包含於第一溫度下，形成一沾濕層於該氧化鋅系半導體層之上，於第二溫度下，氮化該沾濕層。
  11. 如申請專利範圍第10項所述之氮化鎵系化合物半導體之製造方法，其中，第二溫度不小於第一溫度。
  12. 如申請專利範圍第1項所述之氮化鎵系化合物半導體之製造方法，其中，該氧化鋅系半導體層更包含具有凹凸圖案化之表面。
  13. 一種氮化鎵系化合物半導體之製造方法，其步驟包 含：提供一氧化鋅系半導體層；於該氧化鋅系半導體層之上重複多次形成一第一沾濕層及氮化該第一沾濕層，以形成一第一過渡層；於該第一過渡層之上重複多次形成一第二沾濕層及氮化該第二沾濕層，以形成一第二過渡層；以及形成一氮化鎵系半導體層直接位於僅由已氮化之該第二沾濕層所堆疊之該第二過渡層之上，其中該第一過渡層及該第二過渡層係為該氮化鎵系半導體層磊晶成長之緩衝層。
  14. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，形成該第二過渡層之溫度不小於形成該第一過渡層之溫度。
  15. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，係包含使用三甲基鋁、三甲基鎵、三甲基銦、三乙基鋁、三乙基鎵或三乙基銦反應前驅物，以形成該第一沾濕層。
  16. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，係包含使用三甲基鋁、三甲基鎵、三甲基銦、三乙基鋁、三乙基鎵或三乙基銦反應前驅物，以形成該第二沾濕層。
  17. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，係包含使用氨氣、二甲基聯胺或 第三丁基聯胺反應前驅物形成該第一過渡層以及該第二過渡層之氮化沾濕層之步驟。
  18. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，該氧化鋅系半導體層更包含具有凹凸圖案化之表面。
  19. 如申請專利範圍第13項所述之氮化鎵系化合物半導體之製造方法，其中，提供之氧化鋅系半導體層係形成於一具凹凸圖案化之塊材基板之上。
  20. 一種氮化鎵系化合物半導體之製造方法，其步驟包含：提供一藍寶石基板；形成一氧化鋅系半導體層於該藍寶石基板之上；形成一沾濕層於該氧化鋅系半導體層之上；氮化該沾濕層；重複多次形成該沾濕層及氮化該沾濕層之步驟以形成一過渡層於該氧化鋅系半導體層之上，其中該過渡層係為氮化鎵系半導體層磊晶成長之緩衝層；形成一無摻雜之氮化鎵系半導體層直接位於僅由已氮化之該沾濕層所堆疊之該過渡層之上；形成一N型摻雜之氮化鎵系歐姆接觸層於該無摻雜之氮化鎵系半導體層之上；形成一氮化銦鎵多重量子井結構發光層於該N型摻雜之氮化鎵系歐姆接觸層之上； 形成一P型摻雜之氮化鋁鎵披覆層於該氮化銦鎵多重量子井結構發光層之上；以及形成一P型摻雜之氮化鎵系歐姆接觸層於該P型摻雜之氮化鋁鎵披覆層之上。
  21. 如申請專利範圍第20項所述之氮化鎵系化合物半導體之製造方法，其中，形成該過渡層之方法更包含使用三甲基鋁、三甲基鎵、三甲基銦、三乙基鋁、三乙基鎵或三乙基銦反應前驅物於該氧化鋅系半導體層之上，以形成一沾濕層步驟。
  22. 如申請專利範圍第21項所述之氮化鎵系化合物半導體之製造方法，其中，形成該過渡層之方法更包含於使用氨氣、二甲基聯胺或第三丁基聯胺反應前驅物於該沾濕層之上，以形成氮化該沾濕層之步驟。
TW98122482A 2009-07-02 2009-07-02 Production method of gallium nitride based compound semiconductor TWI471913B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW98122482A TWI471913B (zh) 2009-07-02 2009-07-02 Production method of gallium nitride based compound semiconductor
JP2009255668A JP4991828B2 (ja) 2009-07-02 2009-11-09 窒化ガリウム系化合物半導体の作製方法
US12/592,926 US20110003420A1 (en) 2009-07-02 2009-12-04 Fabrication method of gallium nitride-based compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98122482A TWI471913B (zh) 2009-07-02 2009-07-02 Production method of gallium nitride based compound semiconductor

Publications (2)

Publication Number Publication Date
TW201103076A TW201103076A (en) 2011-01-16
TWI471913B true TWI471913B (zh) 2015-02-01

Family

ID=43412898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98122482A TWI471913B (zh) 2009-07-02 2009-07-02 Production method of gallium nitride based compound semiconductor

Country Status (3)

Country Link
US (1) US20110003420A1 (zh)
JP (1) JP4991828B2 (zh)
TW (1) TWI471913B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178896B2 (en) * 2008-03-05 2012-05-15 Panasonic Corporation Light emitting element
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
KR101370624B1 (ko) * 2012-08-10 2014-03-10 한국해양대학교 산학협력단 가나이트 보호층을 이용한 질화갈륨 박막 제조방법
TWI552948B (zh) * 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
TWI619854B (zh) * 2016-06-14 2018-04-01 光鋐科技股份有限公司 在氮化鋁鎵磊晶層上成長氮化鎵的方法
FR3059147B1 (fr) * 2016-11-18 2019-01-25 Centre National De La Recherche Scientifique Heterostructures semi-conductrices avec structure de type wurtzite sur substrat en zno

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225650B1 (en) * 1997-03-25 2001-05-01 Mitsubishi Cable Industries, Ltd. GAN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US20040201030A1 (en) * 2003-04-14 2004-10-14 Olga Kryliouk GaN growth on Si using ZnO buffer layer
US20060189020A1 (en) * 2005-02-22 2006-08-24 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US20060286782A1 (en) * 2005-06-20 2006-12-21 Remigijus Gaska Layer Growth Using Metal Film and/or Islands

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6146916A (en) * 1997-12-02 2000-11-14 Murata Manufacturing Co., Ltd. Method for forming a GaN-based semiconductor light emitting device
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
JP2002110564A (ja) * 2000-10-02 2002-04-12 Japan Pionics Co Ltd 気相成長装置及び気相成長方法
US6645885B2 (en) * 2001-09-27 2003-11-11 The National University Of Singapore Forming indium nitride (InN) and indium gallium nitride (InGaN) quantum dots grown by metal-organic-vapor-phase-epitaxy (MOCVD)
EP1809788A4 (en) * 2004-09-27 2008-05-21 Gallium Entpr Pty Ltd METHOD AND APPARATUS FOR GROWING GROUP (III) METAL NITRIDE FILM AND GROUP (III) METAL FILM
TWI307558B (en) * 2006-09-27 2009-03-11 Sino American Silicon Prod Inc Method of facbricating buffer layer on substrate
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP2009141085A (ja) * 2007-12-05 2009-06-25 Rohm Co Ltd 窒化物半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225650B1 (en) * 1997-03-25 2001-05-01 Mitsubishi Cable Industries, Ltd. GAN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US20040201030A1 (en) * 2003-04-14 2004-10-14 Olga Kryliouk GaN growth on Si using ZnO buffer layer
US20060189020A1 (en) * 2005-02-22 2006-08-24 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US20060286782A1 (en) * 2005-06-20 2006-12-21 Remigijus Gaska Layer Growth Using Metal Film and/or Islands

Also Published As

Publication number Publication date
US20110003420A1 (en) 2011-01-06
JP2011014861A (ja) 2011-01-20
TW201103076A (en) 2011-01-16
JP4991828B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
TWI471913B (zh) Production method of gallium nitride based compound semiconductor
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
TWI401729B (zh) 阻斷半導體差排缺陷之方法
KR100507610B1 (ko) 질화물 반도체 나노상 광전소자 및 그 제조방법
US9246055B2 (en) Crystal growth method and semiconductor light emitting device
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
US20190115499A1 (en) Semiconductor Wafer
JP4996448B2 (ja) 半導体基板の作成方法
JP2007335484A (ja) 窒化物半導体ウェハ
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
JP6319975B2 (ja) 窒化物半導体混晶の製造方法
JP2000228535A (ja) 半導体素子およびその製造方法
CN101728244A (zh) 阻断半导体差排缺陷的方法
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
JPWO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR20000074844A (ko) 질화인듐갈륨 활성 우물을 포함하는 양자우물 구조를 이용한백색 발광 다이오드 및 그의 제조방법
JP6066530B2 (ja) 窒化物半導体結晶の作製方法
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
JP4193379B2 (ja) ３−５族化合物半導体の製造方法
KR100676881B1 (ko) 화합물 반도체의 단결정 박막 제조 방법
KR100665591B1 (ko) 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법
KR20140070043A (ko) 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법
TW202230604A (zh) 具有埋入式活化p-(Al,In)GaN 層的半導體結構、半導體元件及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees