KR100583163B1 - 질화물 반도체 및 그 제조방법 - Google Patents

질화물 반도체 및 그 제조방법 Download PDF

Info

Publication number
KR100583163B1
KR100583163B1 KR1020020049010A KR20020049010A KR100583163B1 KR 100583163 B1 KR100583163 B1 KR 100583163B1 KR 1020020049010 A KR1020020049010 A KR 1020020049010A KR 20020049010 A KR20020049010 A KR 20020049010A KR 100583163 B1 KR100583163 B1 KR 100583163B1
Authority
KR
South Korea
Prior art keywords
gan
single crystal
crystal layer
nitride semiconductor
layer
Prior art date
Application number
KR1020020049010A
Other languages
English (en)
Other versions
KR20040016724A (ko
Inventor
이석헌
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020020049010A priority Critical patent/KR100583163B1/ko
Priority to CNB038132346A priority patent/CN100350638C/zh
Priority to AU2003257718A priority patent/AU2003257718A1/en
Priority to PCT/KR2003/001669 priority patent/WO2004017432A1/en
Priority to US10/516,742 priority patent/US7368309B2/en
Publication of KR20040016724A publication Critical patent/KR20040016724A/ko
Application granted granted Critical
Publication of KR100583163B1 publication Critical patent/KR100583163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 질화물 반도체는, 기판과; 상기 기판 위에 형성된 GaN계 완충층; 및 상기 GaN계 완충층 위에 형성된 GaN계 단결정층;을 포함한다.
여기서 본 발명에 의하면, 상기 GaN계 완충층은 AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조로 적층 형성되거나, InxGa1-xN/GaN의 이중 구조로 적층 형성되거나, InxGa1-xN/GaN의 초격자 구조로 형성된다.
또한, 본 발명에 따른 질화물 반도체의 제조방법은, 기판 위에 GaN계 완충층을 성장시키는 단계; 및 상기 성장된 GaN계 완충층 위에 GaN계 단결정층을 성장시키는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 GaN계 완충층을 성장시킴에 있어, MOCVD 장비를 이용하여 500~800℃ 사이에서 성장시키며, 그 성장 두께는 50~800Å으로 하며, H2 및 N2 캐리어 가스를 공급하면서 TMGa, TMIn, TMAl 소스원을 유입시키고, 동시에 NH3 가스를 유입시켜 성장시키며, 상기 TMGa, TMIn, TMAl 소스원의 유량은 5~300μmol/min이며, 성장 압력은 100~700 torr 사이로 한다.

Description

질화물 반도체 및 그 제조방법{Nitride semiconductor and fabrication method for thereof}
도 1은 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 1 실시 예의 구성을 개략적으로 나타낸 단면도.
도 2는 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 2 실시 예의 구성을 개략적으로 나타낸 단면도.
도 3은 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 3 실시 예의 구성을 개략적으로 나타낸 단면도.
도 4는 본 발명에 따른 질화물 반도체의 제조방법에 의하여 제조된 LED 소자를 개략적으로 나타낸 단면도.
본 발명은 질화물 반도체에 관한 것으로서, 특히 기판 위에 성장되는 GaN계 단결정층과 기판의 열팽창 계수 및 격자상수의 차이에서 발생되는 결정결함을 줄이고 GaN계 질화물 반도체의 결정성을 향상시킴으로써, 성능을 향상시키고 신뢰성을 확보할 수 있는 질화물 반도체 및 그 제조방법에 관한 것이다.
일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.
이와 같은 GaN계 질화물 반도체는 주로 사파이어 및 SiC 기판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 AlxGa1-xN의 다결정 박막을 완충층(buffer layer)으로 성장시키고, 이후 고온에서 상기 완충층 위에 양질의 GaN 계 단결정층을 성장시키는 방법을 통하여 GaN계 질화물 반도체가 제조되고 있다.
한편, GaN계 질화물 반도체의 성능을 향상시키고, 신뢰성을 보다 확보하기 위하여, 현재 새로운 완충층에 대한 모색 및 GaN계 질화물 반도체의 제조방법에 대한 연구가 활발하게 진행되고 있는 실정이다.
본 발명은, 기판 위에 성장되는 GaN계 단결정층과 기판의 열팽창 계수 및 격자상수의 차이에서 발생되는 결정결함을 줄이고 GaN계 질화물 반도체의 결정성을 향상시킴으로써, 성능을 향상시키고 신뢰성을 확보할 수 있는 질화물 반도체 및 그 제조방법을 제공함에 그 목적이 있다.
또한 본 발명은, 이와 같은 질화물 반도체의 제조방법을 통하여 성능을 향상시키고 신뢰성을 확보할 수 있는 질화물 반도체 발광소자를 제공함에 다른 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체는,
기판과;
상기 기판 위에 형성되며, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0 ≤x ≤1, 0 ≤y ≤1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0 ≤x ≤1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0 ≤x ≤1)로 형성된 GaN계 완충층; 및
상기 GaN계 완충층 위에 형성된 GaN계 단결정층; 을 포함하는 점에 그 특징이 있다.
삭제
삭제
삭제
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체의 제조방법은,
기판 위에, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0 ≤x ≤1, 0 ≤y ≤1), 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0 ≤x ≤1), 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0 ≤x ≤1)로 GaN계 완충층을 성장시키는 단계; 및
상기 성장된 GaN계 완충층 위에 GaN계 단결정층을 성장시키는 단계; 를 포함하는 점에 그 특징이 있다.
삭제
삭제
삭제
또한 본 발명에 의하면, 상기 GaN계 완충층을 성장시킴에 있어, MOCVD 장비를 이용하여 500~800℃ 사이에서 성장시키며, 그 성장 두께는 50~800Å으로 하며, H2 및 N2 캐리어 가스를 공급하면서 TMGa, TMIn, TMAl 소스원을 유입시키고, 동시에 NH3 가스를 유입시켜 성장시키는 점에 그 특징이 있다.
또한 본 발명에 의하면, 상기 GaN계 완충층을 성장시킴에 있어, 상기 TMGa, TMIn, TMAl 소스원의 유량은 5~300μmol/min이며, 성장 압력은 100~700 torr인 점에 그 특징이 있다.
또한, 상기의 다른 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자는,
기판과;
상기 기판 위에 형성되며, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0 ≤x ≤1, 0 ≤y ≤1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0 ≤x ≤1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0 ≤x ≤1)로 형성된 GaN계 완충층과;
상기 GaN계 완충층 위에 형성된 n-GaN 층의 제 1 전극층과;
상기 제 1 전극층 위에 형성된 활성층; 및
상기 활성층 위에 형성된 p-GaN 층의 제 2 전극층; 을 포함하는 점에 그 특징이 있다.
삭제
삭제
삭제
이와 같은 본 발명에 의하면, 기판 위에 성장되는 GaN계 단결정층과 기판의 열팽창 계수 및 격자상수의 차이에서 발생되는 결정결함을 줄이고 GaN계 질화물 반도체의 결정성을 향상시킴으로써, 성능을 향상시키고 신뢰성을 확보할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 1은 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 1 실시 예의 구성을 개략적으로 나타낸 단면도이다.
도 1을 참조하여 설명하면, 본 발명에 따른 질화물 반도체는 기판(예컨대, 사파이어 기판 또는 SiC 기판)과, 상기 기판 위에 형성된 AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0 ≤x ≤1, 0 ≤y ≤1)의 완충층(buffer layer)을 구비하고 있으며, 또한 상기 완충층 위에 인듐(Indium) 도핑된 GaN 층 및 실리콘(Silicon)이 도핑된 n-GaN 전극층을 성장시킨 단결정층을 구비한다. 이때, 도 1의 (a) 및 (b)에 나타낸 바와 같이, 상기 GaN계 완충층 위에 적층 형성되는 단결정층은 In-doped GaN이 성장된 후에 Undoped GaN이 성장될 수도 있으며, Undoped GaN이 성장된 후에 In-doped GaN이 성장될 수도 있다.
그리고, 본 발명에 따른 질화물 반도체의 GaN계 완충층은 MOCVD 장비를 이용하여 500~800℃ 사이에서 성장시키며, 그 완충층의 두께는 50~800Å으로 하고, H2 및 N2 캐리어 가스를 공급하면서 TMGa, TMIn, TMAl 소스원을 유입시키고, 동시에 고순도(>99.9995) NH3 가스를 유입시켜 성장시킨다. 이때, 상기 TMGa, TMIn, TMAl 소스원의 유량은 5~300μmol/min이고, 성장 압력은 100~700 torr로 한다.
상기 완충층의 구조는 기판과의 열팽창계수와 격자상수의 차이에서 발생되는 스트레스(stress)를 AlyGa1-yN 및 InxGa1-xN 결합에서 효과적으로 상쇄시켜 상층에 있는 GaN 완충층 위로 성장되는 GaN 시드(seed) 성장 및 융합 과정을 도우며, 기판과 완충층과의 계면에서 형성되는 디스로케이션(dislocation)과 같은 결정결함을 최소화시켜 양질의 GaN계 질화물 반도체를 얻을 수 있게 된다.
그리고, 본 발명에 따른 질화물 반도체의 GaN계 단결정층은 MOCVD 장비를 이용하여 900~1100℃에서 TMGa, TMIn 소스원을 공급시켜 성장시키며, 도핑 원으로는 SiH4 가스를 이용한다. 여기서, n-GaN 층은 질화물 반도체 발광소자 제조시에 전극층으로 사용되며, 이때 n-GaN 전극층은 캐리어 농도가 1 ×1018/㎤ 이상이 되도록 한다. 또한, 상기 TMGa, TMIn 소스원을 유입시킴에 있어, 100~700 torr의 압력에서 0.1~700μmol/min으로 공급시키도록 한다.
한편, 도 2는 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 2 실시 예의 구성을 개략적으로 나타낸 단면도이다.
도 2를 참조하여 설명하면, 본 발명에 따른 질화물 반도체는 기판(예컨대, 사파이어 기판 또는 SiC 기판)과, 상기 기판 위에 InxGa1-xN/GaN의 2중 구조(여기서, 0 ≤x ≤1)로 적층형성된 완충층을 구비하며, 또한 상기 완충층 구조 위에 인듐이 도핑된 GaN와 실리콘이 도핑된 전극층이 교대로 성장된 단결정층을 구비한다.
이는 도 1에 나타낸 GaN계 완충층의 구조와 같이, GaN계 완충층 위로 성장되는 GaN 시드(seed) 성장 및 융합 과정을 도우며, 기판과 완충층과의 계면에서 형성되는 디스로케이션(dislocation)과 같은 결정결함을 최소화시켜 양질의 GaN계 질화물 반도체를 얻을 수 있게 된다.
이때, 도 2의 (a) 및 (b)에 나타낸 바와 같이, 상기 GaN계 완충층 위에 적층 형성되는 단결정층은 In-doped GaN이 성장된 후에 Undoped GaN이 성장될 수도 있으며, Undoped GaN이 성장된 후에 In-doped GaN이 성장될 수도 있다.
그리고, 이와 같은 구조를 갖는 질화물 반도체는 도 1을 참조하여 설명된 질화물 반도체의 제조방법과 유사한 과정을 통하여 성장되므로, 여기서는 그 제조방 법에 대한 설명은 생략하기로 한다.
한편, 도 3은 본 발명에 따른 질화물 반도체의 제조방법에 의하여 형성된 질화물 반도체의 제 3 실시 예의 구성을 개략적으로 나타낸 단면도이다.
도 3을 참조하여 설명하면, 본 발명에 따른 질화물 반도체는 기판(예컨대, 사파이어 기판 또는 SiC 기판)과, 상기 기판 위에 성장된 InxGa1-xN/GaN의 초격자 (superlattice) 구조(여기서, 0 ≤x ≤1)를 갖는 완충층을 구비하며, 또한 인듐이 도핑된 단결정 GaN 층과 실리콘이 도핑된 GaN 전극층으로 형성되는 단결정층을 구비한다.
상기 완충층은 InxGa1-xN/GaN 층의 두께를 각각 30Å 미만으로 하여 교대로 성장시키는 방법으로써, 격자상수 및 열팽창계수의 차이에 의하여 발생되는 계면 결함을 감소시켜 양질의 질화물 반도체 소자를 얻을 수 있게 된다.
이때, 도 3의 (a) 및 (b)에 나타낸 바와 같이, 상기 GaN계 완충층 위에 적층 형성되는 단결정층은 In-doped GaN이 성장된 후에 Undoped GaN이 성장될 수도 있으며, Undoped GaN이 성장된 후에 In-doped GaN이 성장될 수도 있다.
그리고, 이와 같은 구조를 갖는 질화물 반도체는 도 1을 참조하여 설명된 질화물 반도체의 제조방법과 유사한 과정을 통하여 성장되므로, 여기서는 그 제조방법에 대한 설명은 생략하기로 한다.
한편, 도 4는 본 발명에 따른 질화물 반도체의 제조방법에 의하여 제조된 LED 소자를 개략적으로 나타낸 단면도이다.
도 4를 참조하여 설명하면, 본 발명에 따른 질화물 반도체 발광소자는 앞서 제시된 적층 구조의 GaN계 완충층을 이용하여 성장된 LED 소자의 단면 구조를 나타낸 것으로서, GaN계 완충층 위에 성장된 인듐이 도핑된 GaN 층과 실리콘이 도핑된 n-GaN 층을 제 1 전극층으로 하고, 상기 전극층 위에 원하는 파장 대역을 조절할 수 있는 InxGa1-xN/GaN 다중우물구조(MQW: Multi-Quantum Well)의 활성층을 성장시키고, Mg 원자가 도핑된 p-GaN 층을 제 2 전극층으로 구비한다.
이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 및 그 제조방법에 의하면, 기판 위에 성장되는 GaN계 단결정층과 기판의 열팽창 계수 및 격자상수의 차이에서 발생되는 결정결함을 줄이고 GaN계 질화물 반도체의 결정성을 향상시킴으로써, 성능을 향상시키고 신뢰성을 확보할 수 있는 장점이 있다.

Claims (14)

  1. 기판과;
    상기 기판 위에 비단결정(non-single crystal)층으로 형성되며, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0<x<1, 0<y<1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0<x<1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0<x<1)로 형성된 GaN계 완충층; 및
    상기 GaN계 완충층 위에 형성되며, 인듐 도핑된 GaN 단결정층을 구비하는 GaN계 단결정층; 을 포함하는 것을 특징으로 하는 질화물 반도체.
  2. 제 1항에 있어서, 상기 GaN계 단결정층은,
    인듐(Indium) 도핑된 GaN 단결정층과;
    상기 인듐 도핑된 GaN 단결정층 위에 형성되며, 도핑되지 않은 GaN 단결정층; 및
    상기 도핑되지 않은 GaN 단결정층 위에 형성되며, 실리콘(Silicon)이 도핑된 n-GaN 단결정층; 을 구비하는 것을 특징으로 하는 질화물 반도체.
  3. 제 1항에 있어서, 상기 GaN계 단결정층은,
    도핑되지 않은 GaN 단결정층과;
    상기 도핑되지 않은 GaN 단결정층 위에 형성되며, 인듐 도핑된 GaN 단결정층; 및
    상기 인듐 도핑된 GaN 단결정층 위에 형성되며, 실리콘(Silicon)이 도핑된 n-GaN 단결정층; 을 구비하는 것을 특징으로 하는 질화물 반도체.
  4. 기판과;
    상기 기판 위에 비단결정(non-single crystal)층으로 형성되며, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0<x<1, 0<y<1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0<x<1)로 적층 형성되거나, 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0<x<1)로 형성된 GaN계 완충층과;
    상기 GaN계 완충층 위에 형성된 인듐 도핑된 GaN 단결정층과;
    상기 인듐 도핑된 GaN 단결정층 위에 형성된 n-GaN 단결정층의 제 1 전극층과;
    상기 제 1 전극층 위에 형성된 활성층; 및
    상기 활성층 위에 형성된 p-GaN 층의 제 2 전극층; 을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제 4항에 있어서, 상기 인듐 도핑된 GaN 단결정층 위에 도핑되지 않은 GaN 단결정층이 더 적층 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제 4항에 있어서, 상기 인듐 도핑된 GaN 단결정층 아래에 도핑되지 않은 GaN 단결정층이 더 적층 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 기판 위에, AlyInxGa1-(x+y)N/InxGa1-xN/GaN의 3중 구조(여기서, 0<x<1, 0<y<1), 또는 InxGa1-xN/GaN의 2중 구조(여기서, 0<x<1), 또는 InxGa1-xN/GaN의 초격자 구조(여기서, 0<x<1)로 비단결정(non-single crystal)층의 GaN계 완충층을 성장시키는 단계;
    상기 성장된 GaN계 완충층 위에 인듐 도핑된 GaN 단결정층을 구비하는 GaN계 단결정층을 성장시키는 단계; 를 포함하는 것을 특징으로 하는 질화물 반도체의 제조방법.
  8. 제 7항에 있어서,
    상기 GaN계 완충층을 성장시킴에 있어, MOCVD 장비를 이용하여 500~800℃ 사이에서 50~800Å의 두께로 성장시키며, H2 및 N2 캐리어 가스를 공급하면서 TMGa, TMIn, TMAl 소스원을 유입시키고, 동시에 NH3 가스를 유입시켜 성장시키는 것을 특징으로 하는 질화물 반도체의 제조방법.
  9. 제 8항에 있어서,
    상기 GaN계 완충층을 성장시킴에 있어, 상기 TMGa, TMIn, TMAl 소스원의 유량은 5~300μmol/min이며, 성장 압력은 100~700 torr인 것을 특징으로 하는 질화물 반도체의 제조방법.
  10. 제 7항에 있어서,
    상기 인듐 도핑된 GaN 단결정층을 구비하는 GaN계 단결정층을 성장시키는 단계는,
    인듐(Indium) 도핑된 GaN 단결정층을 성장시키는 단계와;
    상기 인듐 도핑된 GaN 단결정층 위에 도핑되지 않은 GaN 단결정층을 성장시키는 단계; 및
    상기 도핑되지 않은 GaN 단결정층 위에 실리콘(Silicon)이 도핑된 n-GaN 단결정층을 성장시키는 단계; 를 구비하는 것을 특징으로 하는 질화물 반도체의 제조방법.
  11. 제 7항에 있어서,
    상기 인듐 도핑된 GaN 단결정층을 구비하는 GaN계 단결정층을 성장시키는 단계는,
    도핑되지 않은 GaN 단결정층을 성장시키는 단계와;
    상기 도핑되지 않은 GaN 단결정층 위에 인듐 도핑된 GaN 단결정층을 성장시키는 단계; 및
    상기 인듐 도핑된 GaN 단결정층 위에 실리콘(Silicon)이 도핑된 n-GaN 단결정층을 성장시키는 단계; 를 구비하는 것을 특징으로 하는 질화물 반도체의 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020020049010A 2002-08-19 2002-08-19 질화물 반도체 및 그 제조방법 KR100583163B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020049010A KR100583163B1 (ko) 2002-08-19 2002-08-19 질화물 반도체 및 그 제조방법
CNB038132346A CN100350638C (zh) 2002-08-19 2003-08-19 氮化物半导体及其制备方法
AU2003257718A AU2003257718A1 (en) 2002-08-19 2003-08-19 Nitride semiconductor and fabrication method thereof
PCT/KR2003/001669 WO2004017432A1 (en) 2002-08-19 2003-08-19 Nitride semiconductor and fabrication method thereof
US10/516,742 US7368309B2 (en) 2002-08-19 2003-08-19 Nitride semiconductor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020049010A KR100583163B1 (ko) 2002-08-19 2002-08-19 질화물 반도체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040016724A KR20040016724A (ko) 2004-02-25
KR100583163B1 true KR100583163B1 (ko) 2006-05-23

Family

ID=31884913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020049010A KR100583163B1 (ko) 2002-08-19 2002-08-19 질화물 반도체 및 그 제조방법

Country Status (5)

Country Link
US (1) US7368309B2 (ko)
KR (1) KR100583163B1 (ko)
CN (1) CN100350638C (ko)
AU (1) AU2003257718A1 (ko)
WO (1) WO2004017432A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003297456B2 (en) * 2003-01-02 2007-05-03 Loma Linda University Medical Center Configuration management and retrieval system for proton beam therapy system
US8053794B2 (en) * 2004-08-26 2011-11-08 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof
KR100661708B1 (ko) * 2004-10-19 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100661709B1 (ko) * 2004-12-23 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100580752B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100593936B1 (ko) * 2005-03-25 2006-06-30 삼성전기주식회사 비극성 ａ면 질화갈륨 단결정 제조방법
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
JP5731785B2 (ja) * 2010-09-30 2015-06-10 スタンレー電気株式会社 積層半導体および積層半導体の製造方法
US8362458B2 (en) 2010-12-27 2013-01-29 Industrial Technology Research Institute Nitirde semiconductor light emitting diode
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
CN105006427B (zh) * 2015-08-04 2018-01-30 中国电子科技集团公司第十三研究所 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN114823855A (zh) * 2020-06-04 2022-07-29 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302929A (ja) * 1994-03-08 1995-11-14 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JPH10150245A (ja) * 1996-11-21 1998-06-02 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH10173220A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
KR19980084825A (ko) * 1997-05-26 1998-12-05 윤종용 GaN계 발광 다이오드
JPH11145063A (ja) * 1997-11-05 1999-05-28 Sanken Electric Co Ltd 窒化ガリウム半導体層を有する半導体装置及びその製造方法
JPH11238935A (ja) * 1998-02-19 1999-08-31 Toshiba Corp ＧａＮ系化合物半導体装置及びその製造方法
KR20000025914A (ko) * 1998-10-15 2000-05-06 구자홍 Gan계 화합물 반도체 및 그의 결정성장 방법
JP2001119013A (ja) * 1999-10-19 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体およびその作製方法
JP2001274376A (ja) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The 低抵抗ＧａＮ系緩衝層
US20020175337A1 (en) * 2000-07-26 2002-11-28 Axt, Inc. InGaN/A1GaN/GaN Multilayer Buffer for Growth of GaN on Sapphire

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JP3712770B2 (ja) 1996-01-19 2005-11-02 豊田合成株式会社 ３族窒化物半導体の製造方法及び半導体素子
JP3778609B2 (ja) * 1996-04-26 2006-05-24 三洋電機株式会社 半導体素子の製造方法
KR100688240B1 (ko) * 1997-01-09 2007-03-02 니치아 카가쿠 고교 가부시키가이샤 질화물반도체소자
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
JP3719047B2 (ja) * 1999-06-07 2005-11-24 日亜化学工業株式会社 窒化物半導体素子
JP3412563B2 (ja) 1999-06-23 2003-06-03 日亜化学工業株式会社 窒化物半導体光素子及びその形成方法
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
CN1333467C (zh) * 2000-09-13 2007-08-22 晶元光电股份有限公司 白色发光二极管
KR100525545B1 (ko) * 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302929A (ja) * 1994-03-08 1995-11-14 Sumitomo Chem Co Ltd ３−５族化合物半導体と発光素子
JPH10150245A (ja) * 1996-11-21 1998-06-02 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH10173220A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
KR19980084825A (ko) * 1997-05-26 1998-12-05 윤종용 GaN계 발광 다이오드
JPH11145063A (ja) * 1997-11-05 1999-05-28 Sanken Electric Co Ltd 窒化ガリウム半導体層を有する半導体装置及びその製造方法
JPH11238935A (ja) * 1998-02-19 1999-08-31 Toshiba Corp ＧａＮ系化合物半導体装置及びその製造方法
KR20000025914A (ko) * 1998-10-15 2000-05-06 구자홍 Gan계 화합물 반도체 및 그의 결정성장 방법
JP2001119013A (ja) * 1999-10-19 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体およびその作製方法
JP2001274376A (ja) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The 低抵抗ＧａＮ系緩衝層
US20020175337A1 (en) * 2000-07-26 2002-11-28 Axt, Inc. InGaN/A1GaN/GaN Multilayer Buffer for Growth of GaN on Sapphire

Also Published As

Publication number Publication date
US20050250233A1 (en) 2005-11-10
WO2004017432A1 (en) 2004-02-26
KR20040016724A (ko) 2004-02-25
AU2003257718A1 (en) 2004-03-03
US7368309B2 (en) 2008-05-06
CN1659714A (zh) 2005-08-24
CN100350638C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
KR100497890B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
US20100081226A1 (en) A method of growing semiconductor heterostructures based on gallium nitride
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US6967355B2 (en) Group III-nitride on Si using epitaxial BP buffer layer
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d&#39;un compose nitrure du groupe iii
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP4883931B2 (ja) 半導体積層基板の製造方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR100781659B1 (ko) 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법
JP4333092B2 (ja) 窒化物半導体の製造方法
JPH10214999A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
KR100822482B1 (ko) 질화물 계열 에피택시 층의 성장 방법 및 이를 이용한반도체 소자
KR20090030651A (ko) 질화갈륨계 발광소자
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
CN117637933A (zh) 一种AlGaN紫外量子阱的表面调控及其生长方法
KR20080010135A (ko) 질화물계 발광 소자 및 그 제조방법
JP2006120855A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハ
JP2004047763A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 14