JPWO2009118849A1 - プローブウエハ、プローブ装置、および、試験システム - Google Patents

Abstract

一つの半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、ウエハ基板と、ウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、ウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの試験に用いる試験信号を生成して、対応する半導体チップにそれぞれ供給することで、それぞれの半導体チップを試験する複数の回路部と、複数の回路部を制御する制御信号を生成する制御装置とを備える試験システム等を提供する。

Description

本発明は、プローブウエハ、プローブ装置、および、試験システムに関する。本発明は、特に、複数の半導体チップが形成される半導体ウエハと電気的に接続するプローブウエハに関する。

半導体チップの試験において、複数の半導体チップが形成された半導体ウエハの状態で、各半導体チップの良否を試験する装置が知られている（例えば、特許文献１参照）。当該装置は、複数の半導体チップと一括して電気的に接続可能なプローブカードを備えることが考えられる。
特開２００２−２２２８３９号公報 国際公開第２００３／０６２８３７号パンフレット

一般にプローブカードは、プリント基板等を用いて形成される（例えば、特許文献２参照）。当該プリント基板に複数のプローブピンを形成することで、複数の半導体チップと一括して電気的に接続することができる。

しかし、半導体ウエハとプリント基板とは熱膨張率が異なるので、試験時における半導体チップの発熱、加熱試験時、または、冷却試験等により温度が変動すると、半導体チップとプローブカードとの間の電気的な接続がはずれることも考えられる。係る課題は、大面積の半導体ウエハに形成される半導体チップの試験時に、より顕著となる。

また、半導体チップの試験として、例えばＢＯＳＴ回路を用いる方法がある。このとき、プローブカードにＢＯＳＴ回路を搭載することも考えられるが、半導体ウエハの状態で試験を行う場合、搭載すべきＢＯＳＴ回路が多数となり、ＢＯＳＴ回路をプローブカードのプリント基板に実装することが困難である。

また、半導体チップの試験として、半導体チップ内に設けたＢＩＳＴ回路を用いる方法も考えられる。しかし、当該方法は、半導体チップ内に、実動作に用いない回路を形成するので、半導体チップの実動作回路を形成する領域が小さくなってしまう。

また、半導体チップの試験装置は、制御用のメインフレーム、複数のテストモジュール等を格納するテストヘッド、および、半導体チップと接触するプローブカード等を備えており、非常に大規模となる。このため、試験装置の小規模化が望まれている。

そこで本発明は、上記の課題を解決することのできるプローブウエハ、プローブ装置、および、試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブウエハであって、ウエハ基板と、ウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子とを備えるプローブウエハを提供する。

本発明の第２の形態においては、複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置であって、半導体ウエハと電気的に接続される第１のプローブウエハと、第１のプローブウエハと電気的に接続される第２のプローブウエハとを備え、第１のプローブウエハは、第１のウエハ基板と、第１のウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、複数のウエハ側接続端子と電気的に接続される複数の第１の中間接続端子と、それぞれの半導体チップに対して少なくとも一つずつ設けられ、第２のプローブウエハから与えられる信号に基づいて、対応する半導体チップに与えるべき信号の波形をそれぞれ成形して出力する複数の第１の回路部とを有し、第２のプローブウエハは、第１のウエハ基板の複数の第１の中間接続端子が形成される面と対向して設けられる第２のウエハ基板と、第２のウエハ基板に形成され、複数の第１の中間接続端子と一対一に対応して設けられ、対応する第１の中間接続端子と電気的に接続される複数の第２の中間接続端子と、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップに与えるべき信号が有する論理パターンを生成し、論理パターンに応じた信号を、対応する第１の回路部に供給する複数の第２の回路部とを有するプローブ装置を提供する。

本発明の第３の形態においては、一つの半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、ウエハ基板と、ウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、ウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの試験に用いる試験信号を生成して、対応する半導体チップにそれぞれ供給することで、それぞれの半導体チップを試験する複数の回路部と、複数の回路部を制御する制御信号を生成する制御装置とを備える試験システムを提供する。

本発明の第４の形態においては、一つの半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、半導体ウエハと電気的に接続される第１のプローブウエハと、第１のプローブウエハと電気的に接続される第２のプローブウエハと、制御信号を生成する制御装置とを備え、第１のプローブウエハは、第１のウエハ基板と、第１のウエハ基板に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、複数のウエハ側接続端子と電気的に接続される複数の第１の中間接続端子と、それぞれの半導体チップに対して少なくとも一つずつ設けられ、第２のプローブウエハから与えられる信号に基づいて、対応する半導体チップに与えるべき信号の波形をそれぞれ成形して出力する複数の第１の回路部とを有し、第２のプローブウエハは、第１の中間接続端子が形成される第１のウエハ基板における面と対向して設けられる第２のウエハ基板と、第２のウエハ基板に形成され、複数の第１の中間接続端子と一対一に対応して設けられ、対応する第１の中間接続端子と電気的に接続される複数の第２の中間接続端子と、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップに与えるべき信号が有する論理パターンを生成し、論理パターンに応じた信号を、対応する第１の回路部に供給する複数の第２の回路部とを有する試験システムを提供する。

なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一つの実施形態に係る試験システム４００の構成例を示す図である。 プローブウエハ１００の側面図の一例である。 プローブウエハ１００を有するプローブ装置２００の構成例を示す断面図である。 回路部１１０の構成例を示す図である。 試験回路１２０の機能構成例を示すブロック図である。 試験回路１２０の他の構成例を示す図である。 試験システム４００の他の構成例を示す図である。 図７に関連して説明した回路部１１０の構成例を示す図である。 試験システム４００の他の構成例を示す図である。 ２つのプローブウエハ１００を有するプローブ装置２００の構成例を示す断面図である。

符号の説明

１０・・・制御装置、１００・・・プローブウエハ、１０２・・・ウエハ接続面、１０４・・・装置接続面、１０６・・・スイッチ、１１１・・・ウエハ基板、１１２・・・ウエハ側接続端子、１１３・・・第１の中間接続端子、１１４・・・装置側接続端子、１１５・・・第２の中間接続端子、１１６・・・スルーホール、１１７・・・配線、１１８・・・切替部、１１９・・・パッド、１２０・・・試験回路、１２２・・・パターン発生部、１２４・・・パターンメモリ、１２６・・・期待値メモリ、１２８・・・フェイルメモリ、１３０・・・波形成形部、１３２・・・ドライバ、１３４・・・コンパレータ、１３６・・・タイミング発生部、１３８・・・論理比較部、１４０・・・特性測定部、１４２・・・電源供給部、２００・・・プローブ装置、２１０・・・ウエハトレイ、２１２・・・保持部材、２２０・・・ウエハ側メンブレン、２２２・・・バンプ、２３０・・・ウエハ側ＰＣＲ、２４０・・・装置側ＰＣＲ、２５０・・・装置側メンブレン、２５２・・・バンプ、２６０・・・装置基板、２７０・・・中間ＰＣＲ、２８０・・・中間メンブレン、２８２・・・バンプ、３００・・・半導体ウエハ、３１０・・・半導体チップ、４００・・・試験システム

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、一つの実施形態に係る試験システム４００の構成例を示す図である。試験システム４００は、試験対象の半導体ウエハ３００に形成された複数の半導体チップ３１０を試験するシステムであって、プローブウエハ１００および制御装置１０を備える。なお図１では、半導体ウエハ３００およびプローブウエハ１００の斜視図の一例を示す。

半導体ウエハ３００は、例えば円盤状の半導体基板であってよい。より具体的には、半導体ウエハ３００はシリコン、化合物半導体、その他の半導体基板であってよい。また、半導体チップ３１０は、半導体ウエハ３００において露光等の半導体プロセスを用いて形成されてよい。

プローブウエハ１００は、半導体ウエハ３００と電気的に接続する。より具体的には、プローブウエハ１００は、半導体ウエハ３００に形成された複数の半導体チップ３１０のそれぞれと電気的に接続する。プローブウエハ１００は、ウエハ基板１１１および複数のウエハ側接続端子１１２を備える。

ウエハ基板１１１は、半導体ウエハ３００の基板と同一の半導体材料で形成される。例えばウエハ基板１１１は、シリコン基板であってよい。また、ウエハ基板１１１は、半導体ウエハ３００の基板と略同一の熱膨張率を有する半導体材料で形成されてもよい。

また、ウエハ基板１１１は、半導体ウエハ３００の半導体チップ３１０が形成される面と、略同一の形状に形成されたウエハ接続面を有する。ウエハ接続面は、半導体ウエハの面と略同一の直径の円形状に形成されてよい。ウエハ基板１１１は、ウエハ接続面が半導体ウエハ３００と対向するように配置される。また、ウエハ基板１１１は、半導体ウエハ３００より大きい直径の円盤状の半導体基板であってもよい。

複数のウエハ側接続端子１１２は、ウエハ基板１１１のウエハ接続面に形成される。また、ウエハ側接続端子１１２は、それぞれの半導体チップ３１０に対して少なくとも一つずつ設けられる。例えばウエハ側接続端子１１２は、それぞれの半導体チップ３１０のそれぞれの入出力端子に対して、一つずつ設けられてよい。つまり、それぞれの半導体チップ３１０が複数の入出力端子を有する場合、ウエハ側接続端子１１２は、それぞれの半導体チップ３１０に対して複数個ずつ設けられてよい。それぞれのウエハ側接続端子１１２は、対応する半導体チップ３１０の入出力端子と電気的に接続される。

なお、電気的に接続するとは、２つの部材間で電気信号を伝送可能となる状態を指してよい。例えば、ウエハ側接続端子１１２および半導体チップ３１０の入出力端子は、直接に接触、または、他の導体を介して間接的に接触することで、電気的に接続されてよい。また、ウエハ側接続端子１１２および半導体チップ３１０の入出力端子は、容量結合（静電結合）または誘導結合（磁気結合）等のように、非接触の状態で電気的に接続されてもよい。また、ウエハ側接続端子１１２および半導体チップ３１０の入出力端子の間の伝送線路の一部が、光学的な伝送線路であってもよい。

また、プローブウエハ１００は、ウエハ側接続端子１１２を介して、それぞれの半導体チップ３１０と信号を受け渡す。試験システム４００に用いられる本例のプローブウエハ１００は、それぞれの半導体チップ３１０に試験信号を供給する。また、プローブウエハ１００は、それぞれの半導体チップ３１０が試験信号に応じて出力する応答信号を受け取る。

制御装置１０からプローブウエハ１００に試験信号を供給する場合、プローブウエハ１００は、ウエハ接続面の裏面の装置接続面に形成される装置側接続端子を介して、制御装置１０と電気的に接続される。この場合、プローブウエハ１００は、それぞれの半導体チップ３１０から受け取った応答信号を、制御装置１０に送信してよい。装置側接続端子は、ウエハ基板１１１に設けられるスルーホール（ビアホール）等を介して、ウエハ側接続端子１１２と接続されてよい。

また、プローブウエハ１００において試験信号を生成する場合、プローブウエハ１００は、それぞれの半導体チップ３１０に対して少なくとも一つずつ設けられた複数の回路部１１０を有する。それぞれの回路部１１０は、ウエハ基板１１１に形成され、ウエハ側接続端子１１２を介して、対応する半導体チップ３１０と信号を受け渡す。

上述したように、それぞれの回路部１１０は、対応する半導体チップ３１０を試験する試験信号を生成して、ウエハ側接続端子１１２を介して半導体チップ３１０に供給してよい。また、それぞれの回路部１１０は、対応する半導体チップ３１０が出力する応答信号を、ウエハ側接続端子１１２を介して受け取ってよい。それぞれの回路部１１０は、それぞれの応答信号の論理パターンと、予め定められた期待値パターンとを比較することで、それぞれの半導体チップ３１０の良否を判定してよい。

本例のプローブウエハ１００は、ウエハ基板１１１が、半導体ウエハ３００の基板と同一の半導体材料で形成されるので、周囲温度が変動したような場合であっても、プローブウエハ１００と半導体ウエハ３００との間の電気的な接続を良好に維持することができる。このため、例えば半導体ウエハ３００を加熱して試験を行うような場合であっても、半導体ウエハ３００を精度よく試験することができる。

また、ウエハ基板１１１が半導体材料で形成されるので、ウエハ基板１１１に高密度の回路部１１０を容易に形成することができる。例えば、露光等を用いた半導体プロセスにより、ウエハ基板１１１に高密度の回路部１１０を容易に形成することができる。このため、多数の半導体チップ３１０に対応する多数の回路部１１０を、ウエハ基板１１１に容易に形成することができる。

また、ウエハ基板１１１に回路部１１０を設ける場合、制御装置１０の規模を低減することができる。例えば制御装置１０は、回路部１１０に対して試験の開始等のタイミングを通知する機能、回路部１１０における試験結果を読み出す機能、回路部１１０および半導体チップ３１０の駆動電力を供給する機能の各機能を有すればよい。

なお本例では、プローブウエハ１００を、試験システム４００に用いる例を説明したが、プローブウエハ１００の用途は、試験システム４００に限定されない。例えば、半導体ウエハ３００に形成された状態で複数の半導体チップ３１０が電気機器等に使用される場合、プローブウエハ１００は、当該電気機器等に実装されて、半導体ウエハ３００と電気的に接続されてもよい。

図２は、プローブウエハ１００の側面図の一例である。上述したように、プローブウエハ１００は、半導体ウエハ３００と対向するウエハ接続面１０２、および、ウエハ接続面１０２の裏面の装置接続面１０４を有する。また、複数のウエハ側接続端子１１２は、ウエハ接続面１０２に形成され、複数の装置側接続端子１１４は、装置接続面１０４に形成される。複数の装置側接続端子１１４および複数のウエハ側接続端子１１２は、一対一に対応して形成されてよい。プローブウエハ１００の端子は、導電材料をメッキ、蒸着等することでウエハ基板１１１に形成されてよい。

プローブウエハ１００は、対応する装置側接続端子１１４およびウエハ側接続端子１１２を電気的に接続するそれぞれのスルーホール１１６を有してよい。それぞれのスルーホール１１６は、ウエハ基板１１１を貫通して形成される。

また、それぞれの装置側接続端子１１４の間隔と、それぞれのウエハ側接続端子１１２の間隔とは、異なっていてよい。ウエハ側接続端子１１２は、半導体チップ３１０の各入力端子と電気的に接続するべく、各入力端子と同一の間隔で配置される。このため、ウエハ側接続端子１１２は、例えば図１に示すように、半導体チップ３１０毎に微小な間隔で設けられる。

これに対し、それぞれの装置側接続端子１１４は、一つの半導体チップ３１０に対応する複数のウエハ側接続端子１１２の間隔より広い間隔で設けられてよい。例えば装置側接続端子１１４は、装置接続面１０４の面内において、装置側接続端子１１４の分布が略均等となるように等間隔に配置されてよい。また、ウエハ基板１１１には、各端子と各スルーホール１１６とを電気的に接続する配線１１７が形成されてよい。

また、図２では回路部１１０を図示していないが、回路部１１０は、ウエハ基板１１１の装置接続面１０４に形成されてよく、ウエハ接続面１０２に形成されてもよい。また、回路部１１０は、ウエハ基板１１１の中間層に形成されてもよい。回路部１１０は、対応するウエハ側接続端子１１２および装置側接続端子１１４と電気的に接続される。

図３は、プローブウエハ１００を有するプローブ装置２００の構成例を示す断面図である。本例では、プローブ装置２００の各構成要素を離間させた図を用いて説明するが、プローブ装置２００の各構成要素は、図３の上下方向において隣り合う他の構成要素と接触して配置される。プローブ装置２００は、半導体ウエハ３００を保持して、プローブウエハ１００および半導体ウエハ３００を電気的に接続させる。

プローブ装置２００は、ウエハトレイ２１０、ウエハ側メンブレン２２０、ウエハ側ＰＣＲ２３０、プローブウエハ１００、装置側ＰＣＲ２４０、装置側メンブレン２５０、および、装置基板２６０を有する。ウエハトレイ２１０は半導体ウエハ３００を保持する。例えばウエハトレイ２１０は、半導体ウエハ３００の端子３１２が形成されていない面と対向して配置される。また、ウエハトレイ２１０は、半導体ウエハ３００を保持する保持部材２１２を有してよい。

保持部材２１２は、半導体ウエハ３００をウエハトレイ２１０に係止する係止部材であってよい。また保持部材２１２は、半導体ウエハ３００をウエハトレイ２１０に吸着してもよい。この場合、ウエハトレイ２１０には貫通孔が形成されており、保持部材２１２は、当該貫通孔を介して半導体ウエハ３００をウエハトレイ２１０に吸着してよい。

ウエハ側メンブレン２２０は、半導体ウエハ３００およびウエハ側ＰＣＲ２３０の間に配置され、半導体ウエハ３００およびウエハ側ＰＣＲ２３０を電気的に接続する。ウエハ側メンブレン２２０は、絶縁材料で形成されたシートの表裏を貫通する、複数の導電体のバンプ２２２が設けられる。バンプ２２２は、半導体ウエハ３００における各半導体チップ３１０の各端子と電気的に接続する。バンプ２２２は、プローブウエハ１００のウエハ側接続端子１１２と同一の配置で設けられてよい。

ウエハ側ＰＣＲ２３０は、ウエハ側メンブレン２２０およびプローブウエハ１００の間に配置され、ウエハ側メンブレン２２０のバンプ２２２と、プローブウエハ１００のウエハ側接続端子１１２とを電気的に接続する。ウエハ側ＰＣＲ２３０は、バンプ２２２およびウエハ側接続端子１１２により押圧されることでバンプ２２２およびウエハ側接続端子１１２を電気的に接続する、異方性導電膜で形成されたシートであってよい。

装置側ＰＣＲ２４０は、プローブウエハ１００および装置側メンブレン２５０の間に配置され、プローブウエハ１００の装置側接続端子１１４と、装置側メンブレン２５０のバンプ２５２とを電気的に接続する。装置側ＰＣＲ２４０は、装置側接続端子１１４およびバンプ２５２により押圧されることで装置側接続端子１１４およびバンプ２５２を電気的に接続する、異方性導電膜で形成されたシートであってよい。

装置側メンブレン２５０は、装置側ＰＣＲ２４０および装置基板２６０の間に配置され、装置側ＰＣＲ２４０および装置基板２６０を電気的に接続する。装置側メンブレン２５０は、絶縁材料で形成されたシートの表裏を貫通する複数の導電体のバンプ２５２が設けられる。バンプ２５２は、装置基板２６０における各端子と電気的に接続する。バンプ２５２は、プローブウエハ１００の装置側接続端子１１４と同一の配置で設けられてよい。

装置基板２６０は、ウエハトレイ２１０から装置側メンブレン２５０までの構成が固定される。例えば、ネジ止め、真空吸着等により、ウエハトレイ２１０から装置基板２６０までの構成を固定してよい。また、装置基板２６０は、制御装置１０と、装置側メンブレン２５０の各バンプ２５２とを電気的に接続する。装置基板２６０は、プリント基板であってよい。

なお、それぞれのメンブレンは、メンブレンを介して電気的に接続される端子（パッド）の面積が小さいか、または、端子がアルミ膜等であり、表面に酸化膜が形成されるような場合に有効となる。このため、メンブレンを介して電気的に接続される端子の面積が十分に大きいような場合、メンブレンを省略してもよい。例えば、装置基板２６０の端子は、大面積且つ金メッキ等にすることが容易であるので、プローブ装置２００は、装置側メンブレン２５０を有さずともよい。

このような構成により、プローブウエハ１００および半導体ウエハ３００を電気的に接続することができる。また、プローブウエハ１００および制御装置１０を電気的に接続することができる。なお、ウエハ側メンブレン２２０は、半導体ウエハ３００の基板と同程度の熱膨張率を有する材料で形成されることが好ましい。また、装置側メンブレン２５０は、ウエハ基板１１１と同程度の熱膨張率を有する材料で形成されることが好ましい。

図４は、回路部１１０の構成例を示す図である。本例では、装置接続面１０４に回路部１１０が形成される例を説明する。なお、ウエハ基板１１１に形成される複数の回路部１１０は、各々が同一の構成を有してよい。

それぞれの回路部１１０は、複数の試験回路１２０および複数の切替部１１８を有する。また、回路部１１０には、複数のパッド１１９が設けられる。複数のパッド１１９は、ウエハ接続面１０２に形成されるウエハ側接続端子１１２と、スルーホール１１６を介して電気的に接続される。

それぞれの試験回路１２０は、装置側接続端子１１４を介して制御装置１０に接続される。それぞれの試験回路１２０は、制御装置１０からの制御信号、電源電力等が与えられてよい。また、通常時は第１の試験回路１２０−１が動作して、他の試験回路１２０は、第１の試験回路１２０−１が故障した場合に動作する。複数の試験回路１２０は、各々が同一の回路であってよい。

それぞれの切替部１１８は、複数の試験回路１２０から、動作している試験回路１２０を選択する。また、通常時は第１の切替部１１８−１が動作して、他の切替部１１８は、第１の切替部１１８−１が故障した場合に動作する。複数の切替部１１８は、各々が同一の回路であってよい。切替部１１８は、選択した試験回路１２０を、パッド１１９を介してウエハ側接続端子１１２に接続して、対応する半導体チップ３１０を試験させる。

上述したように回路部１１０は半導体のウエハ基板１１１に形成されるので、半導体素子を有する試験回路１２０を高密度に形成することができる。このため、半導体チップ３１０に対応する領域内に、予備回路を含む複数の試験回路１２０等を容易に設けることができる。なお、回路部１１０は、一つの試験回路１２０を有しており、切替部１１８を有さない構成であってもよい。

図５は、試験回路１２０の機能構成例を示すブロック図である。試験回路１２０は、パターン発生部１２２、波形成形部１３０、ドライバ１３２、コンパレータ１３４、タイミング発生部１３６、論理比較部１３８、特性測定部１４０、および、電源供給部１４２を有する。なお、試験回路１２０は、接続される半導体チップ３１０の入出力ピンのピン毎に、図５に示した構成を有してよい。

パターン発生部１２２は、試験信号の論理パターンを生成する。本例のパターン発生部１２２は、パターンメモリ１２４、期待値メモリ１２６、および、フェイルメモリ１２８を有する。パターン発生部１２２は、パターンメモリ１２４に予め格納された論理パターンを出力してよい。パターンメモリ１２４は、試験開始前に制御装置１０から与えられる論理パターンを格納してよい。また、パターン発生部１２２は、予め与えられるアルゴリズムに基づいて当該論理パターンを生成してもよい。

波形成形部１３０は、パターン発生部１２２から与えられる論理パターンに基づいて、試験信号の波形を成形する。例えば波形成形部１３０は、論理パターンの各論理値に応じた電圧を、所定のビット期間ずつ出力することで、試験信号の波形を成形してよい。

ドライバ１３２は、波形成形部１３０から与えられる波形に応じた試験信号を出力する。ドライバ１３２は、タイミング発生部１３６から与えられるタイミング信号に応じて、試験信号を出力してよい。例えばドライバ１３２は、タイミング信号と同一周期の試験信号を出力してよい。ドライバ１３２が出力する試験信号は、切替部１１８等を介して、対応する半導体チップ３１０に供給される。

コンパレータ１３４は、半導体チップ３１０が出力する応答信号を測定する。例えばコンパレータ１３４は、タイミング発生部１３６から与えられるストローブ信号に応じて応答信号の論理値を順次検出することで、応答信号の論理パターンを測定してよい。

論理比較部１３８は、コンパレータ１３４が測定した応答信号の論理パターンに基づいて、対応する半導体チップ３１０の良否を判定する判定部として機能する。例えば論理比較部１３８は、パターン発生部１２２から与えられる期待値パターンと、コンパレータ１３４が検出した論理パターンとが一致するか否かにより、半導体チップ３１０の良否を判定してよい。パターン発生部１２２は、期待値メモリ１２６に予め格納された期待値パターンを、論理比較部１３８に供給してよい。期待値メモリ１２６は、試験開始前に制御装置１０から与えられる論理パターンを格納してよい。また、パターン発生部１２２は、予め与えられるアルゴリズムに基づいて当該期待値パターンを生成してもよい。

フェイルメモリ１２８は、論理比較部１３８における比較結果を格納する。例えば、半導体チップ３１０のメモリ領域を試験する場合、フェイルメモリ１２８は、半導体チップ３１０のアドレス毎に、論理比較部１３８における良否判定結果を格納してよい。制御装置１０は、フェイルメモリ１２８が格納した良否判定結果を読み出してよい。例えば、装置側接続端子１１４は、フェイルメモリ１２８が格納した良否判定結果を、プローブウエハ１００の外部の制御装置１０に出力してよい。

また、特性測定部１４０は、ドライバ１３２が出力する電圧または電流の波形を測定する。例えば特性測定部１４０は、ドライバ１３２から半導体チップ３１０に供給する電流または電圧の波形が、所定の仕様を満たすか否かに基づいて、半導体チップ３１０の良否を判定する判定部として機能してよい。

電源供給部１４２は、半導体チップ３１０を駆動する電源電力を供給する。例えば電源供給部１４２は、試験中に制御装置１０から与えられる電力に応じた電源電力を、半導体チップ３１０に供給してよい。また、電源供給部１４２は、試験回路１２０の各構成要素に駆動電力を供給してもよい。

試験回路１２０がこのような構成を有することで、制御装置１０の規模を低減した試験システム４００を実現することができる。例えば制御装置１０として、汎用のパーソナルコンピュータ等を用いることができる。

図６は、試験回路１２０の他の構成例を示す図である。本例の試験回路１２０は、図５において説明した試験回路１２０の構成のうちの一部を有する。例えば試験回路１２０は、ドライバ１３２、コンパレータ１３４、および、特性測定部１４０を有してよい。ドライバ１３２、コンパレータ１３４、および、特性測定部１４０は、図５において説明したドライバ１３２、コンパレータ１３４、および、特性測定部１４０と同一であってよい。

この場合、制御装置１０は、図５において説明したパターン発生部１２２、波形成形部１３０、タイミング発生部１３６、論理比較部１３８、および、電源供給部１４２を有してよい。試験回路１２０は、制御装置１０から与えられる制御信号に応じて試験信号を出力する。また、試験回路１２０は、コンパレータ１３４における測定結果を、制御装置１０に伝送する。このような試験回路１２０の構成によっても、制御装置１０の規模を低減することができる。

図７は、試験システム４００の他の構成例を示す図である。本例のプローブウエハ１００は、所定の個数の半導体チップ３１０ごとに、一つの回路部１１０を有する。本例における回路部１１０は、対応する複数の半導体チップ３１０のうち、選択したいずれかの半導体チップ３１０を試験する。

図８は、図７に関連して説明した回路部１１０の構成例を示す図である。本例の回路部１１０は、試験回路１２０およびスイッチ１０６を有する。試験回路１２０は、図４から図６に関連して説明したいずれかの試験回路１２０と同一であってよい。

スイッチ１０６は、試験回路１２０を、いずれの半導体チップ３１０に接続するかを切り替える。具体的には、スイッチ１０６は、試験回路１２０を、試験すべき半導体チップ３１０に対応するウエハ側接続端子１１２に接続する。スイッチ１０６は、それぞれの半導体チップ３１０を順次試験すべく、試験回路１２０を、それぞれの半導体チップ３１０に対応するウエハ側接続端子１１２に順次接続してよい。試験回路１２０は、それぞれの半導体チップ３１０を順次試験してよい。このような構成により、半導体チップ３１０と同数の試験回路１２０を、ウエハ基板１１１に形成できない場合であっても、それぞれの半導体チップ３１０を試験することができる。

図９は、試験システム４００の他の構成例を示す図である。本例の試験システム４００は、被試験ウエハ側のプローブウエハ１００−１、制御装置側のプローブウエハ１００−２、および、制御装置１０を備える。被試験ウエハ側のプローブウエハ１００−１は、半導体ウエハ３００と、制御装置側のプローブウエハ１００−２との間に設けられる。また、制御装置側のプローブウエハ１００−２は、被試験ウエハ側のプローブウエハ１００−１と、制御装置１０との間に設けられる。

本例では、被試験ウエハ側のプローブウエハ１００−１が第１のプローブウエハとして機能する。また、制御装置側のプローブウエハ１００−２が第２のプローブウエハとして機能する。また、プローブウエハ１００−１およびプローブウエハ１００−２のそれぞれは、半導体ウエハ３００の半導体チップ３１０が形成される面と略同一の直径の円形状に形成された面を有してよい。

被試験ウエハ側のプローブウエハ１００−１および制御装置側のプローブウエハ１００−２のそれぞれは、図１から図８に関連して説明したプローブウエハ１００と同一の機能および構成を有してよい。ただし、被試験ウエハ側のプローブウエハ１００−１の第１の回路部１１０−１と、制御装置側のプローブウエハ１００−２における第２の回路部１１０−２とは、異なる回路を有してよい。

例えば第１の回路部１１０−１は、図５に示した試験回路１２０の構成の一部を有してよい。また、第２の回路部１１０−２は、図５に示した試験回路１２０の構成のうち、第１の回路部１１０−１が有する部分以外の構成を有してよい。つまり、対応する第１の回路部１１０−１および第２の回路部１１０−２が協働することで、それぞれの半導体チップ３１０を試験してよい。第２の回路部１１０−２は、それぞれの第１の回路部１１０−１に対して少なくとも一つずつ設けられてよい。また、第１の回路部１１０−１が、それぞれの第２の回路部１１０−２に対して少なくとも一つずつ設けられてもよい。

より具体的には、第２の回路部１１０−２は、対応する前記半導体チップに与えるべき信号が有する論理パターンを生成し、生成した信号を、対応する第１の回路部１１０−１に供給してよい。この場合、第２の回路部１１０−２は、図５に関連して説明したパターン発生部１２２を有してよい。

また、第１の回路部１１０−１は、対応する第２の回路部１１０−２から与えられる信号に基づいて、対応する半導体チップ３１０に与えるべき信号の波形をそれぞれ成形してよい。この場合、第１の回路部１１０−１は、図５に関連して説明した波形成形部１３０を有してよい。

また、第２の回路部１１０−２は、半導体チップ３１０を試験する回路のうち、半導体チップ３１０の品種毎、または、半導体チップ３１０に対する試験毎等において共通して使用される回路部分を有してよい。第１の回路部１１０−１は、半導体チップ３１０を試験する回路のうち、半導体チップ３１０の品種毎、または、半導体チップ３１０に対する試験毎に取り替えられるべき回路部分を有してよい。このような構成により、半導体チップ３１０の複数の品種等に対して、制御装置側のプローブウエハ１００−２を共用することができ、試験コストを低減することができる。

また、第２の回路部１１０−２は、例えば図５に示した試験回路１２０の全ての構成要素を有してよい。この場合、被試験ウエハ側のプローブウエハ１００−１は、第１の回路部１１０−１を有さなくともよい。例えば被試験ウエハ側のプローブウエハ１００−１は、端子間隔が異なる制御装置側のプローブウエハ１００−２と、半導体ウエハ３００とを電気的に接続するピッチ変換基板として機能してよい。

この場合、被試験ウエハ側のプローブウエハ１００−１は、制御装置側のプローブウエハ１００−２と対向する面に、制御装置側のプローブウエハ１００−２における第２の中間接続端子１１５と同一の配置で形成された第１の中間接続端子を有してよい。また、被試験ウエハ側のプローブウエハ１００−１は、半導体ウエハ３００と対向する面に、半導体ウエハ３００における端子３１２と同一の配置で形成されたウエハ側接続端子１１２を有してよい。対応する第１の中間接続端子およびウエハ側接続端子１１２は、第１のウエハ基板１１１−１を貫通して形成されるスルーホール１１６により電気的に接続される。

このような構成により、端子３１２の配置が異なる複数の品種の半導体ウエハ３００を順次試験する場合であっても、被試験ウエハ側のプローブウエハ１００−１を交換すれば、制御装置側のプローブウエハ１００−２を共通に使用することができる。このため、試験コストを低減することができる。

また、第１の回路部１１０−１は、それぞれの第２の回路部１１０−２を、いずれの半導体チップ３１０に接続するかを定める配線回路であってよい。つまり、試験システム４００は、被試験ウエハ側のプローブウエハ１００−１を交換することで、それぞれの第２の回路部１１０−２を、いずれの半導体チップ３１０に接続するかを切り替えてよい。

また、第１の回路部１１０−１は、それぞれの第２の回路部１１０−２を、いずれの半導体チップ３１０に接続するかを切り替える切替回路であってもよい。この場合、制御装置１０は、それぞれの第１の回路部１１０−１を制御することで、第２の回路部１１０−２および半導体チップ３１０の接続関係を切り替えてよい。

また、第１の回路部１１０−１は、対応する第２の回路部１１０−２の各端子を、対応する半導体チップ３１０のいずれの端子に接続するかを定める配線回路であってよい。また、第１の回路部１１０−１は、対応する第２の回路部１１０−２の各端子を、対応する半導体チップ３１０のいずれの端子に接続するかを切り替える切替回路であってもよい。

以上のように、試験システム４００は、２つのプローブウエハ１００の少なくとも一方を交換可能に備える。このため、試験システム４００は、多様な半導体ウエハ３００を低コストで試験することができる。

図１０は、２つのプローブウエハ１００を有するプローブ装置２００の構成例を示す断面図である。本例では、プローブ装置２００の各構成要素を離間させた図を用いて説明するが、プローブ装置２００の各構成要素は、図１０の上下方向において隣り合う他の構成要素と接触して配置される。

プローブ装置２００は、ウエハトレイ２１０、ウエハ側メンブレン２２０、ウエハ側ＰＣＲ２３０、プローブウエハ１００、装置側ＰＣＲ２４０、装置側メンブレン２５０、中間ＰＣＲ２７０、中間メンブレン２８０、および、装置基板２６０を有する。ウエハトレイ２１０は半導体ウエハ３００を保持する。

ウエハトレイ２１０、ウエハ側メンブレン２２０、および、ウエハ側ＰＣＲ２３０は、図３に関連して説明したウエハトレイ２１０、ウエハ側メンブレン２２０、および、ウエハ側ＰＣＲ２３０と同一の機能および構造を有してよい。なお、ウエハ側ＰＣＲ２３０は、ウエハ側メンブレン２２０と、半導体ウエハ側のプローブウエハ１００−１との間に配置され、ウエハ側メンブレン２２０のバンプ２２２と、半導体ウエハ側のプローブウエハ１００−１におけるウエハ側接続端子１１２とを電気的に接続する。

また、半導体ウエハ側のプローブウエハ１００−１は、中間ＰＣＲ２７０と対向する面に、複数の第１の中間接続端子１１３を有する。それぞれの第１の中間接続端子１１３は、図２に関連して説明した装置側接続端子１１４と同様に、スルーホール１１６を介して、対応するウエハ側接続端子１１２と電気的に接続されてよい。また、複数の第１の中間接続端子１１３は、後述する第２の中間接続端子１１５と同一の配置で設けられる。また、第１の中間接続端子１１３は、ウエハ側接続端子１１２とは異なる配置で設けられてよい。

中間ＰＣＲ２７０は、半導体ウエハ側のプローブウエハ１００−１と、中間メンブレン２８０との間に配置され、プローブウエハ１００−１における第１の中間接続端子１１３と、中間メンブレン２８０のバンプ２８２とを電気的に接続する。中間ＰＣＲ２７０は、第１の中間接続端子１１３およびバンプ２８２により押圧されることで第１の中間接続端子１１３およびバンプ２８２を電気的に接続する、異方性導電膜で形成されたシートであってよい。

中間メンブレン２８０は、中間ＰＣＲ２７０と、制御装置側のプローブウエハ１００−２との間に配置され、中間ＰＣＲ２７０とプローブウエハ１００−２とを電気的に接続する。中間メンブレン２８０は、絶縁材料で形成されたシートの表裏を貫通する複数の導電体のバンプ２８２が設けられる。バンプ２８２は、プローブウエハ１００−２における第２の中間接続端子１１５と電気的に接続する。バンプ２８２は、プローブウエハ１００−２の第２の中間接続端子１１５と同一の配置で設けられてよい。

また、制御装置側のプローブウエハ１００−２は、第２のウエハ基板１１１−２において中間メンブレン２８０と対応する面に、複数の第１の中間接続端子１１３と一対一に対応して設けられた複数の第２の中間接続端子１１５を有する。それぞれの第２の中間接続端子１１５は、第２のウエハ基板１１１−２を貫通して形成されるスルーホールを介して、対応する装置側接続端子１１４と電気的に接続されてよい。第２の中間接続端子１１５は、装置側接続端子１１４と同一の配置で設けられてよい。

装置側ＰＣＲ２４０、装置側メンブレン２５０、および、装置基板２６０は、図３に関連して説明した装置側ＰＣＲ２４０、装置側メンブレン２５０、および、装置基板２６０と同一の機能および構造を有してよい。なお、装置側ＰＣＲ２４０は、制御装置側のプローブウエハ１００−２と、装置側メンブレン２５０との間に配置され、プローブウエハ１００−２と、装置側メンブレン２５０とを電気的に接続する。このような構成により、２つのプローブウエハ１００を用いて半導体ウエハ３００を試験することができる。

なお、図３に関連して説明したように、本例のプローブ装置２００においても、いずれかのメンブレンを省略してよい。例えば、図３に関連して説明した例と同様に、プローブ装置２００は、装置側メンブレン２５０を有さずともよい。また、プローブウエハ１００の端子も、大面積且つ金メッキ等で形成することが比較的に容易であるので、プローブ装置２００は、中間メンブレン２８０を有さずともよい。

以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (18)

1. 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブウエハであって、
   ウエハ基板と、
   前記ウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と
   を備えるプローブウエハ。
2. 前記ウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、前記ウエハ側接続端子を介して、対応する前記半導体チップとの間で信号を受け渡す複数の回路部を更に備える
   請求項１に記載のプローブウエハ。
3. それぞれの前記回路部は、同一の構成を有する
   請求項２に記載のプローブウエハ。
4. それぞれの前記回路部は、対応する前記半導体チップに供給する信号を生成する
   請求項２に記載のプローブウエハ。
5. それぞれの前記回路部は、前記半導体チップの試験に用いる試験信号を生成して、対応する前記半導体チップにそれぞれ供給する
   請求項４に記載のプローブウエハ。
6. それぞれの前記回路部は、対応する前記半導体チップが前記試験信号に応じて出力する応答信号に基づいて、対応する前記半導体チップの良否を判定する
   請求項５に記載のプローブウエハ。
7. それぞれの前記回路部は、
   前記試験信号の論理パターンを生成するパターン発生部と、
   前記論理パターンに基づいて前記試験信号の波形を成形して出力する波形成形部と、
   前記応答信号を測定するコンパレータと、
   前記コンパレータにおける測定結果に基づいて、前記半導体チップの良否を判定する判定部と
   を有する請求項６に記載のプローブウエハ。
8. 前記ウエハ基板は、
   前記ウエハ側接続端子が形成されるウエハ接続面と、
   前記ウエハ接続面の裏面に形成される装置接続面とを有し、
   前記プローブウエハは、前記ウエハ基板の前記装置接続面に形成され、前記回路部における良否判定結果を外部の装置に出力する装置側接続端子を更に備える
   請求項７に記載のプローブウエハ。
9. 前記ウエハ基板は、前記半導体ウエハの基板と同一の半導体材料で形成される
   請求項８に記載のプローブウエハ。
10. 前記ウエハ基板の前記ウエハ接続面は、前記半導体ウエハの前記半導体チップが形成される面と略同一の形状に形成される
    請求項８に記載のプローブウエハ。
11. 前記ウエハ基板の前記ウエハ接続面および前記装置接続面は、異方性導電膜を介して前記半導体ウエハおよび前記外部の装置と接触する
    請求項８に記載のプローブウエハ。
12. 前記ウエハ基板に形成され、所定の個数の前記半導体チップごとに一つずつ設けられ、対応する前記半導体チップに供給する信号を生成する複数の回路部と、
    それぞれの前記回路部を、いずれの前記半導体チップに接続するかを切り替えるスイッチと
    を更に備える請求項１に記載のプローブウエハ。
13. 複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置であって、
    前記半導体ウエハと電気的に接続される第１のプローブウエハと、
    前記第１のプローブウエハと電気的に接続される第２のプローブウエハと
    を備え、
    前記第１のプローブウエハは、
    第１のウエハ基板と、
    前記第１のウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
    前記複数のウエハ側接続端子と電気的に接続される複数の第１の中間接続端子と、
    それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、前記第２のプローブウエハから与えられる信号に応じた信号を出力する複数の第１の回路部と
    を有し、
    前記第２のプローブウエハは、
    前記第１のウエハ基板の前記複数の第１の中間接続端子が形成される面と対向して設けられる第２のウエハ基板と、
    前記第２のウエハ基板に形成され、前記複数の第１の中間接続端子と一対一に対応して設けられ、対応する前記第１の中間接続端子と電気的に接続される複数の第２の中間接続端子と、
    それぞれの前記第１の回路部に対して少なくとも一つずつ設けられ、対応する前記第１の回路部に与えるべき信号を生成する複数の第２の回路部と
    を有するプローブ装置。
14. 前記第１の回路部および前記第２の回路部は、対応する前記半導体チップの試験に用いる信号を生成する
    請求項１３に記載のプローブ装置。
15. 前記第１のウエハ基板および前記第２のウエハ基板は、前記半導体ウエハの基板と同一の半導体材料で形成される
    請求項１４に記載のプローブ装置。
16. 前記第１のウエハ基板および前記第２のウエハ基板のそれぞれは、前記半導体ウエハの前記半導体チップが形成される面と略同一の形状に形成された面を有する
    請求項１４に記載のプローブ装置。
17. 一つの半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、
    ウエハ基板と、
    前記ウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
    前記ウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの試験に用いる試験信号を生成して、対応する前記半導体チップにそれぞれ供給することで、それぞれの前記半導体チップを試験する複数の回路部と、
    前記複数の回路部を制御する制御信号を生成する制御装置と
    を備える試験システム。
18. 一つの半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、
    前記半導体ウエハと電気的に接続される第１のプローブウエハと、
    前記第１のプローブウエハと電気的に接続される第２のプローブウエハと、
    制御信号を生成する制御装置と
    を備え、
    前記第１のプローブウエハは、
    第１のウエハ基板と、
    前記第１のウエハ基板に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
    前記複数のウエハ側接続端子と電気的に接続される複数の第１の中間接続端子と、
    それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、前記第２のプローブウエハから与えられる信号に基づいて、対応する前記半導体チップに応じた信号を出力する複数の第１の回路部と
    を有し、
    前記第２のプローブウエハは、
    前記第１の中間接続端子が形成される前記第１のウエハ基板における面と対向して設けられる第２のウエハ基板と、
    前記第２のウエハ基板に形成され、前記複数の第１の中間接続端子と一対一に対応して設けられ、対応する前記第１の中間接続端子と電気的に接続される複数の第２の中間接続端子と、
    それぞれの前記第１の回路部に対して少なくとも一つずつ設けられ、対応する前記第１の回路部に与えるべき信号を生成する複数の第２の回路部と
    を有する試験システム。

Images