TWI431635B - 驅動字元線的電路及其方法 - Google Patents

驅動字元線的電路及其方法 Download PDF

Info

Publication number
TWI431635B
TWI431635B TW095124099A TW95124099A TWI431635B TW I431635 B TWI431635 B TW I431635B TW 095124099 A TW095124099 A TW 095124099A TW 95124099 A TW95124099 A TW 95124099A TW I431635 B TWI431635 B TW I431635B
Authority
TW
Taiwan
Prior art keywords
word line
voltage
clamp
supply voltage
node
Prior art date
Application number
TW095124099A
Other languages
English (en)
Other versions
TW200710873A (en
Inventor
Jong-Hoon Jung
Myoung-Kyu Seo
Hyo-Sang Lee
Hoon-Jin Bang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200710873A publication Critical patent/TW200710873A/zh
Application granted granted Critical
Publication of TWI431635B publication Critical patent/TWI431635B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Description

驅動字元線的電路及其方法
本發明之例示實施例是關於驅動字元線之電路及其方法，且更特定言之是關於以嵌入於系統晶片(System－on－Chip ；SOC)上之非揮發性記憶體裝置的讀取模式(read mode)來驅動字元線之電路及其方法。
通常，希望攜帶型裝置(例如，行動終端)為輕便、小巧且相對簡單的。因此，可在一晶片上建構中央處理單元(central processing unit ；CPU)、數位訊號處理器(digital signal processor ；DSP)、記憶體等之系統晶片(SoC)技術已適合用於習知攜帶型裝置(例如，行動終端)中。在SoC上建構之記憶體通常包括非揮發性記憶體(例如，快閃記憶體)以及揮發性記憶體，例如，動態隨機存取記憶體(dynamic random access memory ；DRAM)或靜態隨機存取記憶體(static random access memory； SRAM)。快閃記憶體可用於安全地儲存資料，這些資料例如可為通訊安全用之已編碼－及/或已解碼之識別碼值，即使當歸因於(例如)已耗盡之電池等使電源停用時亦同。
在習知裝置中，高速之NOR型快閃記憶體通常用作建構於SoC上之快閃記憶體。
此快閃記憶體可具有三種操作模式(例如，抹除模式、程式模式以及讀取模式)。施加至單元中之電壓位準可視快閃記憶體之操作模式而不同。因此，施加至每一單元中之字元線電壓可視操作模式而改變。
快閃記憶體可使用及/或需要一種可使開啟單元電流與關閉單元電流之間的差異最大化之恆定讀取電壓(例如，約2.6 V)以精確偵測在讀取操作期間之開啟單元以及關閉單元。
由於讀取電壓之波動可引起開啟單元以及關閉單元之不正確讀取，因此讀取電壓應維持對外部電源之波動、溫度波動以及過程變化相對不敏感之實質上恆定的電壓位準。因此，通常，讀取電壓產生自內部讀取電壓產生器，其相對不受外部電源之波動、溫度波動以及過程變化所影響。
習知讀取電壓產生器可以恆定電阻比來比較一參考電壓以及一讀取電壓以維持實質上恆定的電壓位準。然而，歸因於電路操作之特徵，可需要大於約200 ns之設定時間。因此，在讀取指令之後產生該讀取電壓之狀況下，習知之讀取電壓產生器可不滿足約為50 ns之快閃記憶體存取時間。
因此，通常在待用模式(standby mode)期間操作習知之讀取電壓產生器且習知之讀取電壓產生器可預先產生一規定之讀取電壓。然而，此習知過程可導致在待用模式期間之增加功率消耗。
提供本發明之例示實施例以減少及/或消除歸因於先前技術限制之一或多個問題。
本發明之例示實施例提供驅動字元線之電路。驅動字元線之電路可快速藉由使用在讀取模式中共用之電荷來操作字元線以減少待用模式中的不必要之功率消耗。
本發明之例示實施例提供驅動字元線之方法。驅動字元線之方法可快速藉由使用在讀取模式共用中之電荷來操作字元線以減少待用模式中的不必要之功率消耗。
本發明之例示實施例提供字元線驅動電路。字元線驅動電路可包括：讀取電壓產生器，其經組態以回應於讀取指令以電源電壓預充電箝位電容器(clamp capacitor)，從而穩定地產生讀取電壓，其中改變箝位電容器之電容以補償電源電壓之波動；以及字元線驅動器(word line driver)，其經組態以回應於字元線選擇訊號使箝位電容器中預充電之電荷分配至字元線。
根據本發明之例示實施例，讀取電壓產生器可包括：位準偵測器(level detector)，其經組態以偵測電源電壓位準之波動從而回應於讀取指令產生位準偵測訊號；以及電荷共用箝位電路(charge sharing clamp circuit)，其經組態以回應於位準偵測訊號且預充電箝位電容器從而產生該讀取電壓。由於箝位電容器之電容改變(即，與電源電壓位準之波動成反比)，因此由改變之電容來補償電源電壓位準之波動且電荷實質上可保持恆定。
根據本發明之例示實施例，位準偵測器可包括：讀取控制電晶體(read control transistor)，其耦接在電源電壓與第一節點之間且經組態以回應於讀取指令而切換；分壓器(voltage divider)，其包括在第一節點與接地電極(ground electrode)之間串聯耦接之n個電阻器且經組態以輸出個別n－1個分壓訊號，其中n為大於一之自然數；以及n－1個比較器(comparator)，其每一者經組態以將n－1個分壓訊號之一與參考訊號比較從而產生n－1個比較訊號。
根據本發明之例示實施例，電荷共用箝位電路可包括預充電電晶體，其耦接在電源電壓與第二節點之間且經組態以回應於預充電訊號而切換；電荷共用電容器，其耦接在第二節點與接地電極之間；n－個單位箝位電容器，其並聯耦接在第二節點與接地電極之間；以及n－1個箝位電晶體，其每一者耦接在第二節點與n－1個單位箝位電容器之間且經組態以回應於n－1個比較訊號之相對應之一者而切換。
根據本發明之例示實施例，可將電源電壓之波動偵測為校正數值且可由數值來控制電容之變化。
根據本發明之例示實施例，箝位電晶體可包括PMOS電晶體且當電源電壓位準減小時所啟動之PMOS電晶體之數量可增加。
根據本發明之例示實施例，字元線驅動器可包括接面電容器(junction capacitor)，其耦接在電源電壓與第二節點之間；反相器(inverter)，其耦接在第二節點與接地電極之間且經組態以反相字元線選擇訊號從而輸出反相字元線選擇訊號；以及傳遞電晶體(pass transistor)，其經組態以將自反相器輸出之反相字元線選擇訊號傳輸至字元線。此傳遞電晶體可為自升壓(self－boosting)類型或結合此自升壓與抽汲(pumping)之混合類型。
本發明之例示實施例提供驅動字元線之方法。驅動字元線之方法可包括回應於讀取指令偵測電源電壓之位準；回應於電源電壓之所偵測位準來改變電容以補償電源電壓之波動；以電源電壓預充電箝位電容器；以及回應於字元線選擇訊號使箝位電容器中預充電之電荷分配至字元線。
根據本發明之例示實施例，偵測電源電壓之位準可包括回應於讀取指令以提供電源電壓；回應於所提供之電源電壓以產生n個分壓訊號，其中n為大於一之自然數；以及將n個分壓訊號與參考訊號比較以產生n個比較訊號。
根據本發明之例示實施例，改變電容可包括回應於n個比較訊號當電源電壓位準增加時減少所啟動之n個箝位電晶體之數量，n個箝位電晶體耦接至包括於箝位電容器中之n個單位箝位電容器；以及回應於n個比較訊號當電源電壓位準減小時增加所啟動之n個箝位電晶體之數量。根據所啟動之n個箝位電晶體之數量來改變n個單位箝位電容器之電容。
根據本發明之例示實施例，分配電荷可包括預充電一傳遞電晶體；回應於字元線選擇訊號以提供整合在箝位電容器及電荷共用電容器中之電荷至傳遞電晶體之輸入級；由提供至傳遞電晶體輸入級之電荷使此傳遞電晶體自升壓(self－boosting)；以及經由自升壓此傳遞電晶體以分配電荷至字元線。
本發明之例示實施例提供一讀取電壓產生器。此讀取電壓產生器可包括：位準偵測器，其經組態以偵測電源電壓位準之波動從而回應於讀取指令產生位準偵測訊號以穩定地產生一讀取電壓；以及電荷共用箝位電路，其經組態以回應於位準偵測訊號來預充電一箝位電容器。改變此箝位電容器之電容以補償電源電壓位準之波動。
下文中，將參看隨附圖式詳細解釋本發明之例示實施例。
應理解的是，儘管本文中術語第一、第二等用於描述各種元件，但不應由此等術語來限制此等元件。此等術語用於區別一元件與另一元件。舉例而言，在不偏離本發明之範疇的情況下，可將第一元件稱為第二元件，且同樣地可將第二元件稱為第一元件。如本文所使用，術語“及/或”包括一或多個相關列出項之任何以及所有組合。
應理解當將一元件稱為“連接”或“耦接”至另一元件時，其可直接連接或耦接至另一元件或可存在其它之介入元件。相反地，當將一元件稱為“直接連接”或“直接耦接”至另一元件時，不存在其它之介入元件。應以相似方式來解釋用於描述元件之間的關係之其他詞(例如，“在...之間”相對於“直接在...之間”，“鄰近”相對於“直接鄰近”等)。
本文所使用之術語為描述特殊實施例起見且不意欲限制本發明。如本文所使用者，單數形式“一”以及“所述”亦意欲包括複數形式，除非上下文以其他方式清晰指出。應進一步理解的是，當本文使用時術語“包含”及/或“包括”規定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群的存在或添加。
除非另外界定，否則本文所使用之所有術語(包括技術以及科學術語)具有本發明所屬於之熟習此項技術者通常理解之相同意義。應進一步理解的是，應將術語(諸如彼等在常用字典中所界定)解釋為具有與相關技術上下文中其意義一致的意義且不應以理想化或過於形式的意義來解釋，除非本文中明確地如此界定。
圖1為根據本發明之例示實施例之快閃記憶體之字元線解碼器的方塊圖；圖2為根據本發明之例示實施例圖1之讀取電壓產生器的電路圖；且圖3為根據本發明之例示實施例圖1之字元線驅動器的電路圖。根據本發明之例示實施例，快閃記憶體可嵌入於系統晶片(SoC)上且可適合於具有高於讀取電壓(例如，VRD＝2.6 V)之電源電壓(例如，VCCH＝3.3 V)的應用。
參看圖1，字元線解碼器可包括2N 個字元線驅動器WLD0至WLD2N －1以驅動2N 條字元線。字元線解碼器經組態以解碼N位元列位址以啟動2N 個字元線驅動器之一者從而驅動相對應之字元線WLi。可分別自讀取電壓產生器10、程式電壓產生器20以及抹除電壓產生器30提供三電壓VRD、VPGM以及VERS至字元線驅動器。
參看圖2，讀取電壓產生器10可包括位準偵測器12以及電荷共用箝位電路14。
位準偵測器12可包括分壓器DIV以及比較電路COM。分壓器DIV可包括讀取控制電晶體PM1以及一或多個電阻器。舉例而言，如圖2所示，分壓器DIV可包括十二個電阻器R1至R12。此讀取控制電晶體PM1可耦接在電源電壓VCCH與第一節點N1之間且可回應於讀取指令RD而切換。十二個電阻器R1至R12可串聯耦接在第一節點N1與接地電極之間。分壓器DIV可輸出十一個分壓訊號VD1至VD11。舉例而言，可提供輸出，其每一者連接在十二個電阻器之兩個之間。比較電路COM可包括一或多個比較器。舉例而言，如圖2所示之比較電路COM可包括十一個比較器CP1至CP11。十一個比較器CP1至CP11之每一者可將十一個分壓訊號VD1至VD11之一者與參考訊號VREF相比較且可產生十一個比較訊號VC1至VC11。
若分壓訊號VDi低於參考訊號VREF，則比較器CPi可輸出具有較低位準之相對應之比較訊號VCi，且若分壓訊號VDi高於參考訊號VREF，則比較器CPi可輸出具有較高位準之比較訊號VCi。舉例而言，若分壓訊號VD11高於參考訊號VREF，則由於根據圖2所示之組態，VD11之電壓位準具有分壓訊號VD1至VD11之最低電壓位準，因此可輸出具有較高位準之所有比較訊號VC1至VC11。此外，若分壓訊號VD1低於參考訊號VREF，則由於根據圖2所示之組態，VD1之電壓位準具有分壓訊號VD1至VD11之最高電壓位準，因此可輸出具有較低位準之所有比較訊號VC1至VC11。因此，如圖2所示根據本發明之例示實施例，位準偵測器12可偵測十二個電壓位準。
電荷共用箝位電路14可包括預充電電晶體PM2，電荷共用電容器CS、一或多個單位箝位電容器以及一或多個箝位電晶體。如圖2所示，電荷共用箝位電路14可包括十一個單位箝位電容器CC1至CC11以及十一個箝位電晶體CT1至CT11。預充電電晶體PM2可耦接在電源電壓VCCH與第二節點N2之間，且可回應於預充電訊號PRC而切換。十一個單位箝位電容器CC1至CC11可並聯耦接在第二節點N2與接地電極之間。十一個箝位電晶體CT1至CT11可耦接在第二節點N2與十一個單位箝位電容器CC1至CC11之間且每一者可回應於十一個比較訊號VC1至VC11之相對應之比較訊號而切換。可以至少一PMOS及/或NMOS電晶體來組構上述之範位電晶體CT1至CT11。舉例而言，圖2中所示之箝位電晶體CT1至CT11可為PMOS電晶體。若比較訊號為較低位準，則可啟動箝位電晶體CT1至CT11，且若比較訊號為較高位準，則停用各箝位電晶體CT1至CT11。
由方程式1來表示在第二節點N2處之總電容Ct：Ct＝Cs＋nCc (1)
其中Cs為電荷共用電容器之電容，Cc為單位箝位電容器之電容且n表示所啟動之箝位電晶體的數量。
根據本發明之例示實施例，當電源電壓VCCH充分下降使得所有比較訊號在較低狀態中時可啟動所有箝位電晶體CT1至CT11。因此，可得出Ct＝Cs＋11Cc。此外，當電源電壓VCCH充分升高使得所有比較訊號在較高狀態中時可停用所有箝位電晶體CT1至CT11。因此，可得出Ct＝Cs。相對應地，當電源電壓位準下降時Ct值變得較大，且當電源電壓位準升高時Ct值變得較小。
因此，可維持著預充電電荷量(Q＝CV)實質上為恆定。由於可維持預充電電荷量實質上為恆定，因此根據本發明之例示實施例可提供實質上為恆定的讀取電壓VRD至第二節點N2。
參看圖3，字元線驅動器WLDi可包括接面電容器CJ、CMOS反相器INV以及傳遞電晶體PT。接面電容器CJ可耦接在電源電壓VCCH與第二節點N2之間。CMOS反相器INV可耦接在第二節點N2與接地電極之間。CMOS反相器INV可接收、反相且輸出字元線選擇訊號WL_ENi。傳遞電晶體PT可將自CMOS反相器INV之輸出訊號傳輸至字元線WLi。另外，字元線驅動器WLDi可包括閘極電晶體GT，所述閘極電晶體GT可預充電該傳遞電晶體PT之閘極以在自升壓過程中驅動該傳遞電晶體PT。舉例而言，閘極電晶體GT可回應於抹除電壓VERS以預充電該傳遞電晶體PT之閘極直至約3.3 V。
根據本發明之例示實施例，若字元線選擇訊號WL_ENi在啟動狀態中，則可將讀取電壓VRD施加至反相器INV之輸出級。啟動狀態可為較低狀態。接著可提供讀取電壓VRD至字元線WLi。由於字元線WLi具有寄生電容CWL，因此可經由反相器來分配該整合在箝位電容器CC1至CC11以及電荷共用電容器CS中之電荷至寄生電容CWL。即，由於不管電源電壓VCCH之波動電荷量仍保持恆定，因此亦可控制分配至字元線之電荷量使成相對恆定的狀態。
在根據本發明之例示實施例的驅動電路中，若一讀取控制訊號變為啟動位準(例如，較低位準)，則回應於讀取指令RD可啟動電晶體PM1。接著，可將電源電壓施加至分壓器DIV。由電阻器陣列來分割所施加之電源電壓且可產生分壓訊號。比較電路COM之比較器之每一者可接收相對應之分壓訊號且可比較此分壓訊號與該參考訊號以產生一比較訊號。此比較訊號可具有與電源電壓位準相關的值。
回應於所偵測之比較訊號可啟動或停用各箝位電晶體。耦接至所啟動之箝位電晶體之單位箝位電容器可連接至第二節點。因此，可將第二節點N2處之總電容表示為單位箝位電容器之電容加上電荷共用電容器之電容的總和。
在設定第二節點N2處之電容以補償電源電壓位準之波動之後回應於預充電訊號PRC，則可啟動該預充電電晶體PM2。可經由所啟動之預充電電晶體PM2來充電多個耦接至第二節點N2之電容器。
當施加字元線選擇訊號WL_ENi同時預充電第二節點N2時，可由第二節點N2處之預充電電荷在反相器INV之輸出級產生(例如)約2.6 V之讀取電壓。接著，藉由自升壓，則在傳遞電晶體PT閘極處之電壓可自約3.3 V之預充電電壓增加至約5.8 V，藉此啟動該傳遞電晶體PT。因此，可經由打開之傳遞電晶體PT以將該讀取電壓施加至字元線WLi。
因此，不管電源電壓之波動，可以實質上恆定的電壓(例如，2.6 V)來驅動一讀取模式中所選擇之字元線。
相對應地，本發明之例示實施例可藉由快速操作具有在嵌入於SoC等中之快閃記憶體之讀取模式中所共用電荷的字元線來減少待用模式中的不必要之功率消耗。另外，藉由改變電容以補償電源電壓位準之波動，可使將分配之電荷實質上維持著恆定。
已經如上描述本發明之例示實施例，應理解的是，不應由以上描述中陳述之特殊細節來限制本發明且在不偏離本發明之精神或範疇的情況下本發明之例示實施例的許多明顯變化為可行的。
10．．．讀取電壓產生器
12．．．位準偵測器
14．．．電荷共用箝位電路
20．．．程式電壓產生器
30．．．抹除電壓產生器
對於熟習此項技術者自結合隨附圖式所考慮之本發明例示實施例的以上描述，本發明之例示實施例將變得顯而易見，其中相同參考數字表示相同元件。注意圖式為說明之目的且因而不是用來限制本發明之例示實施例。
圖1為根據本發明之例示實施例之快閃記憶體之字元線解碼器的方塊圖。
圖2為根據本發明之例示實施例圖1之讀取電壓產生器的電路圖。
圖3為根據本發明之例示實施例圖1之字元線驅動器的電路圖。
12．．．位準偵測器
14．．．電荷共用箝位電路

Claims (10)

  1. 一種字元線驅動電路，包括：讀取電壓產生器，其經組態以回應於讀取指令以電源電壓來預充電箝位電容器，從而穩定地產生讀取電壓，所述箝位電容器之電容改變以補償電源電壓位準之波動；以及字元線驅動器，其經組態以回應於字元線選擇訊號使所述箝位電容器中已預充電之電荷分配至字元線；其中所述字元線驅動器包括：接面電容器，其耦接在所述電源電壓與第二節點之間；反相器，其耦接在所述第二節點與接地電極之間且經組態以反相所述字元線選擇訊號從而輸出反相字元線選擇訊號；以及傳遞電晶體，其經組態以將自所述反相器輸出之所述反相字元線選擇訊號傳輸至所述字元線。
  2. 如申請專利範圍第1項所述之字元線驅動電路，其中所述讀取電壓產生器包括：位準偵測器，其經組態以偵測所述電源電壓位準之所述波動從而回應於所述讀取指令以產生位準偵測訊號；以及電荷共用箝位電路，其經組態以回應於所述位準偵測訊號來預充電所述箝位電容器從而產生所述讀取電壓。
  3. 如申請專利範圍第2項所述之字元線驅動電路，其 中所述位準偵測器包括：讀取控制電晶體，其耦接在所述電源電壓與第一節點之間且經組態以回應於所述讀取指令而切換；分壓器，其包括串聯耦接在所述第一節點與所述接地電極之間的n個電阻器，且經組態以輸出n-1個分壓訊號，其中n為大於一之自然數；以及n-1個比較器，其每一者經組態以將所述n-1個分壓訊號之一者與參考訊號相比較從而產生n-1個比較訊號。
  4. 如申請專利範圍第3項所述之字元線驅動電路，其中所述電荷共用箝位電路包括：預充電電晶體，其耦接在所述電源電壓與所述第二節點之間且經組態以回應於預充電訊號而切換；電荷共用電容器，其耦接在所述第二節點與所述接地電極之間；n-1個單位箝位電容器，其並聯耦接在所述第二節點與所述接地電極之間；以及n-1個箝位電晶體，其每一者耦接在所述第二節點與所述n-1個單位箝位電容器之一者之間且經組態以回應於所述n-1個比較訊號之相對應之一者而切換。
  5. 如申請專利範圍第4項所述之字元線驅動電路，其中所述n-1個箝位電晶體包括PMOS電晶體，且當所述電源電壓位準減小時所啟動之所述PMOS電晶體的數量增加。
  6. 一種驅動字元線之方法，所述方法包括： 回應於讀取指令以偵測電源電壓之位準；回應於所述電源電壓之所述所偵測之位準來改變電容以補償所述電源電壓之波動；以所述電源電壓來預充電箝位電容器；以及回應於字元線選擇訊號使所述箝位電容器中已預充電之電荷分配至所述字元線；其中分配所述電荷包括：對傳遞電晶體進行預充電；回應於所述字元線選擇訊號，提供所述箝位電容器中已預充電之所述電荷至所述傳遞電晶體之輸入級；藉由提供所述電荷至所述傳遞電晶體之所述輸入級使所述傳遞電晶體自升壓；以及經由所述已自升壓之傳遞電晶體使所述電荷分配至所述字元線。
  7. 如申請專利範圍第6項所述之驅動字元線之方法，其中偵測所述電源電壓之所述位準包括：回應於讀取指令以提供所述電源電壓；回應於所述所提供之電源電壓以產生n個分壓訊號，其中n為自然數；以及將所述n個分壓訊號與參考訊號相比較以產生n個比較訊號。
  8. 如申請專利範圍第7項所述之驅動字元線之方法，其中改變所述電容包括：回應於所述n個比較訊號，當所述電源電壓之所述位 準增加時，減少所啟動的n個箝位電晶體之數量，所述n個箝位電晶體耦接至包括於所述箝位電容器中之n個單位箝位電容器；以及回應於所述n個比較訊號，當電源電壓之所述位準減小時，增加所述所啟動之n個箝位電晶體之所述數量，且其中根據所述所啟動之n個箝位電晶體之所述數量來改變所述n個單位箝位電容器之所述電容。
  9. 如申請專利範圍第8項所述之驅動字元線之方法，其中預充電所述箝位電容器包括：回應於預充電訊號且回應於電荷共用電容器以經由所述所啟動之n個箝位電晶體之相對應之一者來提供所述電源電壓至所述n個單位箝位電容器。
  10. 一種讀取電壓產生器，包括：位準偵測器，其經組態以偵測電源電壓位準之波動從而回應於讀取指令來產生位準偵測訊號以穩定地產生讀取電壓；以及電荷共用箝位電路，其經組態以回應於所述位準偵測訊號來預充電箝位電容器，其中改變所述箝位電容器之所述電容以補償所述電源電壓位準之所述波動；其中所述位準偵測器包括：讀取控制電晶體，其耦接在電源電壓與第一節點之間且經組態以回應於所述讀取指令而切換；分壓器，其包括串聯耦接在第一節點與接地電極 之間的n個電阻器，且經組態以輸出n-1個分壓訊號，其中n為大於一之自然數；以及n-1個比較器，其每一者經組態以將所述n-1個分壓訊號之一者與參考訊號相比較從而產生n-1個比較訊號；其中所述電荷共用箝位電路包括：預充電電晶體，其耦接在所述電源電壓與第二節點之間且經組態以回應於預充電訊號而切換；電荷共用電容器，其耦接在所述第二節點與所述接地電極之間；n-1個單位箝位電容器，其並聯耦接在所述第二節點與所述接地電極之間；以及n-1個箝位電晶體，其每一者耦接在所述第二節點與所述n-1個單位箝位電容器之一者之間且經組態以回應於所述n-1個比較訊號之相對應之一者而切換。
TW095124099A 2005-07-05 2006-07-03 驅動字元線的電路及其方法 TWI431635B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060325A KR100630346B1 (ko) 2005-07-05 2005-07-05 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법

Publications (2)

Publication Number Publication Date
TW200710873A TW200710873A (en) 2007-03-16
TWI431635B true TWI431635B (zh) 2014-03-21

Family

ID=37597646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095124099A TWI431635B (zh) 2005-07-05 2006-07-03 驅動字元線的電路及其方法

Country Status (4)

Country Link
US (1) US7394701B2 (zh)
KR (1) KR100630346B1 (zh)
CN (1) CN1892914B (zh)
TW (1) TWI431635B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4790335B2 (ja) * 2005-07-07 2011-10-12 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7623373B2 (en) * 2006-12-14 2009-11-24 Intel Corporation Multi-level memory cell sensing
TWI398876B (zh) * 2008-12-25 2013-06-11 Winbond Electronics Corp 記憶體控制器與解碼器
TWI423257B (zh) * 2009-01-15 2014-01-11 寫入操作時降低電源電壓之雙埠ｓｒａｍ
TWI404065B (zh) * 2009-02-13 2013-08-01 Univ Hsiuping Sci & Tech 寫入操作時提高字元線電壓位準之單埠靜態隨機存取記憶體
US7924633B2 (en) * 2009-02-20 2011-04-12 International Business Machines Corporation Implementing boosted wordline voltage in memories
CN102420007B (zh) * 2011-11-30 2013-08-14 中国科学院微电子研究所 一种字线偏置电路
US8582380B2 (en) 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
US8861285B2 (en) 2012-02-09 2014-10-14 Micron Technology, Inc. Apparatuses and methods for line charge sharing
CN102637450B (zh) * 2012-04-13 2014-09-17 中国科学院微电子研究所 电流共享型存储器的地址解码器
CN104616691B (zh) * 2015-01-31 2018-01-26 上海华虹宏力半导体制造有限公司 字线电压产生电路以及存储器
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
US9552854B1 (en) * 2015-11-10 2017-01-24 Intel Corporation Register files including distributed capacitor circuit blocks
CN114582406B (zh) * 2020-11-30 2023-05-23 无锡华润上华科技有限公司 半导体存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
US5394077A (en) * 1993-04-30 1995-02-28 Kabushiki Kaisha Toshiba Internal power supply circuit for use in a semiconductor device
KR100287545B1 (ko) 1998-09-17 2001-04-16 윤종용 불 휘발성 반도체 메모리 장치
US6134146A (en) * 1998-10-05 2000-10-17 Advanced Micro Devices Wordline driver for flash electrically erasable programmable read-only memory (EEPROM)
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
JP2002124858A (ja) * 2000-08-10 2002-04-26 Nec Corp 遅延回路および方法
JP2002269969A (ja) * 2001-03-07 2002-09-20 Nec Corp メモリセル、不揮発性メモリ装置、及びその制御方法
KR100507701B1 (ko) 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
JP3866594B2 (ja) * 2002-03-15 2007-01-10 Ｎｅｃエレクトロニクス株式会社 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法
CN100583292C (zh) * 2002-10-30 2010-01-20 哈娄利公司 包含双monos单元的存储装置及操作该存储装置的方法

Also Published As

Publication number Publication date
CN1892914B (zh) 2011-09-14
CN1892914A (zh) 2007-01-10
US20070008780A1 (en) 2007-01-11
US7394701B2 (en) 2008-07-01
KR100630346B1 (ko) 2006-10-02
TW200710873A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
TWI431635B (zh) 驅動字元線的電路及其方法
US6201437B1 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
JP2732826B2 (ja) 不揮発性半導体メモリ装置とそのワードライン駆動方法
US7085190B2 (en) Variable boost voltage row driver circuit and method, and memory device and system including same
JP4040243B2 (ja) 強誘電体メモリ
US9786383B2 (en) One time programmable non-volatile memory and read sensing method thereof
JP2005285197A (ja) 半導体記憶装置
TW201030750A (en) Memory having negative voltage write assist circuit and method therefor
WO2013028377A1 (en) System and method for performing memory operations on rram cells
US8228711B2 (en) Bi-directional resistive memory devices and related memory systems and methods of writing data
KR20040025186A (ko) 차아지 재사용 방법을 이용하는 비트라인 이퀄라이징 전압발생부를 갖는 메모리 장치
JP2003346478A (ja) 半導体記憶装置
TWI426527B (zh) 驅動記憶體元件的字元線的電路及其方法
TW518605B (en) Integrated memory with bit-line reference-voltage and method to generate the bit-line reference-voltage
US6980458B2 (en) Sensing circuit for ferroelectric non-volatile memories
US8693260B2 (en) Memory array with two-phase bit line precharge
US20170062062A1 (en) Semiconductor memory device
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2000243091A (ja) 強誘電体メモリ装置
US7098727B2 (en) Boosting circuit
WO2023042566A1 (ja) 半導体メモリ装置
JP2007157255A (ja) 強誘電体メモリ装置および電子機器
JPH11149790A (ja) 電流センスアンプ回路
JP2006164382A (ja) 強誘電体メモリ装置
JP2002042465A (ja) 半導体装置