CN1892914B - 驱动字线的电路和方法 - Google Patents
驱动字线的电路和方法 Download PDFInfo
- Publication number
- CN1892914B CN1892914B CN2006101011691A CN200610101169A CN1892914B CN 1892914 B CN1892914 B CN 1892914B CN 2006101011691 A CN2006101011691 A CN 2006101011691A CN 200610101169 A CN200610101169 A CN 200610101169A CN 1892914 B CN1892914 B CN 1892914B
- Authority
- CN
- China
- Prior art keywords
- word line
- response
- voltage
- signal
- capacitance device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
一种字线驱动电路,包括读取电压生成器和字线驱动器。所述读取电压生成器可以响应于读取命令而对箝位电容器预充电电源电压,来稳定地生成读取电压。所述箝位电容器的电容被改变,从而补偿电源电压电平的波动。所述字线驱动器可以响应于字线选择信号,而把在箝位电容器中预充的电荷分配至字线。因此,所述字线驱动电路可以通过快速以读取模式中共享的电荷来操作字线,从而减少待机模式中不必要的功耗。
Description
技术领域
本发明的示例实施例涉及一种驱动字线的电路和方法,更具体地说,涉及一种在芯片上***(system-on-chip SoC)上嵌入的非易失性存储设备的读取模式中驱动字线的电路和方法。
背景技术
总体上,希望便携式设备,例如移动终端,轻、小、并相对简单。因此,能够在一个芯片上实现中央处理单元(CPU)、数字信号处理器(DSP)、存储器等的芯片上***(SoC)技术已经被适配以用于传统的便携式设备,例如移动终端。在SoC上实现的存储器总体上包括例如快闪存储器的非易失性存储器、以及例如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的易失性存储器。快闪存储器可以用于安全地存储数据,例如,标识代码值,即使当由于例如电池耗尽等而造成电源失效时,所述数据也能为了通信安全而被编码和/或解码。
在传统设备中,高速NOR(或非)-型快闪存储器总体上用在SoC上实现的快闪存储器。
这样的快闪存储器可以具有三种操作模式,例如,擦除模式、程序模式、和读取模式。应用到单元的电压电平可以根据快闪存储器的操作模式而不同。这样,可以应用到每个单元的字线电压可以根据操作模式而变化。
可以最大化单元导通(on-cell)电流和单元切断(off-cell)电流之间的差异的恒定读取电压(例如,大约2.6V)可以用于快闪存储器和/或被快闪存储器所要求,以精确地检测读取操作期间的单元导通和单元切断。
读取电压应当保持对于外部电源波动、温度波动和处理变动相对不敏感的大致恒定的电压电平;因为读取电压的波动可以导致对单元导通和单元切断的不正确读取。因此,总体上,读取电压从内部读取电压生成器生成,该内部读取电压生成器相对不受外部电源波动、温度波动和处理变动的影响。
传统读取电压生成器可以以恒定电阻比来比较基准电压和读取电压,以保持大致恒定的电压电平。然而,由于电路操作的特性,可能要求大于约200ns的设置时间。因此,在读取电压在读取命令后生成的情况下,传统读取电压生成器可能不满足可能大约50ns的快闪存储器访问时间。
因此,传统读取电压生成器通常在待机模式期间操作,并且可以事先生成规定的读取电压。然而,此传统处理可能导致待机模式期间功耗增大。
发明内容
提供本发明的示例实施例以减少和/或避免由于现有技术的限制而导致的一个或多个问题。
本发明的示例实施例提供一种用于驱动字线的电路。该驱动字线的电路可以通过快速使用读取模式中共享的电荷来操作字线,从而减少待机模式中不必要的功耗。
本发明的示例实施例提供一种用于驱动字线的方法。该驱动字线的方法可以通过快速使用读取模式中共享的电荷来操作字线,从而减少待机模式中不必要的功耗。
本发明的示例实施例提供一种字线驱动电路。所述字线驱动电路可以包括:读取电压生成器,被配置为响应于读取命令而对箝位电容器预充电电源电压,来稳定地生成读取电压,其中,所述箝位电容器的电容被改变,从而补偿电源电压的波动;以及字线驱动器,被配置为响应于字线选择信号,而把在箝位电容器中预充的电荷分配至字线。
按照本发明的示例实施例,读取电压生成器可以包括:电平检测器,被配置为响应于读取命令,来检测电源电压电平的波动以生成电平检测信号;以及电荷共享箝位电路,被配置为响应于电平检测信号,来对箝位电容器预充电,从而生成读取电压。因为箝位电容器的电容被改变,即,与电源电压电平的波动成反比,因此通过改变电容而补偿电源电压电平,并且电荷可以大致保持恒定。
按照本发明的示例实施例,电平检测器可以包括:读取控制晶体管,耦接在电源电压和第一节点之间,并被配置为响应于读取命令而切换;电压驱动器,包括在第一节点和接地电极之间串联的n个电阻器,并被配置为输出相应的n-1个分压信号,其中n是大于1的自然数;以及n-1个比较器,每个被配置为把n-1个分压信号之一与基准信号作比较,以生成n-1个比较信号。
按照本发明的示例实施例,电荷共享箝位电路可以包括:预充电晶体管,耦接在电源电压和第二节点之间,并被配置为响应于预充电信号而被切换;电荷共享电容器,耦接在第二节点和接地电极之间;n-1个单位箝位电容器,并联在第二节点和接地电极之间;以及n-1个箝位晶体管,其中每个耦接在第二节点和n-1个单位箝位电容器之间,并被配置为响应于n-1个比较信号中相对应的一个而切换。
按照本发明的示例实施例,电源电压的波动可以被检测为正确的数字值,并且电容的变动可以由数字值控制。
按照本发明的示例实施例,箝位晶体管可以包括PMOS晶体管,激活的PMOS晶体管的数目可以随着电源电压电平的降低而增大。
按照本发明的示例实施例,字线驱动器可以包括:结电容器,耦接在电源电压和第二节点之间;反相器,耦接在第二节点和接地电极之间,并被配置为把字线选择信号反相,以输出反相的字线选择信号;以及通道晶体管,被配置为把从反相器输出的反相的字线选择信号发送至字线。所述通道晶体管可以是自推(self-boosting)型或组合了自推和泵浦的混合型。
本发明的示例实施例提供一种驱动字线的方法。所述驱动字线的方法可以包括:响应于读取命令,而检测电源电压电平;响应于所检测的电源电压电平,改变电容,从而补偿电源电压的波动;对箝位电容器预充电电源电压;以及响应于字线选择信号,而把在箝位电容器中预充的电荷分配至字线。
按照本发明的示例实施例,检测电源电压电平可以包括:响应于读取命令,而提供电源电压;响应于所提供的电源电压,而生成n个分压信号,其中n是大于1的自然数;以及把n个分压信号与基准信号相比较,以生成n个比较信号。
按照本发明的示例实施例,改变电容可以包括:响应于n个比较信号,当电源电压电平增大时,降低激活的n个箝位晶体管的数目,所述n个箝位晶体管耦接到包括在箝位电容器的n个单位箝位电容器;以及响应于n个比较信号,当电源电压电平降低时,增大激活的n个箝位晶体管的数目。所述n个单位箝位电容器的电容按照激活的n个箝位晶体管的数目而变化。
按照本发明的示例实施例,分配电荷可以包括:对通道晶体管预充电;响应于字线选择信号,把在箝位电容器和电荷共享电容器中集成的电荷提供至通道晶体管的输入级;通过提供至通道晶体管的输入级的电荷来自推该通道晶体管;以及通过该自推的通道晶体管,把电荷分配至字线。
本发明的示例实施例提供一种读取电压生成器。所述读取电压生成器可以包括:电平检测器,被配置为响应于读取命令,来检测电源电压电平的波动以生成电平检测信号,从而稳定生成读取电压;以及电荷共享箝位电路,被配置为响应于电平检测信号,来对箝位电容器预充电。箝位电容器的电容被改变,以补偿电源电压电平的波动。
附图说明
结合附图,根据本发明的示例实施例的后面的描述,本发明示例实施例对于本领域普通技术人员将更加显而易见,在附图中,相同的参考标号代表相同的元件。应当注意的是,附图仅出于示例性的目的,而不限制本发明的示例实施例。
图1是框图,示出按照本发明示例实施例的快闪存储器的字线解码器。
图2是电路图,示出按照本发明示例实施例的图1的读取电压生成器。
图3是电路图,示出按照本发明示例实施例的图1的字线驱动器。
具体实施方式
下面,将参照附图具体解释本发明的示例实施例。
应当理解,虽然此处术语第一、第二等可以用于描述各种元件,但是这些元件不应当被这些术语所限制。这些术语用于把一个元件与另一个相区分。例如,第一元件可以被称为第二元件,并且,类似地,第二元件可以被称为第一元件,而不偏离本发明的范围。当在此处所使用时,术语“和/或”包括一个或多个相关联地列出的项目的任意以及全部的组合。
应当理解,当元件被称为“连接”或“耦接”至另一个元件时,它可以直接连接或耦接至该另一个元件,或者可以存在介入元件。相反,当元件被称为“直接连接”或“直接耦接”至另一个元件时,不存在介入元件。用于描述元件之间的关系的其它词语应以类似方式解释(例如,“在......之间”较之“直接在......之间”、“相邻”较之“直接相邻”等)。
此处所使用的术语出于描述具体实施例的目的,而不意欲限制本发明。当在此处所使用时,单数形式的“一”、和“该”意欲也包括复数形式,除非上下文明确指示了其它情况。还应理解,术语“包含”、“包含有”、“包括”和/或“包括有”当用在此处时指示存在所陈述的特征、整数、步骤、操作、元件、和/或部件,但并不排除存在或还有一个或多个其它特征、整数、步骤、操作、元件、部件、和/或它们的组。
除非另有定义,此处所使用的所有术语(包括技术和科学术语)具有本发明所属的技术领域的普通技术人员所共同理解的相同含义。还应理解,诸如通用词典中所定义的那些术语应当被解释为具有与它们在相关技术领域的语境中的含义相同的含义,并且将不应被解释为理想化的或过度正式的含义,除非此处明确地如此定义。
图1是框图,示出按照本发明示例实施例的快闪存储器的字线解码器;图2是电路图,示出按照本发明示例实施例的图1的读取电压生成器;以及图3是电路图,示出按照本发明示例实施例的图1的字线驱动器。按照本发明的示例实施例,快闪存储器可以嵌入在芯片上***(SoC)上,并且可以被适配到配有高于读取电压(例如,VRD=2.6V)的电源电压(例如,VCCH=3.3V)的应用。
参照图1,字线解码器可以包括2N个字线驱动器WLD 0到WLD 2N-1,以驱动2N个字线。所述字线解码器可以被配置为对N位行地址解码,以激活2N个字线驱动器之一,从而驱动相应的字线WLi。三个电压VRD、VPGM和VERS可以被分别从读取电压生成器10、编程电压生成器20、和擦除电压生成器30提供至字线驱动器。
参照图2,读取电压生成器10可以包括电平检测器12和电荷共享箝位电路14。
电平检测器12可以包括分压器DIV和比较器电路COM。所述分压器DIV可以包括读取控制晶体管PM1和一个或多个电阻器。例如,分压器DIV可以包括12个电阻器R1到R12,如图2所示。读取控制晶体管PM1可以耦接在电源电压VCCH和第一节点N1之间,并且可以响应于读取命令RD而切换。12个电阻器R1到R12可以串联在第一节点N1和接地电极之间。分压器DIV可以输出11个分压信号VD1至VD11。例如,可以提供输出,其中每个连接在12个电阻器的两个之间。比较器电路COM可以包括一个或多个比较器。例如,比较器电路COM可以包括11个比较器CP1至CP11,如图2所示。11个比较器CP1至CP11中的每个可以把11个分压信号VD1至VD11之一与基准信号VREF相比较,并且可以生成11个比较信号VC1至VC11。
如果分压信号VDi低于基准信号VREF,则比较器CPi可以输出具有低电平的相应的比较信号VCi,如果分压信号VDi高于基准信号VREF,则比较器CPi可以输出具有高电平的比较信号VCi。例如,如果分压信号VD11高于基准信号VREF,则可以以高电平输出所有的比较信号VC1至VC11,因为,按照图2所示的配置,VD11的电压电平具有分压信号VD1至VD11中最低的电压电平。此外,如果分压信号VD1低于基准信号VREF,则可以以低电平输出所有的比较信号VC1至VC11,因为,按照图2所示的配置,VD1的电压电平具有分压信号VD1至VD11中最高的电压电平。因此,按照图2所示的本发明的示例实施例,电平检测器12可以检测12个电压电平。
电荷共享箝位电路14可以包括预充电晶体管PM2、电荷共享电容器CS、一个或多个单位箝位电容器和一个或多个箝位晶体管。如图2所示,电荷共享箝位电路14可以包括11个单位箝位电容器CC1至CC11以及11个箝位晶体管CT1至CT11。预充电晶体管PM2可以耦接在电源电压VCCH和第二节点N2之间,并且可以响应于预充电信号PRC而切换。该11个单位箝位电容器CC1至CC11可以并联在第二节点N2和接地电极之间。该11个箝位晶体管CT1至CT11可以耦接在第二节点N2和11个单位箝位电容器CC1至CC11之间,并且每个可以响应于11个比较信号VC1至VC11的相应的比较信号而切换。箝位晶体管CT1至CT11可以配有至少一个PMOS和/或NMOS晶体管。例如,图2所示的箝位晶体管CT1至CT11可以是PMOS晶体管。如果比较信号是低电平则箝位晶体管CT1至CT11可以被激活,如果比较信号是高电平则箝位晶体管CT1至CT11可以被失效。
第二节点N2处的总电容Ct可以由公式1表示:
Ct=Cs+nCc (1)
其中Cs是电荷共享电容器的电容,Cc是单位箝位电容器的电容,并且n代表激活的箝位晶体管的数目。
按照本发明的示例实施例,当电源电压VCCH充分降低时所有箝位晶体管CT1至CT11可以被激活,从而所有的比较信号处于低状态。因此,可以导出Ct=Cs+11Cc。此外,当电源电压VCCH充分增大时所有箝位晶体管CT1至CT11可以被失效,从而所有的比较信号处于高状态。因此,可以导出Ct=Cs。因此,Ct的值随着电源电压电平降低而变大,并且Ct的值随着电源电压电平增大而变小。
因此,预充电电荷量(Q=CV)可以保持大致恒定。因为预充电电荷量可以保持大致恒定,按照本发明的示例实施例,大致恒定的读取电压VRD可以被提供至第二节点N2。
参照图3,字线驱动器WLDi可以包括结电容器CJ、CMOS反相器INV和通道晶体管PT。结电容器CJ可以耦接在电源电压VCCH和第二节点N2之间。CMOS反相器INV可以耦接在第二节点N2和接地电极之间。CMOS反相器INV可以接收、反相和输出字线选择信号WL_ENi。通道晶体管PT可以把输出信号从CMOS反相器INV发送至字线WLi。另外,字线驱动器WLDi可以包括门晶体管GT,该门晶体管GT可以对通道晶体管PT的栅极预充电,以便在自推处理中驱动通道晶体管PT。例如,响应于擦除电压VERS,门晶体管GT可以把通道晶体管PT的栅极预充电至大约3.3V。
按照本发明的示例实施例,如果字线选择信号WL_ENi处于激活状态,则读取电压VRD可以被施加至反相器INV的输出级。激活状态可以是低状态。然后读取电压VRD可以被提供至字线WLj。因为字线WLi具有寄生电容CWL,因此可以经由反相器把箝位电容器CC1至CC11和电荷共享电容器CS中集成的电荷分配至寄生电容CWL。即,因为不论电源电压VCCH的波动如何电荷量保持恒定,因此,分配至字线的电荷量也可以被控制为相对恒定。
在按照本发明的示例实施例的驱动电路中,如果读取控制信号变为激活电平,例如低电平,则晶体管PM1可以响应于读取命令RD而被激活。然后,电源电压可以被施加至分压器DIV。所施加的电源电压可以由电阻器阵列分压,并可以生成分压信号。比较器电路COM的每个比较器可以接收相应的分压信号,并且可以把该分压信号与基准信号相比较,以生成比较信号。该比较信号可以具有与电源电压电平有关的值。
响应于所检测的比较信号,箝位晶体管可以被激活或失效。耦接到激活的箝位晶体管的单位箝位电容器可以连接到第二节点。因此,第二节点N2处的总电容可以表述为与电荷共享电容器耦接的单位箝位电容器之和。
在第二节点N2处的电容被设置后,响应于预充电信号PRC,预充电晶体管PM2可以被激活,从而电源电压电平的波动可以被补偿。耦接至第二节点N2的电容器可以通过激活的预充电晶体管PM2而被充电。
在当第二节点N2被预充电时施加字线选择信号WL_ENi的情况下,例如约2.6V的读取电压可通过在第二节点N2处预充电电荷而在反相器INV的输出级处生成。然后,通道晶体管PT的栅极处的电压可以从约3.3V的预充电电压通过自推而增大到大约5.8V,从而激活通道晶体管PT。因此,读取电压可以通过导通的通道晶体管PT而施加至字线WLi。
因此,在读取模式中选择的字线可以以例如2.6V的大致恒定的电压而驱动,而不管电源电压的波动如何。
因此,本发明的示例实施例可以通过在SoC中嵌入的快闪存储器的读取模式下以电荷共享而快速操作字线等,来减小待机模式下不必要的功耗。另外,将被分配的电荷通过改变电容来补偿电源电压电平的波动,可以被保持为大致恒定。
已经如此描述了本发明的示例实施例,应当理解,本发明不限于上面的说明中具体详细陈述的内容,在不偏离本发明的精神或范围的情况下,本发明的示例实施例的许多显而易见的变体是可能的。
相关申请的交叉参照
本申请要求2005年7月5日提交的韩国专利申请No.2005-60325根据35USC§119的优先权,其全部内容包含于此作为参照。
Claims (7)
1.一种字线驱动电路,包括:
读取电压生成器,被配置为响应于读取命令而对箝位电容器预充电电源电压,来稳定地生成读取电压,所述箝位电容器的电容被改变,以补偿电源电压电平的波动;以及
字线驱动器,被配置为响应于字线选择信号,而把在箝位电容器中预充的电荷分配至字线,
其中,所述读取电压生成器包括:
电平检测器,被配置为响应于读取命令,来检测电源电压电平的波动,以生成电平检测信号;以及
电荷共享箝位电路,被配置为响应于电平检测信号,来对箝位电容器预充电,以生成读取电压,
其中,所述电平检测器包括:
读取控制晶体管,耦接在电源电压和第一节点之间,并被配置为响应于读取命令而切换;
电压驱动器,包括在第一节点和接地电极之间串联的n个电阻器,并被配置为输出n-1个分压信号,其中n是大于1的自然数;以及
n-1个比较器,每个被配置为把n-1个分压信号之一与基准信号作比较,以生成n-1个比较信号,
其中,所述电荷共享箝位电路包括:
预充电晶体管,耦接在电源电压和第二节点之间,并被配置为响应于预充电信号而被切换;
电荷共享电容器,耦接在第二节点和接地电极之间;
n-1个单位箝位电容器,并联在第二节点和接地电极之间;以及
n-1个箝位晶体管,其中每个耦接在第二节点和n-1个单位箝位电容器之一之间,并被配置为响应于n-1个比较信号中相对应的一个而切换。
2.按照权利要求1所述的字线驱动电路,其中,所述n-1个箝位晶体管包括PMOS晶体管,激活的PMOS晶体管的数目随着电源电压电平的降低而增大。
3.按照权利要求1所述的字线驱动电路,其中,所述字线驱动器包括:
结电容器,耦接在电源电压和第二节点之间;
反相器,耦接在第二节点和接地电极之间,并被配置为把字线选择信号反相,以输出反相的字线选择信号;以及
通道晶体管,被配置为把从反相器输出的反相的字线选择信号发送至字线。
4.一种驱动字线的方法,所述方法包括:
响应于读取命令,而检测电源电压电平;
响应于所检测的电源电压电平,改变电容,以补偿电源电压的波动;
对箝位电容器预充电电源电压;以及
响应于字线选择信号,而把在箝位电容器中预充的电荷分配至字线,
其中,检测电源电压电平包括:
响应于读取命令,而提供电源电压;
响应于所提供的电源电压,而生成n个分压信号,其中n是自然数;以及
把n个分压信号与基准信号相比较,以生成n个比较信号。
其中,改变电容包括:
响应于n个比较信号,当电源电压电平增大时,降低激活的n个箝位晶体管的数目,所述n个箝位晶体管耦接到包括在箝位电容器的n个单位箝位电容器;以及
响应于n个比较信号,当电源电压电平降低时,增大激活的n个箝位晶体管的数目,并且
其中,所述n个单位箝位电容器的电容按照激活的n个箝位晶体管的数目而变化。
5.按照权利要求4所述的方法,其中预充电箝位电容器包括:
响应于预充电信号,把电源电压通过激活的n个箝位晶体管中相对应的一个提供至n个单位箝位电容器,以及提供至电荷共享电容器。
6.按照权利要求4所述的方法,其中,分配电荷包括:
对通道晶体管预充电;
响应于字线选择信号,把在箝位电容器中预充的电荷提供至通道晶体管的输入级;
通过把电荷提供至通道晶体管的输入级来自推所述通道晶体管;以及
通过自推的通道晶体管,把电荷分配至字线。
7.一种读取电压生成器,包括:
电平检测器,被配置为响应于读取命令,来检测电源电压电平的波动,以生成电平检测信号,从而稳定地生成读取电压;以及
电荷共享箝位电路,被配置为响应于电平检测信号,来对箝位电容器预充电,
其中,所述箝位电容器的电容被改变,以补偿电源电压电平的波动,
其中,所述电平检测器包括:
读取控制晶体管,耦接在电源电压和第一节点之间,并被配置为响应于读取命令而切换;
电压驱动器,包括在第一节点和接地电极之间串联的n个电阻器,并被配置为输出n-1个分压信号,其中n是大于1的自然数;以及
n-1个比较器,每个被配置为把n-1个分压信号之一与基准信号作比较,以生成n-1个比较信号。
其中,所述电荷共享箝位电路包括:
预充电晶体管,耦接在电源电压和第二节点之间,并被配置为响应于预充电信号而被切换;
电荷共享电容器,耦接在第二节点和接地电极之间;
n-1个单位箝位电容器,并联在第二节点和接地电极之间;以及
n-1个箝位晶体管,其中每个耦接在第二节点和n-1个单位箝位电容器之一之间,并被配置为响应于n-1个比较信号中相对应的一个而切换。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050060325A KR100630346B1 (ko) | 2005-07-05 | 2005-07-05 | 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법 |
KR60325/05 | 2005-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1892914A CN1892914A (zh) | 2007-01-10 |
CN1892914B true CN1892914B (zh) | 2011-09-14 |
Family
ID=37597646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101011691A Active CN1892914B (zh) | 2005-07-05 | 2006-07-05 | 驱动字线的电路和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7394701B2 (zh) |
KR (1) | KR100630346B1 (zh) |
CN (1) | CN1892914B (zh) |
TW (1) | TWI431635B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4790335B2 (ja) * | 2005-07-07 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US7623373B2 (en) * | 2006-12-14 | 2009-11-24 | Intel Corporation | Multi-level memory cell sensing |
TWI398876B (zh) * | 2008-12-25 | 2013-06-11 | Winbond Electronics Corp | 記憶體控制器與解碼器 |
TWI423257B (zh) * | 2009-01-15 | 2014-01-11 | 寫入操作時降低電源電壓之雙埠sram | |
TWI404065B (zh) * | 2009-02-13 | 2013-08-01 | Univ Hsiuping Sci & Tech | 寫入操作時提高字元線電壓位準之單埠靜態隨機存取記憶體 |
US7924633B2 (en) * | 2009-02-20 | 2011-04-12 | International Business Machines Corporation | Implementing boosted wordline voltage in memories |
CN102420007B (zh) * | 2011-11-30 | 2013-08-14 | 中国科学院微电子研究所 | 一种字线偏置电路 |
US8582380B2 (en) | 2011-12-21 | 2013-11-12 | Micron Technology, Inc. | Systems, circuits, and methods for charge sharing |
US8861285B2 (en) | 2012-02-09 | 2014-10-14 | Micron Technology, Inc. | Apparatuses and methods for line charge sharing |
CN102637450B (zh) * | 2012-04-13 | 2014-09-17 | 中国科学院微电子研究所 | 电流共享型存储器的地址解码器 |
CN104616691B (zh) * | 2015-01-31 | 2018-01-26 | 上海华虹宏力半导体制造有限公司 | 字线电压产生电路以及存储器 |
CN106297868B (zh) * | 2015-05-12 | 2018-11-06 | 晶豪科技股份有限公司 | 驱动子字线的半导体存储器元件 |
US9552854B1 (en) * | 2015-11-10 | 2017-01-24 | Intel Corporation | Register files including distributed capacitor circuit blocks |
CN114582406B (zh) * | 2020-11-30 | 2023-05-23 | 无锡华润上华科技有限公司 | 半导体存储器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1374663A (zh) * | 2001-03-07 | 2002-10-16 | 日本电气株式会社 | 提高可靠性的存储单元、非易失性存储装置及其控制方法 |
CN1494087A (zh) * | 2002-10-30 | 2004-05-05 | 哈娄利公司 | 双金属氧化物-氮化物-氧化物半导体的控制栅极及字线电压升压设计 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
JP3107556B2 (ja) * | 1990-06-01 | 2000-11-13 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
US5394077A (en) * | 1993-04-30 | 1995-02-28 | Kabushiki Kaisha Toshiba | Internal power supply circuit for use in a semiconductor device |
KR100287545B1 (ko) | 1998-09-17 | 2001-04-16 | 윤종용 | 불 휘발성 반도체 메모리 장치 |
US6134146A (en) | 1998-10-05 | 2000-10-17 | Advanced Micro Devices | Wordline driver for flash electrically erasable programmable read-only memory (EEPROM) |
JP4449193B2 (ja) * | 2000-08-01 | 2010-04-14 | ソニー株式会社 | 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、dll回路及びpll回路 |
JP2002124858A (ja) * | 2000-08-10 | 2002-04-26 | Nec Corp | 遅延回路および方法 |
KR100507701B1 (ko) | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
JP3866594B2 (ja) * | 2002-03-15 | 2007-01-10 | Necエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
-
2005
- 2005-07-05 KR KR1020050060325A patent/KR100630346B1/ko active IP Right Grant
-
2006
- 2006-06-15 US US11/452,899 patent/US7394701B2/en active Active
- 2006-07-03 TW TW095124099A patent/TWI431635B/zh active
- 2006-07-05 CN CN2006101011691A patent/CN1892914B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1374663A (zh) * | 2001-03-07 | 2002-10-16 | 日本电气株式会社 | 提高可靠性的存储单元、非易失性存储装置及其控制方法 |
CN1494087A (zh) * | 2002-10-30 | 2004-05-05 | 哈娄利公司 | 双金属氧化物-氮化物-氧化物半导体的控制栅极及字线电压升压设计 |
Also Published As
Publication number | Publication date |
---|---|
TW200710873A (en) | 2007-03-16 |
TWI431635B (zh) | 2014-03-21 |
KR100630346B1 (ko) | 2006-10-02 |
CN1892914A (zh) | 2007-01-10 |
US20070008780A1 (en) | 2007-01-11 |
US7394701B2 (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1892914B (zh) | 驱动字线的电路和方法 | |
US6259632B1 (en) | Capacitive compensation circuit for the regulation of the word line reading voltage in non-volatile memories | |
US7616028B2 (en) | Sense amplifier for low voltage high speed sensing | |
US7085190B2 (en) | Variable boost voltage row driver circuit and method, and memory device and system including same | |
US7920435B2 (en) | Semiconductor memory device | |
EP2299450B1 (en) | Sense-amplifier circuit for non-volatile memories that operates at low supply voltages | |
US8773934B2 (en) | Power line compensation for flash memory sense amplifiers | |
JPH097383A (ja) | 不揮発性半導体メモリ装置とそのワードライン駆動方法 | |
US8363499B2 (en) | Self-timed low power sense amplifier | |
JP2003257193A (ja) | 低電圧不揮発性半導体メモリ装置 | |
WO2017151192A1 (en) | Hybrid reference generation for ferroelectric random access memory | |
US8259507B2 (en) | Word line booster for flash memory device | |
US11183230B2 (en) | Sense amplifier circuit and semiconductor memory device | |
JP2007073121A (ja) | 半導体メモリ回路 | |
US8223535B2 (en) | Phase-change memory device with discharge of leakage currents in deselected bitlines and method for discharging leakage currents in deselected bitlines of a phase-change memory device | |
US20170062062A1 (en) | Semiconductor memory device | |
US7738310B2 (en) | Fuse data acquisition | |
JP2000243091A (ja) | 強誘電体メモリ装置 | |
US7098727B2 (en) | Boosting circuit | |
JP4374539B2 (ja) | 強誘電体メモリ装置 | |
US8031541B1 (en) | Low leakage ROM architecture | |
JP2006164382A (ja) | 強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |