TWI419122B - 半導體裝置和具有該半導體裝置的電子裝置 - Google Patents

半導體裝置和具有該半導體裝置的電子裝置 Download PDF

Info

Publication number
TWI419122B
TWI419122B TW096119003A TW96119003A TWI419122B TW I419122 B TWI419122 B TW I419122B TW 096119003 A TW096119003 A TW 096119003A TW 96119003 A TW96119003 A TW 96119003A TW I419122 B TWI419122 B TW I419122B
Authority
TW
Taiwan
Prior art keywords
transistor
line
capacitor
electrode
electrically connected
Prior art date
Application number
TW096119003A
Other languages
English (en)
Other versions
TW200813972A (en
Inventor
Hajime Kimura
Atsushi Umezaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200813972A publication Critical patent/TW200813972A/zh
Application granted granted Critical
Publication of TWI419122B publication Critical patent/TWI419122B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置和具有該半導體裝置的電子裝置
本發明係關於一種半導體裝置和半導體裝置的驅動方法。此外，本發明係關於一種具有半導體裝置的顯示裝置，具體而言，係關於一種具有半導體裝置的液晶顯示裝置和具有該液晶顯示裝置的電子裝置。
近年來，順應諸如液晶電視的大型顯示裝置的發展，已經積極開發了諸如液晶顯示裝置和發光裝置的顯示裝置。具體而言，已經積極開發出這樣的技術，其中，利用在絕緣體上由單晶半導體形成的電晶體在同一基板上形成像素電路和包括移位暫存器電路等的驅動電路(以下稱為內電路)，這對降低功耗和成本有很大貢獻。藉由FPC等將形成於絕緣體上的內電路連接到設置於絕緣體之外的控制器IC等(以下稱為外電路)並控制內電路的運行。
作為形成於絕緣體上的內電路，已經發明了多種位準移位器(參見參考文獻1：日本公開專利申請No.2001－257581和參考文獻2：日本公開專利申請No.2002－118458)。
參考文獻1和2中所述的每種位準移位器都不能同時移動正和負電源側上的輸入信號的位準。亦即，在移動負和正電源側上的輸入信號的位準的情況下，需要用於移動負電源側上的輸入信號的位準的位準移位器和用於移動正電源側上的輸入信號的位準的位準移位器。
有鑒於上述問題，本發明的目的在於提供一種能夠同時移動負電源側和正電源側上的輸入信號的位準的位準移位器，均具有這種位準移位器的半導體裝置和諸如液晶顯示裝置的顯示裝置以及具有這種顯示裝置的電子裝置。
根據本發明的一個特徵，包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，所述第二電晶體的閘極電連接到所述第二電容器的第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的所述第二電極，所述第三電晶體的閘極電連接到所述第二電容器的所述第二電極，所述第三電晶體的第一端子電連接到所述第二線路，所述第三電晶體的第二端子電連接到第五線路，所述第四電晶體的閘極和第一端子電連接到第一線路，且所述第四電晶體的第二端子電連接到所述第五線路。
注意，所述第一到第四電晶體可以為相同導電類型的電晶體。在所述第一到第四電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第四電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
根據本發明的一個特徵，包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，第二電晶體的閘極電連接到所述第二電容器的第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的第二電極，所述第三電晶體的閘極電連接到所述第二電容器的第二電極，所述第三電晶體的第一端子電連接到所述第二線路，所述第三電晶體的第二端子電連接到第五線路，所述第四電晶體的閘極和第一端子電連接到第一線路，所述第四電晶體的第二端子電連接到所述第五線路，所述第五電晶體的閘極電連接到所述第一電容器的第二電極，所述第五電晶體的第一端子電連接到所述第二線路，所述第五電晶體的第二端子電連接到第六線路，所述第六電晶體的閘極和第一端子電連接到所述第一線路，且所述第六電晶體的第二端子電連接到所述第六線路。
注意，所述第一到第六電晶體可以為相同導電類型的電晶體。在所述第一到第六電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第六電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
根據本發明的一個特徵，包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，所述第二電晶體的閘極電連接到所述第二電容器的第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的所述第二電極，所述第三電晶體的閘極電連接到所述第二電容器的第二電極，所述第三電晶體的第一端子電連接到所屬第二線路，所述第四電晶體的閘極和第一端子電連接到第一線路，所述第四電晶體的第二端子電連接到所述第三電晶體的第二端子，所述第五電晶體的閘極電連接到所述第二電容器的第二電極，所述第五電晶體的第一端子電連接到所述第二線路，所述第五電晶體的第二端子電連接到第五線路，所述第六電晶體的閘極電連接到所述第三電晶體的第二端子和所述第四電晶體的第二端子，所述第六電晶體的第一端子電連接到所述第一線路，且所述第六電晶體的第二端子電連接到所述第五線路。
注意，所述第一到第六電晶體可以為相同導電類型的電晶體。在所述第一到第六電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第六電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
根據本發明的液晶顯示裝置的一個特徵，包括像素，該像素包括液晶元件和驅動電路，驅動電路包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，所述第二電晶體的閘極電連接到所述第二電容器的第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的第二電極，所述第三電晶體的閘極電連接到所述第二電容器的第二電極，所述第三電晶體的第一端子電連接到所述第二線路，所述第三電晶體的第二端子電連接到第五線路，所述第四電晶體的閘極和第一端子電連接到第一線路，且所述第四電晶體的第二端子電連接到所述第五線路。
注意，所述第一到第四電晶體可以為相同導電類型的電晶體。在所述第一到第四電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第四電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
根據本發明的液晶顯示裝置的一個特徵，包括像素，該像素包括液晶元件和驅動電路，驅動電路包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，所述第二電晶體的閘極電連接到所述第二電容器的第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的第二電極，所述第三電晶體的閘極電連接到所述第二電容器的所述第二電極，所述第三電晶體的第一端子電連接到所述第二線路，所述第三電晶體的第二端子電連接到第五線路，所述第四電晶體的閘極和第一端子電連接到第一線路，所述第四電晶體的第二端子電連接到所述第五線路，所述第五電晶體的閘極電連接到所述第一電容器的所述第二電極，所述第五電晶體的第一端子電連接到所述第二線路，所述第五電晶體的第二端子電連接到第六線路，所述第六電晶體的閘極和第一端子電連接到所述第一線路，且所述第六電晶體的第二端子電連接到所述第六線路。
注意，所述第一到第六電晶體可以為相同導電類型的電晶體。在所述第一到第六電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第六電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
根據本發明的液晶顯示裝置的一個特徵，包括像素，該像素包括液晶元件和驅動電路，驅動電路包括第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體，且所述第一電容器的第一電極電連接到第三線路，所述第二電容器的第一電極電連接到第四線路，所述第一電晶體的閘極電連接到所述第一電容器的第二電極，所述第一電晶體的第一端子電連接到第二線路，所述第一電晶體的第二端子電連接到所述第二電容器的第二電極，所述第二電晶體的閘極電連接到所述第二電容器的所述第二電極，所述第二電晶體的第一端子電連接到所述第二線路，所述第二電晶體的第二端子電連接到所述第一電容器的所述第二電極，所述第三電晶體的閘極電連接到所述第二電容器的所述第二電極，所述第三電晶體的第一端子電連接到所述第二線路，所述第四電晶體的閘極和第一端子電連接到第一線路，所述第四電晶體的第二端子電連接到所述第三電晶體的第二端子，所述第五電晶體的閘極電連接到所述第二電容器的所述第二電極，所述第五電晶體的第一端子電連接到所述第二線路，所述第五電晶體的第二端子電連接到第五線路，所述第六電晶體的閘極電連接到所述第三電晶體的第二端子和所述第四電晶體的第二端子，所述第六電晶體的第一端子電連接到所述第一線路，且所述第六電晶體的第二端子電連接到第五線路。
注意，所述第一到第六電晶體可以為相同導電類型的電晶體。在所述第一到第六電晶體為P通道電晶體的情況下，所述第一線路的電位可以高於所述第二線路的電位。在所述第一到第六電晶體為N通道電晶體的情況下，所述第一線路的電位可以低於所述第二線路的電位。
還要注意，本發明的開關可以是諸如電子開關或機械開關的任何開關。亦即，只要其可以控制電流，它可以是任何開關。例如，可以使用電晶體、二極體(例如PN二極體、PIN二極體、肖特基二極體或以二極體方式連接的電晶體)、晶閘管或配置了這些元件的邏輯電路。因此，在將電晶體用作開關的情況下，開關的極性(導電類型)(如同開關一樣工作)不受特定限制。不過，在截止電流較小的時候，較佳的使用具有較小截止電流的極性的電晶體。可以給出配有LDD區域的電晶體、具有多閘極結構的電晶體等作為具有小截止電流的電晶體的例子。此外，當被作為開關工作的電晶體的源極端子的電位更接近低電位側電源(例如Vss、GND或0V)時，較佳的使用N通道電晶體，而當作為開關工作的電晶體的源極端子的電位更接近高電位側電源(例如Vdd)時，使用P通道電晶體。這是因為可以提高電晶體的閘極－源極電壓的絕對值，從而能夠容易地將電晶體作為開關操作。
注意，還可以同時使用N通道和P通道開關來使用CMOS開關。CMOS開關可以容易地作為開關而工作，因為當導通P通道和N通道中的任一個時電流都可以流過。例如，可以適當地輸出電壓，而不論開關的輸入信號的電壓是高還是低。此外，由於可以使用於導通或截止開關的信號的電壓輻值變小，因此能夠降低功率消耗。
注意，在將電晶體用作開關的情況下，有輸入端子(源極端子和汲極端子之一)、輸出端子(源極端子和汲極端子中的另一個)以及用於控制導電性的端子(閘極端子)。另一方面，在將二極體用作開關的情況下，未必會有控制導電性的端子；因此，可以減少用於控制端子的線路數量。
注意，在本發明中，被“連接”包括電連接、功能連接和直接連接。因此，在本發明中公開的每個結構可以包括除預定連接之外的物件。例如，也可以在某一部分和另一部分之間設置至少一個允許電連接的元件(例如開關、電晶體、電容器、電感器、電阻器或二極體)。此外，也可以在其間設置至少一個允許功能連接的電路(例如，諸如反相器、與非電路或或非電路的邏輯電路；諸如數位類比轉換電路、類比數位轉換電路或伽瑪校正電路的信號轉換電路；諸如電源電路的電位位準轉換電路(例如升壓電路或降壓電路或改變高信號或低信號的電位位準的位準移位器電路)；電壓源；電流源；開關電路；諸如能夠增大信號振幅、電流量等的放大器電路，諸如運算放大器、差分放大器電路、源極跟隨器電路或緩衝電路；信號發生電路；儲存電路；或控制電路)。或者，不在其間***另一元件或電路，可以直接進行連接。
將僅包括不***任何其他元件或電路而進行連接的情形描述為“直接連接”。此外，被描述為“電連接”的情形包括電連接的情形(即，利用***到其間的另一元件連接的情形)，功能連接的情形(即，利用***到其間的另一電路連接的情形)以及直接連接的情形(即不在其間***另一元件或電路而連接的情形)。
注意，顯示元件、顯示裝置、發光元件或發光裝置可以是多種模式或可以包括多種元件。例如，作為顯示元件，可以使用顯示裝置、發光元件或發光裝置，可以施加電磁功能改變對比度的顯示媒體，諸如電致發光元件(例如有機電致發光元件、無機電致發光元件或含有有機和無機材料二者的電致發光元件)、電子發射元件、液晶、電子墨水、光柵光閥(GLV)、電漿顯示板(PDP)、數位微鏡裝置(DMD)、壓電陶瓷顯示器或碳奈米管。注意，使用電致發光元件的顯示裝置包括電致發光顯示器；利用電子發射元件的顯示裝置包括場致發射顯示器(FED)、表面導電電子發射器顯示器(SED)等；利用液晶元件的顯示裝置包括液晶顯示器，透射型液晶顯示器，半透射型液晶顯示器和反射型液晶顯示器等；且利用電子墨水的顯示裝置包括電子紙。
注意，在本發明中，作為電晶體，可以使用任何模式的電晶體。因此，可用種類的電晶體不受特定限制。於是，例如，可以使用包括由非晶矽或多晶矽代表的非單晶半導體膜的薄膜電晶體(TFT)等。結果，例如，可以在低製造溫度下，以低成本，在大基板上或在透明基板上進行製造，且電晶體可以透光。此外，也可以使用用半導體基板或SOI基板形成的電晶體，MOS電晶體，結型電晶體，雙極電晶體等。結果，例如，可以製造具有較小變化的電晶體，可以製造具有高電流供應能力的電晶體，可以製造具有小尺寸的電晶體，或者可以形成具有較小功耗的電路。此外，也可以使用包括諸如ZnO、a－InGaZnO、SiGe或GaAs的化合物半導體的電晶體，藉由形成電晶體薄膜形成的薄膜電晶體等。結果，例如，可以在低製造溫度下進行製造，可以在室溫下進行製造，且可以在耐熱性低的基板，例如塑膠基板或膜基板上直接形成電晶體。此外，也可以使用利用噴墨法或印刷法等形成的電晶體。結果，例如，可以在室溫下進行製造，可以以低真空度進行製造，或可以利用大基板進行製造。此外，也可以不用掩模(中間掩模)進行製造，從而可以容易地改變電晶體的佈局。此外，也可以使用包括有機半導體或碳奈米管的電晶體或另一種電晶體。結果，可以在能夠彎曲的基板上形成電晶體。注意，非單晶半導體膜可以含有氫或鹵素。此外，在其上佈置電晶體的基板種類不受特別限制，可以使用各種基板。因此，例如，可以為單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、紙基板、玻璃紙基板、石基板、不銹鋼基板、具有不銹鋼箔的基板等提供電晶體。此外，可以在基板上形成電晶體，然後可以將電晶體轉移到另一基板上，由此在另一基板上設置電晶體。利用這些基板，例如，可以形成具有良好特性的電晶體，可以形成具有較小功耗的電晶體，可以形成不那麽容易破損的裝置，或可以提供耐熱性。
電晶體的結構可以採用各種模式，不限於某一結構。例如，可以採用包括兩個或更多閘極電極的多閘極結構。對於多閘極結構而言，由於通道區域是串聯的，看起來像多個電晶體串聯的結構。對於多閘極結構而言，例如，可以減小截止電流，可以透過提高電晶體的耐壓提高可靠性，即使在飽和區中工作時，汲極－源極電壓變化時，汲極－源極電流也不會改變過多，從而可以實現平坦的特性。此外，也可以採用在通道上下提供有閘極電極的結構。透過採用在通道上下提供有閘極電極的結構，增大了通道區，從而例如可以增大電流值且可以減小S值，因為容易形成耗盡層。在通道上方和下方提供有閘極電極的結構看起來像多個晶體並聯的結構。此外，也可以採用以下任何結構：在通道上方設置閘極電極的結構；在通道下方設置閘極電極的結構；交錯構造；以及反交錯結構。可以將通道區分成多個區域，被分割的通道區可以是並聯或串聯的。此外，源極電極或汲極電極可以與通道(或其一部分)重疊。透過採用源極電極或汲極電極與通道(或其一部分)重疊的結構，可以防止由於通道一部分中的電荷積聚導致的運行不穩定。此外，也可以提供LDD區域。透過提供LDD區域，例如，可以減小截止電流，可以透過提高電晶體的耐壓提高可靠性，即使在飽和區中工作時汲極－源極電壓變化時，汲極－源極電流也不會改變過多，從而可以實現平坦的特性。
注意，在本發明中可以將各種電晶體用作電晶體，且可以在各種基板上形成電晶體。因此，可以為諸如玻璃基板、塑膠基板、單晶基板或SOI基板的任何基板提供所有電路。透過在相同基板上形成所有電路，例如，可以減少零件數量以降低成本，且可以減少到電路元件的連接數量以提高可靠率。或者，可以在一基板上形成電路的部分，可以在另一基板上形成電路的其他部分。亦即，不要求在同一基板形成所有電路。例如，可以在玻璃基板上用電晶體形成電路的部分，可以使用單晶基板形成電路的另一部分，且其IC晶片可以透過COG(玻璃上晶片)連接，以便被設置在玻璃基板上。或者，可以透過TAB(帶式自動接合)或印製電路板將IC晶片連接至玻璃基板。透過這種方式，透過在相同基板上形成電路的部分，例如，可以減少零件數量以降低成本，且可以減少到電路元件的連接數量以提高可靠率。此外，透過在不同基板上形成消耗大功率的高驅動電壓部分或高驅動頻率部分，可以防止功耗的增大。
還要注意，在本發明中一個像素對應於能夠控制亮度的一個元件。例如，一個像素對應於一種彩色要素且以這一種色彩要素表達亮度。因此，在這種情況下，對於具有R(紅色)、G(綠色)和B(藍色)彩色要素的彩色顯示裝置而言，影像的最小單元由R像素、G像素和B像素三種像素構成。注意，彩色要素不限於三種顏色，可以使用超過三種顏色的彩色要素。例如，也可以採用RGBW(W表示白色)或RGB加黃色、青色、品紅、翡翠綠和朱紅色中的至少一種。此外，也可以增加與RGB中的至少一種類似的顏色；例如可以採用R，G，B1和B2。雖然B1和B2都是藍色，但它們頻率稍有不同。透過採用這些彩色要素，例如，可以進行更逼真的顯示，且可以降低功耗。或者，作為另一個例子，在利用多個區域控制一個彩色要素的亮度的情況下，一個區域對應於一個像素。因此，在這種情況下，一個彩色要素由多個像素構成。此外，在這種情況下，對顯示有貢獻的區域面積可能根據每個像素而不同。此外，透過稍微改變提供給用於控制每個彩色要素所提供的亮度的多個區域中的每個(也就是說，形成一個彩色要素的多個像素中的每個)的每個信號，也可以拓寬視角。注意，描述“(用於三種顏色的)一個像素”表示將R、G和B三個像素看作一個像素的情形。同時，描述“(用於一種顏色的)一個像素”表示為一個彩色要素提供的多個像素被總地看作一個像素的情形。
注意，在本發明中，可以將像素設置(佈置)成矩陣。這裏，將像素設置(佈置)成矩陣的情形包括沿縱向或橫向將像素設置成直線或鋸齒狀線。因此，在利用三種顏色(例如RGB)的彩色要素執行全色顯示的情況下，包括三種彩色要素點的條佈置和三角形佈置。注意，彩色要素不限於三種顏色，可以採用超過三種顏色的彩色要素。例如，也可以採用RGBW(W表示白色)或RGB加黃色、青色、品紅等中的至少一種。此外，顯示區面積可以根據彩色要素的點而不同。由此，例如，可以降低功耗且可以延長顯示裝置的壽命。
注意，電晶體是一種包括閘極、汲極和源極的三端子元件，其中在汲極區和源極區之間形成通道區。可以透過汲極區、通道區和源極區提供電流。由於源極和汲極隨電晶體的結構、工作條件等而變，因此難以指定源極和汲極。因此，在本發明中，不一定將充當源極和汲極的區域稱為源極和汲極；例如，分別將它們稱為第一端子和第二端子。
注意，電晶體也可以是至少具有包括基極、射極和集極三個端子的元件。在這種情況下類似地，可以將射極和集極稱為第一端子和第二端子。
注意，閘極表示閘極電極和閘極線路(也稱為閘極線、閘極信號線等)的整體或其部分。閘極電極表示與形成通道區、LDD(輕摻雜汲極)區等重疊的導電層的部分，在其間插置有閘極絕緣膜。閘極線路表示用於連接像素的閘極電極或用於將閘極電極連接到另一線路的線路。
要指出的是，也有既充當閘極電極又充當閘極線路的部分。可以將這種部分稱為閘極電極或閘極線路。亦即，也存在不能清晰區分閘極電極和閘極線路的區域。例如，在提供通道區以與延長的線路重疊的情況下，重疊區域充當閘極電極同時也充當閘極線路。因此，可以將這種區域稱為閘極電極或閘極線路。
此外，也可以將與閘極電極由相同材料形成且連接到閘極電極的區域稱為閘極電極。類似地，也可以將與閘極線路由相同材料形成且連接到閘極線路的區域稱為閘極線路。準確地講，在一些情況下，這種區域不與通道區重疊或不具有連接到另一閘極電極的功能。不過，由於製造方法的原因，存在著與閘極電極或閘極線路由相同材料形成且連接到閘極電極或閘極線路的區域。因此，也可以將這種區域稱為閘極電極或閘極線路。
此外，例如在多閘極電晶體中，在很多情況下，透過由和每個閘極電極相同的材料形成的導電膜連接一個電晶體的閘極電極和另一個電晶體的閘極電極。可以將這種將閘極電極彼此連接的區域稱為閘極線路；不過，也可以將其稱為閘極電極，因為多閘極電晶體也可以被視為一個電晶體。亦即，也可以將由和閘極電極或閘極線路相同的材料形成且連接到閘極電極或閘極線路的區域稱為閘極電極或閘極線路。此外，例如，也可以將用於把閘極電極連接到閘極線路的部分的導電膜稱為閘極電極或閘極線路。
注意，閘極端子表示閘極電極區域或電連接到閘極電極的區域的一部分。
源極表示源極區、源極電極和源極線路(也稱為源極線、源極信號線等)的整體或其部分。源極區表示含有高濃度P型雜質(例如硼或鎵)或N型雜質(例如磷或砷)的半導體區域。因此，含有低濃度P型雜質或N型雜質的區域，即LDD(輕摻雜汲極)區不包括在源極區中。源極電極表示由和源極區不同的材料形成且電連接到源極區的導電層的一部分。不過，源極電極可以包括源極區。源極線路表示用於連接像素的源極電極或用於將源極電極連接到另一線路的線路。
要指出的是，也存在著既充當源極電極又充當源極線路的部分。可以將這種部分稱為源極電極或源極線路。亦即，也存在著不能清晰地區分源極電極和源極線路的區域。例如，在提供源極區以與延長的源極線路重疊的情況下，重疊區充當著源極電極也充當著源極線路。因此，可以將這種區域稱為源極電極或源極線路。
此外，也可以將與源極電極由相同材料形成且連接到源極電極或用於連接源電機的部分的區域稱為源極電極。此外，也可以將與源極區重疊的部分稱為源極電極。類似地，也可以將與源極線路由相同材料形成且連接到源極線路的區域稱為源極線路。準確地講，在一些情況下這種區域具有連接到另一源極電極的功能。不過，由於製造方法的原因，存在著與源極電極或源極線路由相同材料形成且連接到源極電極或源極線路的區域。因此，也可以將這種區域稱為源極電極或源極線路。
此外，例如，也可以將連接源極電極和源極線路的導電膜的一部分稱為源極電極或源極線路。
注意，源極端子表示源極區區域、源極電極或電連接到源極電極的區域的一部分。
汲極類似於源極。
注意，在本發明中，半導體裝置表示包括一電路的裝置，該電路包括半導體元件(例如電晶體或二極體)。此外，半導體裝置可以對應於利用半導體特性工作的任何裝置。
顯示裝置對應於包括顯示元件(例如液晶元件或發光元件)的裝置。注意，顯示裝置可以對應於顯示面板自身，其中，在一塊基板上形成多個像素和用於驅動像素的周邊驅動電路，所述像素包括諸如液晶元件或電致發光元件的顯示元件。此外，顯示裝置可以包括透過絲焊或凸點，所謂的玻璃上晶片(COG)提供於基板上的周邊驅動電路。此外，顯示裝置可以包括利用撓性印刷電路(FPC)或印刷線路板(PWB)(例如IC、電阻器、電容器、電感器或電晶體)提供的裝置。此外，顯示裝置可以包括諸如偏振板或相位差板的光學片。此外，顯示裝置可以包括背光單元(其可以包括導光板、稜鏡片、漫射片、反射片或諸如LED或冷陰極管的光源)。
此外，發光裝置具體對應於包括諸如電致發光元件或用於FED的元件的自發光顯示元件的顯示裝置。液晶顯示裝置對應於包括液晶元件的顯示裝置。
在本發明中，描述一個物件形成於其他物件上或上方不一定表示該一個物件與其他物件直接接觸。該描述可以包括兩個物件不直接彼此接觸的情形，即，其間***了另一物件的情形。因此，例如，在描述層B形成於層A上(或上方)時，表示層B形成於層A上且直接接觸層A的情形或另一層(例如層C或層D)形成於層A上且直接接觸層A而層B形成於層C或D上且直接接觸層C或D的情形。類似地，在描述一個物件形成於其他物件上方時，不一定表示這一個物件在其他物件上且直接接觸其他物件，之間可以***另一物件。因此，例如，在描述層B形成於層A上方時，表示層B形成於層A上且直接接觸層A的情形或另一層(例如層C或層D)形成於層A上且直接接觸層A而層B形成於層C或D上且直接接觸層C或D的情形。類似地，在描述一個物件形成於其他物件下或下方時，表示它們彼此直接接觸的情形或彼此不接觸的情形。
根據本發明，可以提供一種包括位準移位器的顯示裝置，該位準移位器能夠同時移動負電源側和正電源側上的輸入信號的位準。此外，可以使用相同導電類型的電晶體形成本發明的顯示裝置，由此能夠提供低成本的顯示裝置。
在下文中參考附圖描述本發明的實施例模式。不過，本發明能夠以許多不同模式來執行，且本領域的技術人員容易理解，在不背離本發明的目的和範圍的情況下可以以多種方式修改模式和細節。因此，不應將本發明視為受限於實施例模式的描述。注意，在下文中描述的本發明的結構中，附圖標記是通用的，不對相同部分或具有類似功能部分的詳細說明進行重復。
[實施例模式1]
本實施例模式參考圖1A描述本發明的位準移位器的基本結構。
圖1A中所示的位準移位器包括電路101和102。
如圖1A中的位準移位器所示，電路101連接到線路103、104、105、106、107和108。電路102連接到線路103、104、107、108和109。
注意，將正電源VDD和負電源VSS提供給線路103和線路104。電源電位VDD高於電源電位VSS。
將信號(在下文中也稱為輸入信號)提供給線路105和106。電路101由提供給線路105和106的信號控制。
向線路107和108提供來自電路101的信號(在下文中也稱為偏移信號)。電路102由提供給線路107和108的信號控制。
向線路109提供來自電路102的信號(在下文中也稱為輸出信號)。
提供給線路105和106的每種信號都是二進位數位信號。對H信號(在下文中也稱為H位準)而言，數位信號的電位為VH，對L信號(在下文中也稱為L位準)而言，數位信號的電位為VL。電位VH低於電源電位VDD且高於電位VL。電位VL高於電源電位VSS且低於電位VH。亦即，電源電位和信號之間的關係如下：電源電位VDD>電位VH>電位VL>電源電位VSS。
接著，參考圖2A中的時間圖描述圖1A中所示的位準移位器的運行。在圖2A的時間圖中，顯示線路105、107和108的信號。雖然在附圖中未示出，其H和L位準與線路105的信號相反的信號對應於線路106的信號。
這裏，電路101具有偏移工作的功能。具體而言，電路101偏移提供給線路105和106的輸入信號並將偏移後的信號提供給線路107和108。每個偏移後的信號具有與提供給線路105的信號相同的時序(或與之相反的時序)，且具有與提供給線路105的信號幾乎相當的幅值電壓。相對於輸入信號，提供給線路107的偏移後的信號的電位向著H側移動。相對於輸入信號，提供給線路108的偏移後的信號的電位向著L側移動。注意，電路101也被稱為偏移電路。
因此，如圖2A中的時間圖所示，線路107的信號的時序和幅值電壓幾乎與線路105的信號相同，其電位向著H側移動。具體而言，對於線路107的信號而言，L信號的電位為VDD，H信號的電位為(VDD＋(VH－VL))。亦即，線路107的信號的幅值電壓為(VH－VL)，這幾乎與線路105的信號的幅值電壓相同。
類似於線路107的信號，線路108的信號的時序和幅值電壓幾乎與線路105的信號相同，其電位向著L側移動。具體而言，對於線路108的信號而言，L信號的電位為VSS，H信號的電位為(VSS＋(VH－VL))。亦即，線路108的信號的幅值電壓為(VH－VL)，這幾乎與線路105的信號的幅值電壓相同。
注意，如上所述，線路107的信號和線路108的信號可以是其H和L信號與線路105的信號相反的信號。
或者，如圖2B所示，對於線路107的信號而言，L信號的電位可以是(VDD－(VH－VL))，H信號的電位可以是VDD。此外，對於線路108的信號而言，L信號的電位可以是(VSS－(VH－VL))。即使在圖2B所示的情形中，線路107的信號的幅值電壓或線路108的信號的幅值電壓為(VH－VL)，這幾乎與線路105的信號的幅值電壓相同。
還要注意，圖2B中所示的線路107的信號和線路108的信號也可以是其H和L信號與線路105的信號相反的信號。
這裏，電路102為諸如反相器、與非電路或或非電路的邏輯電路。具體而言，電路102由偏移後的信號控制且向線路109提供輸出信號。對於H信號而言，輸出信號的電位等於電源電位VDD，對於L信號而言等於電源電位VSS。
注意，由於線路107和線路108的信號的幅值電壓小，降低了電路102的直通電流，以獲得低電耗。此外，由於電路102的輸入信號的幅值電壓小，從而能夠減小雜訊。
如上所述，本發明的位準移位器透過以偏移後的信號驅動邏輯電路實現了位準移位器的功能。此外，在本發明的位準移位器中，能夠實現低能耗和低雜訊。此外，根據本發明的位準移位器，能夠利用一個位準移位器同時移動輸入信號的H位準和L位準。
注意，如圖1B所示，電路102也可以僅由線路105和106的每個信號的電位向H側移動的信號(線路107的信號)控制。在電路102僅由線路107的信號控制的情形中，不必要把電源電位VSS提供給電路101。
類似地，如圖1C所示，電路102也可以僅由線路105和106的每個信號的電位向L側移動的信號(線路108的信號)控制。在電路102僅由線路108的信號控制的情形中，不必要把電源電位VDD提供給電路101。
透過僅由線路107的信號或線路108的信號控制電路102，在圖1B和1C中所示的每個每個位準移位器中的電路能夠採用簡單結構。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式2]
本實施例模式描述在實施例模式1中所述的位準移位器中包括的電路101(偏移電路)的結構示例。注意，在本實施例模式中，描述了以下情形：在將電位向著H側移動而不改變時序(或反轉)且幅值電壓不改變太大之後，將提供給線路105和106的每個信號提供給線路107。
注意，在本實施例模式和實施例模式1中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖3A描述偏移電路的結構示例。
圖3A中所示的偏移電路包括電容器301、電容器302、電晶體303和電晶體304。
如圖3A中的偏移電路所示，電容器301的第一電極連接到線路105。電容器302的第一電極連接到線路106。電晶體303的閘極連接到電容器301的第二電極，電晶體303的第一端子連接到線路103，電晶體303的第二端子連接到電容器301的第二電極。電晶體304的閘極連接到電容器302的第二電極，電晶體304的第一端子連接到線路103，電晶體304的第二端子連接到電容器302的第二電極。注意，電容器301的第二電極、電晶體303的閘極和電晶體304的第二端子的連接點由節點N31表示。電容器302的第二電極、電晶體303的第二端子和電晶體304的閘極的連接點由節點N32表示。節點N31或節點N32的任一個連接到圖1A中所示的線路107。
接著，參考圖3B和3C描述圖3A中所示的偏移電路的運行。
圖3B顯示在線路105的信號從H信號變為L信號且線路106的信號從L信號變為H信號時圖3A中所示的偏移電路的運行。
圖3C顯示在線路105的信號從L信號變為H信號且線路106的信號從H信號變為L信號時圖3A中所示的偏移電路的運行。亦即，圖3A中所示的偏移電路以一時序間重復圖3B所示的操作和圖3C所示的操作。這裏注意，用第一操作表示圖3B所示的操作，用第二操作表示圖3C所示的操作。
注意，值(VH－VL)等於或大於電晶體303和304的每個臨界值電壓。
首先，參考圖3B描述圖3A所示的偏移電路的第一操作。這裏注意，節點N32的初始電位為VDD。
在初始狀態中，電容器302保持線路106的電位VL(L信號)和節點N32的電位VDD之間的電位差(VDD－VL)。然後，當線路106的電位從VL變為VH時，節點N32的電位透過電容器302的電容耦合變成(VDD＋(VH－VL))。因此，電晶體304導通。
透過導通電晶體304，將電源電位VDD提供給節點N31，使得節點N31的電位變成VDD。因此，電容器301保持線路105的電位VL(L信號)和節點N31的電位VDD之間的電位差(VDD－VL)。此外，電晶體303截止。
透過截止電晶體303，節點N32變成浮置狀態，以保持電位(VDD＋(VH－VL))。
接著，參考圖3C描述圖3A所示的偏移電路的第二操作。
如上所述，透過第一操作在電容器301中保持(VDD－VL)。然後，當線路105的電位從VL變為VH時，節點N31的電位透過電容器301的電容耦合變成(VDD＋(VH－VL))。因此，電晶體303導通。
透過導通電晶體303，將電源電位VDD提供給節點N32，使得節點N32的電位變成VDD。因此，電容器302保持線路106的電位VL(L信號)和節點N32的電位VDD之間的電位差(VDD－VL)。此外，電晶體304截止。
透過截止電晶體304，節點N31變成浮置狀態，以保持電位(VDD＋(VH－VL))。
這裏，分別描述電容器301和302以及電晶體303和304的功能。
首先，在第一操作中，電容器301保持線路105的電位VL和節點N31的電位VDD之間的電位差。然後，在第二操作中，電容器301透過電容耦合根據線路105的電位的增加提高節點N31的電位。
在第二操作中，電容器302保持線路106的電位VL和節點N32的電位VDD之間的電位差。然後，在第一操作中，電容器302透過電容耦合根據線路106的電位的增加提高節點N32的電位。
電晶體303作用當成開關，其根據節點N31的電位選擇是否連接線路103和節點N32。此外，在第一操作中，電晶體303截止，使得節點N32變成浮置狀態。在第二操作中，電晶體303導通，從而將電源電位VDD提供給節點N32。
電晶體304作用當成開關，其根據節點N32的電位選擇是否連接線路103和節點N31。此外，在第一操作中，電晶體304導通，從而將電源電位VDD提供給節點N31。在第二操作中，電晶體304截止，使得節點N31變成浮置狀態。
透過上面描述的第一和第二操作，圖3A中所示的偏移電路如下運行：在第一操作中，將電源電位VDD提供給節點N31，並使節點N32進入浮置狀態，以保持電位(VDD＋(VH－VL))；在第二操作中，使節點N31進入浮置狀態，以保持電位(VDD＋(VH－VL))，並將電源電位VDD提供給節點N32。
因此，至於從圖3A中所示的偏移電路生成的信號，H信號為(VDD＋(VH－VL))，L信號為VDD。亦即，圖3A中所示的偏移電路可以基於電源電位VDD生成信號。
注意，作為在第一操作中的節點N32的電位和在第二操作中節點N31的電位中的每一個，保持(VDD＋(VH－VL))。不過在實踐中，由於佈線電容、寄生電容等的原因，在第一操作中節點N32的電位和在第二操作中節點N31的電位中的每一個變得低於(VDD＋(VH－VL))。因此，為了減小佈線電容或寄生電容的這種效應，可以將電容器301和302的每個電容設定為充分大於佈線電容或寄生電容。
當節點N31連接到圖1A中所示的線路107時，可以向線路107提供其H和L位準與提供給線路105的信號相同的信號。類似地，當節點N32連接到圖1A中所示的線路107時，可以向線路107提供其H和L位準與提供給線路105的信號相反的信號。
在節點N31連接到線路107的情形下，較佳的電容器302的電容小於電容器301的電容。這是因為，如上所述，由於前面描述過可以將電容器301的電容設定為充分大於佈線電容或寄生電容，只要電晶體304能夠被導通，節點N32的電位不一定要是(VDD＋(VH－VL))。於是，電容器302的電容可以小於電容器301的電容，由此可以減小電容器302的元件區域。
由於和節點N31連接到線路107的情形相似的原因，在節點N32連接到線路107的情形下，較佳的電容器301的電容小於電容器302的電容。
注意，電容器301和302中的每個可以採用在兩個電極層之間***絕緣層的結構。透過為電容器301和302的每個採用在兩個電極層之間***絕緣層的結構，不論外加電壓是多少，電容器301和302都能保持電容，從而能夠穩定地操作本發明的位準移位電路。
此外，較佳的電容器301和302的每個的絕緣層為閘極絕緣膜。這是因為電容器301和302能夠有效地獲得電容，因為閘極絕緣膜通常比其他絕緣膜(例如層間膜或平坦化膜)薄。
還要注意，可以將MOS電容器用作電容器301和302中的每個。圖4A顯示將MOS電容器用作電容器301和302的情況下的結構。在圖4A中所示的偏移電路中，用N通道電晶體401代替電容器301，用N通道電晶體402代替電容器302。這裏注意，電晶體401的閘極連接到節點N31，電晶體401的第一和第二端子連接到線路105。這是因為電晶體401能夠像電容器一樣工作，因為節點N31的電位高於線路105的電位，從而導通電晶體401，以便在電晶體401的通道區域中形成通道。類似地，電晶體402的閘極連接到節點N32，電晶體402的第一和第二端子連接到線路106。這是因為電晶體402能夠像電容器一樣工作，因為節點N32的電位高於線路106的電位，從而導通電晶體402，以便在電晶體402的通道區域中形成通道。
此外，如圖4B所示，也可以將P通道電晶體用作每個電容器。在圖4B中所示的偏移電路中，用P通道電晶體403代替電容器301，用P通道電晶體404代替電容器302。這裏注意，電晶體403的閘極連接到線路105，電晶體403的第一和第二端子連接到節點N31。這是因為電晶體403能夠像電容器一樣工作，因為節點N31的電位高於線路105的電位，從而導通電晶體403，以便在電晶體403的通道區域中形成通道。類似地，電晶體404的閘極連接到線路106，電晶體404的第一和第二端子連接到節點N32。這是因為電晶體404能夠像電容器一樣工作，因為節點N32的電位高於線路106的電位，從而導通電晶體404，以便在電晶體404的通道區域中形成通道。
注意，如上所述，在圖4A中，在節點N31連接到線路107的情況下，較佳的電晶體402的通道區(L×W：L為通道長度，W為通道寬度)小於電晶體401的通道區。在節點N32連接到線路107的情況下，較佳的電晶體402的通道區大於電晶體401的通道區。
類似地，在圖4B中，在節點N31連接到線路107的情況下，較佳的電晶體404的通道區(L×W：L為通道長度，W為通道寬度)小於電晶體403的通道區。在節點N32連接到線路107的情況下，較佳的電晶體404的通道區大於電晶體403的通道區。
這裏，雖然圖3A所示的偏移電路包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖5A顯示包括P通道電晶體和電容器的偏移電路。
圖5A中所示的偏移電路包括電容器301、電容器302、電晶體501和電晶體502。
注意，電晶體501和502對應於圖3A中的電晶體303和304且具有和它們類似的功能。節點N51和N52對應於圖3A中的節點N31和N32。
如圖5A中的偏移電路所示，電容器301的第一電極連接到線路105。電容器302的第一電極連接到線路106。電晶體501的閘極連接到電容器301的第二電極，電晶體501的第一端子連接到線路103，電晶體501的第二端子連接到電容器302的第二電極。電晶體502的閘極連接到電容器302的第二電極，電晶體502的第一端子連接到線路103，電晶體502的第二端子連接到電容器301的第二電極。注意，電容器301的第二電極、電晶體501的閘極和電晶體502的第二端子的連接點由節點N51表示。電容器302的第二電極、電晶體501的閘極和電晶體502的第二端子的連接點由節點N52表示。節點N51或節點N52的任一個連接到圖1A中所示的線路107。
接著，參考圖5B和5C描述圖5A中所示的偏移電路的運行。
圖5B顯示在線路105的信號從H信號變為L信號且線路106的信號從L信號變為H信號時圖5A中所示的偏移電路的運行。
圖5C顯示在線路105的信號從L信號變為H信號且線路106的信號從H信號變為L信號時圖5A中所示的偏移電路的運行。亦即，圖5A中所示的偏移電路以一時序間重復圖5B所示的操作和圖5C所示的操作。這裏注意，圖5B中所示的操作由第一操作表示，圖5C中所示的操作由第二操作表示。
首先，參考圖5B描述圖5A所示的偏移電路的第一操作。這裏注意，節點N51的初始電位為VDD。
I在初始狀態中，電容器301保持線路105的電位VH(H信號)和節點N51的電位VDD之間的電位差(VDD－VH)。然後，當線路105的電位從VH變為VL時，節點N51的電位透過電容器301的電容耦合變成(VDD－(VH－VL))。因此，電晶體501導通。
透過導通電晶體501，將電源電位VDD提供給節點N52，使得節點N52的電位變成VDD。因此，電容器302保持線路106的電位VH(H信號)和節點N52的電位VDD之間的電位差(VDD－VH)。此外，電晶體502截止。
透過截止電晶體502，節點N51變成浮置狀態，以保持電位(VDD－(VH－VL))。
接著，參考圖5C描述圖5A所示的偏移電路的第二操作。
如上所述，透過第一操作在電容器302中保持(VDD－VH)。然後，當線路106的電位從VH變為VL時，節點N52的電位透過電容器302的電容耦合變成(VDD－(VH－VL))。因此，電晶體502導通。
透過導通電晶體502，將電源電位VDD提供給節點N51，使得節點N51的電位變成VDD。因此，電容器301保持線路105的電位VH(H信號)和節點N51的電位VDD之間的電位差(VDD－VH)。此外，電晶體501截止。
透過截止電晶體501，節點N52變成浮置狀態，以保持電位(VDD－(VH－VL))。
透過上面描述的第一和第二操作，圖5A中所示的偏移電路如下運行：在第一操作中，使節點N51進入浮置狀態，以保持電位(VDD－(VH－VL))，並將電源電位VDD提供給節點N52；在第二操作中，將電源電位VDD提供給節點N51，並使節點N52進入浮置狀態，以保持電位(VDD－(VH－VL))。
因此，至於從圖5A中所示的偏移電路生成的信號，H信號為VDD，L信號為(VDD－(VH－VL))。亦即，圖5A中所示的電路101可以基於電源電位VDD生成信號。
注意，與圖3A中所示的偏移電路類似，雖然從圖5A中所示的偏移電路生成的信號的L信號的電位為(VDD－(VH－VL))，在實踐中它比(VDD－(VH－VL))稍高。
此外，類似於圖3A中所示的偏移電路，當節點N51連接到圖1A中所示的線路107時，可以向線路107提供其H和L位準與提供給線路105的信號相同的信號。類似地，當節點N52連接到圖1A中所示的線路107時，可以向線路107提供其H和L位準與提供給線路105的信號相反的信號。
此外，類似於圖3A中所示的偏移電路，在節點N51連接到線路107時，較佳的電容器302的電容小於電容器301的電容。
此外，類似於圖3A中所示的偏移電路，在節點N52連接到線路107時，較佳的電容器301的電容小於電容器302的電容。
此外，類似於圖4A和4B中所示的每個偏移電路，可以將MOS電容器用作電容器301和302的每一個。如圖6A所示，可以用P通道電晶體601代替電容器301，可以用P通道電晶體602代替電容器302。這裏注意，電晶體601的閘極連接到線路105，電晶體601的第一和第二端子連接到節點N51。類似地，電晶體602的閘極連接到線路106，電晶體602的第一和第二端子連接到節點N52。
此外，類似於圖4A和4B中所示的每個偏移電路，如圖6B所示，也可以將N通道電晶體603和604用作電容器301和302。這裏注意，電晶體603的閘極連接到節點N51，電晶體603的第一和第二端子連接到線路105。類似地，電晶體604的閘極連接到節點N52，電晶體604的第一和第二端子連接到線路106。
此外，類似於圖4A和4B中所示的每個偏移電路，在圖6A中，在節點N51連接到線路107的情況下，較佳的電晶體602的通道區小於電晶體601的通道區。在節點N52連接到線路107的情況下，較佳的電晶體602的通道區大於電晶體601的通道區。
類似地，在圖6B中，在節點N51連接到線路107的情況下，較佳的電晶體604的通道區小於電晶體603的通道區。在節點N52連接到線路107的情況下，較佳的電晶體604的通道區大於電晶體603的通道區。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式3]
本實施例模式描述在實施例模式1中所述的位準移位器中包括的電路101(偏移電路)的結構示例。注意，在本實施例模式中，描述了以下情形：在將電位向著H側移動而不改變時序(或反轉)且幅值電壓不改變太大之後，將提供給線路105和106的每個信號提供給線路108。
注意，在本實施例模式和實施例模式1和2中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖7A描述偏移電路的結構示例。
圖7A中所示的偏移電路包括電容器701、電容器702、電晶體703和電晶體704。
如圖7A中的偏移電路所示，電容器701的第一電極連接到線路105。電容器702的第一電極連接到線路106。電晶體703的閘極連接到電容器701的第二電極，電晶體703的第一端子連接到線路104，電晶體703的第二端子連接到電容器702的第二電極。電晶體704的閘極連接到電容器702的第二電極，電晶體704的第一端子連接到線路104，電晶體704的第二端子連接到電容器701的第二電極。注意，電容器701的第二電極、電晶體703的閘極和電晶體704的第二端子的連接點由節點N71表示。電容器702的第二電極、電晶體703的第二端子和電晶體704的閘極的連接點由節點N72表示。節點N71或節點N72的任一個連接到圖1A中所示的線路108。
接著，參考圖7B和7C描述圖7A中所示的偏移電路的運行。
圖7B顯示在線路105的信號從H信號變為L信號且線路106的信號從L信號變為H信號時圖7A中所示的偏移電路的運行。
圖7C顯示在線路105的信號從L信號變為H信號且線路106的信號從H信號變為L信號時圖7A中所示的偏移電路的運行。亦即，圖7A中所示的偏移電路以一時序間重復圖7B所示的操作和圖7C所示的操作。這裏注意，圖7B中所示的操作由第一操作表示，圖7C中所示的操作由第二操作表示。
注意，值(VH－VL)等於或大於電晶體703和704的每個臨界值電壓。
首先，參考圖7B描述圖7A所示的偏移電路的第一操作。這裏注意，節點N72的初始電位為VSS。
在初始狀態下，電容器702保持線路106的電位VL(L信號)和節點N72的電位VSS之間的電位差(VL－VSS)。然後，當線路106的電位從VL變為VH時，節點N72的電位透過電容器702的電容耦合變成(VSS＋(VH－VL))。因此，電晶體704導通。
透過導通電晶體704，將電源電位VSS提供給節點N71，使得節點N71的電位變成VSS。因此，電容器701保持線路105的電位VL(L信號)和節點N71的電位VSS之間的電位差(VL－VSS)。此外，電晶體703截止。
透過截止電晶體703，節點N72變成浮置狀態，以保持電位(VSS＋(VH－VL))。
接著，參考圖7C描述圖7A所示的偏移電路的第二操作。
如上所述，透過第一操作在電容器701中保持(VL－VSS)。然後，當線路105的電位從VL變為VH時，節點N71的電位透過電容器701的電容耦合變成(VSS＋(VH－VL))。因此，電晶體703導通。
透過導通電晶體703，將電源電位VSS提供給節點N72，使得節點N72的電位變成VSS。因此，電容器702保持線路106的電位VL(L信號)和節點N72的電位VSS之間的電位差(VL－VSS)。此外，電晶體704截止。
透過截止電晶體704，節點N71變成浮置狀態，以保持電位(VSS＋(VH－VL))。
這裏，分別描述電容器701和702以及電晶體703和704的功能。
首先，在第一操作中，電容器701保持線路105的電位VL和節點N71的電位VSS之間的電位差。然後，在第二操作中，電容器701透過電容耦合根據線路105的電位的增加提高節點N71的電位。
在第二操作中，電容器702保持線路106的電位VL和節點N72的電位VSS之間的電位差。然後，在第一操作中，電容器702透過電容耦合根據線路106的電位的增加提高節點N72的電位。
電晶體703作用當成開關，其根據節點N71的電位選擇是否連接線路104和節點N72。此外，在第二操作中，電晶體703截止，使得節點N72變成浮置狀態。在第二操作中，電晶體703導通，從而將電源電位VSS提供給節點N72。
電晶體704作用當成開關，其根據節點N72的電位選擇是否連接線路104和節點N71。此外，在第二操作中，電晶體704導通，從而將電源電位VSS提供給節點N71。在第二操作中，電晶體704截止，使得節點N71變成浮置狀態。
透過上面描述的第一和第二操作，圖7A中所示的偏移電路如下運行：在第一操作中，將電源電位VSS提供給節點N71，並使節點N72進入浮置狀態，以保持電位(VSS＋(VH－VL))；在第二操作中，使節點N71進入浮置狀態，以保持電位(VSS＋(VH－VL))，並將電源電位VSS提供給節點N72。
因此，至於從圖7A中所示的偏移電路生成的信號，H信號為(VSS＋(VH－VL))，L信號為VSS。亦即，圖7A中所示的偏移電路可以基於電源電位VSS生成信號。
注意，作為在第一操作中的節點N72的電位和在第二操作中節點N71的電位中的每一個，保持(VSS＋(VH－VL))。不過在實踐中，由於佈線電容、寄生電容等的原因，在第一操作中節點N72的電位和在第二操作中節點N71的電位中的每一個變得低於(VSS＋(VH－VL))。因此，為了減小佈線電容或寄生電容的這種效應，可以將電容器701和702的每個電容設定為充分大於佈線電容或寄生電容。
當節點N71連接到圖1A中所示的線路108時，可以向線路108提供其H和L位準與提供給線路105的信號相同的信號。類似地，當節點N72連接到圖1A中所示的線路108時，可以向線路108提供其H和L位準與提供給線路105的信號相反的信號。
在節點N71連接到線路108的情形下，較佳的電容器702的電容小於電容器701的電容。這是因為，如上所述，由於前面描述過可以將電容器701的電容設定為充分大於佈線電容或寄生電容，只要電晶體704能夠被導通，節點N72的電位不一定要是(VSS＋(VH－VL))。於是，電容器702的電容可以小於電容器701的電容，由此可以減小電容器702的元件區域。
由於和節點N71連接到線路108的情形相似的原因，在節點N72連接到線路108的情形下，較佳的電容器701的電容小於電容器702的電容。
注意，電容器701和702中的每個可以採用在兩個電極層之間***絕緣層的結構。透過為電容器701和702的每個採用在兩個電極層之間***絕緣層的結構，不論外加電壓是多少，電容器701和702都能保持電容，從而能夠穩定地操作本發明的位準移位電路。
此外，較佳的電容器701和702的每個的絕緣層為閘極絕緣膜。這是因為電容器701和702能夠有效地獲得電容，因為閘極絕緣膜通常比其他絕緣膜(例如層間膜或平坦化膜)薄。
還要注意，可以將MOS電容器用作電容器701和702的每個。圖8A顯示MOS電容器被用作電容器701和702的情形中的結構。在圖8A中所示的偏移電路中，用N通道電晶體801代替電容器701，用N通道電晶體802代替電容器702。這裏注意，電晶體801的閘極連接到線路105，電晶體801的第一和第二端子連接到節點N71。這是因為電晶體801能夠像電容器一樣工作，因為線路105的電位高於節點N71的電位，從而導通電晶體801，以便在電晶體901的通道區域中形成通道。類似地，電晶體802的閘極連接到線路106，電晶體802的第一和第二端子連接到節點N72。這是因為電晶體802能夠像電容器一樣工作，因為線路106的電位高於節點N72的電位，從而導通電晶體802，以便在電晶體802的通道區域中形成通道。
此外，如圖6B所示，也可以將P通道電晶體用作每個電容器。在圖6B所示的偏移電路中，用P通道電晶體803代替電容器701，用P通道電晶體804代替電容器702。這裏注意，電晶體803的閘極連接到節點N71，電晶體803的第一和第二端子連接到線路105。這是因為電晶體803能夠像電容器一樣工作，因為節點N71的電位低於線路105的電位，從而導通電晶體803，以便在電晶體803的通道區域中形成通道。類似地，電晶體804的閘極連接到節點N72，電晶體804的第一和第二端子連接到線路106。這是因為電晶體804能夠像電容器一樣工作，因為節點N72的電位低於線路106的電位，從而導通電晶體804，以便在電晶體804的通道區域中形成通道。
注意，如上所述，在圖8A中，在節點N71連接到線路108的情況下，較佳的電晶體802的通道區(L×W：L為通道長度，W為通道寬度)小於電晶體801的通道區。在節點N72連接到線路108的情況下，較佳的電晶體802的通道區大於電晶體801的通道區。
類似地，在圖8B中，在節點N71連接到線路108的情況下，較佳的電晶體804的通道區(L×W：L為通道長度，W為通道寬度)小於電晶體803的通道區。在節點N72連接到線路108的情況下，較佳的電晶體804的通道區大於電晶體803的通道區。
這裏，雖然圖7A所示的偏移電路包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖9A顯示包括P通道電晶體和電容器的偏移電路。
圖9A中所示的偏移電路包括電容器701、電容器702、電晶體901和電晶體902。
注意，電晶體901和902對應於圖7A中的電晶體703和704並具有類似於它們的功能。節點N91和N92對應於圖7A中的節點N71和N72。
如圖9A中的偏移電路所示，電容器701的第一電極連接到線路105。電容器702的第一電極連接到線路106。電晶體901的閘極連接到電容器701的第二電極，電晶體901的第一端子連接到線路104，電晶體901的第二端子連接到電容器702的第二電極。電晶體902的閘極連接到電容器702的第二電極，電晶體902的第一端子連接到線路104，電晶體902的第二端子連接到電容器701的第二電極。注意，電容器701的第二電極、電晶體901的閘極和電晶體902的第二端子的連接點由節點N91表示。電容器702的第二電極、電晶體901的第二端子和電晶體902的閘極的連接點由節點N92表示。節點N91或節點N92的任一個連接到圖1A中所示的線路108。
接著，參考圖9B和9C描述圖9A中所示的偏移電路的運行。
圖9B顯示在線路105的信號從H信號變為L信號且線路106的信號從L信號變為H信號時圖9A中所示的偏移電路的運行。
圖9C顯示在線路105的信號從L信號變為H信號且線路106的信號從H信號變為L信號時圖9A中所示的偏移電路的運行。亦即，圖9A中所示的偏移電路以一時序間重復圖9B所示的操作和圖9C所示的操作。這裏注意，圖9B中所示的操作由第一操作表示，圖9C中所示的操作由第二操作表示。
首先，參考圖9B描述圖9A所示的偏移電路的第一操作。這裏注意，節點N91的初始電位為VSS。
在初始狀態下，電容器701保持線路105的電位VH(H信號)和節點N91的電位VSS之間的電位差(VH－VSS)。然後，當線路105的電位從VH變為VL時，節點N91的電位透過電容器701的電容耦合變成(VSS－(VH－VL))。因此，電晶體901導通。
透過導通電晶體901，將電源電位VSS提供給節點N92，使得節點N92的電位變成VSS。因此，電容器702保持線路106的電位VH(H信號)和節點N92的電位VSS之間的電位差(VH－VSS)。此外，電晶體902截止。
透過截止電晶體902，節點N91變成浮置狀態，以保持電位(VSS－(VH－VL))。
接著，參考圖9C描述圖9A所示的偏移電路的第二操作。
如上所述，透過第一操作在電容器702中保持(VH－VSS)。然後，當線路106的電位從VH變為VL時，節點N92的電位透過電容器702的電容耦合變成(VSS－(VH－VL))。因此，電晶體902導通。
透過導通電晶體902，將電源電位VSS提供給節點N91，使得節點N91的電位變成VSS。因此，電容器701保持線路105的電位VH(H信號)和節點N91的電位VSS之間的電位差(VH－VSS)。此外，電晶體901截止。
透過截止電晶體901，節點N92變成浮置狀態，以保持電位(VSS－(VH－VL))。
透過上面描述的第一和第二操作，圖9A中所示的偏移電路如下運行：在第一操作中，使節點N91進入浮置狀態，以保持電位(VSS－(VH－VL))，並將電源電位VSS提供給節點N92；在第二操作中，將電源電位VSS提供給節點N91，並使節點N92進入浮置狀態，以保持電位(VSS－(VH－VL))。
因此，至於從圖9A中所示的偏移電路生成的信號，H信號為VSS，L信號為(VSS－(VH－VL))。亦即，圖9A中所示的偏移電路可以基於電源電位VSS生成信號。
注意，與圖7A中所示的偏移電路類似，雖然從圖9A中所示的偏移電路生成的信號的L信號的電位為(VSS－(VH－VL))，在實踐中它比(VSS－(VH－VL))稍高。
此外，類似於圖7A中所示的偏移電路，當節點N91連接到圖1A中所示的線路108時，可以向線路108提供其H和L位準與提供給線路105的信號相同的信號。類似地，當節點N92連接到圖1A中所示的線路108時，可以向線路108提供其H和L位準與提供給線路105的信號相反的信號。
此外，類似於圖7A中所示的偏移電路，在節點N91連接到線路108時，較佳的電容器702的電容小於電容器701的電容。
此外，類似於圖7A中所示的偏移電路，在節點N92連接到線路108時，較佳的電容器701的電容小於電容器702的電容。
此外，類似於圖8A和8B中所示的每個偏移電路，可以將MOS電容器用作電容器701和702的每一個。如圖10A所示，可以用P通道電晶體1091代替電容器701，可以用P通道電晶體1092代替電容器702。這裏注意，電晶體1091的閘極連接到節點N91，電晶體1091的第一和第二端子連接到線路105。類似地，電晶體1092的閘極連接到節點N92，電晶體1092的第一和第二端子連接到線路106。
此外，類似於圖8A和8B中所示的每個偏移電路，如圖10B所示，也可以將N通道電晶體1093和1094用作電容器701和702。這裏注意，電晶體1093的閘極連接到線路105，電晶體1093的第一和第二端子連接到節點N91。類似地，電晶體1094的閘極連接到線路106，電晶體1094的第一和第二端子連接到節點N92。
此外，類似於圖8A和8B中所示的每個偏移電路，在圖10A中，在節點N91連接到線路108的情況下，較佳的電晶體1092的通道區小於電晶體1091的通道區。在節點N92連接到線路108的情況下，較佳的電晶體1092的通道區大於電晶體1091的通道區。
類似地，在圖10B中，在節點N91連接到線路108的情況下，較佳的電晶體1094的通道區小於電晶體1093的通道區。在節點N92連接到線路108的情況下，較佳的電晶體1094的通道區大於電晶體1093的通道區。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式4]
本實施例模式描述在實施例模式1中所述的位準移位器中包括的電路101(偏移電路)的結構示例。注意，在本實施例模式中，描述了以下情形：在將電位向著H側和L側移動而不改變時序(或反轉)且幅值電壓不改變太大之後，將提供給線路105和106的每個信號提供給線路107和108。
注意，在本實施例模式和實施例模式1到3中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖11描述偏移電路的結構示例。
圖11中所示的偏移電路包括電容器301、電容器302、電晶體303、電晶體304、電容器701、電容器702、電晶體703和電晶體704。
如圖11中的偏移電路所示，電容器301的第一電極連接到線路105。電容器302的第一電極連接到線路106。電晶體303的閘極連接到電容器301的第二電極，電晶體303的第一端子連接到線路103，電晶體303的第二端子連接到電容器302的第二電極。電晶體304的閘極連接到電容器302的第二電極，電晶體304的第一端子連接到線路103，電晶體304的第二端子連接到電容器301的第二電極。電容器702的第一電極連接到線路106。電晶體703的閘極連接到電容器701的第二電極，電晶體703的第一端子連接到線路104，電晶體703的第二端子連接到電容器702的第二電極。電晶體704的閘極連接到電容器702的第二電極，電晶體704的第一端子連接到線路104，電晶體704的第二端子連接到電容器701的第二電極。
注意，電容器301的第二電極、電晶體303的閘極和電晶體304的第二端子的連接點由節點N31表示。電容器302的第二電極、電晶體303的第二端子和電晶體304的閘極的連接點由節點N32表示。電容器711的第二電極、電晶體703的閘極和電晶體704的第二端子的連接點由節點N71表示。電容器702的第二電極、電晶體703的第二端子和電晶體704的閘極的連接點由節點N72表示。
節點N31或節點N32的任一個連接到圖1A中所示的線路107。節點N71或節點N72的任一個連接到圖1A中所示的線路108。
圖3A中所示的偏移電路包括電容器301、電容器302、電晶體303和電晶體304。圖7A中所示的偏移電路包括電容器701、電容器702、電晶體703和電晶體704。
如上所述，將電源電位VDD和電源電位VSS提供給線路103和104。對於線路105的信號而言，H和L位準與線路106的信號相反。
圖11中所示的偏移電路的運行類似於圖3A和7A中的，於是省略其描述。
還要注意，如上所述，可以將MOS電容器用作電容器301、302、701和702中的每個。圖12顯示將MOS電容器用作電容器301、302、701和702的情形中的結構。
如在圖12中的偏移電路所示，可以用電晶體401、402、801和802分別代替電容器301、302、701和702。注意，電晶體401、402、801和802為N通道電晶體。
這裏注意，電晶體401的閘極連接到節點N31，電晶體401的第一和第二端子連接到線路105。電晶體402的閘極連接到節點N32，電晶體402的第一和第二端子連接到線路106。電晶體801的閘極連接到線路105，電晶體801的第一和第二端子連接到節點N71。電晶體802的閘極連接到線路106，電晶體802的第一和第二端子連接到節點N72。
這裏，雖然圖11所示的偏移電路包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖13顯示包括P通道電晶體和電容器的偏移電路。
圖13中所示的偏移電路包括電容器301、電容器302、電晶體501、電晶體502、電容器701、電容器702、電晶體901和電晶體902。
如圖13中的偏移電路所示，電容器301的第一電極連接到線路105。電容器302的第一電極連接到線路106。電晶體501的閘極連接到電容器301的第二電極，電晶體501的第一端子連接到線路103，電晶體501的第二端子連接到電容器302的第二電極。電晶體502的閘極連接到電容器302的第二電極，電晶體502的第一端子連接到線路103，電晶體502的第二端子連接到電容器301的第二電極。電容器702的第一電極連接到線路106。電晶體901的閘極連接到電容器701的第二電極，電晶體901的第一端子連接到線路104，電晶體901的第二端子連接到電容器702的第二電極。電晶體902的閘極連接到電容器702的第二電極，電晶體902的第一端子連接到線路104，電晶體902的第二端子連接到電容器701的第二電極。
注意，電容器301的第二電極、電晶體501的閘極和電晶體502的第二端子的連接點由節點N51表示。電容器302的第二電極、電晶體501的第二端子和電晶體502的閘極的連接點由節點N52表示。電容器701的第二電極、電晶體901的閘極和電晶體902的第二端子的連接點由節點N91表示。電容器702的第二電極、電晶體901的第二端子和電晶體912的閘極的連接點由節點N92表示。
節點N51或節點N52的任一個連接到圖1A中所示的線路107。節點N91或節點N92的任一個連接到圖1A中所示的線路108。
圖5A中所示的偏移電路包括電容器301、電容器302、電晶體503和電晶體504。圖9A中所示的偏移電路包括電容器701、電容器702、電晶體903和電晶體904。
如上所述，將電源電位VDD和電源電位VSS提供給線路103和104。對於線路105的信號而言，H和L位準與線路106的信號相反。
圖13中所示的偏移電路的運行類似於圖5A和9A中的，於是省略其描述。
還要注意，如上所述，可以將MOS電容器用作電容器301、302、701和702中的每個。圖14顯示將MOS電容器用作電容器311、302、701和702的情形中的結構。
如在圖14中的偏移電路所示，可以用電晶體601、602、1091和1092分別代替電容器301、302、701和702。注意，電晶體601、602、1091和1092為P通道電晶體。
這裏注意，電晶體601的閘極連接到線路105，電晶體601的第一和第二端子連接到節點N51。電晶體602的閘極連接到線路106，電晶體602的第一和第二端子連接到節點N52。電晶體1091的閘極連接到節點N91，電晶體1091的第一和第二端子連接到線路105。電晶體1092的閘極連接到節點N92，電晶體1092的第一和第二端子連接到線路106。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式5]
本實施例模式描述實施例模式1中所述的位準移位器的具體結構。
注意，在本實施例模式和實施例模式1到4中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖15描述本發明的位準移位器的具體結構示例。
圖15中所示的位準移位器包括電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502。
如圖15中的位準移位器所示，電容器701的第一電極連接到線路105。電容器702的第一電極連接到線路106。電晶體703的閘極連接到電容器701的第二電極，電晶體703的第一端子連接到線路104，電晶體703的第二端子連接到電容器702的第二電極。電晶體704的閘極連接到電容器702的第二電極，電晶體704的第一端子連接到線路104，電晶體704的第二端子連接到電容器701的第二電極。注意，電容器701的第二電極、電晶體703的閘極和電晶體704的第二端子的連接點由節點N71表示。電容器702的第二電極、電晶體703的第二端子和電晶體704的閘極的連接點由節點N72表示。電晶體1502的閘極連接到節點N72，電晶體1502的第一端子連接到線路104，電晶體1502的第二端子連接到線路109。電晶體1501的閘極連接到線路103，電晶體1501的第一端子連接到線路103，電晶體1502的第二端子連接到線路109。
偏移電路1503包括電容器701、電容器702、電晶體703和電晶體704。偏移電路1503類似於圖7A中所示的偏移電路。
邏輯電路1500包括電晶體1501和電晶體1502。邏輯電路1500對應於圖1A到1C中所示的電路102。
注意，電晶體1501和1502是N通道電晶體。因此，由於可以僅用N通道型電晶體形成圖15中所示的位準移位器，因此可以將非晶矽用於圖15中所示的位準移位器中的半導體層，從而能夠簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖15中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
接著，參考圖16A到16C的時間圖描述圖15中所示的位準移位器的運行。不過，可以斟酌確定圖16A到16C中所示的時間圖中的電位變化時間，該時間不限於圖16A到16C中的時間圖。
在圖16A中所示的時間圖中，顯示提供給線路105的信號(電位)和節點N71的電位。在圖16B中所示的時間圖中，顯示提供給線路106的信號(電位)和節點N72的電位。在圖16C中所示的時間圖中，顯示提供給線路109的信號(電位)。
圖17顯示當將L信號提供給線路105且將H信號提供給線路106時圖15中所示的位準移位器的運行。圖18顯示當將H信號提供給線路105且將L信號提供給線路106時圖15中所示的位準移位器的運行。這裏注意，圖17中所示的操作由第一操作表示，圖18中所示的操作由第二操作表示。
由於偏移電路1503的運行類似於圖7A中的偏移電路，於是省略其具體描述。
首先，參考圖16A到16C和圖17中所示的時間圖描述圖15中所示的位準移位器的第一操作。
當線路105變成L位準時，節點N71的電位變成VSS。另一方面，當線路106變成H位準時，節點N72的電位變成(VSS＋(VH－VL))。因此，電晶體1502導通，將電源電位VSS提供給線路109，從而從線路109輸出L信號。注意，線路109的電位由電晶體1501和1502的工作點決定，於是其比電源電位VSS稍高。
接著，參考圖16A到16C和圖18中所示的時間圖描述圖15中所示的位準移位器的第二操作。
當線路105變成H位準時，節點N71的電位變成(VSS＋(VH－VL))。另一方面，當線路106變成L位準時，節點N72的電位變成VSS。因此，電晶體1502截止，將電源電位VDD提供給線路109，使得線路109的電位提高。線路109的這種電位增加一直持續到線路109的電位變成電源電位VDD減去電晶體1501的臨界值電壓Vth1501獲得的電位(VDD－Vth1501)，電晶體1501截止。因此，線路109的電位變成(VDD－Vth1501)，從線路109輸出H信號。
這裏，描述邏輯電路1500和偏移電路1503的功能。
首先，偏移電路1503具有類似於圖7A中所示的偏移電路的功能。此外，偏移電路1503從H信號和L信號電位為VH和VL的控制信號生成H信號和L信號電位為(VSS＋(VH－VL))和VSS的偏移後的信號，並將偏移後的信號提供給邏輯電路1500。
邏輯電路1500從H信號和L信號電位分別為(VSS＋(VH－VL))和VSS的偏移後的信號生成H信號和L信號電位分別為(VDD－Vth1501)和大約VSS的輸出信號，並將輸出信號提供給線路109。
這裏，描述電晶體1501和1502的功能。
首先，電晶體1501具有二極體的功能。其輸入端子為閘極和第一端子，其輸出端子為第二端子。電晶體1501為任何具有電阻成分的元件。透過用電阻器代替電晶體1501，可以在邏輯電路1500的第二操作中使線路109的電位等於電源電位VDD。
電晶體1502具有開關的功能，根據節點N72的電位選擇是否使線路104和線路109彼此連接。在第一操作中電晶體1502導通並將電源電位VSS提供給線路109。
透過上述第一和第二操作，圖15中所示的位準移位器可以移動提供給線路105和106的每個控制信號，從而將H信號電位從VH移動到VDD並將L信號電位從VL移動到VSS，然後透過線路109輸出。
由於電晶體1502的閘極電壓在第一操作中為(VSS＋(VH－VL))而在第二操作中為VSS，因此減小了邏輯電路1500的直通電流。這是因為電晶體1502的閘極的幅值電壓為小的(VH－VL)。因此，包括圖15中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路1500的直通電流小了。
此外，由於電晶體1502的閘極的幅值電壓小，減小了邏輯電路1500中產生的雜訊。這是因為透過電晶體1502的閘極和第二端子(線路109)之間的寄生電容產生的雜訊變小了。
還要注意，如上所述，可以將MOS電容器用作電容器701和702中的每個。此外，對於圖15中所示的位準移位器來說，與圖8A中所示的偏移電路類似，較佳的為每個電容器使用N通道電晶體。這是因為透過用N通道電晶體形成每個電容器，可以將非晶矽用於圖15中所示的位準移位器中的半導體層，從而可以簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖15中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
注意，如圖19所示，電晶體1502的閘極也可以連接到圖15中所示的位準移位器中的節點N71。如圖20A到20C中的時間圖所示，在電晶體1502的閘極連接到節點N71的情況下(圖19)，線路109的信號(電位)的H和L位準與電晶體1502的閘極連接到節點N72的情況下(圖15)相反。圖19中所示的位準移位器的運行與圖15中所示的位準移位器類似。因此，可以酌情決定將電晶體1502的閘極連接到節點N71還是節點N72。
這裏，雖然圖15所示的位準移位器包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖29顯示包括P通道電晶體和電容器的位準移位器。
圖29中所示的位準移位器包括電容器301、電容器302、電晶體501、電晶體502、電晶體2901和電晶體2902。
注意，電容器301、電容器302、電晶體501、電晶體502、電晶體2901和電晶體2902分別對應於圖15中的電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502並具有類似功能。邏輯電路2900和偏移電路2903分別對應於圖15中的邏輯電路1500和偏移電路1503並具有類似功能。節點N51和N52分別對應於圖15中的節點N71和N72。
如圖29中的位準移位器所示，電容器301的第一電極連接到線路105。電容器302的第一電極連接到線路106。電晶體501的閘極連接到電容器301的第二電極，電晶體501的第一端子連接到線路103，電晶體501的第二端子連接到電容器302的第二電極。電晶體502的閘極連接到電容器302的第二電極，電晶體502的第一端子連接到線路103，電晶體502的第二端子連接到電容器301的第二電極。注意，電容器301的第二電極、電晶體501的閘極和電晶體502的第二端子的連接點由節點N51表示。電容器302的第二電極、電晶體501的第二端子和電晶體502的閘極的連接點由節點N52表示。電晶體2902的閘極連接到節點N52，電晶體2902的第一端子連接到線路103，電晶體2902的第二端子連接到線路109。電晶體2901的閘極連接到線路104，電晶體2901的第一端子連接到線路104，電晶體2901的第二端子連接到線路109。
接著，參考圖30A到30C的時間圖描述圖29中所示的位準移位器的運行。不過，可以酌情確定圖30A到30C中所示的時間圖中的電位變化時間，該時間不限於圖30A到30C中的時間圖。
在圖30A中所示的時間圖中，顯示提供給線路105的信號(電位)和節點N51的電位。在圖30B中所示的時間圖中，顯示提供給線路106的信號(電位)和節點N52的電位。在圖30C中所示的時間圖中，顯示提供給線路109的信號(電位)。
圖31顯示當將L信號提供給線路105且將H信號提供給線路106時圖29中所示的位準移位器的運行。圖32顯示當將H信號提供給線路105且將L信號提供給線路106時圖29中所示的位準移位器的運行。這裏注意，圖31中所示的操作由第一操作表示，圖32中所示的操作由第二操作表示。
由於偏移電路2903的運行類似於圖5A中的偏移電路，於是省略其具體描述。
首先，參考圖30A到30C和圖31中所示的時間圖描述圖29中所示的位準移位器的第一操作。
當線路105變成L位準時，節點N51的電位變成(VDD－(VH－VL))。另一方面，當線路106變成H位準時，節點N52的電位變成VDD。因此，電晶體2902截止，將電源電位VSS提供給線路109，使得線路109的電位降低。線路109的這種電位降低一直持續到線路109的電位變成電源電位VSS加上電晶體2901的臨界值電壓Vth2901的絕對值獲得的電位(VSS＋|Vth2901|)，然後電晶體2901截止。因此，線路109的電位變成(VSS＋|Vth2901|)，且從線路109輸出L信號。
接著，參考圖30A到30C和圖32中所示的時間圖描述圖29中所示的位準移位器的第二操作。
當線路105變成H位準時，節點N51的電位變成VDD。另一方面，當線路106變成L位準時，節點N52的電位變成(VDD－(VH－VL))。因此，電晶體2902導通，將電源電位VDD提供給線路109，從而從線路109輸出H信號。注意，線路109的電位由電晶體2901和2902的工作點決定，於是其比電源電位VDD稍低。
透過上述第一和第二操作，圖29中所示的位準移位器可以移動提供給線路105和106的每個控制信號，從而將H信號電位從VH移動到VDD並將L信號電位從VL移動到VSS，然後透過線路109輸出。
由於電晶體2902的閘極電壓在第一操作中為VDD而在第二操作中為(VDD－(VH－VL))，因此減小了邏輯電路2900的直通電流。這是因為電晶體2902的閘極的幅值電壓為小的(VH－VL)。因此，包括圖29中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路2900的直通電流小了。
此外，由於電晶體2902的閘極的幅值電壓小，減小了邏輯電路2900中產生的雜訊。這是因為透過電晶體2902的閘極和第二端子(線路109)之間的寄生電容產生的雜訊變小了。
還要注意，如上所述，可以將MOS電容器用作電容器301和302中的每個。此外，對於圖29中所示的位準移位器來說，與圖6A中所示的偏移電路類似，較佳的為每個電容器使用P通道電晶體。
注意，如圖33所示，電晶體2902的閘極也可以連接到圖29中所示的位準移位器中的節點N51。在圖34A到34C中顯示電晶體2902的閘極連接到節點N51的情形下的時間圖。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式6]
本實施例模式描述與實施例模式5不同的實施例模式1中所述的位準移位器的具體結構。
注意，在本實施例模式和實施例模式1到5中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖21描述本發明的位準移位器的具體結構示例。
圖21中所示的位準移位器包括電容器701、電容器702、電晶體703、電晶體704、電晶體2101、電晶體2102、電晶體2103和電晶體2104。
如圖21中的位準移位器所示，電晶體2101的閘極連接到線路103，電晶體2101的第一端子連接到線路103，電晶體2101的第二端子連接到線路109－2。電晶體2102的閘極連接到節點N72，電晶體2102的第一端子連接到線路104，電晶體2102的第二端子連接到線路109－2。電晶體2103的閘極連接到線路103，電晶體2103的第一端子連接到線路103，電晶體2103的第二端子連接到線路109－1。電晶體2104的閘極連接到節點N71，電晶體2104的第一端子連接到線路104，電晶體2104的第二端子連接到線路109－1。
圖15中所示的邏輯電路1500包括電晶體2101和電晶體2102。類似地，圖15中所示的邏輯電路1500包括電晶體2103和電晶體2104。邏輯電路2100包括電晶體2101、2102、2103和2104。
注意，電晶體2101、2102、2103和2104為N通道電晶體。因此，由於可以僅用N通道型電晶體形成圖21中所示的位準移位器，因此可以將非晶矽用於圖21中所示的位準移位器中的半導體層，從而能夠簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖21中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
接著，參考圖22A到22D的時間圖描述圖21中所示的位準移位器的運行。不過，可以酌情確定圖22A到22D中所示的時間圖中的電位變化時間，該時間不限於圖22A到22D中的時間圖。
圖23顯示當將L信號提供給線路105且將H信號提供給線路106時圖21中所示的位準移位器的運行。圖24顯示當將H信號提供給線路105且將L信號提供給線路106時圖21中所示的位準移位器的運行。這裏注意，圖23中所示的操作由第一操作表示，圖24中所示的操作由第二操作表示。
由於偏移電路1503的運行類似於圖7A中的偏移電路，於是省略其具體描述。
此外，由於包括電晶體2101和2102的電路以及包括電晶體2103和2104的電路的運行類似於圖15中所示的邏輯電路1500，因此省略其具體描述。
首先，參考圖22A到22D和圖23中所示的時間圖描述圖21中所示的位準移位器的第一操作。
在第一操作中，如圖23所示，從線路109－1輸出H信號，從線路109－2輸出L信號。注意，類似於圖15中所示的邏輯電路1500，線路109－1的電位為電源電位VDD減去電晶體2103的臨界值電壓Vth2103獲得的電位(VDD－Vth2103)。此外，類似於圖15中所示的邏輯電路1500，線路109－2的電位由電晶體2101和2102的工作點決定，因此其比電源電位VSS稍高。
接著，參考圖22A到22D和圖24中所示的時間圖描述圖21中所示的位準移位器的第二操作。
在第二操作中，如圖24所示，從線路109－1輸出L信號，從線路109－2輸出H信號。注意，類似於圖15中所示的邏輯電路1500，線路109－1的電位由電晶體2103和2104的工作點決定，因此其比電源電位VSS稍高。此外，類似於圖15中所示的邏輯電路1500，線路109－2的電位為電源電位VDD減去電晶體2101的臨界值電壓Vth2101獲得的電位(VDD－Vth2101)。
這裏，描述邏輯電路2100的功能。
邏輯電路2100包括兩個圖15中所示的邏輯電路1500，並分別透過線路109－1和109－2輸出兩個相反的信號。
這裏，描述電晶體2101和2104的功能。
首先，電晶體2101具有二極體的功能。其輸入端子為閘極和第一端子，其輸出端子為第二端子。電晶體2101為任何具有電阻成分的元件。透過用電阻器代替電晶體2101，可以在邏輯電路2100的第二操作中使線路109－2的電位等於電源電位VDD。
電晶體2102具有開關的功能，根據節點N72的電位選擇是否使線路104和線路109－2彼此連接。在第一操作中電晶體2102導通並將電源電位VSS提供給線路109－2。
電晶體2103具有二極體的功能。其輸入端子為閘極和第一端子，其輸出端子為第二端子。電晶體2103為任何具有電阻成分的元件。透過用電阻器代替電晶體2103，可以在邏輯電路2100的第一操作中使線路109－1的電位等於電源電位VDD。
電晶體2104具有開關的功能，根據節點N71的電位選擇是否使線路104和線路109－1彼此連接。在第一操作中電晶體2104導通並將電源電位VSS提供給線路109－1。
透過上述第一和第二操作，圖21中所示的位準移位器可以移動提供給線路105和106的每個控制信號，從而將H信號電位從VH移動到VDD並將L信號電位從VL移動到VSS，然後透過線路109－1和109－2輸出。
圖21中所示的位準移位器可以分別透過線路109－1和109－2輸出兩個信號，每個信號的H和L位準是相反的。
由於電晶體2102的閘極電壓在第一操作中為(VSS＋(VH－VL))而在第二操作中為VSS，因此減小了邏輯電路2100的直通電流。這是因為電晶體2102的閘極的幅值電壓為小的(VH－VL)。因此，包括圖21中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路2100的直通電流小了。
類似於電晶體2102，由於電晶體2104的閘極電壓在第一操作中為VSS而在第二操作中為(VSS＋(VH－VL))，因此減小了邏輯電路2100的直通電流。這是因為電晶體2104的閘極的幅值電壓為小的(VH－VL)。因此，包括圖21中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路2100的直通電流小了。
此外，由於電晶體2102的閘極的幅值電壓小，減小了邏輯電路2100中產生的雜訊。這是因為透過電晶體2102的閘極和第二端子(線路109－2)之間的寄生電容產生的雜訊變小了。
類似於電晶體2102，由於電晶體2104的閘極的幅值電壓小，減小了邏輯電路2100中產生的雜訊。這是因為透過電晶體2104的閘極和第二端子(線路109－1)之間的寄生電容產生的雜訊變小了。
此外，較佳的電容器701和702的電容幾乎彼此相等。這是因為如果電容器701和702的電容彼此相等，線路109－1和109－2的時間差異，例如輸出信號延遲可以彼此相等。
還要注意，如上所述，可以將MOS電容器用作電容器701和702中的每個。此外，對於圖21中所示的位準移位器來說，與圖8A中所示的偏移電路類似，較佳的為每個電容器使用N通道電晶體。這是因為透過用N通道電晶體形成每個電容器，可以將非晶矽用於圖21中所示的位準移位器中的半導體層，從而可以簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖21中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
這裏，雖然圖21所示的位準移位器包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖35顯示包括P通道電晶體和電容器的位準移位器。
圖35中所示的位準移位器包括電容器701、電容器702、電晶體501、電晶體502、電晶體3501、電晶體3502、電晶體3503和電晶體3504。
注意，電容器301、電容器302、電晶體501、電晶體502、電晶體3501、電晶體3502、電晶體3503和電晶體3504分別對應於圖21中的電容器701、電容器702、電晶體703、電晶體704、電晶體2101、電晶體2102、電晶體2103和電晶體2104並具有類似功能。偏移電路2903和邏輯電路3500分別對應於圖21中的偏移電路1503和邏輯電路2100並具有類似功能。節點N51和N52分別對應於圖21中的節點N71和N72。
如圖35中的位準移位器所示，電晶體3501的閘極連接到線路104，電晶體3501的第一端子連接到線路104，電晶體3501的第二端子連接到線路109－2。電晶體3502的閘極連接到節點N52，電晶體3502的第一端子連接到線路103，電晶體3502的第二端子連接到線路109－2。電晶體3503的閘極連接到線路104，電晶體3503的第一端子連接到線路104，電晶體3503的第二端子連接到線路109－1。電晶體3504的閘極連接到節點N51，電晶體3504的第一端子連接到線路103，電晶體3504的第二端子連接到線路109－1。
接著，參考圖36A到36D的時間圖描述圖35中所示的位準移位器的運行。不過，可以酌情確定圖36A到36D中所示的時間圖中的電位變化時間，該時間不限於圖36A到36D中的時間圖。
圖37顯示當將L信號提供給線路105且將H信號提供給線路106時圖35中所示的位準移位器的運行。圖38顯示當將H信號提供給線路105且將L信號提供給線路106時圖35中所示的位準移位器的運行。這裏注意，圖37中所示的操作由第一操作表示，圖38中所示的操作由第二操作表示。
由於偏移電路2903的運行類似於圖5A中的偏移電路，於是省略其具體描述。
此外，由於包括電晶體3501和3502的電路以及包括電晶體3503和3504的電路的運行類似於圖29中所示的邏輯電路2900的運行，因此省略其具體描述。
首先，參考圖36A到36D和圖37中所示的時間圖描述圖35中所示的位準移位器的第一操作。
在第一操作中，如圖37所示，從線路109－1輸出H信號，從線路109－2輸出L信號。注意，類似於圖29中所示的邏輯電路2900，線路109－1的電位由電晶體3503和3504的工作點決定，因此其比電源電位VDD稍低。此外，類似於圖29中所示的邏輯電路2900，線路109－2的電位為電源電位VSS加上電晶體3501的臨界值電壓Vth3501的絕對值獲得的電位(VSS＋|Vth3501|)。
接著，參考圖36A到36D和圖38中所示的時間圖描述圖35中所示的位準移位器的第二操作。
在第二操作中，如圖38所示，從線路109－1輸出L信號，從線路109－2輸出H信號。注意，類似於圖29中所示的邏輯電路2900，線路109－1的電位為電源電位VSS加上電晶體3503的臨界值電壓Vth3503的絕對值獲得的電位(VSS＋|Vth3503|)。此外，類似於圖29中所示的邏輯電路2900，線路109－2的電位由電晶體3501和3502的工作點決定，因此其比電源電位VDD稍低。
透過上述第一和第二操作，圖35中所示的位準移位器可以移動提供給線路105和106的每個控制信號，從而將H信號電位從VH移動到VDD並將L信號電位從VL移動到VSS，然後透過線路109－1和109－2輸出。
圖35中所示的位準移位器可以分別透過線路109－1和109－2輸出兩個信號，每個信號的H和L位準是相反的。
由於電晶體3502的閘極電壓在第一操作中為VDD而在第二操作中為(VDD－(VH－VL))，因此減小了邏輯電路3500的直通電流。這是因為電晶體3502的閘極的幅值電壓為小的(VH－VL)。因此，包括圖35中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路3500的直通電流小了。
類似於電晶體3502，於電晶體3504的閘極電壓在第一操作中為(VDD－(VH－VL))而在第二操作中為VDD，因此減小了邏輯電路3500的直通電流。這是因為電晶體3504的閘極的幅值電壓為小的(VH－VL)。因此，包括圖35中所示的位準移位器的半導體裝置的功率消耗被減小，因為邏輯電路3500的直通電流小了。
此外，由於電晶體3502的閘極的幅值電壓小，減小了邏輯電路3500中產生的雜訊。這是因為透過電晶體3502的閘極和第二端子(線路109－2)之間的寄生電容產生的雜訊變小了。
類似於電晶體3502，於電晶體3504的閘極的幅值電壓小，減小了邏輯電路3500中產生的雜訊。這是因為透過電晶體3504的閘極和第二端子(線路109－1)之間的寄生電容產生的雜訊變小了。
此外，較佳的電容器301和302的電容幾乎彼此相等。這是因為如果電容器301和302的電容彼此相等，線路109－1和109－2的時間差異，例如輸出信號延遲可以彼此相等。
還要注意，如上所述，可以將MOS電容器用作電容器301和302中的每個。此外，對於圖35中所示的位準移位器來說，與圖6A中所示的偏移電路類似，較佳的為每個電容器使用P通道電晶體。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式7]
本實施例模式描述了與實施例模式5和6不同的實施例模式1中所述的位準移位器的具體結構。
注意，在本實施例模式和實施例模式1到6中，附圖標記是通用的，對於相同部分或具有類似功能的部分的詳細說明不進行重復。
首先，參考圖25描述本發明的位準移位器的具體結構示例。
圖25中所示的位準移位器包括電容器701、電容器702、電晶體703、電晶體704、電晶體2501、電晶體2502、電晶體2503和電晶體2504。
如圖35中的位準移位器所示，電晶體2501的第一端子連接到線路103，電晶體2501的第二端子連接到線路109。電晶體2502的閘極連接到節點N72，電晶體2502的第一端子連接到線路104，電晶體2502的第二端子連接到線路109。電晶體2503的閘極連接到線路103，電晶體2503的第一端子連接到線路103，電晶體2503的第二端子連接到電晶體2501的閘極。電晶體2504的閘極連接到節點N72，電晶體2504的第一端子連接到線路104，電晶體2504的第二端子連接到電晶體2501的閘極。注意，電晶體2501的閘極、電晶體2503的第二端子和電晶體2504的第二端子的連接點由節點N251表示。
邏輯電路2500包括電晶體2501到2504。邏輯電路2500對應於圖1A到1C中所示的電路102。
注意，電晶體2501到2504為N通道電晶體。因此，由於可以僅用N通道型電晶體形成圖25中所示的位準移位器，因此可以將非晶矽用於圖25中所示的位準移位器中的半導體層，從而能夠簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖25中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
接著，類似於圖15中所示的位準移位器，參考圖16A到16C的時間圖描述圖25中所示的位準移位器的運行。不過，可以酌情確定圖16A到16C中所示的時間圖中的電位變化時間，該時間變化不限於圖16A到16C中的時間圖。
圖26顯示當將L信號提供給線路105且將H信號提供給線路106時圖25中所示的位準移位器的運行。圖27顯示當將H信號提供給線路105且將L信號提供給線路106時圖25中所示的位準移位器的運行。這裏注意，圖26中所示的操作由第一操作表示，圖27中所示的操作由第二操作表示。
由於偏移電路1503的運行類似於圖7A中的偏移電路，於是省略其具體描述。
首先，參考圖16A到16C和圖26中所示的時間圖描述圖25中所示的位準移位器的第一操作。
當線路105變成L位準時，節點N71的電位變成VSS。另一方面，當線路106變成H位準時，節點N72的電位變成(VSS＋(VH－VL))。因此，電晶體2502和2504導通。由於電晶體2504導通，將電源電位VSS提供給節點N251，使得節點N251的電位降低。注意，節點N251的電位由電晶體2503和2504的工作點決定，因此它比電源電位VSS稍高。由於節點N251變成L位準，所以電晶體2501截止。此外，由於電晶體2502導通，將電源電位VSS提供給線路109，使得線路109的電位降低。線路109的電位降低到電源電位VSS，並從線路109輸出L信號。
接著，參考圖16A到16C和圖27中所示的時間圖描述圖25中所示的位準移位器的第二操作。
當線路105變成H位準時，節點N71的電位變成(VSS＋(VH－VL))。另一方面，當線路106變成L位準時，節點N72的電位變成VSS。因此，電晶體2502和2504截止。由於電晶體2504截止，將電源電位VDD提供給節點N251，使得節點N251的電位升高。與節點N251的電位升高同時，電晶體2501導通，將電源電位VDD提供給線路109，使得線路109的電位也升高。當節點N251的電位變成電源電位VDD減去電晶體2503的臨界值電壓Vth2503獲得的值(VDD－Vth2503)時，電晶體2503截止，且節點N251變成浮置狀態。不過，即使在節點N251的電位變成(VDD－Vth2503)之後，線路109的電位仍繼續升高。因此，透過電晶體2501的閘極(節點N251)和第二端子(線路109)之間的寄生電容的電容耦合，節點N251的電位繼續升高。節點N251的電位升高一直持續到線路109的電位升高停止為止，使得節點N251的電位變成等於或高於電晶體2501的臨界值電壓Vth2501加上電源電位VDD所獲得的值(VDD＋Vth2501)的值。注意，當線路109的電位變成等於電源電位VDD時，線路109的電位升高停止。這就是所謂的引導。因此，線路109的電位變成等於電源電位VDD並從線路109輸出H信號。
這裏，描述邏輯電路2500的功能。
邏輯電路2500具有選擇將電源電位VDD和電源電位VSS中的哪一個提供給線路109的功能。在將電源電位VDD提供給線路109的情況下，使得電晶體2501的閘極電位等於或高於(VDD＋Vth2501)，由此線路109的電位透過引導變成等於電源電位VDD。
這裏，描述電晶體2501到2504的功能。
首先，電晶體2501具有開關的功能，根據節點N251的電位選擇是否使線路103和線路109彼此連接。在第二操作中電晶體2501導通並將電源電位VDD提供給線路109。
電晶體2502具有開關的功能，根據節點N72的電位選擇是否使線路104和線路109彼此連接。在第一操作中電晶體2502將電源電位VSS提供給線路109。
電晶體2503具有二極體的功能。其輸入端子為閘極和第一端子，其輸出端子為第二端子。
電晶體2504具有開關的功能，根據節點N72的電位選擇是否使線路104和節點N251彼此連接。在第一操作中電晶體2504將電源電位VSS提供給節點N251。
透過上述第一和第二操作，圖25中所示的位準移位器可以在第一操作中使線路109的電位等於電源電位VSS，可以在第二操作使線路109的電位等於電源電位VDD。
此外，類似於圖15中所示的邏輯電路1500，由於電晶體2502和2504的閘極的每個幅值電壓都小，因此可以降低邏輯電路2500的直通電流。
此外，類似於圖15中所示的邏輯電路1500，由於電晶體2502和2504的閘極的每個幅值電壓都小，因此可以降低邏輯電路2500中產生的雜訊。
還要注意，如上所述，可以將MOS電容器用作電容器701和702中的每個。此外，對於圖25中所示的位準移位器來說，與圖8A中所示的偏移電路類似，較佳的為每個電容器使用N通道電晶體。這是因為透過用N通道電晶體形成每個電容器，可以將非晶矽用於圖25中所示的位準移位器中的半導體層，從而可以簡化製造方法。因此，可以降低製造成本，且可以提高成品率。此外，還可以製造大型半導體裝置。
此外，在圖25中所示的位準移位器中，即使將多晶矽或單晶矽用於半導體層，也能夠簡化製造方法。
注意，如圖28所示，電晶體2502和2504的閘極也可以連接到圖25中所示的位準移位器中的節點N71。如圖20A到20C中的時間圖所示，在電晶體2502和2504的閘極連接到節點N71的情況下(圖28)，線路109的信號(電位)的H和L位準與電晶體2502和2504的閘極連接到節點N72的情況下(圖25)相反。圖28中所示的位準移位器的運行與圖25中所示的位準移位器類似。因此，可以酌情決定將電晶體2502和2504的閘極連接到節點N71還是節點N72。
此外，雖然未示出，但也可以將兩個邏輯電路連接到節點N71和N72中的每個。利用兩個邏輯電路2500，可以輸出兩個信號，每個信號的H和L位準是相反的。在兩個邏輯電路連接到節點N71和N72中的每個的情形下，類似於圖21中所示的位準移位器，較佳的電容器701和702的電容幾乎彼此相等。
這裏，雖然圖25所示的位準移位器包括N通道電晶體和電容器，其也可以包括P通道電晶體和電容器。圖39顯示包括P通道電晶體和電容器的位準移位器。
圖39中所示的位準移位器包括電容器301、電容器302、電晶體501、電晶體502、電晶體3901、電晶體3902、電晶體3903和電晶體3904。
注意，電容器301、電容器302、電晶體501、電晶體502、電晶體3901、電晶體3902、電晶體3903和電晶體3904分別對應於圖25中的電容器701、電容器702、電晶體703、電晶體704、電晶體2501、電晶體2502、電晶體2503和電晶體2504並具有類似功能。邏輯電路3900和偏移電路2903分別對應於圖25中的邏輯電路2500和偏移電路1503並具有類似功能。節點N51和N52分別對應於圖25中的節點N71和N72。
電晶體3902的閘極連接到節點N52，電晶體3902的第一端子連接到線路103，電晶體3902的第二端子連接到線路109。電晶體3901的第一端子連接到線路104，電晶體3901的第二端子連接到線路109。電晶體3903的閘極連接到線路104，電晶體3903的第一端子連接到線路104，電晶體3903的第二端子連接到電晶體3901的閘極。電晶體3904的閘極連接到節點N52，電晶體3904的第一端子連接到線路103，電晶體3904的第二端子連接到電晶體3901的閘極。注意，電晶體3901的閘極、電晶體3903的第二端子和電晶體3904的第二端子的連接點由節點N391表示。
接著，類似於圖29中所示的位準移位器，參考圖30A到30C的時間圖描述圖39中所示的位準移位器的運行。不過，可以酌情確定圖30A到30C中所示的時間圖中的電位變化時間，該時間不限於圖30A到30C中的時間圖。
圖40顯示當將L信號提供給線路105且將H信號提供給線路106時圖39中所示的位準移位器的運行。圖41顯示當將H信號提供給線路105且將L信號提供給線路106時圖39中所示的位準移位器的運行。這裏注意，圖40中所示的操作由第一操作表示，圖41中所示的操作由第二操作表示。
由於偏移電路2903的運行類似於圖5A中的偏移電路，於是省略其具體描述。
首先，參考圖30A到30C和圖40中所示的時間圖描述圖39中所示的位準移位器的第一操作。
當線路105變成L位準時，節點N51的電位變成(VDD－(VH－VL))。另一方面，當線路106變成H位準時，節點N52的電位變成VDD。因此，電晶體3902和3904截止。由於電晶體3904截止，將電源電位VSS提供給節點N391，使得節點N391的電位降低。與節點N391的電位降低同時，電晶體3901導通，將電源電位VSS提供給線路109，使得線路109的電位也降低。當節點N391的電位變成電源電位VSS加上電晶體3903的臨界值電壓Vth3903的絕對值所獲得的值(VSS＋|Vth3903|)時，電晶體3903截止，節點N391變成浮置狀態。不過，即使在節點N391的電位變成(VSS＋|Vth3903|)之後，線路109的電位仍繼續降低。因此，透過電晶體3901的閘極(節點N391)和第二端子(線路109)之間的寄生電容的電容耦合，節點N391的電位繼續降低。節點N391的電位降低一直持續到線路109的電位降低停止為止，使得節點N391的電位變成等於或小於電源電位VSS加上電晶體3901的臨界值電壓Vth3901的絕對值所獲得的值(VSS＋|Vth3901|)的值。注意，當線路109的電位變成等於電源電位VSS時，線路109的電位降低停止。這就是所謂的引導。因此，線路109的電位變成等於電源電位VSS並從線路109輸出L信號。
接著，參考圖30A到30C和圖41中所示的時間圖描述圖39中所示的位準移位器的第二操作。
當線路105變成H位準時，節點N51的電位變成VDD。另一方面，當線路106變成L位準時，節點N52的電位變成(VDD－(VH－VL))。因此，電晶體3902和3904導通。由於電晶體3902導通，將電源電位VDD提供給節點N391，使得節點N391的電位升高。注意，由於節點N391的電位由電晶體3903和3904的工作點決定，因此它比電源電位VDD稍低。由於節點N391變成L位準，所以電晶體3901截止。此外，由於電晶體3902導通，將電源電位VDD提供給線路109，使得線路109的電位升高。線路109的電位升高到電源電位VDD並從線路109輸出H信號。
透過上述第一和第二操作，圖39中所示的位準移位器可以在第一操作中使線路109的電位等於電源電位VSS，可以在第二操作使線路109的電位等於電源電位VDD。
此外，類似於圖39中所示的邏輯電路3900，由於電晶體3902和3904的閘極的每個幅值電壓都小，因此可以降低邏輯電路3900的直通電流。
此外，類似於圖39中所示的邏輯電路3900，由於電晶體3902和3904的閘極的每個幅值電壓都小，因此可以降低邏輯電路3900中產生的雜訊。
還要注意，如上所述，可以將MOS電容器用作電容器301和302中的每個。此外，對於圖39中所示的位準移位器來說，與圖6A中所示的偏移電路類似，較佳的為每個電容器使用P通道電晶體。
此外，如圖42所示，電晶體3902和3904的閘極也可以連接到圖39中所示的位準移位器的節點N51。圖36A到36D中顯示在電晶體3902和3904的閘極連接到節點N51的情況下的時間圖。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式8]
本實施例模式描述本發明的位準移位器的佈局圖。
首先，參考圖43描述圖15中所示的位準移位器的佈局圖。
在形成了半導體層4301、第一導電層4302和第二導電層4303的情形下顯示圖43中的佈局圖。注意，第一導電層4302作用當成閘極電極，第二導電層4303作用當成線路層。
在圖43中所示的佈局圖中，將多晶半導體(多晶矽)用於每個電晶體的半導體層4301。
在圖43中所示的佈局圖中，提供了電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502。線路103、104、105、106和109類似於圖15中所述的線路。
電晶體703、704、1501和1502為N通道電晶體。
電容器702由半導體層4301和第一導電層4302(閘極電極)形成。亦即，電容器702作用當成MOS電容器。如上所述，由於電容器702的第一導電層4302的電位高於其半導體層4301的電位，因此在半導體層4301的通道區中形成了通道。於是電容器702可以獲得大的電容。
類似於電容器702，電容器701由半導體層4301和第一導電層4302(閘極電極)形成。亦即，電容器701也作用當成MOS電容器。如上所述，由於電容器701的第一導電層4302的電位高於其半導體層4301的電位，因此在半導體層4301的通道區中形成了通道。於是電容器701可以獲得大的電容。
接著，參考圖44描述圖29中所示的位準移位器的佈局圖。
在形成了半導體層4401、第一導電層4402和第二導電層4403的情形下顯示圖44中的佈局圖。注意，第一導電層4402作用當成閘極電極，第二導電層4403作用當成線路層。
在圖44中所示的佈局圖中，將多晶半導體(多晶矽)用於每個電晶體的半導體層4401。
在圖44中所示的佈局圖中，提供了電容器301、電容器302、電晶體501、電晶體502、電晶體2901和電晶體2902。線路103、104、105、106和109類似於圖29中所述的線路。
電晶體501、502、2901和2902為P通道電晶體。
電容器301由半導體層4401和第一導電層4402(閘極電極)形成。亦即，電容器301作用當成MOS電容器。如上所述，由於電容器301的第一導電層4402的電位低於其半導體層4401的電位，因此在半導體層4401的通道區中形成了通道。於是電容器301可以獲得大的電容。
類似於電容器301，電容器302由半導體層4401和第一導電層4402(閘極電極)形成。亦即，電容器302也作用當成MOS電容器。如上所述，由於電容器302的第一導電層4402的電位低於其半導體層4401的電位，因此在半導體層4401的通道區中形成了通道。於是電容器302可以獲得大的電容。
接著，參考圖45描述圖15中所示的位準移位器的佈局圖，其是與圖43不同的示例。
在形成了半導體層4301、第一導電層4302和第二導電層4303的情形下顯示圖45中的佈局圖。注意，第一導電層4302作用當成閘極電極，第二導電層4303作用當成線路層。
在圖45中所示的佈局圖中，將多晶半導體(多晶矽)用於每個電晶體的半導體層4301。
在圖45中所示的佈局圖中，提供了電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502。線路103、104、105、106和109類似於圖15中所述的線路。
電晶體703、704、1501和1502為N通道電晶體。
電容器702由第一導電層4302和第二導電層4303形成。這是因為由於第一導電層4302和第二導電層4303是由導電材料形成的，所以電容器702的電容不隨所加的電壓而變化。因此，可以穩定地操作圖45中所示的位準移位器。
電容器701由第一導電層4302和第二導電層4303形成。這是因為由於第一導電層4302和第二導電層4303是由導電材料形成的，所以電容器701的電容不隨所加的電壓而變化。因此，可以穩定地操作圖45中所示的位準移位器。
此外，電容器701的第一電極和電容器702的第二電極由第二導電層4303形成，電容器701的第二電極和電容器702的第一電極由第一導電層4302形成。這是因為可以減小圖45中所示的位準移位器的佈局面積。具體而言，在電容器701的第二電極由第一導電層4302形成的情況下，可以使圖45中所示的位準移位器的佈局面積小於電容器701的第二電極由第二導電層4303形成的情況，因為電容器701的第二電極連接到電晶體703的閘極。類似地，在電容器702的第二電極由第二導電層4303形成的情況下，可以使圖45中所示的位準移位器的佈局面積小於電容器702的第二電極由第一導電層4302形成的情況，因為電容器702的第二電極連接到電晶體703的第二端子。
接著，參考圖46描述圖29中所示的位準移位器的佈局圖，其是與圖44不同的示例。在形成了半導體層4401、第一導電層4402和第二導電層4403的情形下顯示圖46中的佈局圖。注意，第一導電層4402作用當成閘極電極，第二導電層4403作用當成線路層。
在圖46中所示的佈局圖中，將多晶半導體(多晶矽)用於每個電晶體的半導體層4401。
在圖46中所示的佈局圖中，提供了電容器301、電容器302、電晶體501、電晶體502、電晶體2901和電晶體2902。線路103、104、105、106和109類似於圖29中所述的線路。
電晶體501、502、2901和2902為P通道電晶體。
電容器302由第一導電層4402和第二導電層4403形成。這是因為由於第一導電層4402和第二導電層4403是由導電材料形成的，所以電容器302的電容不隨所加的電壓而變化。因此，可以穩定地操作圖46中所示的位準移位器。
電容器301由第一導電層4402和第二導電層4403形成。這是因為由於第一導電層4402和第二導電層4403是由導電材料形成的，所以電容器301的電容不隨所加的電壓而變化。因此，可以穩定地操作圖46中所示的位準移位器。
此外，電容器301的第一電極和電容器302的第二電極由第二導電層4403形成，電容器301的第二電極和電容器302的第一電極由第一導電層4402形成。這是因為可以減小圖46中所示的位準移位器的佈局面積。具體而言，在電容器301的第二電極由第一導電層4402形成的情況下，可以使圖46中所示的位準移位器的佈局面積小於電容器301的第二電極由第二導電層4403形成的情況，因為電容器301的第二電極連接到電晶體501的閘極。類似地，在電容器302的第二電極由第二導電層4403形成的情況下，可以使圖46中所示的位準移位器的佈局面積小於電容器302的第二電極由第一導電層4402形成的情況，因為電容器302的第二電極連接到電晶體501的第二端子。
接著，參考圖47A描述圖15中所示的位準移位器的佈局圖。
在形成了半導體層4701、第一導電層4702、第二導電層4703和第三導電層4704的情形下顯示圖47A中的佈局圖。注意，第一導電層4702作用當成閘極電極，第二導電層4703作用當成線路層，第三導電層4704作用當成高電阻線路層。
在圖47A中所示的佈局圖中，將非晶半導體(非晶矽)用於每個電晶體的半導體層4701。
在圖47A中所示的佈局圖中，提供了電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502。線路103、104、105、106和109類似於圖15中所述的線路。
電容器702由半導體層4701和第一導電層4702(閘極電極)形成。亦即，電容器702作用當成MOS電容器。如上所述，由於電容器702的第一導電層4702的電位高於其半導體層4701的電位，因此在半導體層4701的通道區中形成了通道。於是電容器702可以獲得大的電容。
類似於電容器702，電容器701由半導體層4701和第一導電層4702(閘極電極)形成。亦即，電容器701也作用當成MOS電容器。如上所述，由於電容器701的第一導電層4702的電位高於其半導體層4701的電位，因此在半導體層4701的通道區中形成了通道。於是電容器701可以獲得大的電容。
接著，參考圖47B描述圖15中所示的位準移位器的佈局圖，其是與圖47A不同的示例。
在形成了半導體層4701、第一導電層4702、第二導電層4703和第三導電層4704的情形下顯示圖47B中的佈局圖。注意，第一導電層4702作用當成閘極電極，第二導電層4703作用當成線路層，第三導電層4704作用當成高電阻線路層。
在圖47B中所示的佈局圖中，將非晶半導體(非晶矽)用於每個電晶體的半導體層4701。
在圖47B中所示的佈局圖中，提供了電容器701、電容器702、電晶體703、電晶體704、電晶體1501和電晶體1502。線路103、104、105、106和109類似於圖15中所述的線路。
電容器702由第一導電層4702和第二導電層4703形成。這是因為由於第一導電層4702和第二導電層4703是由導電材料形成的，所以電容器702的電容不隨所加的電壓而變化。因此，可以穩定地操作圖47B中所示的位準移位器。
電容器701由第一導電層4702和第二導電層4703形成。這是因為由於第一導電層4702和第二導電層4703是由導電材料形成的，所以電容器701的電容不隨所加的電壓而變化。因此，可以穩定地操作圖47B中所示的位準移位器。
此外，電容器701的第一電極和電容器702的第二電極由第二導電層4703形成，電容器701的第二電極和電容器702的第一電極由第一導電層4702形成。這是因為可以減小圖47B中所示的位準移位器的佈局面積。具體而言，在電容器701的第二電極由第一導電層4702形成的情況下，可以使圖47B中所示的位準移位器的佈局面積小於電容器701的第二電極由第二導電層4703形成的情況，因為電容器701的第二電極連接到電晶體703的閘極。類似地，在電容器702的第二電極由第二導電層4703形成的情況下，可以使圖47B中所示的位準移位器的佈局面積小於電容器702的第二電極由第一導電層4702形成的情況，因為電容器702的第二電極連接到電晶體703的第二端子。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式9]
實施例模式9參考圖62A和62B描述其中形成了多個像素的面板示例。在圖62A中，面板191包括像素部分591，其包括以矩陣形式設置的多個像素590。像素部分591可以採用主動矩陣結構，在該結構中為每個像素590提供諸如薄膜電晶體的開關元件。作為每個像素590的顯示媒體，可以提供諸如電致發光元件的發光元件或液晶元件。
此外，如圖62B所示，還可以在與像素部分591相同的基板上方提供用於驅動像素部分591的驅動電路。在圖62B中，與圖62A相同的部分用相同的附圖標記表示，並省略其描述。在圖62B中，源極驅動器593和閘極驅動器594被示為驅動電路。本發明不限於此，除了源極驅動器593和閘極驅動器594之外，可以提供驅動電路。可以在基板上形成這種驅動電路並可以將其安裝在其上形成了像素部分591的另一基板上。例如，可以利用薄膜電晶體在玻璃基板上形成像素部分591，可以在單晶基板上形成這種驅動電路，可以透過COG(玻璃上晶片)在玻璃基板上連接驅動電路的IC晶片，或者，可以透過TAB(帶式自動接合)在玻璃基板上連接IC晶片或利用印刷電路板將其連接到玻璃基板。
此外，也可以利用薄膜電晶體在與像素部分591相同的基板上且在與每個像素590中包括的薄膜電晶體相同的過程中形成這種驅動電路。可以利用多晶半導體或非晶半導體形成每個薄膜電晶體的通道形成區。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式10]
圖63A顯示圖62A或62B中所示的像素部分591的結構示例(以下稱為第一像素結構)。像素部分591包括多個源極信號線S1到Sp(p為自然數)、多個與所述多個源極信號線S1到Sp相交的掃描線G1到Gq(q為自然數)，以及為源極信號線S1到Sp和掃描線G1到Gq的每個交點提供的像素690。
在圖63B中顯示圖63A中所示的像素690的構造。圖63B顯示形成於多個源極信號線S1到Sp中的一個Sx(x為小於等於p的自然數)和多個掃描線G1到Gq中的一個Gy(y為小於等於q的自然數)的交點處的像素690。像素690包括第一電晶體691、第二電晶體692、電容器693和發光元件694。在本實施例模式中，作為發光元件694，使用了包括一對電極且當在一對電極之間流過電流時發光的元件。此外，作為電容器693，也可以積極地利用第二電晶體692等的寄生電容。第一電晶體691和第二電晶體692中的每個可以是N通道電晶體或P通道電晶體。作為用於形成像素690的每個電晶體，可以使用薄膜電晶體。
第一電晶體691的閘極連接到掃描線Gy，其源極和汲極之一連接到源極信號線Sx，其源極和汲極的另一個連接到第二電晶體692的閘極和電容器693的電極之一。電容器693的另一個電極連接到被供以電位V3的節點695。第二電晶體692的源極和汲極之一連接到發光元件694的一個電極，其源極和汲極的另一個連接到被供以電位V2的節點696。發光元件694的另一個電極連接到被供以電位V1的節點697。
以下描述圖63A和63B中所示的像素部分591的顯示方法。
選擇多個掃描線G1到Gq之一，在選擇掃描線的時間期間，將影像信號輸入到多個源極信號線S1到Sp的所有中。透過這種方式，將影像信號輸入到像素部分591中的一列的像素中。依次選擇多個掃描線G1到Gq，且每次執行類似的操作，從而將影像信號輸入到像素部分591中的所有像素690中。
描述的是像素690的操作，其中，選擇多個掃描線G1到Gq中的一個Gy，並從多個源極信號線S1到Sp的一個Sx輸入影像信號。當選擇了掃描線Gy後，第一電晶體691導通。電晶體的ON狀態表示源極和汲極是電連接的，電晶體的OFF狀態表示源極和汲極不是電連接的。當第一電晶體691變成ON狀態時，將輸入到源極信號線Sx中的影像信號透過第一電晶體691輸入到第二電晶體692的閘極中。根據輸入的影像信號選擇第二電晶體692是變成ON狀態還是OFF狀態。在選擇了第二電晶體692的ON狀態時，第二電晶體692的汲極電流流到發光元件694，發光元件694發光。
保持電位V2和電位V3，使得當第二電晶體692變成ON狀態時，它們之間的電位差始終恆定。電位V2和電位V3可以是相同的電位。在電位V2和電位V3是相同電位的情況下，節點695和節點696可以連接至相同的線路。在選擇發光元件694發光時，將電位V1和電位V2設定為具有預定電位差。於是電流流到發光元件694，發光元件694發光。
每個線路和電極是利用以下材料形成的：從鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)、鎂(Mg)、鈧(Sc)、鈷(Co)、鋅(Zn)、鈮(Nb)、矽(Si)、磷(P)、硼(B)、砷(As)、鎵(Ga)、銦(In)、錫(Sn)、和氧(O)中選擇的一種元素或多種元素；含有從以上元素中選擇的一種元素或多種元素的化合物或合金材料(例如氧化銦錫(ITO)、氧化銦鋅(IZO)、含氧化矽的ITO(ITSO)、氧化鋅(ZnO)、鋁釹(Al－Nd)或鎂銀(Mg－Ag))；透過組合任何上述化合物獲得的材料；等等。此外，也可以使用矽和任何上述材料的化合物(矽化物)(例如鋁－矽、鉬－矽或鎳矽化物)，或氮和任何上述材料化物的化合物(例如氮化鈦、氮化鉭或氮化鉬等)。注意，矽(Si)可以含有高濃度的N型雜質(例如磷)或P型雜質(例如硼)；透過含有這種雜質，提高了導電率或者執行了對任何導體的類似動作，由此更容易地將矽用作線路或電極。注意，可以將單晶矽、多晶矽和非晶矽中的任何一種用作矽。可以利用單晶矽或多晶矽降低電阻，且可以透過利用非晶矽的簡易製造方法進行製造。注意，對於鋁或銀而言，因為其高導電性，可以降低信號延遲，且可以容易執行構圖以進行微製造，因為其容易被蝕刻。此外，同樣，對於使用銅的情形而言，由於其高導電性可以降低信號延遲。對於使用鉬的情形而言，即使鉬與諸如ITO或IZO的氧化物半導體或矽接觸，在製造方法中也不會發生諸如材料缺陷的問題，可以容易地進行構圖或蝕刻，且耐熱性高。同樣，對於使用鈦的情形而言，即使鈦與諸如ITO或IZO的氧化物半導體或矽接觸，也不會在製造方法中發生諸如材料缺陷的問題，且耐熱性高。此外，鎢或釹也是較佳的，因為其耐熱性高。具體而言，釹和鋁的合金是較佳的，因為其耐熱性得到提高，且可以抑制鋁的小丘。此外，矽是較佳的的，因為它可以與電晶體中包括的半導體層同時被形成且耐熱性高。此外，當用於透過其透光的部分時，較佳的具有透光特性的氧化銦錫(ITO)、氧化銦鋅(IZO)、含氧化矽的ITO(ITSO)、氧化鋅(ZnO)或矽(Si)；例如可以將它們用於像素電極或公共電極。
注意，每個線路或電極可以利用使用任何上述材料的單層結構或多層結構。透過利用單層結構，可以簡化製造方法，可以減少處理天數，可以降低成本。或者，利用多層結構，可以利用材料的優點而減少其缺點，由此可以形成高性能線路或電極。例如，透過在多層結構中含有低電阻材料(例如鋁)，可以降低線路的電阻。此外，透過在多層結構中含有高耐熱材料(例如，利用高耐熱材料夾住具有優點的低耐熱材料的疊層結構)，可以改善線路或電極整體的耐熱性。例如，較佳的使用透過含鉬或鈦的層夾入含鋁層的疊層結構。注意，當線路或電極具有直接與另一種材料形成的線路或電極接觸的部分時，它們可以彼此具有不良影響。例如，將一種材料混入另一種材料中以改變兩種材料的特性，由此，例如，不能實現最初目的且在製造時發生問題，使得不能進行正常的製造。在這種情況下，可以透過用另一層夾住或覆蓋一層來解決這種問題。例如，當氧化銦錫(ITO)和鋁彼此接觸時，較佳的在其間夾入鈦或鉬。類似地，在使矽和鋁彼此接觸時，較佳的在其間夾入鈦或鉬。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式11]
圖64A顯示與實施例模式10中所述的第一像素結構不同的圖62A或62B中所示的像素部分591的結構示例(以下稱為第二像素結構。)。像素部分591包括多個源極信號線S1到Sp(p為自然數)、與所述多個源極信號線S1到Sp相交的多個掃描線G1到Gq(q為自然數)和多個掃描線R1到Rq，以及為源極信號線S1到Sp和掃描線G1到Gq的每個交點提供的像素790。
在圖64B中顯示圖64A中所示的像素790的構造。圖64B顯示形成於多個源極信號線S1到Sp中的一個Sx(x為小於等於p的自然數)，多個掃描線G1到Gq中的一個Gy(y為小於等於q的自然數)和多個掃描線R1到Rq中的一個Ry的交點處的像素790。注意，與圖63B相同的部分以與圖64B中所示的像素結構中相同的附圖標記表示，省略其描述。圖64B中的像素790與圖63B中的像素690不同之處在於額外提供了第三電晶體791。第三電晶體791可以是N通道電晶體或P通道電晶體。作為用於形成像素790的每個電晶體，可以使用薄膜電晶體。
第三電晶體791的閘極連接到掃描線Ry，其源極和汲極之一連接到第二電晶體692的閘極和電容器693的一個電極，其源極和汲極的另一個連接到被供以電位V4的節點792。
以下描述圖64A和64B中所示的像素部分591的顯示方法。
發光元件694發光的方法與實施例模式10中所述的相同。根據圖64A和64B中所示的像素結構，由於提供了掃描線Ry和第三電晶體791，即使從源極線Sx輸入了影像信號，也能夠獲得發光元件694的不發光狀態。利用輸入到掃描線Ry中的信號，設定了像素790中發光元件694發光的時間。透過這種方式，可以設定比依次選擇所有掃描線G1到Gq期間更短的發光時段。透過這種方式，可以在利用時分灰度級方法進行顯示的情況下設定短的子框周期，由此可以執行高灰度級水準的顯示。
可以這樣設定電位V4，使得當第三電晶體791變成ON狀態時，第二電晶體692變成OFF狀態。例如，可以這樣設定電位V4，使得當第三電晶體791變成ON狀態時，它變成等於電位V3。透過將電位V3和V4設定為相同電位，釋放了電容器693中保持的電荷，第二電晶體692的閘極－源極電壓變成零，由此截止第二電晶體692。在電位V3和電位V4是相同電位的情況下，節點695和節點792可以連接至相同的線路。
注意，第三電晶體791的設置不限於圖64B所示。例如，也可以將第三電晶體791提供為與第二電晶體692串聯。在這種構造，透過利用輸入到掃描線Ry中的信號使第三電晶體791為OFF狀態，使流入發光元件694的電流截止，並可以獲得發光元件694的不發光狀態。
也可以使用二極體代替圖64B中所示的第三電晶體791。圖64C顯示用二極體代替第三電晶體791的像素的構造。注意，與圖64B相同的部分以與圖64C中所示的像素結構中相同的附圖標記表示，省略其描述。二極體781的一個電極連接到掃描線Ry，其另一個電極連接到第二電晶體692的閘極和電容器693的一個電極。
在二極體781中，電流從一個電極流到另一個電極。第二電晶體692為P通道電晶體。透過升高二極體781的一個電極的電位，升高了第二電晶體692的閘極的電位，從而第二電晶體692可以變成OFF狀態。
雖然電流從二極體781的連接至掃描線Ry的一個電極流到其連接至第二電晶體692的閘極的另一個電極且第二電晶體692為P通道電晶體，但本發明不限於此。也可以使用這樣的構造，其中電流從二極體781的連接至第二電晶體692的閘極的另一個電極流到其連接至掃描線Ry的一個電極且第二電晶體692為N通道電晶體。在第二電晶體692為N通道電晶體的情況下，透過降低二極體781的一個電極的電位，降低了第二電晶體692的閘極的電位，使得第二電晶體692可以變成OFF狀態。
作為二極體781，也可以使用以二極體方式連接的電晶體。以二極體方式連接的電晶體表示其閘極和汲極彼此連接的電晶體。作為以二極體方式連接的電晶體，可以使用P通道電晶體或N通道電晶體。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式12]
圖65A顯示圖62A或62B中所示的像素部分591的結構示例(以下稱為第三像素結構)。像素部分591包括多個源極信號線S1到Sp(p為自然數)、多個與所示多個源極信號線S1到Sp相交的掃描線G1到Gq(q為自然數)，以及為源極信號線S1到Sp和掃描線G1到Gq的每個交點提供的像素690。
圖65B顯示圖65A中所示的像素690的構造。圖65B顯示形成於多個源極信號線S1到Sp中的一個Sx(x為小於等於p的自然數)和多個掃描線G1到Gq中的一個Gy(y為小於等於q的自然數)的交點處的像素690。此外，為每一列提供電容線C0。像素690包括電晶體4691、液晶元件4692和電容器4693。電晶體4691可以是N通道電晶體或P通道電晶體。作為用於形成像素690的每個電晶體，可以使用薄膜電晶體。
電晶體4691的閘極連接到掃描線Gy，其源極和汲極之一連接到源極信號線Sx，其源極和汲極的另一個連接到液晶元件4692的一個電極和電容器4693的一個電極。液晶元件4692的另一個電極連接到被供以電位V0的節點4694。電容器4693的另一個電極連接到電容線C0。向電容線C0提供與提供給節點4694的電位V0相同的電位。
以下描述圖65A和65B中所示的像素部分591的顯示方法。
選擇多個掃描線G1到Gq之一，在選擇掃描線的時間期間，將影像信號輸入到多個源極信號線S1到Sp的所有中。透過這種方式，將影像信號輸入到像素部分591中一列的像素中。依次選擇多個掃描線G1到Gq，且每次執行類似的操作，從而將影像信號輸入到像素部分591中的所有像素690中。
以下描述的是像素690的操作，其中，選擇多個掃描線G1到Gq中的一個Gy，並從多個源極信號線S1到Sp的一個Sx輸入影像信號。在選擇了掃描線Gy時，電晶體4691變成ON狀態。電晶體的ON狀態表示源極和汲極是電連接的，電晶體的OFF狀態表示源極和汲極不是電連接的。當電晶體4691變成ON狀態時，將輸入到源極信號線Sx的影像信號透過電晶體4691輸入到液晶元件4692的一個電極和電容器4693的一個電極。透過這種方式，在液晶元件4692的一對電極之間施加電壓(該電壓對應於所輸入的影像信號的電位和節點4694處的電位V0之間的電位差)，由此改變液晶元件4692的透射率。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式13]
本實施例模式描述實際製造的像素示例。圖48A和48B的每個都是在實施例模式11和12的每個中描述的面板的像素的截面圖。所示出的發光裝置的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒體。
在圖48A和48B中，1000表示基板，1001表示底膜’1002表示半導體層，1102表示半導體層，1003表示第一絕緣膜，1004表示閘極電極，1104表示電極，1005表示第二絕緣膜，1006表示電極，1007表示第一電極，1o08表示第三絕緣膜，1009表示發光層，1010表示第二電極。附圖標記1100表示TFT，1011表示發光元件，1101表示電容器。在圖48A和48B中，將TFT 1100和電容器1101典型地示為用於形成每一像素的元件。以下描述圖48A中所示的結構。
作為基板1000，可以使用鋇硼矽玻璃、鋁硼矽玻璃等製成的玻璃基板；石英基板；陶瓷基板等。此外，也可以使用含有不銹鋼的金屬基板或其上形成有絕緣膜的半導體基板。也可以使用由諸如塑膠的撓性合成樹脂形成的基板。可以透過諸如CMP的抛光平坦化基板1000的表面。
作為底膜1001，可以使用由氧化矽、氮化矽、氧氮化矽等製成的絕緣膜。底膜1001可以防止基板1000中所含的諸如Na的鹼金屬或鹼土金屬擴散到半導體層1002中，否則這可能不利地影響TFT 1100的特性。雖然底膜1001採用了圖48A和48B中的單層結構，它也可以採用兩層或多層的多層結構。注意，在雜質的擴散無關緊要時，例如在使用石英基板的情況下，不必提供底膜1001。
作為半導體層1002和半導體層1102，可以使用已構圖的結晶半導體膜或非晶半導體膜。可以透過晶化非晶半導體膜獲得結晶半導體膜。作為結晶方法，可以使用鐳射結晶、利用RTA或退火爐的熱結晶、利用促進結晶的金屬元素的熱結晶等。半導體層1002包括通道形成區和一對摻有雜質元素的雜質區，雜質元素賦予導電類型。注意，還可以在通道形成區和一對雜質區之間提供以低濃度摻有前述雜質元素的雜質區(LDD區)。半導體層1102可以整體摻有賦予導電類型的雜質元素。
第一絕緣膜1003可以由氧化矽、氮化矽、氧氮化矽等形成，可以採用單層結構或疊層結構。
注意，第一絕緣膜1003可以由含氫膜形成，從而氫化半導體層1002。
閘極電極1004和電極1104可以由從Ta、W、Ti、Mo、Al、Cu、Cr和Nd中選擇的一種元素或含有這種元素的合金或化合物形成。此外，可以採用其單層結構或疊層結構。
TFT 1100包括半導體層1002、閘極電極1004和夾在半導體層1002和閘極電極1004之間的第一絕緣膜1003。雖然在圖48A和48B中僅僅連接至發光元件1011的第一電極1007的TFT 1100被示為用於形成每個像素的TFT，也可以提供多個TFT。此外，雖然在本實施例模式中將TFT 1100描述為頂閘極電晶體，TFT 1100也可以是閘極電極在半導體層下方的底閘極電晶體或具有半導體層上方和下方的閘極電極的雙閘極電晶體。
形成電容器1101，使其具有作為電介質的第一絕緣膜1003和一對電極，所述一對電極為彼此面對的半導體層1102和電極1104，其間插置有第一絕緣膜1003。雖然將與TFT 1100的半導體層1002同時形成的半導體層1102用作圖48A和48B中所示的每一像素中包括的電容器的一對電極之一且將與TFT 1100的閘極電極1004同時形成的電極1104用作電容器的另一電極，但本發明不限於此結構。
作為第二絕緣膜1005，可以使用採用無機絕緣膜或有機絕緣膜的單層或疊層。作為無機絕緣膜，可以使用由CVD形成的氧化矽膜、由SOG(玻璃上旋塗)形成的氧化矽膜等。作為有機絕緣膜，可以使用由聚醯亞胺、聚醯胺、BCB(苯並環丁烯)、丙烯酸、正性光敏有機樹脂、負性光敏有機樹脂等製成的膜。
此外，第二絕緣膜1005也可以由具有矽(Si)和氧(O)鍵的骨架結構的材料形成。作為這種材料的替代物，使用至少含有氫(例如烷基或芳香烴)的有機基。或者，可以將氟代基用作取代基，或者可以將至少含有氫的氟代基和有機基二者用作取代基。
注意，可以透過高密度電漿處理氮化第二絕緣膜1005的表面。使用高頻微波，例如2.45GHz的微波生成高濃度電漿。注意，作為高濃度電漿，使用電子密度為1×1011 cm－3 或更高，電子溫度等於或高於0.2eV且等於或小於2.0eV(較佳的等於或高於0.5eV且等於或小於1.5eV)的電漿。由於如上所述的電子溫度低的高濃度電漿具有低的活性中心動能，與透過習知電漿處理形成的比較，可以形成幾乎沒有電漿損傷的低缺陷膜。在執行高密度電漿處理中，將基板1000設定在350到450℃的溫度。此外，將用於產生高濃度電漿的設備中產生微波的天線和基板1000之間的距離設定為20到80mm(較佳的為20到60mm)。
在含有氮(N)和稀有氣體(包括He、Ne、Ar、Kr和Xe的至少一種)的氣氛；含有氮、氫(H)和稀有氣體的氣氛，或含有NH3 和稀有氣體的氣氛下透過執行上述高密度電漿處理氮化第二絕緣膜1005的表面。在透過這種利用高濃度電漿的氮化處理形成的第二絕緣膜1005的表面中，混合了諸如H、He、Ne、Ar、Kr或Xe的元素。例如，透過使用氧化矽膜或氮氧化矽膜作為第二絕緣膜1005並利用高濃度電漿處理膜的表面，形成了氮化矽膜。可以將透過這種方式形成的氮化矽膜中所含的氫用於氫化TFT 1100的半導體層1002。注意，可以將該氫化處理與上述使用第一絕緣膜1003中所含的氫的氫化處理結合。
注意，可以在透過高密度電漿處理形成的氮化物膜上形成進一步形成絕緣膜，用於形成第二絕緣膜1005。
可以使用從Al、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中選擇的一種元素，或者含有從Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中選擇的兩種或多種元素的合金形成電極1006。此外，可以採用單層結構或疊層結構。
可以將第一電極1007和第二電極1010之一或兩者形成為透光電極。透光電極可以由含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等形成。不用說，也可以使用氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)等。
將發光元件分為向其施加直流電壓以發光的發光元件(以下稱為直流驅動發光元件)和向其施加交流電壓以發光的發光元件(以下稱為交流驅動發光元件)。
在直流驅動發光元件中，發光層較佳的由具有不同功能的多個層形成，諸如電洞注入/傳輸層、發光層和電子注入/傳輸層。
較佳的用具有電洞傳輸特性的有機化合物材料和相對於有機化合物材料表現出電子接受特性的無機化合物材料的複合材料形成電洞注入/傳輸層。透過採用這種結構，在本具有很少載流子的有機化合物中生成大量電洞載流子，由此可以獲得極優異的電洞注入/傳輸特性。由於這種效應，可以比習知結構減小驅動電壓。此外，由於可以不升高驅動電壓而將電洞注入/傳輸層形成得厚，也可以抑制由灰塵等引起的發光元件的短路。
作為具有電洞傳輸特性的有機化合物材料，有以下幾種但本發明不限於此：4,4',4"－三[N－(3－甲基苯基)－N－苯基胺基]三苯胺(縮寫為：MTDATA)；1,3,5－三[N,N－二(m－甲苯基)氨基]苯(縮寫為：m－MTDAB)；N,N'－二苯基－N,N'－雙(3－甲基苯基)－1,1'－二苯基－4,4'－二胺(縮寫為：TPD)；4,4'－雙[N－(1－萘基)－N－苯基胺基]二苯基(縮寫為：NPB)；等。
作為表現出電子接受特性的無機化合物材料，有以下：氧化鈦、氧化鋯、氧化釩、氧化鉬、氧化鎢、氧化錸、氧化釕、氧化鋅等。具體而言，較佳的為氧化釩、氧化鉬、氧化鎢和氧化錸，因為它們可以在真空中沉積，且容易處理。
電子注入/傳輸層由具有電子傳輸特性的有機化合物材料形成。具體而言，有以下幾種，但本發明不限於此：三(8－羥基喹啉)鋁(縮寫為：Alq3 )；三(4－甲基－8－羥基喹啉)鋁(縮寫為：Almq3 )等。
在直流驅動發光元件中，可以使用如下材料形成發光層：9,10－二(2－萘基)蒽(縮寫：DNA)、9,10－二(2－萘基)－2－特－丁基蒽(縮寫：t－BuDNA)、4,4'－雙(2,2－二苯基乙烯基)二苯基(縮寫：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、二萘嵌苯、紅熒烯、periflanthene、2,5,8,11－四(特－丁基)二萘嵌苯(縮寫：TBP)、9,10－二苯蒽(縮寫：DPA)、5,12－二苯並四苯、4－(氰基亞甲基)－2－甲基－[p－(二甲基胺基)苯乙烯基]－4H－吡喃(縮寫：DCM1)、4－(氰基亞甲基)－2－甲基－6－[2－(久洛尼定－9－基)乙烯基]－4H－吡喃(縮寫：DCM2)、4－(氰基亞甲基)－2,6－雙[p－(二甲基胺基)苯乙烯基]－4H－吡喃(縮寫：BisDCM)等。或者，可以使用以下能夠發出熒光的化合物：雙[2－(4',6'－二氟苯基)pyridinato－N,C2' ]銥(吡啶鹽)(縮寫：FIrpic)、雙{2－[3',5'－雙(三氟甲基)苯基]pyridinato－N,C2' }銥(吡啶鹽)(縮寫：Ir(CF3 ppy)2 (pic))、三(2－苯基pyridinato－N,C2')銥(縮寫：Ir(ppy)3 )、雙(2－苯基pyridinato－N,C2' )銥(乙醯丙酮化物)(縮寫：Ir(ppy)2 (acac))、雙[2－(2'－噻吩基)pyridinato－N,C3' ]銥(乙醯丙酮化物)(縮寫：Ir(thp)2 (acac))、雙(2－苯基羥基喹啉－N,C2' )銥(乙醯丙酮化物)(縮寫：Ir(pq)2 (acac))、雙[2－(2'－苯噻吩基)pyridinato－N,C3' )銥(乙醯丙酮化物)(縮寫：Ir(btp)2 (acac))等。
再或者，發光層可以由諸如基於聚對苯撐亞乙烯基的材料、基於聚對苯撐的材料、基於聚噻吩的材料或基於聚芴的材料的電致發光聚合物材料形成。
第一電極1007和第二電極中的另一個可以由不透光的材料形成。例如，其可以由諸如Li或Cs的鹼金屬，諸如Mg、Ca或Sr的鹼土金屬，含有任何這些元素的合金(例如MgAg、AlLi或MgIn)，任何這些元素的化合物(例如CaF2 和氮化鈣)或諸如Yb或Er的稀土金屬形成。
可以使用類似於第二絕緣膜1005的材料形成第三絕緣膜1008。在第一電極1007周邊形成第三絕緣膜1008，以便覆蓋第一電極1007的端部，第三絕緣膜1008具有分隔每個像素的發光層1009。
發光層1009由單層或多層形成。在發光層1009由多層形成時，可以根據載流子傳輸特性將這些層分為電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等。注意，相鄰層之間的每個邊界不必是清楚的，可能有這種情形，即形成相鄰層的材料彼此部分混合，這使得相鄰層之間的介面不清楚。可以用有機材料或無機材料形成每一層。作為有機材料，可以使用高分子材料或低分子材料。
發光元件1011由發光層1009以及彼此重疊的第一電極1007和第二電極1010形成，發光層1009插置於第一電極1007和第二電極之間。第一電極1007和第二電極1010之一對應於陽極，其另一個對應於陰極。當在陽極和陰極之間施加高於臨界值電壓的正向偏置電壓且電流從陽極流到陰極時，發光元件1011發光。
另一方面，對於交流驅動發光元件而言，採用雙絕緣結構，其中在一對電極之間提供夾置在兩個絕緣膜之間的發光層，可以透過在一對電極之間施加交流電壓獲得光發射。在交流驅動發光元件中，發光層可以由ZnS、SrS、BaAl2 S4 等形成。用於夾置發光層的每個絕緣膜可以由Ta2 O5 、SiO2 、Y2 O3 、BaTiO3 、SrTiO3 、氮化矽等形成。
接著描述圖48B的結構。注意，用相同的附圖標記表示與圖48A相同的部分，且省略其描述。
圖48B顯示在圖48A中的第二絕緣膜1005和第三絕緣膜1008之間提供絕緣膜1108的結構。透過形成於絕緣膜1108中的接觸孔中的電極1106將電極1006和第一電極1007連接。
注意，不必一定要提供電極1106。亦即，也可以不提供電極1106而直接將第一電極1007連接至電極1006。可以省去形成電極1106的過程，由此可以降低成本。
不過，在不提供電極1106而直接將第一電極1007連接到電極1006的情況下，根據第一電極1007的材料或製造方法，可能劣化第一電極1007的覆蓋而使其被破壞。在這種情況下，有利的是如圖48B所示那樣，透過形成於絕緣膜1108中的接觸孔中的電極1106連接電極1006和第一電極1007。
絕緣膜1108可以採用與第二絕緣膜1005類似的結構。電極1106可以採用與電極1006類似的結構。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式14]
本實施例模式描述實際製造的像素示例。圖49為在實施例模式9到11中的每個中描述的面板的像素的截面圖。所示出的發光裝置的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒體。注意，用相同的附圖標記表示與實施例模式13中描述的圖48A和48B中相同的部分且省略其描述。
圖49中所示的像素與實施例模式13中的圖48中所示的結構不同之處在於TFT 1100和電容器1101的每個結構。在示例中，將底閘極TFT用作TFT 1100。TFT 1100包括閘極電極2703；包括通道形成區2706、LDD區2707和雜質區2708的半導體層；以及閘極電極2703和半導體層之間的第一絕緣膜2705。第一絕緣膜2705作用當成TFT 1100的閘極絕緣膜。雜質區2708變成TFT 1100的源極區和汲極區。
形成電容器1101，使其具有作為電介質的第一絕緣膜2705和一對電極，所述一對電極為彼此面對的半導體層1102和電極2704，其間插置有第一絕緣膜2705。半導體層包括通道形成區2709、LDD區2710和雜質區2711。雖然將與TFT 1100的變成主動層的半導體層同時形成的半導體層用作圖49中所示的每一像素中包括的電容器的一對電極之一且將與TFT 1100的閘極電極2703同時形成的電極2704用作電容器的另一電極，但本發明不限於此結構。
包括通道形成區2706、LDD區2707和雜質區2708的半導體層以及包括通道形成區2709、LDD區2710和雜質區2711的半導體層中的每個都由與圖48A和48B中的半導體層1002或半導體層1102相同的材料形成。第一絕緣膜2705可以由與圖48A和48B中的第一絕緣膜1003相同的材料形成。閘極電極2703和電極2704的每個可以由與圖48A和48B中的閘極電極1004相同的材料形成。
通道形成區2706和2709的每個也可以摻有賦予導電類型的雜質元素。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式15]
本實施例模式描述實際製造的像素示例。圖50為實施例模式11中描述的面板的像素的截面圖。所示出的發光裝置的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒體。注意，用相同的附圖標記表示與實施例模式13中描述的圖48A和48B中相同的部分且省略其描述。
圖50A和50B中所示的每個像素與實施例模式13中的圖48A中所示的結構不同之處在於TFT 1100和電容器1101的每個結構。在圖50A中所示的示例中，將通道蝕刻型底閘極TFT用作TFT 1100。在圖50B中所示的示例中，將通道保護型底閘極TFT用作TFT 1100。圖50B中所示的通道保護型TFT 1100與圖50A中所示的通道蝕刻型TFT 1100的不同之處在於在用於在半導體膜2906中形成通道的區域上方提供將作為蝕刻掩模的絕緣體3001。
在圖50A和50B中，TFT 1100包括閘極電極2993、閘極電極2993上方的第一絕緣膜2905、第一絕緣膜2905上方的半導體層2906和半導體層2906上方的N型半導體層2908和2909。第一絕緣膜2905作用當成TFT 1100的閘極絕緣膜。N型半導體層2908和2909變成TFT 1100的源極和汲極。在N型半導體層2908和2909上方形成電極2911和2912。電極2911的一端延伸到沒有半導體層2906的區域，在沒有半導體層2906的區域中，將電極1006形成為與電極2911的頂部接觸。
將電容器1101形成為具有作為電介質的第一絕緣膜2905；作為一個電極的電極2904；以及作為另一個電極的與電極2904相對的半導體層2907(其間插置有第一絕緣膜2905)、半導體層2907上方的N型半導體層2910和N型半導體層2910上方的電極2913。可以與閘極電極2993同時形成電極2904。可以與半導體層2906同時形成半導體層2907。可以與n型半導體層2908和2909同時形成N型半導體層2910。可以與電極2911和2912同時形成電極2913。
閘極電極2993和電極2904的每個可以由與圖48A和48B中的閘極電極1004相同的材料形成。作為半導體層2906和2907的每個，可以使用非晶半導體膜。第一絕緣膜2905可以由與圖48A和48B中的第一絕緣膜1003相同的材料形成。每一電極2911、2912和2913可以由與電極1006相同的材料形成。作為每一N型半導體層2910、2908和2909，可以使用含有N型雜質的半導體膜。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式16]
本實施例模式描述實際製造的像素示例。圖51A到51C為實施例模式11中所述的面板的像素的截面圖。所示出的例子中，TFT被用作設置於像素中的開關元件，液晶元件被用作設置於像素中的顯示媒體。
在圖51A到51C中所示的每一像素中，提供液晶元件代替在實施例模式13中所述的圖48A和48B中所示的結構和實施例模式14中所述的圖49中所示的結構中的每個中的發光元件1011。注意，用相同的附圖標記表示與圖48A、48B和49中相同的部分且省略其描述。
液晶元件由第一電極4000，形成於第一電極4000上方的配向膜4001，液晶4002，配向膜4003和第二電極4004形成。透過在第一電極4000和第二電極4004之間施加電壓，改變液晶的排列，從而改變液晶元件的透射率。為相對基板4005形成第二電極4004和配向膜4003。
可以將第一電極4000和第二電極4004之一或兩者形成為透光電極。透光電極可以由含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等形成。不用說，也可以使用氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)等。第一電極4000和第二電極4004中的另一個也可以由不透光的材料形成。例如，其可以由諸如Li或Cs的鹼金屬，諸如Mg、Ca或Sr的鹼土金屬，含有任何這些元素的合金(例如MgAg、AlLi或MgIn)，任何這些元素的化合物(例如CaF2 和氮化鈣)或諸如Yb或Er的稀土金屬形成。
對於液晶4002而言，可以酌情使用已知的液晶。例如，可以將鐵電液晶或反鐵電液晶用作液晶4002。此外，作為液晶的驅動模式，可以酌情使用TN(扭轉向列)模式、MVA(多域垂直配向)模式、ASM(軸向對稱排列微單元)模式、OCB(光學補償彎曲)模式等。
雖然用於向液晶4002施加電壓的一對電極(第一電極4000和第二電極4004)是形成於不同基板上的，但本發明不限於此。第二電極4004可以形成於基板1000上，那麽可以將IPS(平面內切換)模式用作液晶的驅動模式。此外，根據液晶4002，不必一定提供配向層4001和4003中的一個或兩者。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式17]
本實施例模式描述實際製造的像素示例。圖52A和52B為實施例模式13中所述的面板的像素的截面圖。所示出的例子中，TFT被用作設置於像素中的開關元件，液晶元件被用作設置於像素中的顯示媒體。
在圖52A和52B中所示的每一像素中，提供液晶元件代替實施例模式15中的圖50A和50B中所示的每一結構中的發光元件1011。注意，用相同的附圖標記表示與圖50A和50B相同的部分，且省略其描述。此外，液晶元件的結構等類似於在實施例模式16中所述的圖51A到50C中所示的每一結構中的那些，於是省略其描述。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式18]
本實施例模式參考圖53A到53C描述包括像素的基板的密封結構。圖53A為透過密封包括像素的基板形成的面板的頂部視圖，圖53B和53C為取自圖53A中的線A－A'的截面圖。圖53B和53C中的密封方法不同。
在圖53A到53C中，在基板1301上提供具有多個像素的像素部分1302，並提供密封材料1306以圍繞像素部分1302，而密封材料1307附著於其上。對於每一像素的結構而言，可以採用實施例模式14、15或16中所述的結構。
在圖53B中的顯示面板中，圖53A中的密封材料1307對應於相對基板1321。利用作為黏結層的密封材料1306貼附透明的相對基板1321，由此透過基板1301、相對基板1321和密封材料1306形成氣密密封空間1322。相對基板1321設有濾色器1320和用於保護濾色器的保護膜1323。透過濾色器1320將設置在像素部分1302中的發光元件所發的光釋放到外部。用惰性樹脂、液體等填充氣密密封空間1322。注意，作為用於填充氣密密封空間1322的樹脂，可以使用其中分散了吸濕劑的透光樹脂。此外，可以將相同的材料用於密封劑1306和填充氣密密封空間1322的材料，從而能夠同時進行相對基板1321的黏附和像素部分1302的密封。
在圖53C中所示的顯示面板中，圖53A中的密封材料1307對應於密封材料1324。利用作為黏結層的密封材料1306貼附密封材料1324，由此透過基板1301、密封材料1306和密封材料1324形成氣密密封空間1308。預先在密封材料1324的凹陷部分中提供吸濕劑1309，在氣密密封空間1308內部，吸濕劑1309透過吸收濕氣、氧氣等保持清潔的氣氛並抑制發光元件的劣化。凹陷部分被細目覆蓋材料1310覆蓋。覆蓋材料1310透過空氣和濕氣，吸濕劑1309不通過它們。注意，氣密密封的空間1308可以用諸如氮氣或氬氣的稀有氣體填充，也可以用惰性樹脂或液體填充。
在基板1301上提供用於將信號傳輸到像素部分1302等的輸入端子部分1311。透過FPC(撓性印製電路)1312將諸如視頻信號的信號傳輸到輸入端子部分1311。在輸入端子部分1311處，利用其中散佈有導體的樹脂(各向異性導電樹脂：ACF)將形成於基板1301上的線路電連接到提供於FPC 1312中的線路。
可以在與像素部分1302相同的基板1301上形成用於將信號輸入到像素部分1302的驅動電路。或者，用於將信號輸入到像素部分1302中的驅動電路可以形成於將要透過COG(玻璃上晶片)連接到基板1301的IC晶片中，或者，可以透過TAB(帶式自動接合)或印製電路板將IC晶片設置於基板1301上。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式19]
可以將本發明應用於將用於向面板輸入信號的電路安裝在面板上的顯示模組。
圖54顯示面板1900與電路板1904組合的顯示模組。雖然控制器1905、信號分割電路1906等形成於圖54中的電路板1904上，但形成於電路板1904上的電路不限於此。可以形成任何能夠生成用於控制面板的信號的電路。
透過連接線路1907將形成於電路板1904上的這些電路所輸出的信號輸入到面板1900。
面板1900包括像素部分1901、源極驅動器1902和閘極驅動器1903。面板1900的結構可以類似於在實施例模式9到12中的任何一個中所述的結構。雖然源極驅動器1902和閘極驅動器1903形成於與圖54中的像素部分1901相同的基板上，但本發明的顯示模組不限於此。也可以採用這樣的結構，即僅閘極驅動器1903形成於與像素部分1901相同的基板上，而源極驅動器形成於電路板上。或者，源極驅動器和閘極驅動器都可以形成於電路板上。
可以透過引入這種顯示模組形成多種電子裝置的顯示部分。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式20]
可以將本發明用於各種電子裝置。電子裝置包括相機(例如視頻相機或數位相機)、投影儀、頭戴式顯示器(眼鏡顯示器)、導航系統、汽車用立體收音機、個人電腦、遊戲機、攜帶型資訊終端(例如攜帶型電腦、行動電話、或電子書)、具有記錄媒體的影像再生裝置等。作為設有記錄媒體的影像再生裝置的例子，可以舉出的是再生諸如數位多用盤(DVD)的記錄媒體的內容且具有顯示所再生的影像的顯示部分的裝置。圖55A到55D顯示電子裝置的示例。
圖55A顯示一種膝上型個人電腦，其包括主體911、外殼912、顯示部分913、鍵盤914、外部連接埠915、指標裝置916等。將本發明應用於顯示部分913。利用本發明，能夠降低顯示部分的功率消耗。
圖55B顯示設有記錄媒體(具體而言為DVD再生裝置)的影像再生裝置，其包括主體921、外殼922、第一顯示部分923、第二顯示部分924、記錄媒體(例如DVD)讀取部分925、操作鍵926、揚聲器部分927等。第一顯示部分923主要顯示影像資料，而第二顯示部分924主要顯示文本資料。將本發明應用於第一顯示部分923和第二顯示部分924。利用本發明，能夠降低顯示部分的功率消耗。
圖55C顯示一種行動電話，其包括主體931、音頻輸出部分932、音頻輸入部分933、顯示部分934、操作開關935、天線936等。將本發明應用於顯示部分934。利用本發明，能夠降低顯示部分的功率消耗。
圖55D顯示一台相機，其包括主體941、顯示部分942、外殼943、外部連接埠944、遙控部分945、影像接收部分946、電池947、音頻輸入部分948、操作鍵949等。將本發明應用於顯示部分942。利用本發明，能夠降低顯示部分的功率消耗。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
[實施例模式21]
本實施例模式參考應用模式附圖描述使用顯示面板的應用實例，在所述顯示面板中將採用本發明的像素結構的顯示裝置用在顯示部分中。也可以將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板板引入活動物體、建築產品等中。
作為在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的例子，圖56A和56B中顯示引入了顯示裝置的活動物體。圖56A顯示引入了顯示裝置的活動物體的例子，其中顯示面板9702被用於列車主體9701上的玻璃門中。圖56A中所示的在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板9702可以容易地透過外部信號切換顯示於顯示部分上的影像。因此，透過在乘客種類變化時切換顯示面板上的影像，可以期望獲得更好的廣告效果。
不僅可以如圖56A所示，將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板應用於列車主體上的玻璃門上，而且可以透過改變形狀將其應用於任何位置。在圖56B中顯示其一個示例。
圖56B顯示列車車廂的內部。在圖56B中，除了在圖56A中所示出的玻璃門中的顯示面板9702之外，還顯示提供於玻璃窗上的顯示面板9703和懸於天花板上的顯示面板9704。由於具有本發明的像素結構的顯示面板9703包括自照明顯示元件，透過在交通高峰時間之外的時間不進行顯示也可以從車內看到外界景象，而在交通高峰時間顯示廣告影像。此外，透過在膜基板上提供諸如有機電晶體的開關元件並驅動自照明顯示元件，具有本發明的像素結構的顯示面板9704可以在彎折顯示面板自身的時候顯示影像。
此外，作為引入了顯示裝置的活動物體的應用實例，參考圖57描述另一應用模式，所述顯示裝置使用了在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板。
作為其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的一個例子，圖57中顯示引入了顯示裝置的活動物體。圖57顯示一例，其中貼附了將被引入汽車車體9901中的顯示面板9902，作為引入了顯示裝置的活動物體的示例。在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板9902被貼附以被引入汽車車體內，並具有根據需要顯示汽車車體的操作或從汽車車體內外輸入的資訊，此外還具有到目的地的導航功能。
注意，不僅可以如圖57所示，將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板應用於汽車車體的前部，而且可以透過改變形狀將其應用於任何位置，例如玻璃窗或閘。
此外，作為引入了顯示裝置的活動物體的應用實例，參考圖58A和58B描述另一應用模式，所述顯示裝置使用了在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板。
作為其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的一個例子，圖58A和58B中顯示引入了顯示裝置的活動物體。圖58A顯示一例，其中貼附了將被引入飛機主體10101內機艙中天花板部分中的顯示面板10102，作為引入了顯示裝置的活動物體的示例。貼附其中顯示裝置採用在顯示部分中使用本發明的像素結構的顯示面板10102以透過鉸鏈10103將其引入飛機主體10101。鉸鏈10103伸展或折疊，由此乘客可以看到顯示面板10102。顯示面板10102可以顯示資訊且在其被乘客操作時可以用作廣告發佈或娛樂裝置。此外，透過如圖58B所示折疊鉸鏈將顯示面板10102儲存在飛機主體10101中，可以提高起飛和著陸期間的安全。此外，透過在緊急時刻照明顯示面板的顯示元件，也可以將顯示面板10102用作飛機主體10101的信號燈。
注意，不僅可以如圖58A和58B所示，將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板應用於飛機主體10101的天花板部分，而且可以透過改變形狀將其應用於任何位置，例如座位或閘上。例如，透過在您前方座位的後側提供顯示面板，可以操作並觀看顯示面板。
雖然在本實施例模式中將列車車身、汽車車體和飛機主體描述為例子，但本發明不限於此，本發明可以得到廣泛應用到例如兩輪機動車、四輪機動車(包括汽車、公共汽車等)、列車(包括單軌列車、列車等)或船隻。透過利用在其顯示部分中使用本發明的像素結構的顯示面板，可以實現顯示面板尺寸的減小和功率消耗的降低，且可以提供具有能夠良好地運行的顯示媒體的活動物體。此外，具體而言，可以透過外部信號容易地一次全部切換活動物體內部的顯示面板上的顯示，由此作為針對未指定大多數顧客的廣告顯示面板或災難中的資訊顯示板，該顯示面板是非常有用的。
作為使用其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的應用實例，參考圖59描述建築產品的應用模式。
在圖59中，作為在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板，使用了這樣的顯示面板，透過在膜基板上為其提供諸如有機電晶體的開關元件並驅動自照明顯示元件該顯示面板可以在彎曲其自身的時候顯示影像，且描述了其應用例。在圖59中，顯示面板提供於作為建築產品的戶外圓柱物體，例如電線桿的彎曲表面上，這裏描述的是這樣的結構，其中顯示面板9802提供於作為建築產品的電線桿9801上。
圖59中所示的顯示面板9802設置於這樣的位置，該位置接近電線桿的中間高度且高於人的視點。於是，透過從活動物體9803觀看顯示面板，可以識別顯示面板9802上的影像。利用戶外成排的電線桿等，透過在提供於它們上的顯示面板9802上顯示相同的影像，可以使人看到資訊和/或廣告顯示。圖59中提供於電線桿9801上的顯示面板9802可以使用外部信號容易地顯示相同的影像，由此可以期望獲得非常高效的資訊顯示和廣告效果。此外，透過提供自照明顯示元件作為顯示元件，本發明的顯示面板作為即使在夜間也高度可見的顯示媒體是有用的。
此外，作為使用其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的應用實例，參考圖60描述建築產品的另一應用模式。
圖60顯示其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板的應用例。作為引入了顯示裝置的物體的一個例子，圖60示出的例子中，貼附顯示面板10002以將其引入單位浴缸10001內部側壁上。貼附其中在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板10002以將其引入單位浴缸10001中。洗澡的人可以看到顯示面板10002。顯示面板10002可以顯示資訊且在其被洗澡者操作時可以用作廣告發佈或娛樂裝置。
注意，不僅可以如圖60所示，將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板應用於單位浴缸10001的側壁，而且可以透過改變形狀將其應用於任何位置，例如鏡子或浴缸的一部分上。
圖61顯示在建築產品內部提供包括大型顯示部分的電視機的例子。圖61包括外殼8010、顯示部分8011、作為操作部分的遙控單元8012、揚聲器部分8013等。將在顯示部分中使用採用本發明的像素結構的顯示裝置的顯示面板用於顯示部分8011。將圖61中所示的電視機結合到建築物中作為壁掛式電視機，能夠不需要大的空間設置電視機。
雖然在本實施例模式中將作為圓柱物體的電線桿、單位浴缸等描述為建築產品的例子，但本發明不限於此，只要它是能夠包容顯示面板的建築產品即可。透過利用在其顯示部分中使用本發明的像素結構的顯示面板，可以實現顯示面板尺寸的減小和功率消耗的降低，且可以提供具有能夠良好地運行的顯示媒體的建築產品。
注意，可以結合本說明書的其他實施例模式中的任何描述自由實施本實施例模式。此外，可以將本實施例模式中的描述自由組合加以實施。
101、102．．．電路
103－109．．．線路
301．．．電容器
302．．．電容器
303．．．電晶體
304．．．電晶體
401．．．N通道電晶體
402．．．N通道電晶體
403．．．P通道電晶體
404．．．P通道電晶體
501．．．電晶體
502．．．電晶體
601．．．P通道電晶體
602．．．P通道電晶體
603．．．N通道電晶體
604．．．N通道電晶體
701．．．電容器
702．．．電容器
703．．．電晶體
704．．．電晶體
801．．．N通道電晶體
802．．．N通道電晶體
901．．．電晶體
803．．．P通道電晶體
804．．．P通道電晶體
902．．．電晶體
1091．．．P通道電晶體
1092．．．P通道電晶體
1093．．．N通道電晶體
1094．．．N通道電晶體
1501．．．電晶體
1502．．．電晶體
1503．．．偏移電路
1500．．．邏輯電路
2901．．．電晶體
2902．．．電晶體
2900．．．邏輯電路
2903．．．偏移電路
2101．．．電晶體
2102．．．電晶體
2103．．．電晶體
2104．．．電晶體
2100．．．邏輯電路
3501．．．電晶體
3502．．．電晶體
3503．．．電晶體
3504．．．電晶體
2501．．．電晶體
2502．．．電晶體
2503．．．電晶體
2504．．．電晶體
2500．．．邏輯電路
3901．．．電晶體
3902．．．電晶體
3903．．．電晶體
3900．．．邏輯電路
3904．．．電晶體
4301．．．半導體層
4302．．．第一導電層
4303．．．第二導電層
4401．．．半導體層
4402．．．第一導電層
4403．．．第二導電層
4701．．．半導體層
4702．．．第一導電層
4703．．．第二導電層
4704．．．第三導電層
191．．．面板
590．．．像素
591．．．像素部份
593．．．源極驅動器
594．．．閘極驅動器
690．．．像素
691．．．第一電晶體
692．．．第二電晶體
693．．．電容器
694．．．發光元件
695．．．節點
696．．．節點
697．．．節點
790．．．像素
791．．．第三電晶體
792．．．節點
781．．．二極體
4691．．．電晶體
4692．．．液晶元件
4693．．．電容器
4694．．．節點
1000．．．基板
1001．．．底膜
1002．．．半導體層
1003．．．第一絕緣膜
1004．．．閘極電極
1005．．．第二絕緣膜
1006．．．電極
1007．．．第一電極
1008．．．第三絕緣膜
1009．．．發光層
1010．．．第二電極
1100．．．TFT
1011．．．發光元件
1101．．．電容器
1102．．．半導體層
1104．．．電極
1108．．．絕緣膜
1106．．．電極
2703．．．閘極電極
2706．．．通道形成區
2707．．．LDD區
2708．．．雜質區
2705．．．第一絕緣膜
2704．．．電極
2709．．．通道形成區
2710．．．LDD區
2711．．．雜質區
3001．．．絕緣體
2906．．．半導體膜
2993．．．閘極電極
2905．．．第一絕緣膜
2908．．．半導體層
2909．．．半導體層
2911．．．電極
2912．．．電極
2910．．．N型半導體層
2907．．．半導體層
2913．．．電極
2904．．．電極
4000．．．第一電極
4001．．．配向膜
4002．．．液晶
4003．．．配向膜
4004．．．第二電極
4005．．．相對基板
1301．．．基板
1302．．．像素部份
1306．．．密封材料
1307．．．密封材料
1321．．．相對基板
1322．．．氣密密封空間
1320．．．濾色器
1323．．．保護膜
1324．．．密封材料
1309．．．吸濕劑
1308．．．氣密密封空間
1310．．．覆蓋材料
1311．．．輸入端子部份
1312．．．FPC
1900．．．面板
1901．．．像素部份
1902．．．源極驅動器
1903．．．閘極驅動器
1904．．．電路板
1905．．．控制器
1906．．．信號分割電路
1907．．．連接線路
911．．．主體
912．．．外殼
913．．．顯示部份
914．．．鍵盤
915．．．外部連接埠
916．．．指標裝置
921．．．主體
922．．．外殼
923．．．第一顯示部份
924．．．第二顯示部份
925．．．記錄媒體讀取部份
926．．．操作鍵
927．．．揚聲器部份
931．．．主體
932．．．音頻輸出部份
933．．．音頻輸入部份
934．．．顯示部份
935．．．操作開關
936．．．天線
941．．．主體
942．．．顯示部份
943．．．外殼
944．．．外部連接埠
945．．．遙控部份
946．．．影像接收部份
947．．．電池
948．．．音頻輸入部份
949．．．操作鍵
9701．．．主體
9702．．．顯示面板
9703．．．顯示面板
9704．．．顯示面板
9901．．．汽車車體
9902．．．顯示面板
10101．．．飛機主體
10102．．．顯示面板
10103．．．鉸鏈
9801．．．電線桿
9802．．．顯示面板
9803．．．活動物體
10001．．．單位浴缸
10002．．．顯示面板
8010．．．外殼
8011．．．顯示部份
8012．．．遙控單元
8013．．．揚聲器部份
圖1A到1C為均示出本發明的位準移位器結構的示意圖。
圖2A和2B為均示出本發明的位準移位器的時間圖的示意圖。
圖3A到3C為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖4A和4B為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖5A到5C為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖6A和6B為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖7A到7C為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖8A和8B為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖9A到9C為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖10A和10B為均示出本發明的位準移位器的偏移電路的結構的示意圖。
圖11為示出本發明的位準移位器的偏移電路的結構的示意圖。
圖12為示出本發明的位準移位器的偏移電路的結構的示意圖。
圖13為示出本發明的位準移位器的偏移電路的結構的示意圖。
圖14為示出本發明的位準移位器的偏移電路的結構的示意圖。
圖15為示出本發明的位準移位器的結構的示意圖。
圖16A到16C為均示出本發明的位準移位器的時間圖的示意圖。
圖17為示出本發明的位準移位器的結構的示意圖。
圖18為示出本發明的位準移位器的結構的示意圖。
圖19為示出本發明的位準移位器的結構的示意圖。
圖20A到20C為均示出本發明的位準移位器的時間圖的示意圖。
圖21為示出本發明的位準移位器的結構的示意圖。
圖22A到22D為均示出本發明的位準移位器的時間圖的示意圖。
圖23為示出本發明的位準移位器的結構的示意圖。
圖24為示出本發明的位準移位器的結構的示意圖。
圖25為示出本發明的位準移位器的結構的示意圖。
圖26為示出本發明的位準移位器的結構的示意圖。
圖27為示出本發明的位準移位器的結構的示意圖。
圖28為示出本發明的位準移位器的結構的示意圖。
圖29為示出本發明的位準移位器的結構的示意圖。
圖30A到30C為均示出本發明的位準移位器的時間圖的示意圖。
圖31為示出本發明的位準移位器的結構的示意圖。
圖32為示出本發明的位準移位器的結構的示意圖。
圖33為示出本發明的位準移位器的結構的示意圖。
圖34A到34C為均示出本發明的位準移位器的時間圖的示意圖。
圖35為示出本發明的位準移位器的結構的示意圖。
圖36A到36D為均示出本發明的位準移位器的時間圖的示意圖。
圖37為示出本發明的位準移位器的結構的示意圖。
圖38為示出本發明的位準移位器的結構的示意圖。
圖39為示出本發明的位準移位器的結構的示意圖。
圖40為示出本發明的位準移位器的結構的示意圖。
圖41為示出本發明的位準移位器的結構的示意圖。
圖42為示出本發明的位準移位器的結構的示意圖。
圖43為本發明的位準移位器的佈局圖。
圖44為本發明的位準移位器的佈局圖。
圖45為本發明的位準移位器的佈局圖。
圖46為本發明的位準移位器的佈局圖。
圖47A和47B均為本發明的位準移位器的佈局圖。
圖48A和48B均為示出本發明的像素的截面圖的示意圖。
圖49為本發明的像素的截面示意圖。
圖50A和50B均為示出本發明的像素的截面圖的示意圖。
圖51A到51C均為示出本發明的像素的截面圖的示意圖。
圖52A和52B均為示出本發明的像素的截面圖的示意圖。
圖53A到53C均為示出本發明的顯示模組的示意圖。
圖54為示出本發明的顯示模組的示意圖。
圖55A到55D為示出本發明的電子裝置的應用的示意圖。
圖56A和56B為示出本發明的電子裝置的應用的示意圖。
圖57為示出本發明的電子裝置的應用的示意圖。
圖58A和58B為示出本發明的電子裝置的應用的示意圖。
圖59為示出本發明的電子裝置的應用的示意圖。
圖60為示出本發明的電子裝置的應用的示意圖。
圖61為示出本發明的電子裝置的應用的示意圖。
圖62A和62B均為示出本發明的顯示面板的結構的示意圖。
圖63A和63B為分別示出本發明的顯示面板的結構和電致發光像素的構造的示意圖。
圖64A為示出顯示面板的結構的示意圖，圖64B和64C均為示出本發明的電致發光像素的構造的示意圖。
圖65A和65B為分別示出本發明的顯示面板的結構和液晶像素的構造的示意圖。
103－106．．．線路
109．．．線路
701．．．電容器
702．．．電容器
703．．．電晶體
704．．．電晶體
1501．．．電晶體
1502．．．電晶體
1503．．．偏移電路
1500．．．邏輯電路
N71，N72．．．節點

Claims (37)

  1. 一種半導體裝置，包含：第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，其中：該第一電容器的第一電極電連接到第三線路，且該第二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的該第二電極；該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路，且該第三電晶體的第二端子電連接到第五線路；和該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第五線路。
  2. 如申請專利範圍第1項的半導體裝置，其中該第一到第四電晶體為相同導電類型的電晶體。
  3. 如申請專利範圍第1項的半導體裝置，其中該第一到第四電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  4. 如申請專利範圍第1項的半導體裝置，其中該第一到第四電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  5. 如申請專利範圍第1項的半導體裝置，該半導體裝置為顯示裝置。
  6. 一種半導體裝置，包含：第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體，其中：該第一電容器的第一電極電連接到第三線路，且該第二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的該第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的第二電極 ；該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路，且該第三電晶體的第二端子電連接到第五線路；該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第五線路；該第五電晶體的閘極電連接到該第一電容器的該第二電極；該第五電晶體的第一端子電連接到該第二線路，且該第五電晶體的第二端子電連接到第六線路；和該第六電晶體的閘極和第一端子電連接到該第一線路，且該第六電晶體的第二端子電連接到該第六線路。
  7. 如申請專利範圍第6項的半導體裝置，其中該第一到第六電晶體為相同導電類型的電晶體。
  8. 如申請專利範圍第6項的半導體裝置，其中該第一到第六電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  9. 如申請專利範圍第6項的半導體裝置，其中該第一到第六電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  10. 如申請專利範圍第6項的半導體裝置，該半導體裝置為顯示裝置。
  11. 一種半導體裝置，包含： 第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體和第六電晶體；其中：該第一電容器的第一電極電連接到第三線路，且該第二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的該第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的該第二電極；該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路；該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第三電晶體的第二端子；該第五電晶體的閘極電連接到該第二電容器的該第二電極；該第五電晶體的第一端子電連接到該第二線路，且該第五電晶體的第二端子電連接到第五線路；和 該第六電晶體的閘極電連接到該第三電晶體的該第二端子和該第四電晶體的該第二端子，該第六電晶體的第一端子電連接到該第一線路，且該第六電晶體的第二端子電連接到該第五線路。
  12. 如申請專利範圍第11項的半導體裝置，其中該第一到第六電晶體為相同導電類型的電晶體。
  13. 如申請專利範圍第11項的半導體裝置，其中該第一到第六電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  14. 如申請專利範圍第11項的半導體裝置，其中該第一到第六電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  15. 如申請專利範圍第11項的半導體裝置，該半導體裝置為顯示裝置。
  16. 一種電子裝置，其包括如申請專利範圍第1項的半導體裝置。
  17. 一種電子裝置，其包括如申請專利範圍第6項的半導體裝置。
  18. 一種電子裝置，其包括如申請專利範圍第11項的半導體裝置。
  19. 一種半導體裝置，包含：第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，其中：該第一電容器的第一電極電連接到第三線路，且該第 二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的該第二電極；該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路，且該第三電晶體的第二端子電連接到第五線路；和該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第五線路，其中該第二電容器的電容值大於該第一電容器的電容值。
  20. 如申請專利範圍第19項的半導體裝置，其中該第一電晶體、第二電晶體、第三電晶體、和第四電晶體為相同導電類型的電晶體。
  21. 如申請專利範圍第19項的半導體裝置，其中該第一到第四電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  22. 如申請專利範圍第19項的半導體裝置，其中該第一到第四電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  23. 一種顯示裝置，包含：第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，其中：該第一電容器的第一電極電連接到第三線路，且該第二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的該第二電極；該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路，且該第三電晶體的第二端子電連接到第五線路；和該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第五線路，其中該第二電容器的電容值大於該第一電容器的電容 值。
  24. 如申請專利範圍第23項的顯示裝置，其中該第一電晶體、第二電晶體、第三電晶體、和第四電晶體為相同導電類型的電晶體。
  25. 如申請專利範圍第23項的顯示裝置，其中該第一到第四電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  26. 如申請專利範圍第23項的顯示裝置，其中該第一到第四電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  27. 一種電子裝置，包含：第一電容器、第二電容器、第一電晶體、第二電晶體、第三電晶體和第四電晶體，其中：該第一電容器的第一電極電連接到第三線路，且該第二電容器的第一電極電連接到第四線路；該第一電晶體的閘極電連接到該第一電容器的第二電極；該第一電晶體的第一端子電連接到第二線路，且該第一電晶體的第二端子電連接到該第二電容器的第二電極；該第二電晶體的閘極電連接到該第二電容器的第二電極；該第二電晶體的第一端子電連接到該第二線路，且該第二電晶體的第二端子電連接到該第一電容器的該第二電極； 該第三電晶體的閘極電連接到該第二電容器的該第二電極；該第三電晶體的第一端子電連接到該第二線路，且該第三電晶體的第二端子電連接到第五線路；和該第四電晶體的閘極和第一端子電連接到第一線路，且該第四電晶體的第二端子電連接到該第五線路，其中該第二電容器的電容值大於該第一電容器的電容值。
  28. 如申請專利範圍第27項的電子裝置，其中該第一電晶體、第二電晶體、第三電晶體、和第四電晶體為相同導電類型的電晶體。
  29. 如申請專利範圍第27項的電子裝置，其中該第一到第四電晶體為P通道電晶體，和該第一線路的電位高於該第二線路的電位。
  30. 如申請專利範圍第27項的電子裝置，其中該第一到第四電晶體為N通道電晶體，和該第一線路的電位低於該第二線路的電位。
  31. 一種顯示裝置，包含：第一線路供應第一電位；第二線路供應比該第一電位低的第二電位；第三線路供應比該第二電位高但比該第一電位低的第三電位；第四線路供應比該第二電位高但比該第三電位低的第四電位； 偏移電路，包含：第一電容器電連接至該第三線路；第二電容器電連接至該第四線路，其中該第二電容器的電容小於該第一電容器的電容；第一電晶體包括閘極電極，第一電極，和第二電極，其中該閘極電極電連接至該第一電容器，該第一電晶體的第一電極電連接至該第二線路，和該第一電晶體的第二電極電連接至該第二電容器；第二電晶體包括閘極電極，第一電極，和第二電極，其中該第二電晶體的該閘極電極電連接至該第二電容器和該第一電晶體的第二電極，該第二電晶體的第一電極電連接至該第二線路，和該第二電晶體的第二電極電連接至該第一電容器和該第一電晶體的該閘極電極；輸出端電連接至該第二電容器，該第一電晶體的第二電極，和該第二電晶體的第二電極，其中該輸出端藉由移位該第三線路和該第四線路的位準而輸出偏移信號；以及邏輯電路電連接至該輸出端，其中該邏輯電路由該偏移信號所驅動且輸出信號。
  32. 一種顯示裝置，包含：第一線路供應第一電位；第二線路供應比該第一電位低的第二電位；第三線路供應比該第二電位高但比該第一電位低的第三電位； 第四線路供應比該第二電位高但比該第三電位低的第四電位；偏移電路，包含：第一電容器電連接至該第三線路；第二電容器電連接至該第四線路，其中該第二電容器的電容小於該第一電容器的電容；第一電晶體包括閘極電極，第一電極，和第二電極，其中該閘極電極電連接至該第一電容器，該第一電晶體的第一電極電連接至該第二線路，和該第一電晶體的第二電極電連接至該第二電容器；第二電晶體包括閘極電極，第一電極，和第二電極，其中該第二電晶體的該閘極電極電連接至該第二電容器和該第一電晶體的第二電極，該第二電晶體的第一電極電連接至該第二線路，和該第二電晶體的第二電極電連接至該第一電容器和該第一電晶體的該閘極電極；輸出端電連接至該第二電容器，該第一電晶體的第二電極，和該第二電晶體的第二電極，其中該輸出端藉由移位該第三線路和該第四線路的位準而輸出偏移信號；以及邏輯電路電連接至該輸出端，其中該邏輯電路由該偏移信號所驅動且輸出信號，其中該第一電晶體和該第二電晶體包括In、Ga、Zn、和O。
  33. 一種顯示裝置，包含： 第一線路供應第一電位；第二線路供應比該第一電位高的第二電位；第三線路供應比該第二電位低但比該第一電位高的第三電位；第四線路供應比該第二電位低但比該第三電高低的第四電位；偏移電路，包含：第一電容器電連接至該第三線路；第二電容器電連接至該第四線路，其中該第二電容器的電容小於該第一電容器的電容；第一電晶體包括閘極電極，第一電極，和第二電極，其中該閘極電極電連接至該第一電容器，該第一電晶體的第一電極電連接至該第二線路，和該第一電晶體的第二電極電連接至該第二電容器；第二電晶體包括閘極電極，第一電極，和第二電極，其中該第二電晶體的該閘極電極電連接至該第二電容器和該第一電晶體的第二電極，該第二電晶體的第一電極電連接至該第二線路，和該第二電晶體的第二電極電連接至該第一電容器和該第一電晶體的該閘極電極；輸出端電連接至該第二電容器，該第一電晶體的第二電極，和該第二電晶體的第二電極，其中該輸出端藉由移位該第三線路和該第四線路的位準而輸出偏移信號；以及邏輯電路電連接至該輸出端，其中該邏輯電路由該偏 移信號所驅動且輸出信號。
  34. 一種顯示裝置，包含：第一線路供應第一電位；第二線路供應比該第一電位高的第二電位；第三線路供應比該第二電位低但比該第一電位高的第三電位；第四線路供應比該第二電位低但比該第三電高低的第四電位；偏移電路，包含：第一電容器電連接至該第三線路；第二電容器電連接至該第四線路，其中該第二電容器的電容小於該第一電容器的電容；第一電晶體包括閘極電極，第一電極，和第二電極，其中該閘極電極電連接至該第一電容器，該第一電晶體的第一電極電連接至該第二線路，和該第一電晶體的第二電極電連接至該第二電容器；第二電晶體包括閘極電極，第一電極，和第二電極，其中該第二電晶體的該閘極電極電連接至該第二電容器和該第一電晶體的第二電極，該第二電晶體的第一電極電連接至該第二線路，和該第二電晶體的第二電極電連接至該第一電容器和該第一電晶體的該閘極電極；輸出端電連接至該第二電容器，該第一電晶體的第二電極，和該第二電晶體的第二電極，其中該輸出端藉由移位該第三線路和該第四線路的位準而輸出偏移信號； 以及邏輯電路電連接至該輸出端，其中該邏輯電路由該偏移信號所驅動且輸出信號，其中該第一電晶體和該第二電晶體包括In、Ga、Zn、和O。
  35. 如申請專利範圍第31至34項中任一項的顯示裝置，其中該第一電晶體和該第二電晶體為相同導電類型的電晶體。
  36. 如申請專利範圍第31或32項的顯示裝置，其中該第一電晶體和該第二電晶體為P通道電晶體。
  37. 如申請專利範圍第33或34項的顯示裝置，其中該第一電晶體和該第二電晶體為N通道電晶體。
TW096119003A 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置 TWI419122B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006155460 2006-06-02

Publications (2)

Publication Number Publication Date
TW200813972A TW200813972A (en) 2008-03-16
TWI419122B true TWI419122B (zh) 2013-12-11

Family

ID=38873081

Family Applications (5)

Application Number Title Priority Date Filing Date
TW096119003A TWI419122B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW105126592A TWI587276B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW106107037A TWI654841B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW104140539A TWI559289B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW102135511A TWI522997B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW105126592A TWI587276B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW106107037A TWI654841B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW104140539A TWI559289B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置
TW102135511A TWI522997B (zh) 2006-06-02 2007-05-28 半導體裝置和具有該半導體裝置的電子裝置

Country Status (5)

Country Link
US (4) US7443202B2 (zh)
JP (5) JP5394550B2 (zh)
KR (1) KR101424695B1 (zh)
CN (2) CN102568415B (zh)
TW (5) TWI419122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722130B (zh) * 2016-03-18 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置及使用該半導體裝置的系統

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126766A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
US8477117B2 (en) * 2008-09-16 2013-07-02 Hannstar Display Corporation Embedded optical induction input device and method of implementing the same
TWI628649B (zh) * 2009-01-16 2018-07-01 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8749930B2 (en) * 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101882350B1 (ko) 2009-10-09 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102687204A (zh) * 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
SG178057A1 (en) * 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8368683B2 (en) * 2010-01-22 2013-02-05 Himax Analogic, Inc. Power-off control circuit and liquid crystal display panel comprising the same
DE112011106202B4 (de) 2010-03-02 2023-10-05 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
WO2011108345A1 (en) 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR102289951B1 (ko) 2010-05-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI568181B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
TWI673718B (zh) 2011-05-13 2019-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9007092B2 (en) 2013-03-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847634B1 (en) * 2013-05-04 2014-09-30 Texas Instruments Incorporated High-speed unity-gain input buffer having improved linearity and stability with a low supply voltage
US9246476B2 (en) 2013-05-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit
TWI654614B (zh) * 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
US9537478B2 (en) 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102289437B1 (ko) * 2014-11-14 2021-08-12 삼성디스플레이 주식회사 표시 장치 및 그 제어방법
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
CN105116579B (zh) * 2015-09-30 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
CN110582379B (zh) * 2017-04-27 2023-04-07 工机控股株式会社 电动工具
US10396795B1 (en) * 2018-03-20 2019-08-27 Micron Technology, Inc. Boosted high-speed level shifter
JP6694989B2 (ja) * 2018-06-27 2020-05-20 シャープ株式会社 発光装置、表示装置、およびｌｅｄ表示装置
CN113056783B (zh) * 2019-10-28 2022-12-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224024A (ja) * 1999-02-01 2000-08-11 Sony Corp レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
TW465189B (en) * 1999-07-27 2001-11-21 Sharp Kk Level shifter circuit
TW496036B (en) * 1999-05-12 2002-07-21 Sharp Kk Voltage level shifter and display device
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
TW546614B (en) * 2000-06-14 2003-08-11 Sanyo Electric Co Level shifter and active matrix type display device

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132068A (en) * 1975-05-13 1976-11-16 Nippon Telegr & Teleph Corp <Ntt> Inversional amplification circuit
JPS63119324A (ja) * 1986-11-07 1988-05-24 Rohm Co Ltd 論理回路
JPS63267011A (ja) 1987-04-24 1988-11-04 Oki Electric Ind Co Ltd 半導体集積回路
JPH04277920A (ja) * 1991-03-06 1992-10-02 Nec Corp レベルシフト回路
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JPH05224629A (ja) * 1992-02-18 1993-09-03 Sharp Corp アクティブマトリクス表示装置の駆動回路
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JPH088485B2 (ja) * 1992-10-02 1996-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 差動出力回路
JP2586785B2 (ja) * 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
KR0145615B1 (ko) * 1995-03-13 1998-12-01 김광호 박막 트랜지스터 액정 표시장치의 구동장치
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JP3017133B2 (ja) * 1997-06-26 2000-03-06 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP4036923B2 (ja) * 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP4576652B2 (ja) * 1999-02-18 2010-11-10 ソニー株式会社 液晶表示装置
GB2347567A (en) * 1999-03-05 2000-09-06 Sharp Kk CMOS level shifters and sense amplifiers
JP2001067048A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 液晶表示装置
WO2001056159A1 (fr) * 2000-01-27 2001-08-02 Hitachi, Ltd. Dispositif a semiconducteur
JP4416901B2 (ja) 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
JP4748884B2 (ja) 2000-06-27 2011-08-17 株式会社半導体エネルギー研究所 レベルシフタ
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP2002353806A (ja) * 2001-05-30 2002-12-06 Toshiba Corp レベルシフタ回路
TW554558B (en) * 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2003077283A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ
JP4327411B2 (ja) 2001-08-31 2009-09-09 株式会社ルネサステクノロジ 半導体装置
US20050057580A1 (en) * 2001-09-25 2005-03-17 Atsuhiro Yamano El display panel and el display apparatus comprising it
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003288061A (ja) * 2002-01-22 2003-10-10 Seiko Epson Corp 制御信号の生成方法、制御信号生成回路、データ線駆動回路、素子基板、電気光学装置および電子機器
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
TWI293444B (en) * 2002-04-08 2008-02-11 Samsung Electronics Co Ltd Liquid crystal display device
JP2003309462A (ja) 2002-04-15 2003-10-31 Mitsubishi Electric Corp レベルシフト回路
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347926A (ja) 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4133371B2 (ja) * 2002-06-10 2008-08-13 株式会社ルネサステクノロジ レベル変換回路
CN100385491C (zh) * 2002-11-20 2008-04-30 三菱电机株式会社 图像显示装置
TWI286415B (en) * 2002-11-27 2007-09-01 Mitsubishi Electric Corp Driving circuit
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4393182B2 (ja) * 2003-05-19 2010-01-06 三菱電機株式会社 電圧発生回路
KR100500516B1 (ko) 2003-07-14 2005-07-12 삼성전자주식회사 레벨 쉬프터 및 레벨 쉬프팅 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20060054418A (ko) 2003-08-04 2006-05-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트랙 앤드 홀드 회로, 아날로그-디지털 변환기 및 집적회로
JP4683833B2 (ja) * 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
JP4417693B2 (ja) 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1258880C (zh) * 2004-03-19 2006-06-07 清华大学 薄栅氧化层的低功耗自恢复的电平移位栅电压控制电路
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
TWI244091B (en) 2004-07-15 2005-11-21 Wintek Corp High-reliability shift register circuit
JP2006058770A (ja) 2004-08-23 2006-03-02 Toshiba Matsushita Display Technology Co Ltd 表示装置の駆動回路
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
TWI297563B (en) * 2005-01-21 2008-06-01 Au Optronics Corp Level shifter
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224024A (ja) * 1999-02-01 2000-08-11 Sony Corp レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
TW496036B (en) * 1999-05-12 2002-07-21 Sharp Kk Voltage level shifter and display device
TW465189B (en) * 1999-07-27 2001-11-21 Sharp Kk Level shifter circuit
TW546614B (en) * 2000-06-14 2003-08-11 Sanyo Electric Co Level shifter and active matrix type display device
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722130B (zh) * 2016-03-18 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置及使用該半導體裝置的系統
US11003986B2 (en) 2016-03-18 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
TWI750047B (zh) * 2016-03-18 2021-12-11 日商半導體能源研究所股份有限公司 半導體裝置及使用該半導體裝置的系統
US11636883B2 (en) 2016-03-18 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same

Also Published As

Publication number Publication date
JP2015029283A (ja) 2015-02-12
JP2017076975A (ja) 2017-04-20
US20110233633A1 (en) 2011-09-29
JP5611436B2 (ja) 2014-10-22
CN101090266B (zh) 2012-03-07
TW200813972A (en) 2008-03-16
JP2014060732A (ja) 2014-04-03
KR20070115736A (ko) 2007-12-06
TW201610973A (zh) 2016-03-16
US7663404B2 (en) 2010-02-16
US20070296660A1 (en) 2007-12-27
TW201403580A (zh) 2014-01-16
CN102568415A (zh) 2012-07-11
TWI587276B (zh) 2017-06-11
KR101424695B1 (ko) 2014-08-01
JP6330010B2 (ja) 2018-05-23
CN102568415B (zh) 2014-09-17
US20090027083A1 (en) 2009-01-29
JP6028115B2 (ja) 2016-11-16
TWI559289B (zh) 2016-11-21
US7443202B2 (en) 2008-10-28
JP2016116229A (ja) 2016-06-23
JP5872005B2 (ja) 2016-03-01
JP2013017201A (ja) 2013-01-24
TWI522997B (zh) 2016-02-21
US8471596B2 (en) 2013-06-25
US7961006B2 (en) 2011-06-14
TW201706979A (zh) 2017-02-16
CN101090266A (zh) 2007-12-19
TW201735545A (zh) 2017-10-01
TWI654841B (zh) 2019-03-21
JP5394550B2 (ja) 2014-01-22
US20100134708A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
TWI419122B (zh) 半導體裝置和具有該半導體裝置的電子裝置
JP6837512B2 (ja) 半導体装置
JP5069950B2 (ja) 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器