KR20090126766A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20090126766A
KR20090126766A KR1020080053050A KR20080053050A KR20090126766A KR 20090126766 A KR20090126766 A KR 20090126766A KR 1020080053050 A KR1020080053050 A KR 1020080053050A KR 20080053050 A KR20080053050 A KR 20080053050A KR 20090126766 A KR20090126766 A KR 20090126766A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
gate
semiconductor
Prior art date
Application number
KR1020080053050A
Other languages
English (en)
Inventor
이우근
윤재형
김기원
이영욱
김종인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080053050A priority Critical patent/KR20090126766A/ko
Priority to US12/464,920 priority patent/US8604469B2/en
Publication of KR20090126766A publication Critical patent/KR20090126766A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터의 채널의 폭을 증가시킬 수 있는 박막 트랜지스터 표시판에 관한 것으로서, 기판, 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 박막 트랜지스터의 채널부를 포함하는 반도체, 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선, 반도체 위에 형성되어 있으며 박막 트랜지스터의 채널부를 사이에 두고 상기 소스 전극과 마주하는 드레인 전극을 포함하고, 박막 트랜지스터의 채널부는 상기 게이트 전극의 양쪽 측면을 덮고 있다.
이와 같이, 게이트 전극의 양쪽 측면을 박막 트랜지스터의 채널의 폭으로 활용할 수 있기 때문에 박막 트랜지스터의 면적을 늘이지 않고, 채널의 폭을 증가 시킬 수 있다.
박막 트랜지스터 표시판, 산화물 반도체, 채널

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR PANEL}
본 발명은 박막 트랜지스터의 채널의 폭을 증가시킬 수 있는 박막 트랜지스터 표시판에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 박막 트랜지스터의 채널(Channel)은 소스 전극과 드레인 전극 사이에 위치하는 반도체층에서 형성된다.
현재 표시 장치가 고해상도화 하면서, 화소의 크기가 작아짐에 비하여 박막 트랜지스터의 특성을 유지하기 위하여는 채널의 폭을 일정 크기 이상으로 유지해야 한다. 따라서 화소에서 박막 트랜지스터가 차지하는 면적이 넓어지고 그에 따라 개구율의 감소가 나타나는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 박막 트랜지스터의 면적을 늘이지 않고 채널이 폭을 늘이는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 박막 트랜지스터의 채널부를 포함하는 반도체, 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선, 반도체 위에 형성되어 있으며 박막 트랜지스터의 채널부를 사이에 두고 소스 전극과 마주하는 드레인 전극을 포함하고, 박막 트랜지스터의 채널부는 게이트 전극의 양쪽 측면을 덮고 있다.
반도체는 산화물 반도체일 수 있다.
산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)을 포함할 수 있다.
데이터선 및 드레인 전극 위에 형성되어 있으며, 드레인 전극을 노출하는 접촉구를 포함하는 보호막, 보호막 위에 형성되어 있으며, 접촉구를 통하여 드레인 전극과 접촉하는 화소 전극을 더 포함할 수 있다.
보호막은 하부의 무기막과 상부의 유기막을 포함하고, 유기막은 평탄화 되어 있을 수 있다.
데이터선 및 드레인 전극 위에 형성되어 있으며, 드레인 전극을 노출하는 접촉구를 포함하는 보호막, 보호막 위에 형성되어 있으며, 접촉구를 통하여 드레인 전극과 접촉하는 화소 전극을 더 포함할 수 있다.
보호막은 하부의 무기막과 상부의 유기막을 포함하고, 유기막은 평탄화 되어 있을 수 있다.
본 발명의 실시예에 의하면, 게이트 전극의 양쪽 측면을 박막 트랜지스터의 채널의 폭으로 활용할 수 있기 때문에 박막 트랜지스터의 면적을 늘이지 않고, 채널의 폭을 증가 시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 3을 참고로 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 박막 트랜지스터 표시판은 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 각 게이트선(121)은 게이트 전극(124)과 외부 회로 연결을 위하여 폭이 넓은 끝 부분(129)을 포함한다.
게이트선(121)은 1 내지 2㎛ 의 두께로 형성되어 있고, 게이트선(121)의 측면은 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화 물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)로 이루어진 산화물 반도체로 만들어진 반도체(154)가 형성되어 있다.
반도체(154) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)은 소스 전극(173)을 포함하고, 드레인 전극(175)은 세로 방향으로 형성되어 있으며, 일부는 게이트선(121)과 중첩한다. 소스 전극(173)과 드레인 전극(175)은 게이트 전극(124) 위에서 서로 마주한다.
게이트선(121)과 마찬가지로 데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)부는 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
게이트 절연막(140), 데이터선(171) 및 드레인 전극(175) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 무기물로 이루어진 하부막(180p)과 유기물로 이루어진 상부막(180q)을 포함하며, 상부막(180q)의 상부는 평탄화 되어 있다.
보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)이 형성되어 있고, 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(182)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있으며 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)를 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)에 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 또는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
도 3은 도 1의 박막 트랜지스터 표시판을 III-III 선을 따라 자른 단면도이다.
도 3에 도시한 바와 같이, 반도체(154)는 게이트 전극(124)을 덮고 있다.
반도체(154)는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)로 이루어진 산화물 반도체로 형성되어 있기 때문에 광감도(Photo sensitivity)가 적으므 로 별도의 광 차단막이 필요 없다. 따라서, 반도체(154)를 게이트 전극(154)을 덮을 수 있도록 형성할 수 있다.
박막 트랜지스터의 채널(channel)부는 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다. 본 발명의 실시예에서는 반도체(154)가 게이트선(121)의 게이트 전극(124)에 해당하는 부분을 폭 방향으로 타고 넘는 모양으로 형성되어 있어서, 반도체(154)가 게이트 전극(124)의 윗면은 물론 게이트 전극(124)의 양쪽 측면과도 대응한다. 또한 소스 전극(173)과 드레인 전극(174)도 게이트 전극(124)을 폭 방향으로 타고 넘으면서 반도체(154)와 중첩하고 있다. 따라서 반도체(154) 중 게이트 전극(124)의 윗면과 대응하는 부분은 물론 게이트 전극(124)의 양쪽 측면과 대응하는 부분도 박막 트랜지스터의 채널로 작용한다. 따라서, 박막 트랜지스터의 채널 폭은 W+2α가 된다. 이는 게이트 전극(124)의 양쪽 측면의 폭(2α)만큼 박막 트랜지스터의 채널 폭이 증가한 것이다.
예를 들어, 게이트 전극(124)의 두께가 2㎛ 이고, 게이트 전극(124)의 측면이 기판에 대해 45°로 기울어져 있는 경우, α는 2.83㎛ 가 되므로, 박막 트랜지스터의 채널 폭은 5.66㎛ 만큼 더 늘어난다.
따라서, 게이트 전극(124)의 양쪽 측면 α를 박막 트랜지스터의 채널로 사용할 수 있으므로, 박막 트랜지스터의 채널 폭을 더 늘이기 위하여 박막 트랜지스터의 면적을 크게 형성하지 않아도 된다.
이러한 구조의 박막 트랜지스터는 액정 표시 장치용 박막 트랜지스터 표시판은 물론 유기 발광 표시 장치용 박막 트랜지스터 표시판 등 박막 트랜지스터를 사 용하는 어떠한 기기나 장치에도 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 자른 단면도이고,
도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 자른 단면도이다.

Claims (7)

  1. 기판,
    상기 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 박막 트랜지스터의 채널부를 포함하는 반도체,
    상기 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선,
    상기 반도체 위에 형성되어 있으며 상기 박막 트랜지스터의 채널부를 사이에 두고 상기 소스 전극과 마주하는 드레인 전극을 포함하고,
    상기 박막 트랜지스터의 채널부는 상기 게이트 전극의 양쪽 측면을 덮는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체는 산화물 반도체인 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 산화물 반도체는 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 또는 아연-주석 산화물(Zn-Sn-O)을 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극을 노출하는 접촉구를 포함하는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 접촉구를 통하여 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 보호막은 하부의 무기막과 상부의 유기막을 포함하고,
    상기 유기막은 평탄화 되어 있는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극을 노출하는 접촉구를 포함하는 보호막,
    상기 보호막 위에 형성되어 있으며, 상기 접촉구를 통하여 상기 드레인 전극과 접촉하는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 보호막은 하부의 무기막과 상부의 유기막을 포함하고,
    상기 유기막은 평탄화 되어 있는 박막 트랜지스터 표시판.
KR1020080053050A 2008-06-05 2008-06-05 박막 트랜지스터 표시판 KR20090126766A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080053050A KR20090126766A (ko) 2008-06-05 2008-06-05 박막 트랜지스터 표시판
US12/464,920 US8604469B2 (en) 2008-06-05 2009-05-13 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053050A KR20090126766A (ko) 2008-06-05 2008-06-05 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20090126766A true KR20090126766A (ko) 2009-12-09

Family

ID=41399487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053050A KR20090126766A (ko) 2008-06-05 2008-06-05 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US8604469B2 (ko)
KR (1) KR20090126766A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253973B1 (ko) 2010-01-20 2021-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633284A (en) 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
KR20000021376A (ko) 1998-09-28 2000-04-25 김영환 박막 트랜지스터의 제조 방법
JP2001223364A (ja) 2000-02-09 2001-08-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび製造方法およびそれを用いた液晶表示装置
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100658069B1 (ko) 2000-11-21 2006-12-15 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR100796747B1 (ko) * 2001-04-09 2008-01-22 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
JP2005506575A (ja) * 2001-09-26 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
KR100421914B1 (ko) * 2001-12-28 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
JP2004022727A (ja) 2002-06-14 2004-01-22 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタおよびその製造方法並びに平面表示装置
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
JP2003273366A (ja) 2003-03-06 2003-09-26 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7573537B2 (en) * 2005-01-17 2009-08-11 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
KR20070057505A (ko) * 2005-12-02 2007-06-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR100978369B1 (ko) 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US20080049176A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Thin film transistor-array substrate, transflective liquid crystal display device with the same, and method for manufacturing the same
JP5354862B2 (ja) * 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
KR101319499B1 (ko) * 2008-02-22 2013-10-17 엘지디스플레이 주식회사 화학적 자기조립 방법을 이용한 나노선 혹은탄소나노튜브의 적층 및 패턴형성 방법과, 이를 적용한액정표시장치의 제조방법

Also Published As

Publication number Publication date
US20090302316A1 (en) 2009-12-10
US8604469B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
US11825713B2 (en) Display device
JP6049764B2 (ja) 表示パネル
JP6193401B2 (ja) 表示装置
KR102438718B1 (ko) 표시 장치
US8942000B2 (en) Lead line structure and display panel having the same
US20120168756A1 (en) Transistor, Method Of Manufacturing The Same, And Electronic Device Including The Transistor
JP2012124463A (ja) 薄膜トランジスタアレイパネル
KR100870016B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101800888B1 (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판
KR102172386B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
JP2019186301A (ja) 表示装置及びその製造方法
US20150255616A1 (en) Semiconductor device and display device
US9634029B2 (en) Thin film transistor substrate and display device having same
KR20090126766A (ko) 박막 트랜지스터 표시판
KR102523968B1 (ko) 표시 장치
JP2009053479A5 (ko)
US20210325721A1 (en) Display panel and manufacturing method thereof
CN110896081A (zh) 阵列基板、液晶面板以及有机el显示面板
US11966137B2 (en) Display device
US20180053791A1 (en) Array substrate and display device with the array substrate
CN109920806B (zh) 显示模组及应用其的触控显示面板及电子装置
KR20120072943A (ko) 박막 트랜지스터 및 평판 표시 장치
KR102593330B1 (ko) 표시 장치용 박막 트랜지스터 기판
US20220342271A1 (en) Array substrate and display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150413

Effective date: 20151218

Free format text: TRIAL NUMBER: 2015101002034; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150413

Effective date: 20151218

S901 Examination by remand of revocation
E902 Notification of reason for refusal
S601 Decision to reject again after remand of revocation