JPH04277920A - レベルシフト回路 - Google Patents

レベルシフト回路

Info

Publication number
JPH04277920A
JPH04277920A JP3039707A JP3970791A JPH04277920A JP H04277920 A JPH04277920 A JP H04277920A JP 3039707 A JP3039707 A JP 3039707A JP 3970791 A JP3970791 A JP 3970791A JP H04277920 A JPH04277920 A JP H04277920A
Authority
JP
Japan
Prior art keywords
channel mos
circuit
output
gate
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3039707A
Other languages
English (en)
Inventor
Masashi Nakano
雅司 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3039707A priority Critical patent/JPH04277920A/ja
Priority to US07/847,930 priority patent/US5191233A/en
Publication of JPH04277920A publication Critical patent/JPH04277920A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Digital Computer Display Output (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、レベルシフト回路に関
し、特に、フラット・ディスプレイ・パネルや静電プロ
ッタなどを駆動するための高耐圧ドライバの出力部にお
けるレベルシフト回路に関する。
【０００２】
【従来の技術】従来、この種の高耐圧ドライバの出力部
におけるレベルシフト回路としては、図４〜図５に示す
ような回路がよく使用されている。以下にそれぞれの回
路について説明する。
【０００３】先ず、図４（ａ）に示す回路は、バイポー
ラトランジスタとＭＯＳ電界効果型トランジスタ（以後
ＭＯＳトランジスタと記す）とを組み合せたＢｉＣＭＯ
Ｓプロセスを使用したものであって、ＰＮＰトランジス
タＱＰ　のベース電流をオン・オフすることによって、
この出力のＰＮＰトランジスタＱＰ　をコントロールし
ている。
【０００４】次に、図４（ｂ）に示す回路は、すべてＭ
ＯＳトランジスタで構成された回路であって、抵抗Ｒを
流れるバイアス電流をオン・オフすることによって、出
力段のＮチャンネルＭＯＳトランジスタＮ３　のゲート
・ソース間電圧をコントロールしている。
【０００５】更に、図５に示す回路は、フリップフロッ
プ型のレベルシフト回路の例であって、定常的なバイア
ス電流を必要としないという特徴を持っている。
【０００６】
【発明が解決しようとする課題】上に述べたようなレベ
ルシフト回路は、前述のように、各種の高耐圧ドライバ
の出力部に使われている。ところで、この高耐圧ドライ
バの用途としては、フラット・ディスプレイ・パネルの
ように、比較的大きな電流を必要とする用途と、例えば
、静電プロッタのように、大きな出力電流を必要としな
い用途とがある。
【０００７】そして、このような小さい電流ですむ用途
においては、むしろ、リミッタを付加するなどして出力
電流を制限し、出力がショートした時でも回路が破壊し
てしまわないように保護する必要がある。
【０００８】従来、このような目的のために、出力端に
大きな抵抗を設けるなどの方法を採っていた。この抵抗
は、通常１００ｋΩ以上の値を必要とする。
【０００９】ところが、ドライバの出力端に、上述のよ
うな抵抗を外付けによって接続することは、このために
部品・材料の管理、接続作業などのための工数増加を招
き、製造コストを上昇させる一因となる。又、接続部の
数が増すことは、接続の信頼性の面から好ましいことで
はない。このような、抵抗を外付けすることに伴なう問
題は、多数の出力を持つようなドライバにおいては、特
に大きな問題となる。
【００１０】一方、上記のような抵抗をドライバに内蔵
させる場合を考えると、１００ｋΩ以上の抵抗を半導体
基板内に実現するためには非常に大きな面積を要する。 このような大きな面積の抵抗を、しかも多数、設けるこ
とは、ドライバの高集積化，小型化などの点から非常に
不利なことである。
【００１１】そこで、ドライバの出力部を定電流出力回
路とすることが考えられるが、従来の回路では、ロウレ
ベル出力側を定電流出力とすることは容易であるが、ハ
イレベル出力側を定電流出力とすることは困難であった
。
【００１２】
【課題を解決するための手段】本発明のレベルシフト回
路は、第１の電源端子と第２の電源端子との間に設けら
れたフリップフロップ回路と、このフリップフロップ回
路の第１の出力をゲート入力としソースが第１の電源端
子に接続されたＰチャンネルＭＯＳ電界効果型トランジ
スタとソースが第２の電源端子に接続されたＮチャンネ
ルＭＯＳ電界効果型トランジスタとを直列に接続した出
力段と、を含むフリップフロップ型レベルシフト回路で
あって、第１の電源端子と前記出力段のＰチャンネルＭ
ＯＳ電界効果型トランジスタのゲートとの間に、このＰ
チャンネルＭＯＳ電界効果型トランジスタとカレントミ
ラー回路を構成するＰチャンネルＭＯＳ電界効果型トラ
ンジスタを設けたことを特徴とする。
【００１３】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
回路構成を示す回路図である。
【００１４】本実施例は、フリップフロップ型のレベル
シフト回路である。本実施例が、図５に示す従来のフリ
ップフロップ型レベルシフト回路と異なるのは、本実施
例のものでは、出力段のＰチャンネルＭＯＳトランジス
タＰ４　のゲートと高位電源端子１との間に、ゲートと
ドレインとが共通になったＰチャンネルＭＯＳトランジ
スタＰ３　が設けられている点である。このＰチャンネ
ルＭＯＳトランジスタＰ３　は、フリップフロップ回路
部のＮチャンネルＭＯＳトランジスタＮ１　と出力段の
ＰチャンネルＭＯＳトランジスタＰ４　とでカレントミ
ラー回路を構成している。
【００１５】尚、本実施例においては、上記のレベルシ
フト回路の他に、基準電圧回路２および制御回路３が設
けられているが、この２つの回路は、入力信号ＩＮを入
力として、フリップフロップ回路部のＮチャンネルＭＯ
ＳトランジスタＮ１　及びＮ２　並びに出力段のＮチャ
ンネルＭＯＳトランジスタＮ３　のゲート電位を制御す
る信号を発生させるためのものであって、後の説明から
分るように、外部に設けてもよいものである。
【００１６】以下に、本実施例の回路動作について、図
２（ａ）及び（ｂ）を用いて説明する。図２（ａ）は、
図１において出力がハイレベルの場合の回路の状態を示
すための、レベルシフト回路要部の図である。
【００１７】図２（ａ）において、フリップフロップ回
路部のＮチャンネルＭＯＳトランジスタＮ１　を通して
流れる電流Ｉが、カレントミラー回路によって、出力段
のＰチャンネルＭＯＳトランジスタＰ４　から出力され
る出力電流を決定する。
【００１８】即ち、ＮチャンネルＭＯＳトランジスタＮ
１　のゲート・ソース間の信号Ｇ１　の振幅によって、
ハイレベル出力側の出力電流が決まる。
【００１９】そしてこの場合、出力段のＰチャンネルＭ
ＯＳトランジスタＰ１　においては、動作点が飽和領域
にあり、その電流ー電圧特性（出力電流ＩＯＨとソース
・ドレイン間電圧ＶＯＨの関係）が、図２（ｂ）に示す
ように定電流特性を示すので、出力電流を精度よく制御
することができる。
【００２０】例えば、この飽和電流を１００μＡ程度に
制限しておけば、２００Ｖ程度の高電圧駆動時に出力が
ショートしたとしても、消費電力が２０ｍＷ程度と少な
く抑えられるので、回路が熱で破壊してしまうことはな
い。
【００２１】尚、上記の、ＮチャンネルＭＯＳトランジ
スタＮ１　のゲートへの信号Ｇ１　の振幅は、前述のよ
うに、基準電圧回路２と制御回路３とによって、所望の
レベルに設定することができる。
【００２２】次に、本発明の第２の実施例について説明
する。図３は、本発明の第２の実施例の回路構成を示す
回路図である。
【００２３】本実施例が図１に示す第１の実施例と異な
るのは、フリップフロップ回路部のＰチャンネルＭＯＳ
トランジスタＰ２　のドレインと高位電源端子１との間
に、ゲートとドレインとを共通にしたＰチャンネルＭＯ
ＳトランジスタＰ５　が並列に設けられている点である
。
【００２４】このような回路構成にすることにより、フ
リップフロップ回路部のＰチャンネルＭＯＳトランジス
タＰ１　のゲートに印加される電圧が緩和され、このレ
ベルシフト回路を構成するＰチャンネルＭＯＳトランジ
スタＰ１　〜Ｐ５　のゲート酸化膜を厚くする必要がな
くなる。従って、全てのＭＯＳトランジスタのゲート酸
化膜を薄くすることができるので、製造プロセスとして
は、厚いゲート酸化膜を持つＰチャンネルＭＯＳトラン
ジスタを形成する工程を省略し、製造工程を簡略化する
ことができる。
【００２５】
【発明の効果】以上説明したように、本発明では、フリ
ップフロップ型のレベルシフト回路の出力段のＰチャン
ネルＭＯＳトランジスタのゲートに、ゲート・ドレイン
をショートしたＰチャンネルＭＯＳトランジスタを接続
し、出力のＰチャンネルＭＯＳトランジスタとカレント
ミラー回路を構成している。
【００２６】このことにより、本発明によれば、このレ
ベルシフト回路のハイレベル側出力電流を定電流出力に
することができるので、従来、出力ショート時の破壊防
止の為に出力端に接続されていた保護用高抵抗を不要に
することができ、回路を高集積化・小型化すると共に、
コストを低減ししかも信頼性を向上させることができる
。
【図面の簡単な説明】
【図１】本発明の第１の実施例の回路図である。
【図２】分図（ａ）は、本発明の第１の実施例の動作時
におけるレベルシフト回路要部の状態を示す図である。 分図（ｂ）は、分図（ａ）におけるＰチャンネルＭＯＳ
トランジスタＰ４　の電流電圧特性を示す図である。
【図３】本発明の第２の実施例の回路図である。
【図４】分図（ａ）は、従来のレベルシフト回路の第１
の例の回路図である。 分図（ｂ）は、従来のレベルシフト回路の第２の例の回
路図である。
【図５】従来のフリップフロップ型レベルシフト回路の
回路図である。
【符号の説明】
１　　　　高位電源端子 ２　　　　基準電圧回路 ３　　　　制御回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　第１の電源端子と第２の電源端子との
    間に設けられたフリップフロップ回路と、このフリップ
    フロップ回路の第１の出力をゲート入力としソースが第
    １の電源端子に接続されたＰチャンネルＭＯＳ電界効果
    型トランジスタとソースが第２の電源端子に接続された
    ＮチャンネルＭＯＳ電界効果型トランジスタとを直列に
    接続した出力段と、を含むフリップフロップ型レベルシ
    フト回路において、第１の電源端子と前記出力段のＰチ
    ャンネルＭＯＳ電界効果型トランジスタのゲートとの間
    に、このＰチャンネルＭＯＳ電界効果型トランジスタと
    カレントミラー回路を構成するＰチャンネルＭＯＳ電界
    効果型トランジスタを設けたことを特徴とするレベルシ
    フト回路。
  2. 【請求項２】　　請求項１記載のレベルシフト回路であ
    って、第１の電源端子と前記フリップフロップ回路の第
    ２の出力端との間に、ソースが第１の電源端子に接続さ
    れ、ドレインとゲートとが前記第２の出力端に接続され
    たＰチャンネルＭＯＳ電界効果型トランジスタを設けた
    ことを特徴とするレベルシフト回路。
JP3039707A 1991-03-06 1991-03-06 レベルシフト回路 Pending JPH04277920A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3039707A JPH04277920A (ja) 1991-03-06 1991-03-06 レベルシフト回路
US07/847,930 US5191233A (en) 1991-03-06 1992-03-06 Flip-flop type level-shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3039707A JPH04277920A (ja) 1991-03-06 1991-03-06 レベルシフト回路

Publications (1)

Publication Number Publication Date
JPH04277920A true JPH04277920A (ja) 1992-10-02

Family

ID=12560476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3039707A Pending JPH04277920A (ja) 1991-03-06 1991-03-06 レベルシフト回路

Country Status (2)

Country Link
US (1) US5191233A (ja)
JP (1) JPH04277920A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703665A2 (en) 1994-09-21 1996-03-27 Nec Corporation Voltage level shift circuit
JP2004120735A (ja) * 2002-09-02 2004-04-15 Canon Inc 入力回路及び表示装置及び情報表示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
FR2693327B1 (fr) * 1992-07-06 1994-08-26 Sgs Thomson Microelectronics Circuit de commutation de haute tension.
US5422523A (en) * 1992-11-09 1995-06-06 Intel Corporation Apparatus for translating logic signal levels from 3.3 volts to 5 volts
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
DE69406857T2 (de) * 1993-06-30 1998-05-20 Philips Electronics Nv Schnittstellenschaltung und diese Schaltung enthaltende Spannungserhöhungsschaltung
JP2611725B2 (ja) * 1993-09-13 1997-05-21 日本電気株式会社 カスコード回路
US5410267A (en) * 1993-09-24 1995-04-25 Intel Corporation 3.3 V to 5 V supply interface buffer
TW265489B (en) * 1994-07-20 1995-12-11 Micron Technology Inc Low-to-high voltage cmos driver circuit for driving capacitive loads
US5883538A (en) * 1996-11-13 1999-03-16 Micron Technology, Inc. Low-to-high voltage CMOS driver circuit for driving capacitive loads
US6001248A (en) 1994-08-25 1999-12-14 The University Of Iowa Research Foundation Gradient interface magnetic composites and systems therefor
JP4416901B2 (ja) 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
US20030001628A1 (en) * 2001-06-29 2003-01-02 Intel Corporation Voltage-level converter
US7215170B1 (en) 2003-09-16 2007-05-08 Cypress Semiconductor Corp. Low voltage logic circuit with set and/or reset functionality
DE102004019345B4 (de) * 2004-04-21 2007-02-08 Austriamicrosystems Ag Ausgangsstufenanordnung
KR100624115B1 (ko) * 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
US20070063758A1 (en) * 2005-09-22 2007-03-22 Honeywell International Inc. Voltage divider and method for minimizing higher than rated voltages
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
TWI410048B (zh) * 2010-06-03 2013-09-21 Orise Technology Co Ltd 轉壓器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7105838A (ja) * 1971-04-29 1972-10-31
US4130897A (en) * 1977-08-03 1978-12-19 Sperry Rand Corporation MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation
US4267466A (en) * 1979-03-05 1981-05-12 Motorola, Inc. Signal generator having minimum delay
DE3330079A1 (de) * 1983-08-19 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Integrierte jk-flipflop-schaltung
FR2573210B1 (fr) * 1984-11-09 1986-12-12 Labo Electronique Physique Comparateur synchronise
US4629911A (en) * 1985-03-15 1986-12-16 Tektronix, Inc. Latching comparator
US4633098A (en) * 1985-05-20 1986-12-30 Signetics Corporation Flip-flop circuit with built-in enable function
US4786825A (en) * 1986-12-22 1988-11-22 Western Digital Corporation CMOS Schmitt trigger circuit using ratioed currents to establish switching thresholds
JPH01109824A (ja) * 1987-10-22 1989-04-26 Nec Corp レベル変換回路
US4868415A (en) * 1988-05-16 1989-09-19 Motorola, Inc. Voltage level conversion circuit
US4918341A (en) * 1988-09-23 1990-04-17 Actel Corporaton High speed static single-ended sense amplifier
US5045721A (en) * 1989-03-16 1991-09-03 Teledyne Industries Zero static current high speed TTL compatible buffer
US5017815A (en) * 1989-12-20 1991-05-21 At&T Bell Laboratories Sense amplifier with selective pull up

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703665A2 (en) 1994-09-21 1996-03-27 Nec Corporation Voltage level shift circuit
US5729155A (en) * 1994-09-21 1998-03-17 Nec Corporation High voltage CMOS circuit which protects the gate oxides from excessive voltages
JP2004120735A (ja) * 2002-09-02 2004-04-15 Canon Inc 入力回路及び表示装置及び情報表示装置

Also Published As

Publication number Publication date
US5191233A (en) 1993-03-02

Similar Documents

Publication Publication Date Title
JPH04277920A (ja) レベルシフト回路
US6646469B2 (en) High voltage level shifter via capacitors
JPH08288804A (ja) 比較器回路
JP2623934B2 (ja) 電流検出回路
JP2933070B2 (ja) チャ−ジポンプ回路
JPS61169020A (ja) Ｔｔｌ型ゲート用可変スピードアツプ回路
JP2725941B2 (ja) Ａｂ級プッシュプルドライブ回路
US6373297B1 (en) Input buffer capable of achieving quick response
US5546040A (en) Power efficient transistor and method therefor
US20030222701A1 (en) Level shifter having plurality of outputs
US5063310A (en) Transistor write current switching circuit for magnetic recording
US5510744A (en) Control circuit for reducing ground and power bounce from an output driver circuit
US6492866B1 (en) Electronic circuit with bulk biasing for providing accurate electronically controlled resistance
JP2500791B2 (ja) 演算増幅回路
JPH07202667A (ja) 半導体装置
JP2001068950A (ja) ゲートバイアス回路
US5408137A (en) Output driver circuit with high breakdown voltage
JPH10145965A (ja) 電流制限回路
JPS6031283B2 (ja) 電子楽器のゲ−ト回路
JPH03248619A (ja) 半導体出力回路
JP3147042B2 (ja) 半導体集積回路
JP2002353746A (ja) 増幅回路
JPH04138098A (ja) モータ駆動用集積回路
JPH07321639A (ja) 半導体集積回路
JPH04257906A (ja) 定電流回路