TWI414070B - 半導體功率元件 - Google Patents

半導體功率元件 Download PDF

Info

Publication number
TWI414070B
TWI414070B TW100119364A TW100119364A TWI414070B TW I414070 B TWI414070 B TW I414070B TW 100119364 A TW100119364 A TW 100119364A TW 100119364 A TW100119364 A TW 100119364A TW I414070 B TWI414070 B TW I414070B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor layer
power device
conductivity type
Prior art date
Application number
TW100119364A
Other languages
English (en)
Other versions
TW201251012A (en
Inventor
Yung Fa Lin
Shou Yi Hsu
Meng Wei Wu
Main Gwo Chen
Yi Chun Shih
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW100119364A priority Critical patent/TWI414070B/zh
Priority to US13/227,472 priority patent/US8357972B2/en
Priority to CN201110277276.0A priority patent/CN102810565B/zh
Publication of TW201251012A publication Critical patent/TW201251012A/zh
Application granted granted Critical
Publication of TWI414070B publication Critical patent/TWI414070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體功率元件
本發明係有關一種半導體功率元件，特別是有關於一種具有超級接面(Super Junction)的半導體功率元件。
半導體功率元件常應用於電源管理的部分，例如，切換式電源供應器、電腦中心或周邊電源管理IC、背光板電源供應器或馬達控制等等用途，其種類包含有絕緣閘雙極性電晶體(insulated gate bipolar transistor，IGBT)、金氧半場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)與雙載子接面電晶體(bipolar junction transistor，BJT)等元件。其中，由於MOSFET可節省電能且可提供較快的元件切換速度，因此被廣泛地應用各領域之中。
在習知超級接面功率電晶體元件中，高壓元件係製作於一晶胞區內，在晶胞區的周圍則環繞著一接面終端區(junction termination region)。通常在接面終端區內會形成複數個同心環形溝渠，層層環繞著晶胞區，做為功率電晶體之耐壓結構，以承受來自汲極之高壓。然而，在功率電晶體的操作過程中，習知技術的耐壓結構無法持續承受來自汲極之高壓，因此會導致元件電性之崩潰，使功率電晶體之效能減損。因此，有必要提出一種能夠承受高壓之耐壓結構，以增進功率元件之可靠度以及耐壓能力。
本發明的主要目的在於提供一種半導體功率元件，能夠提升半導體功率元件之耐壓能力。
根據本發明之較佳實施例，本發明提供一種半導體功率元件，包含有一具有第一導電型之基材，一具有第二導電型之第一半導體層，位於該基材上，一具有第二導電型之第二半導體層，位於該第一半導體層上，一具有該第二導電型之第三半導體層，位於該第二半導體層上。至少一凹入式磊晶結構(recessed epitaxial structure)，其具有該第一導電型，嵌入於該第三半導體層中，其中該凹入式磊晶結構位於一晶胞區域(cell region)內，且其結構可為一柱狀結構或條狀結構，但不限於此。一第一垂直摻雜區，其具有該第一導電型，位於該第三半導體層中，且該第一垂直摻雜區包圍該凹入式磊晶結構。一源極導體，設於該凹入式磊晶結構上，以及一溝渠絕緣結構，位於一圍繞該晶胞區域的接面終端區域(junction termination region)內，其中該溝渠絕緣結構包括一溝渠、一第一絕緣層，設於該溝渠之內壁上，以及一導電層，填入該溝渠中，其中該源極導體電連接該導電層。
根據本發明之另一較佳實施例，本發明提供一種功率半導體元件，包含有一具有第一導電型之基材，一介電層，位於該基材上，一具有第二導電型之半導體層，位於該介電層上，一具有第二導電型之飄移層，位於該半導體層上。至少一凹入式磊晶結構，其具有該第一導電型，嵌入於該飄移層中，其中該凹入式磊晶結構位於一晶胞區域內。一垂直摻雜區，其具有該第一導電型，位於該飄移層中，且該垂直摻雜區包圍該凹入式磊晶結構。一源極導體，設於該凹入式磊晶結構上。以及一溝渠絕緣結構，位於一圍繞該晶胞區域的接面終端區域內，其中該溝渠絕緣結構包括一溝渠、一絕緣層，設於該溝渠之內壁上，以及一導電層，填入該溝渠中，其中該源極導體電連接該導電層。
本發明提供一絕緣層，其位於接面終端區域內之溝渠絕緣結構中，該絕緣層可以有效提升半導體功率元件之耐壓能力，避免功率元件電性之崩潰，進而增進功率元件之可靠度。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
請參閱第1圖至第18圖，其為依據本發明較佳實施例所繪示的半導體功率元件之製作方法示意圖，其中圖式中相同的元件或部位沿用相同的符號來表示。需注意的是，圖式係以說明為目的，並未依照原尺寸作圖。
首先，如第1圖所示，提供一第一導電型基材120，在本發明之較佳具體實施例中，第一導電型基材120為P型摻雜矽基底。第一導電型基底120上定義有一超級接面功率電晶體區(super junction power MOS region)140以及一週邊電晶體區(peripheral MOS region)160，其中超級接面功率電晶體區140又可定義出兩區域，分別為晶胞區(cell region) 140a與一圍繞該晶胞區域140a之接面終端區(junction termination region)140b，其中晶胞區域140a係用於設置具有開關功能之電晶體元件，而接面終端區140b係包括用於延緩晶胞區域140a之高強度電場向外擴散之耐壓結構。
接著，根據本發明之較佳具體實施例，利用磊晶製程於第一導電型基材120上依序形成一具有第二導電型之第一半導體層180、一具有第二導電型之第二半導體層200、一具有第二導電型之第三半導體層220。根據本發明之較佳實施例，第一半導體層180、第二半導體層200、以及第三半導體層220可以皆是N型磊晶層，其中第二半導體層200之摻質濃度高於第一半導體層180以及第三半導體層220之摻質摻質濃度，且第三半導體層220可作為功率元件之飄移層(drift layer)。上述之磊晶製程可以利用一化學氣相沈積製程或其它合適方法形成。
仍如第1圖所示，接著，於第三半導體層220上形成一硬遮罩層240，此硬遮罩層240可分為上、下兩部分，上層硬遮罩層240a之組成可以為氮化矽(Si3N4)，而下層硬遮罩層240b之組成可以為二氧化矽(SiO2)。接著，於晶胞區域140a進行一微影蝕刻製程，於硬遮罩層240以及第三半導體層220中形成至少一溝渠260。
如第2圖所示，接著沈積一具第一導電性之摻質來源層270，例如，硼摻雜矽玻璃(Borosilicate glass，BSG)，並使摻質來源層填滿溝渠260，然後再進行回蝕刻，去除硬遮罩層240表面上的摻質來源層270。接著，進行一熱趨入(drive-in)程序，將摻質來源層270的摻質擴散進入第三半導體層220，形成一第一垂直摻雜區290且其包圍溝渠260，其中第一垂直摻雜區290與第三半導體層220構成至少一垂直接面。
接著，如第3圖所示，將摻質來源層270完全去除，並繼續去除硬遮罩層240的上層硬遮罩層240a。接著，形成一第一導電型磊晶層250於溝渠260內，然後進行回蝕刻，俾使形成一凹入式磊晶結構280，且凹入式磊晶結構280的表面約略與第三半導體層220之上表面切齊，其中，凹入式磊晶結構280具有第一導電型。繼之，去除硬遮罩層240(圖未示)的下層硬遮罩層240b(圖未示)，曝露出第三半導體層220之上表面。
如第4圖所示，接著，於超級接面功率電晶體區140以及週邊電晶體區160的第三半導體層220表面上，全面沈積一墊層300。墊層300可包含一上層墊層300a，例如，氮化矽，以及一下層墊層300b，例如，二氧化矽，但不限於此。隨後進行一微影製程，於週邊電晶體區160的墊層300上形成一光阻圖案310，此光阻圖案310可用於定義出一主動區域圖案。
接著，如第5圖所示，全面進行一蝕刻製程，將未被光阻圖案310覆蓋住的墊層300去除，形成一墊層圖案300c，並曝露出超級接面功率電晶體區140以及部分之週邊電晶體區160內的第三半導體層220之上表面。接著，將光阻圖案310去除，此時，光阻圖案310定義的主動區域圖案已被轉移至墊層300。
如第6圖所示，以氧化方式，在未被墊層圖案300c(圖未示)覆蓋處形成場氧化層320以及形成一主動區域AA1，然後，去除墊層圖案300c(圖未示)。再進行一微影蝕刻製程，以於超級接面功率電晶體區140形成一場氧化層圖案320a以及主動區域AA2。特別的是，前述之氧化層圖案320a係設置於溝渠260周圍的的第三半導體層220的表面，以增進功率元件之可靠度。
如第7圖所示，繼續於部分暴露出之超級接面功率電晶體區140以及週邊電晶體區160內的第三半導體層220之上表面形成一氧化層340，並接著進行一離子佈植製程，以形成複數個離子井350於第三半導體層220之上部區域，包括在溝渠260周圍的第一離子井350a、在接面終端區140b的離子井350d、在主動區域AA1的離子井350b以及在晶胞區域140a的離子井350c，其中，該些離子井350均具有第一導電型。離子佈植製程之後，可以繼續進行退火(anneal)處理。
如第8圖所示，移除氧化層340(圖未示)，再以氧化方式，形成一閘極氧化層360a、360b。接著，於前述之閘極氧化層360a、360b上沈積一多晶矽層。繼之，以微影蝕刻製程定義出一多晶矽閘極圖案370a以及一多晶矽閘極圖案370b，作為控制閘極。其中，多晶矽閘極圖案370a位於超級接面功率電晶體區140，多晶矽閘極圖案370b位於週邊電晶體區160。
如第9圖所示，於週邊電晶體區160進行一離子佈植程序，於一離子井350b內形成一第二導電型之低濃度摻質佈植區380。接著，於多晶矽閘極圖案370a、370b的側壁上分別形成間隙壁層400，其可包含氧化矽或氮化矽，但不限於此。然後，再進行一離子佈植製程，於超級接面功率電晶體區140內之凹入式磊晶結構280上端部位形成一第一重摻雜區410，該第一重摻雜區410位於第一離子井350a中，且第一重摻雜區410具有第二導電型。同時，該離子佈植製程也會在週邊電晶體區160內的多晶矽閘極圖案370b兩側之離子井350b內形成一重摻雜區420。
如第10圖所示，於超級接面功率電晶體區140以及一週邊電晶體區160全面形成一層間介電層440，之後，可以再回蝕刻層間介電層440，使其平坦化。繼之，進行一微影蝕刻製程，於接面終端區140b內蝕刻出一深溝渠460。其中，深溝渠460向下延伸至第二半導體層200中，但此刻其深度還不足以曝露出第一半導體層180。前述之層間介電層440可以在蝕刻深溝渠460的過程中作為蝕刻抵擋層，故在完成深溝渠460時，層間介電層440的厚度也會減少。
如第11圖所示，再進行一微影及蝕刻製程，於晶胞區域140a內的層間介電層440中定義出一汲極接觸洞470，使汲極接觸洞470之底部暴露出離子井350c之部分上表面。
如第12圖所示，接著，於超級接面功率電晶體區140再次進行一蝕刻製程，此時，汲極接觸洞470之底部會延伸至第二半導體層200，而深溝渠460之底部會延伸至基材120中。
如第13圖所示，沈積一具第一導電性之摻質來源層500，例如，硼摻雜矽玻璃(Borosilicate glass，BSG)，並同時填入深溝渠460及汲極接觸洞470內。接著，施行一熱趨入製程，俾使摻質活化並擴散至第三半導體層220、第二半導體層200、第一半導體層180以及基材120中，如此形成一包覆深溝渠460之第二垂直摻雜區530。
如第14圖所示，去除摻質來源層500(圖未示)，並接著可以在深溝渠460及汲極接觸洞470的側壁上及底部形成一襯墊層510，例如，以熱氧化方式形成的矽氧層，再以化學氣相沈積方式，分別於深溝渠460及汲極接觸洞470的側壁上及底部形成一第一絕緣層520a以及一第二絕緣層520b，且使絕緣層520覆蓋層間介電層440表面。其中，襯墊層510以及絕緣層520同時也會形成於週邊耐壓區160內的層間介電層440表面。
接著，如第15圖所示，進行一微影蝕刻製程，蝕刻部分晶胞區域140a之表面，包括蝕刻掉汲極接觸洞470底部的絕緣層520b以及襯墊層510，暴露出汲極接觸洞470底部之第二半導體層200，以及同時蝕刻掉凹入式磊晶結構280正上方部分的層間介電層440，以形成一源極接觸洞570，暴露出第一重摻雜區410上表面。此蝕刻製程同時也會在週邊電晶體區160中形成暴露出重摻雜區420的接觸洞670。
如第16圖所示，進行一離子佈植，於汲極接觸洞470底部以及週邊電晶體區160內的重摻雜區420形成第二導電型摻雜區540a、540b，其中，摻雜區540a係位於第二半導體層200中。此摻雜區540a、540b之目的在於增加接面之導電性，以利於金屬層與半導體層之間之電流傳輸。
如第17圖所示，仍進行一離子佈植，形成一第二重摻雜區560於凹入式磊晶結構280上端，其中，此第二重摻雜區560具有第一導電型，且其目的在於增加接面之導電性。
如第18圖所示，沈積一層導電層550，填滿源極接觸洞570、汲極接觸洞470以及深溝渠460，並進行一微影蝕刻程序，於超級接面功率電晶體區140形成一導電層圖案550a，以及於週邊電晶體區160形成導電層圖案550b。其中，導電層550之組成可包含鈦(Ti)、氮化鈦(TiN)、鋁、鎢等金屬或金屬化合物。其中位於源極接觸洞570內之導電層550作為一源極導體580，位於汲極接觸洞470之導電層550作為一汲極導體590。
至此，已於接面終端區140b形成至少一溝渠絕緣結構600，該溝渠絕緣結構600包括深溝渠460、第一絕緣層520a，設於深溝渠460之內壁上，以及導電層550，填入深溝渠460中，其中源極導體580電連接深溝渠460內之導電層550。
本發明提供的半導體功率電晶體的結構，如第18圖所示，半導體功率電晶體100包含有一具有第一導電型之基材120；一具有第二導電型之第一半導體層180位於該基材120上；一具有一第二導電型第二半導體層200位於第一半導體層180上；一具有該第二導電型之第三半導體層220位於該第二半導體層200上，其中第二半導體層的摻雜濃度大於該第一、第三半導體層；至少一凹入式磊晶結構280，其具有該第一導電型，嵌入於該第三半導體層220中，其中該凹入式磊晶結構280位於一晶胞區域140a內，並且可為條狀結構或柱狀結構；一第一垂直摻雜區290，其具有該第一導電型，位於該第三半導體層220中，且該第一垂直摻雜區290包圍該凹入式磊晶結構280；一源極導體580，設於該凹入式磊晶結構280上；一具有第一導電型之第一離子井350a，位於該第三半導體層220中且緊鄰凹入式磊晶結構280之一上端部位；一具有第一導電型之第二重摻雜區560，位於該源極導體580與凹入式磊晶結構280之間；一溝渠絕緣結構600，位於一圍繞該晶胞區域140a的接面終端區域140b內，其中該溝渠絕緣結構500包括一深溝渠460、一第一絕緣層520a，設於該溝渠460之內壁上、以及一導電層550，填入該深溝渠460中，其中該源極導體580電連接該深溝渠460內之導電層550且第一絕緣層520a包覆並電性隔絕導電層550。
第19圖是根據本發明另一較佳實施例所提供的半導體功率電晶體的結構，第19圖和第18圖的半導體功率元件主要的相異之處在於：第19圖中，位於基材120之上的為一介電層170，此基板即為矽覆蓋絕緣結構(silicon on insulator，SOI)基板，其它元件位置和特性，大致與第18圖中所描述的功率元件相同，因此，下文僅針對不同之元件符號作說明，其它元件之描述，請參閱第18圖之實施例。
如第19圖所示，一種半導體功率電晶體100，包含有一具有第一導電型之基材120；一介電層170位於該基材120上；一具有一第二導電型之半導體層620，位於該介電層170上；一具有該第二導電型之飄移層630位於該半導體層620上。其中，該介電層170具有一定厚度，因此可降低基材上磊晶層之厚度；至少一凹入式磊晶結構280，其具有該第一導電型，嵌入於飄移層630中，其中凹入式磊晶結構280位於一晶胞區域140a內並與一源極導體580電連接，且該凹入式磊晶結構280可為條狀結構或柱狀結構；一具有第一導電型之垂直摻雜區640，位於該飄移層630中，且垂直摻雜區640包圍凹入式磊晶結構280；一源極導體580，設於該凹入式磊晶結構上280；以及一溝渠絕緣結構600，位於一圍繞該晶胞區域140a的接面終端區域140b內，其中該溝渠絕緣結構600包括一深溝渠460、一絕緣層650，設於該深溝渠460之內壁上、以及一導電層550，填入該深溝渠460中，其中該源極導體580電連接該深溝渠460內之導電層550。
綜上所述，本發明提供一絕緣層，其位於接面終端區域140b內之溝渠絕緣結構600中，該絕緣層具有一定之厚度，因此可以有效提升半導體功率元件之耐壓能力，避免功率元件之電性崩潰，進而增進功率元件之可靠度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．半導體功率電晶體
120．．．基材
140．．．超級接面功率電晶體區
140a．．．晶胞區域
140b．．．接面終端區
160．．．週邊電晶體區
170．．．介電層
180．．．第一半導體層
200．．．第二半導體層
220．．．第三半導體層
240．．．硬遮罩層
240a．．．上層硬遮罩層
240b．．．下層硬遮罩層
250．．．磊晶層
260．．．溝渠
270．．．摻質來源層
280．．．凹入式磊晶結構
290．．．第一垂直摻雜區
300．．．墊層
300a．．．上層墊層
300b．．．下層墊層
300c．．．墊層圖案
310．．．光阻圖案
320．．．場氧化層
320a．．．場氧化層圖案
340．．．氧化層
350．．．離子井
350a．．．第一離子井
350b．．．離子井
350c 350d．．．離子井
360a．．．閘極氧化層
360b．．．閘極氧化層
370a．．．多晶矽閘極圖案
370b．．．多晶矽閘極圖案
380．．．摻質佈植區
400．．．間隙壁層
410．．．第一重摻雜區
420．．．重摻雜區
440．．．層間介電層
460．．．深溝渠
470．．．汲極接觸洞
500．．．摻質來源層
510．．．襯墊層
520．．．絕緣層
520a．．．第一絕緣層
530．．．第二垂直摻雜區
540a．．．摻雜區
540b．．．摻雜區
550．．．導電層
550a．．．導電層圖案
550b．．．導電層圖案
560．．．第二重摻雜區
570．．．源極接觸洞
580．．．源極導體
590．．．汲極導體
600．．．溝渠絕緣結構
620．．．半導體層
630．．．飄移層
640．．．垂直摻雜區
650．．．絕緣層
670．．．接觸洞
AA1．．．主動區域
AA2．．．主動區域
第1圖至第17圖所繪示的是根據本發明之較佳實施例之半導體功率元件製作方法示意圖。
第18圖所繪示的是根據本發明之較佳實施例之半導體功率元件剖面示意圖。
第19圖所繪示的是根據本發明之另一較佳實施例之半導體功率元件剖面示意圖。
100．．．半導體功率電晶體
120．．．基材
140．．．超級接面功率電晶體區
140a．．．晶胞區域
140b．．．接面終端區
160．．．週邊電晶體區
180．．．第一半導體層
200．．．第二半導體層
220．．．第三半導體層
250．．．磊晶層
280．．．凹入式磊晶結構
290．．．第一垂直摻雜區
320．．．場氧化層
320a．．．場氧化層圖案
350a．．．第一離子井
350b．．．離子井
350c 350d．．．離子井
360a．．．閘極氧化層
370a．．．多晶矽閘極圖案
370b．．．多晶矽閘極圖案
380．．．摻質佈植區
400．．．間隙壁層
410．．．第一重摻雜區
420．．．重摻雜區
440．．．層間介電層
460．．．深溝渠
470．．．汲極接觸洞
510．．．襯墊層
520．．．絕緣層
520a．．．第一絕緣層
520b．．．第二絕緣層
530．．．第二垂直摻雜區
540a．．．摻雜區
540b．．．摻雜區
550．．．導電層
550a．．．導電層圖案
550b．．．導電層圖案
560．．．第二重摻雜區
570．．．源極接觸洞
580．．．源極導體
590．．．汲極導體
600．．．溝渠絕緣結構
670．．．接觸洞

Claims (20)

  1. 一種半導體功率元件，包含有：一基材，其具有一第一導電型；一第一半導體層，其具有一第二導電型，位於該基材上；一第二半導體層，其具有該第二導電型，位於該第一半導體層上；一第三半導體層，其具有該第二導電型，位於該第二半導體層上；至少一凹入式磊晶結構(recessed epitaxial structure)，其具有該第一導電型，嵌入於該第三半導體層中，其中該凹入式磊晶結構位於一晶胞區域(cell region)內；一第一垂直摻雜區，其具有該第一導電型，位於該第三半導體層中，且該第一垂直摻雜區包圍該凹入式磊晶結構；一源極導體，設於該凹入式磊晶結構上；以及一溝渠絕緣結構，位於一圍繞該晶胞區域的接面終端區域(junction termination region)內，其中該溝渠絕緣結構包括一溝渠、一第一絕緣層，設於該溝渠之內壁上，以及一導電層，填入該溝渠中，其中該源極導體電連接該導電層。
  2. 如申請專利範圍第1項所述之半導體功率元件，其中該溝渠絕緣結構另包含有一第二垂直摻雜區，其具有該第一導電型，位於該第一半導體層中，並深入基材，且該第二垂直摻雜區接觸該第一絕緣層。
  3. 如申請專利範圍第1項所述之半導體功率元件，其中另包含有一第一離子井，其具有該第一導電型，位於該第三半導體層中，且該第一離子井緊鄰該凹入式磊晶結構之一上端部位。
  4. 如申請專利範圍第3項所述之半導體功率元件，其中另包含有一第一重摻雜區，其具有該第二導電型，位於該第一離子井中，且該重摻雜區緊鄰該凹入式磊晶結構之該上端部位。
  5. 如申請專利範圍第4項所述之半導體功率元件，其中另包含有一第二重摻雜區，其具有該第一導電型，位於該源極導體與該凹入式磊晶結構之間。
  6. 如申請專利範圍第1項所述之半導體功率元件，其中該溝渠向下延伸至該基材。
  7. 如申請專利範圍第1項所述之半導體功率元件，其中該第一摻雜區與該第三半導體層構成至少一垂直接面。
  8. 如申請專利範圍第1項所述之半導體功率元件，其中該凹入式磊晶結構為一柱狀結構。
  9. 如申請專利範圍第1項所述之半導體功率元件，其中該凹入式磊晶結構為一條狀結構。
  10. 如申請專利範圍第1項所述之半導體功率元件，其中該第一絕緣層包覆並電性隔絕該導電層。
  11. 如申請專利範圍第1項所述之半導體功率元件，其中另包含有一耦合閘極，位於該第三半導體層上。
  12. 如申請專利範圍第1項所述之半導體功率元件，其中另包含有一汲極導體，向下延伸至該第二半導體層，並與該第二半導體層電連接。
  13. 如申請專利範圍第12項所述之半導體功率元件，其中另包含有一第二絕緣層，電性隔絕該汲極導體與該第三半導體層。
  14. 如申請專利範圍第13項所述之半導體功率元件，其中另包含有一第三垂直摻雜區，其具有該第一導電型，位於該第三半導體層中，且該第三垂直摻雜區接觸該第二絕緣層。
  15. 如申請專利範圍第12項所述之半導體功率元件，其中另包含有一場氧化層，位於該第三半導體層上，且鄰近該汲極導體。
  16. 如申請專利範圍第1項所述之半導體功率元件，其中該第一半導體層、該第二半導體層及該第三半導體層均為磊晶矽層(epitaxial silicon layer)，且該第二半導體層的摻雜濃度大於該第一、第三半導體層。
  17. 如申請專利範圍第1項所述之半導體功率元件，其中該第三半導體層係作為一飄移層(drift layer)。
  18. 如申請專利範圍第1項所述之半導體功率元件，其中該第一導電型為P型，該第二導電型為N型。
  19. 一種半導體功率元件，包含有：一基材，其具有一第一導電型；一介電層，位於該基材上；一半導體層，其具有一第二導電型，位於該介電層上；一飄移層，其具有該第二導電型，位於該半導體層上；至少一凹入式磊晶結構，其具有該第一導電型，嵌入於該飄移層中，其中該凹入式磊晶結構位於一晶胞區域內；一垂直摻雜區，其具有該第一導電型，位於該飄移層中，且該垂直摻雜區包圍該凹入式磊晶結構；一源極導體，設於該凹入式磊晶結構上；以及一溝渠絕緣結構，位於一圍繞該晶胞區域的接面終端區域內，其中該溝渠絕緣結構包括一溝渠、一絕緣層，設於該溝渠之內壁上，以及一導電層，填入該溝渠中，其中該源極導體電連接該導電層。
  20. 如申請專利範圍第19項所述之半導體功率元件，其中該源極導體電連接該凹入式磊晶結構。
TW100119364A 2011-06-02 2011-06-02 半導體功率元件 TWI414070B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100119364A TWI414070B (zh) 2011-06-02 2011-06-02 半導體功率元件
US13/227,472 US8357972B2 (en) 2011-06-02 2011-09-07 Semiconductor power device
CN201110277276.0A CN102810565B (zh) 2011-06-02 2011-09-16 半导体功率装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119364A TWI414070B (zh) 2011-06-02 2011-06-02 半導體功率元件

Publications (2)

Publication Number Publication Date
TW201251012A TW201251012A (en) 2012-12-16
TWI414070B true TWI414070B (zh) 2013-11-01

Family

ID=47234229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119364A TWI414070B (zh) 2011-06-02 2011-06-02 半導體功率元件

Country Status (3)

Country Link
US (1) US8357972B2 (zh)
CN (1) CN102810565B (zh)
TW (1) TWI414070B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US8748973B2 (en) 2011-05-19 2014-06-10 Anpec Electronics Corporation Super junction transistor and fabrication method thereof
TWI601295B (zh) * 2016-08-25 2017-10-01 綠星電子股份有限公司 斷閘極金氧半場效電晶體
CN117673082A (zh) * 2022-08-23 2024-03-08 艾科微电子(深圳)有限公司 半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6998315B2 (en) * 2003-05-06 2006-02-14 Mosel Vitelic, Inc. Termination structure for trench DMOS device and method of making the same
US20100123198A1 (en) * 2008-11-20 2010-05-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20110084334A1 (en) * 2009-10-14 2011-04-14 Wei-Chieh Lin Bilateral conduction semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
EP1742250A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7629634B2 (en) * 2008-02-23 2009-12-08 Force Mos Technology Co., Ltd. Trenched MOSFET with trenched source contact

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6998315B2 (en) * 2003-05-06 2006-02-14 Mosel Vitelic, Inc. Termination structure for trench DMOS device and method of making the same
US20100123198A1 (en) * 2008-11-20 2010-05-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20110084334A1 (en) * 2009-10-14 2011-04-14 Wei-Chieh Lin Bilateral conduction semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN102810565B (zh) 2015-11-25
TW201251012A (en) 2012-12-16
CN102810565A (zh) 2012-12-05
US8357972B2 (en) 2013-01-22
US20120306006A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
TWI462295B (zh) 溝渠型功率電晶體元件及其製作方法
TWI489559B (zh) 用三個或四個遮罩製備的氧化物終端溝槽
JP4702822B2 (ja) 終端構造及びトレンチ金属酸化膜半導体素子
JP5511308B2 (ja) 半導体装置およびその製造方法
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
TWI455287B (zh) 功率半導體元件之終端結構及其製作方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
TWI415173B (zh) 低米勒電容之超級接面功率電晶體製造方法
JP2007035841A (ja) 半導体装置
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
TWI441261B (zh) 半導體功率元件的製作方法
JP5422252B2 (ja) 半導体装置の製造方法
TWI426597B (zh) 降低寄生電晶體導通之功率元件及其製作方法
JPH11330458A (ja) 半導体装置およびその製造方法
TWI414070B (zh) 半導體功率元件
TWI430449B (zh) 橫向堆疊式超級接面功率半導體元件
KR20090039199A (ko) 반도체 소자 및 그 제조 방법
TWI446521B (zh) 功率元件之耐壓終止結構
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
TW201318072A (zh) 超級介面電晶體及其製作方法
TWI463650B (zh) 功率半導體元件及其製作方法
TWI517393B (zh) 半導體裝置及其製作方法
JPH0493083A (ja) 半導体装置およびその製造方法
CN110875396B (zh) 沟槽式栅极金氧半场效晶体管及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees