TWI426597B - 降低寄生電晶體導通之功率元件及其製作方法 - Google Patents

降低寄生電晶體導通之功率元件及其製作方法 Download PDF

Info

Publication number
TWI426597B
TWI426597B TW099143440A TW99143440A TWI426597B TW I426597 B TWI426597 B TW I426597B TW 099143440 A TW099143440 A TW 099143440A TW 99143440 A TW99143440 A TW 99143440A TW I426597 B TWI426597 B TW I426597B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
heavily doped
doped region
source
Prior art date
Application number
TW099143440A
Other languages
English (en)
Other versions
TW201225257A (en
Inventor
Wei Chieh Lin
Original Assignee
Sinopower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sinopower Semiconductor Inc filed Critical Sinopower Semiconductor Inc
Priority to TW099143440A priority Critical patent/TWI426597B/zh
Priority to CN201110022645.1A priority patent/CN102544005B/zh
Priority to US13/070,479 priority patent/US8441067B2/en
Publication of TW201225257A publication Critical patent/TW201225257A/zh
Application granted granted Critical
Publication of TWI426597B publication Critical patent/TWI426597B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

降低寄生電晶體導通之功率元件及其製作方法
本發明係關於一種功率元件之製作方法，尤指一種降低寄生電晶體導通之功率元件及其製作方法。
功率元件主要用於電源管理的部分，例如應用於切換式電源供應器、電腦中心或周邊電源管理IC、背光板電源供應器以及馬達控制等等用途，其種類包含有絕緣閘雙極性電晶體(insulated gate bipolar transistor，IGBT)、金氧半場效電晶體(metal-oxide-semiconductor thin film transistor，MOSFET)與雙載子接面電晶體(bipolar junction transistor，BJT)等元件。其中，由於MOSFET可節省電能且可提供較快的元件切換速度，因此被廣泛地應用各領域之中。
隨著電子產品日益朝向輕、薄、短、小發展，積體電路元件設計的尺寸與間距亦不斷縮小，以符合高積集度和高密度之潮流。然而，當元件之間的距離縮小之後，不同導電型態的半導體區域則更加容易形成寄生電晶體。另外，尺寸縮小後亦會造成功率元件中的電晶體之源極、汲極之間的距離變小，容易導致崩潰電壓下降和漏電流的發生。
因此，仍需要一種新穎的製造功率元件的方法及結構，以簡便及經濟的方式解決如崩潰電壓、漏電流和寄生電晶體的問題。
本發明的一目的是提供一種製造功率半導體元件的方法和結構，簡便及經濟，可解決如上述的崩潰電壓、漏電流和寄生電晶體的問題。
依據本發明之低寄生電晶體導通之功率元件，其包含一種低寄生電晶體導通之功率元件，包含：一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於基底上，基材劃分為一主動區域和一週邊區域，一溝渠式電晶體位於基材的主動區域中，溝渠式電晶體包含：一第一凹入式閘極結構埋入於第二半導體層並且延伸至第一半導體層以及一源極位於第一凹入式閘極結構之二側，其中第一半導體層作為溝渠式電晶體之一汲極，一第一重摻雜區位於主動區域中的第二半導體層，並且在源極之一側，其中第一重摻雜區之導電型態和該第二半導體層相同，一第一接觸插塞位於第二半導體層中，且接觸插塞之底部接觸第一重摻雜區以及一源極導線覆蓋於主動區域上的第二半導體層，源極導線接觸第一接觸插塞之頂部和源極。
依據本發明的低寄生電晶體導通之功率元件的製作方法，包括下列步驟。首先，提供一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於基底上，至少一溝渠位於第一半導體層和第二半導體層中，一閘極氧化層位於溝渠之側壁以及第二半導體層之上表面，一閘極材料層位於溝渠中，其中閘極材料層之上表面較第二半導體層之上表面低。然後，進行一第一離子佈植製程，以於第二半導體層中形成一第一重摻雜區，第一重摻雜區鄰接溝渠之部分側壁和鄰接位於第二半導體層之上表面的閘極氧化層，接著，全面形成一第一絶緣層於第二半導體層上，並填入溝渠中，之後進行一平坦化製程，移除部分位於第二半導體上的第一重摻雜區和部分之第一絶緣層，直到平坦化後的第二半導體層之上表面比位於溝渠中的第一絶緣層之上表面低，且使得位於溝渠旁之第一重摻雜區形成至少一源極，再形成一第一接觸洞於源極一側的第二半導體層中，然後，進行一第二離子佈植製程，以於第一接觸洞之底部週圍的第二半導體層中形成一第二重摻雜區，其中第二重摻雜區之導電型態與第二半導體層相同，接續形成一第一接觸插塞於第一接觸洞並且接觸第二重摻雜區，最後，形成一源極導線覆蓋於接觸插塞以及源極。
依據本發明另一低寄生電晶體導通之功率元件的製作方法，包括下列步驟。首先，提供一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於基底上，基材劃分為一主動區域和一週邊區域，至少二溝渠分別位於主動區域和週邊區域內的第一半導體層和第二半導體層中，一閘極氧化層位於各個溝渠之側壁以及第二半導體層之上表面，一閘極材料層填入各個溝渠中，閘極材料層之上表面較第二半導體層之上表面低，然後進行一第一離子佈植製程，以於第二半導體層中形成一第一重摻雜區，第一重摻雜區鄰接各個溝渠之部分側壁和鄰接位於第二半導體層之上表面的閘極氧化層，之後，於第二半導體層上全面形成一第一絶緣層，並填入各個溝渠中，接著進行一平坦化製程，移除部分之第一絶緣層、閘極氧化層、部分之第一重摻雜區和部分之第二半導體層，直到平坦化後的第二半導體層之上表面比位於各個溝渠中之第一絶緣層之上表面低，且使得位於各個溝渠旁之第一重摻雜區形成至少一源極，接著，形成一介電層、一第一接觸洞和一第二接觸洞，介電層覆蓋至少部分之第二半導體層，第一接觸洞位於源極一側的第二半導體層，第二接觸洞位於週邊區域內的介電層、第一絶緣層和閘極材料層中，進行一第二離子佈植製程，以於第一接觸洞之底部週圍的第二半導體層中形成一第二重摻雜區，其中第二重摻雜區之導電型態與第二半導體層相同，接續形成一第一接觸插塞於第一接觸洞並且接觸第二重摻雜區，形成一第二接觸插塞於該第二接觸洞並且接觸該閘極材料層，最後形成一源極導線與一閘極導線，源極導線覆蓋第一接觸插塞以及源極，閘極導線覆蓋第二接觸插塞和圖案化介電層。
本發明利用高濃度P型摻雜區防止耐壓時空乏區接觸到源極，可改善寄生電晶體的問題，並提高崩潰電壓而且避免漏電流，製程中並不需要增加光罩的使用，顯得經濟與便利。
請參閱第1圖至第9圖，第1圖至第9圖繪示的是本發明第一較佳實施例之低寄生電晶體導通之功率元件的製作方法示意圖，而圖式中相同的元件或部位沿用相同的符號來表示。需注意的是圖式係以說明為目的，並未依照原尺寸作圖。
如第1圖所示，首先提供一基材10，其包含一基底12、一第一半導體層14和一第二半導體層16依序覆蓋於基底12上，基底12可為矽基材，例如是具有N+ 型摻雜或P+ 型摻雜之基底，而第一半導體層14可利用磊晶製程形成，其導電型態和基底相同，而第一半導體層14在功率元件完成之後，可作為功率元件中的電晶體之汲極，第二半導體層16則可利用一離子佈植製程，形成於第一半導體層14中，第二半導體層16的導電型態和第一半導體層14相異。根據本發明之較佳實施例，基底10較佳為一N+ 型摻雜之基底，第一半導體層14為一N- 型磊晶層，而第二半導體16層為一P型摻雜區。另外，基材10可劃分為一主動區域1000和一週邊區域2000。
接著，形成至少二溝渠18、20分別位於主動區域1000內和週邊區域2000內的第二半導體層16，溝渠18、20由第二半導體層16延伸至第一半導體層14，然後形成一閘極氧化層22於溝渠18、20之側壁和底部以及第二半導體層16之表面，隨後，於閘極氧化層22上形成一閘極材料層24填入溝渠18、20中，閘極材料層24之上表面低於第二導電層16之上表面。閘極氧化層22可包含氧矽化合物，而閘極材料層24可包含摻雜多晶矽(doped poly-silicon)。至此，各個溝渠18、20和其中的閘極氧化層22和閘極材料層24，構成了數個凹入式閘極結構26、28。
如第2圖所示，接著，進行至少一道離子佈植製程，以於第二半導體層16中形成一重摻雜區30，例如N型重摻雜區。離子佈植製程可以是斜向離子佈植或是垂直離子佈植，也可以由多種不同植入方向組合而成。重摻雜區30係沿著第二半導體層16的上表面形成，並且鄰接溝渠18、20之部分側壁。
如第3圖所示，全面形成一絶緣層32於閘極氧化層上，並且絶緣層32填入溝渠18、20中。其中，絶緣層32可包含有硼矽玻璃(borosilicate glass，BSG)、磷矽玻璃、硼磷矽玻璃(borophosphosilicate glass，BPSG)、未摻雜矽玻璃或氟矽玻璃等低介電材料。如第4圖和第5圖所示，進行一平坦化製程，平坦化製程包含一化學機械研磨步驟和一回蝕刻步驟，請參閱第4圖，首先利用化學機械研磨移除位於第二半導體層16之上表面上的絶緣層32以及閘極氧化層22，使重摻雜區30之上表面與研磨後位於溝渠18、20中的絶緣層32之上表面切齊。
如第5圖所示，接著回蝕刻第二半導體層16，去除位於第二半導體層16之上表面的之重摻雜區30，較佳者，第二半導體層16被去除的深度約0.05~0.2um毫米，使得位於溝渠18、20旁之重摻雜區30形成至少一源極34、38，而且回蝕刻後的第二半導體層16之上表面比位於溝渠18、20中的絶緣層32之上表面低。然後，利用一爐管或一快速加熱製程，加熱基材10使源極34、38擴散，此時，凹入式閘極結構26、28、第一半導體層14和源極34、38，構成了數個溝渠式電晶體27、29。
如第6圖所示，全面形成一介電層40覆蓋第二半導體層16。如第7圖所示，接著利用一第一光罩(圖未示)，進行一曝光顯影暨蝕刻製程，去除位在主動區域1000的內的介電層40，使在主動區域1000的第二半導體層16曝露出來，之後形成一圖案化光阻42覆蓋第二半導體層16和介電層40，然後再以圖案化光阻42為遮罩，以圖案化光阻42為遮罩，蝕刻主動區域1000內的第二半導體層16，以在源極34的一側的第二半導體層16中形成一第一接觸洞44，另外也蝕刻週邊區域2000內的介電層40和絶緣層32以及閘極材料層24，以在介電層40、絶緣層32以及閘極材料層24中形成一第二接觸洞46。然後，進行一離子佈植製程，以於第一接觸洞44之底部週圍的第二半導體層16中形成一重摻雜區48，重摻雜區48之導電型態與第二半導體層16相同，於本實施例中，較佳為P型，並且重摻雜區48的摻質濃度較第二半導體層16來得高。另外，第一接觸洞44的數量不限，基本上第一接觸洞44較佳會形成在主動區域1000內的各個溝渠18的兩側，由於重摻雜區48的位置是配合第一接觸洞44的位置，因此重摻雜區48也會在主動區域1000內的各個溝渠18的兩側。
如第8圖所示，以介電層40為遮罩，全面表面植入P+ 離子，以在主動區域1000內第二半導體層16表面及第一接觸洞44週邊形成一層P+ 摻雜區47，但此P+ 摻雜區47的深度較源極34淺。
如第9圖所示，去除圖案化光阻42，然後形成一金屬層填入第一接觸洞44和第二接觸洞46，在第一接觸洞44和第二接觸洞46中的金屬層48則分別作為第一接觸插塞50和第二接觸插塞52。第一接觸插塞50電連結重摻雜區48，而第二接觸插塞52電連結閘極材料層24。第一接觸插塞50具有一最大深度D1 ，源極34具有一最大深度D2 ，根據本發明的較佳實施例，最大深度D1 大於最大深度D2 。當然，依據不同的產品需求，最大深度D1 小於最大深度D2 也可以，舉例而言，最大深度D1 可以比最大深度D2 少0.2μm。值得注意的是：第一接觸插塞50和源極34互不接觸。
如第10圖所示，形成一源極導線54、一閘極導線56和一汲極導線58，源極導線54覆蓋主動區域1000內的第二半導體層16，包括位於第二半導體層16中的第一接觸插塞44、源極34、38、閘極氧化層22和絶緣層32。閘極導線56覆蓋於介電層40並且電連結接觸第二接觸插塞44。汲極導線58則是位於基底12相對於第一半導體層14的另一表面上。另外，前述的P+ 摻雜區47可以使第二半導體層16跟第一接觸插塞50及源極導線54接觸的地方形成低阻值。至此，本發明之低寄生電晶體導通之功率元件業已完成100。
於本發明之其他實施例中，前述製程順序可視情況而調整，第11圖至第12圖繪示本發明第二較佳實施例之低寄生電晶體導通之功率元件的製作方法示意圖，其教示了另一種製程順序。第11圖是接續第6圖之製程步驟，其中具有相同功能的元件將以相同的符號表示。
在全面形成介電層40覆蓋第二半導體層16後，如第11圖所示，形成一圖案化光阻142覆蓋部分介電層40，再利用圖案化光阻142為遮罩，蝕刻主動區域1000內的第二半導體層16，以分別在源極34的一側的介電層40和第二半導體層16中形成一第一接觸洞44，同時亦在週邊區域2000內的介電層40和絶緣層32以及閘極材料層24中形成一第二接觸洞46。如第12圖所示，移除圖案化光阻142，再以一圖案化光阻242覆蓋週邊區域2000內的介電層40，並且圖案化光阻242填入第二接觸洞46，然後，移除位於主動區域1000內的介電層40，然後以週邊區域2000內的介電層40為遮罩，全面植入P+ 離子，以在主動區域1000內第二半導體層16表面及第一接觸洞44週邊形成一層P+ 摻雜區47，但此P+ 摻雜區47的深度較源極34淺。再移除圖案化光阻242。請重新參閱第9圖，形成一金屬層填入第一接觸洞44和第二接觸洞46，在第一接觸洞44和第二接觸洞46中的金屬層則分別作為第一接觸插塞50和第二接觸插塞52。如第10圖所示，形成一源極導線54、一閘極導線56和一汲極導線58，源極導線54覆蓋主動區域1000內的第二半導體層16，包括位於第二半導體層16中的第一接觸插塞50、源極34、閘極氧化層22和絶緣層32。閘極導線56覆蓋於介電層40並且電連結接觸第二接觸插塞52。汲極導線58則是位於基底12相對於第一半導體層14的另一表面上。另外，前述的P+ 摻雜區47可以使第二半導體層16跟第一接觸插塞50及源極導線54接觸的地方形成低阻值。至此，本發明之低寄生電晶體導通之功率元件100業已完成。
根據本發明之另一較佳實施例，低寄生電晶體導通之功率元件位於週邊區域的凹入式閘極結構可以平坦式閘極結構來取代，其製作方式可以是在第5圖完成主動區域內的源極之後，在週邊區域內形成一平坦式閘極結構，然後再接續第6圖的步驟形成介電層。其餘製程大致與第7圖至第10圖相同。
本發明提供一種低寄生電晶體導通之功率元件，如第10圖所示，低寄生電晶體導通之功率元件100包含一基材10，基材10包含一基底12、一第一半導體層14和一第二半導體層16依序覆蓋於基底12上，基材10劃分為一主動區域1000和一週邊區域2000，一溝渠式電晶27體設置於基材10的主動區域1000中，溝渠式電晶體27包含：一凹入式閘極結構26埋入於第二半導體層16並且延伸至第一半導體層14以及一源極34位於凹入式閘極結構26之二側， 凹入式閘極結構26包含一溝渠18，一閘極氧化層22位於溝渠18側壁以及一閘極材料層24填入溝渠中。另外，前述之第一半導體層14係作為溝渠式電晶體27之一汲極。值得注意的是：本發明特別設置一重摻雜區48於主動區域1000中的第二半導體層16，並且重摻雜區48在源極34之一側，重摻雜區48不接觸源極34，一第一接觸插塞50位於第二半導體層16中，且第一接觸插塞50之底部接觸重摻雜區48。又，一源極導線54覆蓋於主動區域1000上的第二半導體層16、源極34和第一接觸插塞50之頂部，因此重摻雜區48和源極34會形成等電位。值得注意的是：第一接觸插塞50和源極34互不接觸。
基底12可為矽基材，例如是具有N+ 型摻雜或P+ 型摻雜之基底，而第一半導體層14較佳為磊晶層，其導電型態和基底相同，第二半導體層16和第一半導體層14之導電型態相異，於本發明中較佳的情況，基底12為N+ 型摻雜之基底，第一半導體層14為N- 型磊晶層，而第二半導體層16為P型摻雜區，源極34為一N型摻雜區，重摻雜區48中的P型摻質濃度大於第二半導體層16中的P型摻質濃度。另外，第一接觸插塞50具有一最大深度D1 ，源極34具有一最大深度D2 ，最大深度D1 大於最大深度D2 。一汲極導線58設於基底12相對於第一半導體層14一側之表面。另外，一P+ 摻雜區47位在主動區域1000內第二半導體層16表面及第一接觸插塞50週邊，但此P+ 摻雜區47的深度較源極34淺。
本發明之低寄生電晶體導通之功率元件，另包含一週邊閘極結構，例如一凹入式閘極結28構埋入於第二半導體層16中，凹入式 閘極結構28包含一溝渠20，一閘極氧化層22位於溝渠20側壁以及一閘極材料層24填入溝渠中。一絶緣層32可選擇性地設於閘極材料層24上，一介電層40可覆蓋於週邊區域2000內的凹入式閘極結構28，一第二接觸插塞52貫穿介電層40和絶緣層32以電連接該閘極材料層34。介電層40上可設置一閘極導線56接觸第二接觸插塞52。另外，凹入式閘極結構28兩側可選擇性地設置源極38。
第13圖繪示的是根據本發明另一較佳實施例所繪示的一種低寄生電晶體導通之功率元件，第13圖和第10圖的功率元件主要的相異之處在於：第13圖中，位於週邊區域內的閘極結構為水平式閘極結構，其它元件位置和特性，大致與第10圖中所描述的功率元件相同，因此，下文僅針對水平式閘極結構作說明，其它元件之描述，請參閱第10圖之實施例。
如第13圖所示，週邊閘極結構可以為一水平式閘極結構128，水平式閘極結構128設於第二半導體層16上，水平式閘極結構包含一閘極氧化層122和一閘極材料層124，同樣的，介電層40覆蓋平式閘極結構，第二接觸插塞52貫穿介電層40並且接觸閘極材料層124，另外，閘極導線56覆蓋於介電層40上，且電連接第二接觸插塞52。
本發明利用高濃度P型摻雜區防止耐壓時空乏區接觸到源極，，如此可有效提升功率元件的崩潰電壓。另外，由高濃度P型摻雜區和源極皆是電連接源極導線，因此高濃度P型摻雜區和源極會形成等電位，如此可降低功率元件中的寄生電晶體導通之機率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基材
12‧‧‧基底
14‧‧‧第一半導體層
16‧‧‧第二半導體層
18、20‧‧‧溝渠
22、122‧‧‧閘極氧化層
24、124‧‧‧閘極材料層
26、28‧‧‧凹入式閘極結構
27、29‧‧‧溝渠式電晶體
30‧‧‧重摻雜區
32‧‧‧絶緣層
34、38‧‧‧源極
40‧‧‧介電層
42、142、242‧‧‧圖案化光阻
44‧‧‧第一接觸洞
46‧‧‧第二接觸洞
47‧‧‧P+ 摻雜區
48‧‧‧重摻雜區
50‧‧‧第一接觸插塞
52‧‧‧第二接觸插塞
54‧‧‧源極導線
56‧‧‧閘極導線
58‧‧‧汲極導線
100‧‧‧低寄生電晶體導通之功率元件
128‧‧‧水平式閘極結構
1000‧‧‧主動區域
2000‧‧‧週邊區域
第1圖至第10圖繪示的是本發明第一較佳實施例之低寄生電晶體導通之功率元件的製作方法示意圖。
第11圖至第12圖繪示本發明第二較佳實施例之低寄生電晶體導通之功率元件的的製作方法示意圖。
第13圖繪示的是根據本發明另一較佳實施例所繪示的一種低寄生電晶體導通之功率元件。
10．．．基材
12．．．基底
14．．．第一半導體層
16．．．第二半導體層
18、20．．．溝渠
22．．．閘極氧化層
24．．．閘極材料層
26、28．．．凹入式閘極結構
27、29．．．溝渠式電晶體
32．．．絶緣層
34、38．．．源極
40．．．介電層
44．．．第一接觸洞
46．．．第二接觸洞
47．．．P+ 摻雜區
48．．．重摻雜區
50．．．第一接觸插塞
52．．．第二接觸插塞
54．．．源極導線
56．．．閘極導線
58．．．汲極導線
100．．．低寄生電晶體導通之功率元件
1000．．．主動區域
2000．．．週邊區域

Claims (21)

  1. 一種低寄生電晶體導通之功率元件，包含：一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於該基底上，該基材劃分為一主動區域和一週邊區域；一溝渠式電晶體位於該基材的該主動區域中，該溝渠式電晶體包含：一第一凹入式閘極結構埋入於該第二半導體層並且延伸至該第一半導體層；以及一源極位於該第一凹入式閘極結構之二側，其中該第一半導體層作為該溝渠式電晶體之一汲極；一第一重摻雜區位於該主動區域中的該第二半導體層，並且在該源極之一側，其中該第一重摻雜區之導電型態和該第二半導體層相同，該第一重摻雜區不接觸該源極；一第一接觸插塞位於該第二半導體層中，且該第一接觸插塞之底部接觸該第一重摻雜區；以及一源極導線接觸該主動區域上的該源極和該第一接觸插塞之頂部。
  2. 如請求項1所述之低寄生電晶體導通之功率元件，其中該第一半導體層具有一第一導電型態，該第二半導體層具有一第二導電型態。
  3. 如請求項2所述之低寄生電晶體導通之功率元件，其中該第一導電型態為N型，該第二導電型態為P型。
  4. 如請求項3所述之低寄生電晶體導通之功率元件，其中該第一重摻雜區中的P型摻質濃度大於該第二半導體層中的P型摻質濃度。
  5. 如請求項1所述之低寄生電晶體導通之功率元件，其中該源極之最大深度小於該第一接觸插塞的最大深度。
  6. 如請求項1所述之低寄生電晶體導通之功率元件，另包含：一週邊閘極結構位於該週邊區域內；一介電層覆蓋於該週邊區域內的週邊閘極結構上；一第二接觸插塞貫穿該介電層並且電連接該週邊閘極結構；以及一閘極導線覆蓋該介電層並且接觸該第二接觸插塞。
  7. 如請求項6所述之低寄生電晶體導通之功率元件，其中該週邊閘極結構包含一第二凹入式閘極結構，該第二凹入式閘極結構埋入於該第二半導體層中。
  8. 如請求項7所述之低寄生電晶體導通之功率元件，另包含一第二重摻雜區位於該第二凹入式閘極結構之二側。
  9. 如請求項6所述之低寄生電晶體導通之功率元件，其中該週邊閘極結構包含一水平式閘極結構，該水平式閘極結構位於該第二半導體層上。
  10. 如請求項1所述之低寄生電晶體導通之功率元件，另包含：一汲極導線位於該基底相對於該第一半導體層一側之表面。
  11. 如請求項1所述之低寄生電晶體導通之功率元件，其中該第一接觸插塞不接觸該源極。
  12. 一種低寄生電晶體導通之功率元件的製作方法，包含：提供一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於該基底上，至少一溝渠位於該第一半導體層和該第二半導體層中，一閘極氧化層位於該溝渠之側壁以及該第二半導體層之上表面，一閘極材料層位於該溝渠中，該閘極材料層之上表面較該第二半導體層之上表面低；進行一第一離子佈植製程，以於該第二半導體層中形成一第一重摻雜區，該第一重摻雜區鄰接該溝渠之部分側壁和鄰接位於該第二半導體層之上表面的該閘極氧化層；全面形成一第一絶緣層於該第二半導體層上，並填入該溝渠中；進行一平坦化製程，移除部分位於該第二半導體上的第一重摻雜區和部分之該第一絶緣層，直到平坦化後的該第二半導體層之上表面比位於該溝渠中的該第一絶緣層之上表面低，且使得位於該溝渠旁之該第一重摻雜區形成至少一源極；形成一第一接觸洞於該源極一側的該第二半導體層中； 進行一第二離子佈植製程，以於該第一接觸洞之底部週圍的該第二半導體層中形成一第二重摻雜區，該第二重摻雜區不接觸該源極，其中該第二重摻雜區之導電型態與該第二半導體層相同；形成一第一接觸插塞於該第一接觸洞並且接觸該第二重摻雜區；以及形成一源極導線覆蓋於該第一接觸插塞以及該源極。
  13. 如請求項12所述之一種低寄生電晶體導通之功率元件的製作方法，其中該平坦化製程包含：化學機械研磨移除位於該第二半導體層之上表面上的該第一絶緣層以及該閘極氧化層，使該第一重摻雜區之上表面與研磨後位於該溝渠中的該第一絶緣層之上表面切齊；以及回蝕刻該第二半導體層，去除位於該第二半導體層之上表面的之該第一重摻雜區，以使回蝕刻後的該第二半導體層之上表面比位於溝渠中且研磨後的該第一絶緣層之上表面低。
  14. 如請求項12所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第一半導體層具有一第一導電型態，該第二半導體層具有一第二導電型態。
  15. 如請求項14所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第一導電型態為N型，該第二導電型態為P型。
  16. 如請求項14所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第二重摻雜區之第二導電型態之摻質濃度大於該第二半導體層之第二導電型態之摻質濃度。
  17. 如請求項12所述之一種低寄生電晶體導通之功率元件的製作方法，其中第一離子佈植製程為一斜向離子佈植製程。
  18. 一種低寄生電晶體導通之功率元件的製作方法，包含：提供一基材包含一基底、一第一半導體層和一第二半導體層依序覆蓋於該基底上，該基材劃分為一主動區域和一週邊區域，至少二溝渠分別位於該主動區域和該週邊區域內的該第一半導體層和該第二半導體層中，一閘極氧化層位於各該溝渠之側壁以及該第二半導體層之上表面，一閘極材料層填入各該溝渠中，該閘極材料層之上表面較該第二半導體層之上表面低；進行一第一離子佈植製程，以於該第二半導體層中形成一第一重摻雜區，該第一重摻雜區鄰接各該溝渠之部分側壁和鄰接位於該第二半導體層之上表面的該閘極氧化層；於該第二半導體層上全面形成一第一絶緣層，並填入各該溝渠中；進行一平坦化製程，移除部分之該第一絶緣層、閘極氧化層、部分之該第一重摻雜區和部分之該第二半導體層，直到平 坦化後的該第二半導體層之上表面比位於各該溝渠中之該第一絶緣層之上表面低，且使得位於各該溝渠旁之該第一重摻雜區形成至少一源極；形成一介電層、一第一接觸洞和一第二接觸洞，該介電層覆蓋至少部分之該第二半導體層，該第一接觸洞位於該源極一側的該第二半導體層，該第二接觸洞位於該週邊區域內的該介電層、該第一絶緣層和該閘極材料層中；進行一第二離子佈植製程，以於該第一接觸洞之底部週圍的該第二半導體層中形成一第二重摻雜區，該第二重摻雜區不接觸該源極，其中該第二重摻雜區之導電型態與該第二半導體層相同；形成一第一接觸插塞於該第一接觸洞並且接觸該第二重摻雜區；形成一第二接觸插塞於該第二接觸洞並且接觸該閘極材料層；以及形成一源極導線與一閘極導線，該源極導線覆蓋該第一接觸插塞以及該源極，該閘極導線覆蓋該第二接觸插塞和該圖案化介電層。
  19. 如請求項18所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第一半導體層具有一第一導電型態，該第二半導體層具有一第二導電型態。
  20. 如請求項19所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第一導電型態為N型，該第二導電型態為P型。
  21. 如請求項19所述之一種低寄生電晶體導通之功率元件的製作方法，其中該第二重摻雜區之第二導電型態之摻質濃度大於該第二半導體層之第二導電型態之摻質濃度。
TW099143440A 2010-12-13 2010-12-13 降低寄生電晶體導通之功率元件及其製作方法 TWI426597B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099143440A TWI426597B (zh) 2010-12-13 2010-12-13 降低寄生電晶體導通之功率元件及其製作方法
CN201110022645.1A CN102544005B (zh) 2010-12-13 2011-01-18 降低寄生晶体管导通的功率组件及其制作方法
US13/070,479 US8441067B2 (en) 2010-12-13 2011-03-24 Power device with low parasitic transistor and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099143440A TWI426597B (zh) 2010-12-13 2010-12-13 降低寄生電晶體導通之功率元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201225257A TW201225257A (en) 2012-06-16
TWI426597B true TWI426597B (zh) 2014-02-11

Family

ID=46198489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143440A TWI426597B (zh) 2010-12-13 2010-12-13 降低寄生電晶體導通之功率元件及其製作方法

Country Status (3)

Country Link
US (1) US8441067B2 (zh)
CN (1) CN102544005B (zh)
TW (1) TWI426597B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084954B1 (ko) 2013-05-02 2020-03-05 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9431551B2 (en) * 2014-09-15 2016-08-30 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107799601B (zh) * 2017-09-29 2020-04-14 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率mostet器件及其制造方法
CN110875396B (zh) * 2018-08-31 2023-08-15 力智电子股份有限公司 沟槽式栅极金氧半场效晶体管及其制造方法
US11114536B1 (en) * 2020-02-26 2021-09-07 Nanya Technology Corporation Semiconductor device having multiple dimensions of gate structures and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020850A1 (en) * 2003-03-31 2007-01-25 Masaru Takaishi Method for manufacturing semiconductor device and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020850A1 (en) * 2003-03-31 2007-01-25 Masaru Takaishi Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20120146138A1 (en) 2012-06-14
CN102544005B (zh) 2014-05-14
US8441067B2 (en) 2013-05-14
TW201225257A (en) 2012-06-16
CN102544005A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US7867854B2 (en) Method of fabricating power semiconductor device
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
TWI426597B (zh) 降低寄生電晶體導通之功率元件及其製作方法
US7682903B1 (en) Method of forming a power device
JP5422252B2 (ja) 半導体装置の製造方法
TWI430449B (zh) 橫向堆疊式超級接面功率半導體元件
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
US8536646B2 (en) Trench type power transistor device
TWI446521B (zh) 功率元件之耐壓終止結構
US8754473B2 (en) Power transistor device
TWI414070B (zh) 半導體功率元件
CN111509044A (zh) 半导体结构及其形成方法
TWI453913B (zh) 溝渠式空乏型半導體元件及其製作方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN219738964U (zh) 高压mos器件
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
CN115132846B (zh) 一种复合功率器件结构及其制备方法
TW201334182A (zh) 半導體裝置及其製作方法
CN209981217U (zh) 半导体结构
KR100685583B1 (ko) 반도체 소자의 형성 방법
TW201635535A (zh) 半導體裝置及其製造方法
CN115000159A (zh) Ldmos器件及其制备方法
JP2024008494A (ja) 半導体装置および半導体装置の製造方法
KR101374322B1 (ko) 반도체 소자 및 그 제조 방법