TWI405986B - 測試裝置以及製造方法 - Google Patents

測試裝置以及製造方法 Download PDF

Info

Publication number
TWI405986B
TWI405986B TW098134505A TW98134505A TWI405986B TW I405986 B TWI405986 B TW I405986B TW 098134505 A TW098134505 A TW 098134505A TW 98134505 A TW98134505 A TW 98134505A TW I405986 B TWI405986 B TW I405986B
Authority
TW
Taiwan
Prior art keywords
test
tested
programmable
input
output
Prior art date
Application number
TW098134505A
Other languages
English (en)
Other versions
TW201018934A (en
Inventor
Daisuke Watanabe
Toshiyuki Okayasu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201018934A publication Critical patent/TW201018934A/zh
Application granted granted Critical
Publication of TWI405986B publication Critical patent/TWI405986B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

測試裝置以及製造方法
本發明是有關於一種測試裝置以及製造裝置。
對半導體電路等的被測試元件進行測試的測試裝置，一般是在將規定的信號輸入至被測試元件時，根據被測試元件的規定的特性是否滿足規格來判定被測試元件的優劣。因此，測試裝置具有與被測試元件的品種以及所應實施的測試項目等相對應的功能。測試裝置中設置著實現該些功能的測試電路(例如，參照專利文獻1、圖5等)。
[專利文獻1]日本專利特開2002-139551號公報
上述測試電路分別具有固有的功能。因此，當使用其他功能來對被測試元件進行測試時，必需追加或更換測試電路。而且，當無法向測試裝置追加或更換測試電路時，必需使用其他測試裝置來對該被測試元件進行測試。
對此，本發明的目的在於提供一種可解決上述問題的測試裝置以及製造方法。該目的是藉由申請專利範圍的獨立項所記載的特徵的組合而達成。而且，附屬項規定本發明的更為有利的具體例。
為了解決上述問題，本發明的第1形態中提供一種測試裝置，對形成於被測試晶圓上的多個被測試元件進行測試，且包括：測試用基板，與被測試晶圓相對向而設置，且與多個被測試元件電性連接；可程式化元件(programmable device)，設置於測試用基板上，根據所提供的程式資料(program data)，使輸出邏輯資料(logical data)對於輸入邏輯資料的邏輯關係發生改變；以及多個輸入輸出電路，於測試用基板上與多個被測試元件相對應而設置，將與可程式化元件的輸出邏輯資料相對應的測試信號，分別供給至對應的被測試元件。
本發明的第2形態中，提供一種製造方法，製造與形成於被測試晶圓上的多個被測試元件電性連接而對多個被測試元件進行測試的測試用基板，上述製造方法中藉由光學曝光而於測試用基板上形成：可程式化元件，生成與所提供的程式資料相對應的數位的測試信號；測試電路，生成類比的測試信號；以及多個輸入輸出電路，與被測試元件的多個端子相對應而設置，且分別與對應的端子電性連接；且根據應測試的被測試元件的種類並藉由電子束(electron beam)曝光而於測試用基板上形成：將可程式化元件及輸入輸出電路加以連接的配線，以及將測試電路及輸入輸出電路加以連接的配線的至少一部分。
再者，上述發明的概要並未列舉出發明的所有必要特徵，該些特徵群的次組合(sub-combination)亦可成為發明。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，透過發明的實施形態來說明本發明，但以下的實施形態並不限定申請專利範圍所屬的發明。而且，實施形態中所說明的特徵的所有組合並非為發明的解決手段所必需者。
圖1是對測試裝置200的概要加以說明的圖。測試裝置200是對形成於被測試晶圓300上的多個被測試元件310進行測試的裝置，包括測試用基板100及控制部10。
被測試晶圓300例如可以是圓盤狀的半導體基板。更具體而言，被測試晶圓300可以是矽(silicon)、化合物半導體、及其他半導體基板。而且，被測試元件310可使用曝光等的半導體製程(process)而形成於被測試晶圓300上。
測試用基板100與被測試晶圓300電性連接。更具體而言，測試用基板100與形成於被測試晶圓300上的多個被測試元件310的各個總括地進行電性連接。測試用基板100含有多個電路區塊(circuit block)110。
測試用基板100可以是由與被測試晶圓300相同的半導體材料所形成的晶圓。例如，測試用基板100可以是矽基板。而且，測試用基板100亦可由具有與被測試晶圓300的基板大致相同的熱膨脹係數(thermal expansion coefficient)的半導體材料所形成。而且，測試用基板100亦可為印刷基板。
多個電路區塊110與多個被測試元件310相對應而設置。本例中，多個電路區塊110是與多個被測試元件310一對一地相對應而設置。各個電路區塊110與對應的被測試元件310電性連接，來對該被測試元件310進行測試。
而且，本例的測試用基板100具有與被測試晶圓300大致相同的直徑。各個電路區塊110可形成於與被測試晶圓300上形成著多個被測試元件310的區域相對應的測試用基板100的區域上。例如，在將測試用基板100及被測試晶圓300的重合的情況下，能以使形成著電路區塊110的區域與形成著被測試元件310的區域重疊的方式而形成各個電路區塊110。
另外，被測試元件310及電路區塊110可設置於被測試晶圓300及測試用基板100中相對向的對向面上。而且，電路區塊110亦可設置於測試用基板100的該對向面的背面。此時，各個電路區塊110可經由形成於測試用基板100上的通孔(via hole)而與對應的被測試元件310電性連接。
而且，所謂電性連接，可指在兩個構件之間可傳輸電信號的狀態。例如，電路區塊110及被測試元件310的輸入輸出焊墊(input-output pad)可藉由直接接觸、或者經由其他導體而間接接觸來進行電性連接。例如，測試裝置200可在被測試晶圓300及測試用基板100之間具備與該些晶圓大致相同直徑的膜片(membrane sheet)等的探測構件。膜片具有將電路區塊110及被測試元件310的對應的輸入輸出焊墊之間加以電性連接的凸塊(bump)。而且，測試裝置200亦可於膜片及測試用基板100之間具備各向異性導電片(anisotropic conductive sheet)。
而且，電路區塊110及被測試元件310的輸入輸出焊墊亦能以電容耦合(亦稱作靜電耦合(capacitive coupling))或者電感耦合(亦稱作磁耦合(magnetic coupling))等的方式而在非接觸的狀態下電性連接。並且，電路區塊110及被測試元件310的輸入輸出焊墊間的傳輸線路的一部分亦可為光學傳輸線路。
對於本例的測試用基板100而言，由於該測試用基板100是由與被測試晶圓300相同的半導體材料所形成，故而即便在周圍溫度有變動的情況下，亦可良好地維持測試用基板100與被測試晶圓300之間的電性連接。因此，例如即便在加熱被測試晶圓300而進行測試的情況下，亦可高精度地對被測試晶圓300進行測試。
而且，當測試用基板100是由半導體材料所形成時，可在測試用基板100上容易形成高密度的電路區塊110。例如，藉由使用有曝光等的半導體製程，而可在測試用基板100上容易形成高密度的電路區塊110。因此，能夠將與多個被測試元件310相對應的多個電路區塊110比較容易地形成於測試用基板100上。
而且，當在測試用基板100上設置有電路區塊110時，可減小控制部10的規模。例如，控制部10可具有如下各功能：向電路區塊110通知測試的開始等的時序(timing)的功能；讀出電路區塊110中的測試結果的功能；以及供給電路區塊110及被測試元件310的驅動電力的功能。
而且，本例的測試裝置200可在被測試元件310的附近配置電路區塊110。因此，能夠減少電路區塊110及被測試元件310之間的傳輸損耗，從而即便並未在電路區塊110上設置輸出驅動器(output driver)等，亦可高精度地傳輸信號。
圖2是表示電路區塊110的構成例的圖。電路區塊110包括可程式化元件120、多個輸入輸出電路130、以及多條配線112。可程式化元件120設置在測試用基板100上，根據由控制部10所提供的程式資料，來使輸出邏輯資料對於輸入邏輯資料的邏輯關係發生改變。
例如，可程式化元件120可以是根據程式資料來更改內部的邏輯電路間的連接的元件。可程式化元件120可為可程式化邏輯元件(programmable logic device，PLD)、場可程式化閘陣列(field programmable gate array，FPGA)等。而且，本例的可程式化元件120是針對各電路區塊110而設置的，因此與多個被測試元件310相對應而設置有多個。
可程式化元件120作為測試對應的被測試元件310的測試電路而發揮功能。例如，可程式化元件120可對於所提供的圖案資料(pattern data)，來生成數位信號，其具有進行與程式資料相對應的邏輯運算的圖案。而且，可程式化元件120可將所生成的數位信號經由程式資料所指定的引腳(pin)而輸出至被測試元件310。
而且，可程式化元件120可從與程式資料相對應的引腳來取入被測試元件310所輸出的信號。可程式化元件120可藉由對所取入的信號進行與程式資料相對應的邏輯運算，從而判定被測試元件310的優劣。
可程式化元件120可作為搭載於先前的測試電路上的公知的邏輯電路而發揮功能。藉此，根據被測試元件310的品種、應執行的測試項目，而將提供給可程式化元件120的程式資料予以更改，藉此可提高測試裝置200的通用性。可程式化元件120可具有記憶體(memory)，該記憶體將所提供的程式資料可覆寫地加以保存。控制部10可作為將提供給可程式化元件120的程式資料予以更改的程式控制部而發揮功能。
輸入輸出電路130於測試用基板100上與多個被測試元件310的各端子相對應而設置著。各個輸入輸出電路130經由配線112而與可程式化元件120的任一個引腳形成電性連接。輸入輸出電路130於對應的可程式化元件120的引腳(pin)與對應的被測試元件310的端子之間傳輸信號。
輸入輸出電路130可具有與被測試元件310的端子進行接觸的焊墊、及傳輸信號的輸入輸出緩衝電路(buffer circuit)。如上述般，電路區塊110配置於被測試元件310的附近，因此即便並未設置驅動電路(driver circuit)等，亦可於可程式化元件120與被測試元件310之間高精度地傳輸信號。
圖3表示可程式化元件120的功能構成例的方塊圖。本例的可程式化元件120被程式化為進行被測試元件310的功能測試的電路。所謂功能測試，可以是當對被測試元件310的邏輯電路中輸入規定的邏輯圖案時，對該邏輯電路是否正常地動作加以判定的測試。
可程式化元件120作為圖案產生部(pattern generator)122及邏輯比較部124而發揮功能。圖案產生部122生成具有規定的邏輯圖案的數位信號。例如，圖案產生部122可生成多個數位信號，該多個數位信號根據偽隨機位元序列(Pseudo-Random Bit Sequence，PRBS)而使邏輯圖案依序發生改變。此時，可程式化元件120的至少一部分是作為生成偽隨機位元序列的電路而發揮功能。
而且，圖案產生部122亦可生成數位信號，該數位信號具有與由控制部10所提供的圖案資料相對應的邏輯圖案。此時，圖案產生部122可作為根據由程式資料所規定的演算法來生成邏輯圖案的演算法圖案產生器(Algorithmic pattern generator，ALPG)而發揮功能。圖案產生部122以何種方式來生成邏輯圖案，可藉由提供給可程式化元件120的程式資料來設定。
邏輯比較部124可作為判定部而發揮功能，該判定部根據已被提供了上述數位信號的被測試元件310的動作結果，來對被測試元件310的優劣加以判定。邏輯比較部124可經由輸入輸出電路130，來接收被測試元件310的響應信號(answer signal)，並對響應信號的邏輯值圖案(logical value pattern)是否與規定的期望值圖案(expectation value pattern)一致而加以判定。該期望值圖案可由圖案產生部122提供。
而且，其他例中，可程式化元件120亦可對被測試元件310的響應信號的邏輯圖案進行測定，並輸出至控制部10。此時，控制部10可作為將該邏輯圖案與期望值圖案加以比較的判定部而發揮功能。
可藉由上述構成，來進行被測試元件310的功能測試。而且，可藉由將提供給可程式化元件120的程式資料予以更改，來進行多樣的測試。例如，可程式化元件120可藉由程式資料而設定為進行被測試元件310的直流測試、類比測試等。
所謂直流測試，可以是當對被測試元件310施加固定的電壓或電流時，對供給至被測試元件310的電流或電壓進行測定的測試。藉此，可對被測試元件310的該引腳的內部電阻等進行測定。而且，所謂類比測試，可以是當對被測試元件310施加規定的類比信號時，對被測試元件310所輸出的信號的波形進行測定的測試。
於進行該些測試的情況下，可程式化元件120可與其他類比電路協動來進行測試信號的生成以及響應信號的測定。例如，電路區塊110可包括將可程式化元件120所生成的數位信號的振幅、相位等予以調變的類比電路。而且，電路區塊110亦可包括將被測試元件310的響應信號轉換為數位信號後輸入至可程式化元件120的電路。
而且，控制部10可根據邏輯比較部124中的比較判定結果，而將提供給可程式化元件120的程式資料予以更改。亦即，控制部10可根據被測試元件310的測試結果來決定接下來應進行的測試的內容，並將與該測試內容相對應的程式資料提供給可程式化元件120。藉此，可藉由單個測試裝置200，來一貫地(consistently)進行多樣的測試。亦即，於被測試元件310的測試中，可針對各測試(test)項目而即時(real time)更改電路區塊110的功能構成、用途等。
而且，可程式化元件120可與控制部10的控制互相獨立，而根據對應的被測試元件310的判定結果，來使自身的可程式化元件120的輸入輸出間的邏輯關係發生改變。此時，各個可程式化元件120可包括微電腦(microcomputer)，該微電腦對該可程式化元件120的輸入輸出間的邏輯關係進行控制。
該微電腦向來自控制部10的初始指令提供微碼(micro code)，該微碼的內容為根據對應的被測試元件310的測試結果來更改可程式化元件120的功能構成。此時，微電腦亦可基於根據該初始指令而開始進行的各測試項目的自身診斷結果，來更改可程式化元件120的功能構成。藉由此種控制，多個可程式化元件120可獨立地對自身實施的測試步驟進行控制。因此，各可程式化元件120可縮短與統合性的控制部10進行資訊傳輸的時間，從而可縮短測試時間。
圖4是表示電路區塊110的其他構成例的圖。本例的電路區塊110除了具有圖2中所說明的電路區塊110的構成之外，亦包括多個類比電路。例如，本例的電路區塊110包括位準可變電路132及延遲電路134來作為類比電路。
該些類比電路可生成與可程式化元件120的輸入輸出信號相對應的類比的測試信號。例如，位準可變電路132可對可程式化元件120的輸出邏輯資料的信號位準加以調整。另外，所謂信號位準，可以是包含信號的振幅以及偏置(offset)(例如，直流位準)的雙方的概念。而且，延遲電路134可使可程式化元件120的輸出邏輯資料延遲。類比電路的放大率、延遲量等的特性可藉由控制部10所提供的控制信號而控制。
可藉由上述構成，來生成與可程式化元件120的輸出邏輯資料相對應的類比信號。另外，類比電路可與可程式化元件120的一部分的引腳相對應而設置。藉此，電路區塊110可將類比信號及數位信號的雙方予以輸入或輸出。
而且，位準可變電路132可設置於從被測試元件310接收信號的輸入輸出電路130與被測試元件310之間。此時，能夠將被測試元件310的類比輸出信號轉換為與可程式化元件120的特性相對應的信號位準。因此，可對類比端子及數位端子混合存在的被測試元件310進行測試。
而且，位準可變電路132亦可包含於輸入輸出電路130中。此時，一部分的輸入輸出電路130可具有位準可變電路132，所有的輸入輸出電路130亦可具有位準可變電路132。
圖5是表示電路區塊110的其他構成例的圖。本例的電路區塊110除了具有圖2所示的電路區塊110的構成之外，更包括生成類比信號或對該類比信號進行測定的測試電路140。測試電路140連接於與被測試元件310的類比端子相對應的輸入輸出電路130。而且，可程式化元件120連接於與被測試元件310的數位端子相對應的輸入輸出電路130。
可藉由上述構成，來對類比端子及數位端子混合存在的被測試元件310進行測試。另外，測試電路140及可程式化元件120可同步進行動作。亦可由控制部10對該些電路提供共同的動作時脈(Operation clock)。
圖6是表示電路區塊110的其他構成例的圖。本例的電路區塊110除了具有圖2所示的電路區塊110的構成之外，更包括多個測試電路140。本例的測試電路140可以是進行與先前的測試電路相同的測試的電路。例如，測試電路140可以是分別進行類比測試、邏輯測試(功能測試)、射頻(Radio Frequency，RF)測試(高頻測試)、記憶體測試等的電路。
多個測試電路140經由配線114而電性連接於共同的可程式化元件120。可程式化元件120根據所提供的程式資料，來更改多個測試電路140及多個輸入輸出電路130之間的連接關係。藉由更改可程式化元件120的設定，而可利用同一個測試裝置200來對引腳配置不同的被測試元件310進行測試。
圖7是表示測試用基板100的其他構成例的圖。在圖1至圖6中，說明的是針對各個被測試元件310來設置可程式化元件120的示例，但本例的測試用基板100可針對多個被測試元件310而設置共同的可程式化元件120。
例如，本例的電路區塊110亦可不設置可程式化元件120。於測試用基板100上，可程式化元件120設置在與電路區塊110不同的區域。可程式化元件120可設置於測試用基板100的中央，而且，亦可設置於測試用基板100的端部。並且，可程式化元件120亦可設置於測試用基板100的背面。而且，亦可針對將測試用基板100分割為多個的各個區域，而設置一個可程式化元件120。
可程式化元件120經由配線116而與各個電路區塊110電性連接，並供給共同的信號。例如，可程式化元件120可生成電路區塊110所應生成的測試信號的邏輯圖案。可程式化元件120所輸出的信號可藉由程式資料來更改。藉此，可進行多樣的測試。
圖8是表示測試用基板100的製造方法的一例的流程圖。本例的製造方法中，是藉由光學曝光來形成圖1至圖7中所說明的可程式化元件120、測試電路140、以及輸入輸出電路130。而且，藉由電子束曝光來形成圖1至圖7中所說明的配線112、114、116的至少一部分。
亦即，藉由使用了光罩(mask)的光學曝光來形成可程式化元件120等的測試資源(resource)，從而可容易製造具有該些測試資源的多個測試用基板100。而且，根據被測試元件310的引腳配置等，並藉由電子束來形成該些測試資源間的配線，從而可製造與被測試元件310的品種相對應的測試用基板。
例如，當製造圖6中所說明的測試用基板100時，可程式化元件120、生成類比的測試信號的測試電路140、與被測試元件310的多個端子相對應而設置，且藉由光學曝光來形成分別與對應的端子電性連接的多個輸入輸出電路130(S500、S502、S504)。該些電路亦能以任一順序來形成。
而且，根據應測試的被測試元件310的種類，並藉由電子束曝光來形成：將可程式化元件120及輸入輸出電路130予以連接的配線、以及將測試電路140及輸入輸出電路130予以連接的配線的至少一部分(S506)。藉此，可根據被測試元件310的引腳配置，來調整可程式化元件120等與輸入輸出電路130的連接關係。
根據該製造方法，即便並未針對各被測試元件310的品種來製作光學曝光用的光罩亦可，因此可降低製造成本。而且，與針對各被測試元件310的品種並藉由電子束曝光來形成電路區塊110的所有的電路的情況相比，可縮短製造期間(manufacturing period)。
以上，利用實施形態說明了本發明，但本發明的技術範圍並不限定於上述實施形態中所記載的範圍。本領域技術人員顯然瞭解，對上述實施形態可進行多樣的更改或改良。由申請專利範圍的記載明確可知，經上述更改或改良後的形態亦可屬於發明的技術範圍內。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術區域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．控制部
100．．．測試用基板
110．．．電路區塊
112、114、116．．．配線
120．．．可程式化元件
122．．．圖案產生部
124．．．邏輯比較部
130．．．輸入輸出電路
132．．．位準可變電路
134．．．延遲電路
140．．．測試電路
200．．．測試裝置
300．．．被測試晶圓
310．．．被測試元件
S500～S506．．．步驟
圖1是對測試裝置200的概要加以說明的圖。
圖2是表示電路區塊110的構成例的圖。
圖3是表示可程式化元件120的功能構成例的方塊圖。
圖4是表示電路區塊110的其他構成例的圖。
圖5是表示電路區塊110的其他構成例的圖。
圖6是表示電路區塊110的其他構成例的圖。
圖7是表示測試用基板100的其他構成例的圖。
圖8是表示測試用基板100的製造方法的一例的流程圖。
100．．．測試用基板
112．．．配線
120．．．可程式化元件
130．．．輸入輸出電路

Claims (14)

  1. 一種測試裝置，對形成於被測試晶圓上的多個被測試元件進行測試，且包括：測試用基板，與上述被測試晶圓相對向而設置，且與上述多個被測試元件電性連接；可程式化元件，設置於上述測試用基板上，根據所提供的程式資料，使輸出邏輯資料對於輸入邏輯資料的邏輯關係發生改變；多個輸入輸出電路，於上述測試用基板上與上述多個被測試元件相對應而設置，將與上述可程式化元件的輸出邏輯資料相對應的測試信號，分別供給至上述多個被測試元件中的對應的被測試元件；以及判定部，根據與上述測試信號相對應的各個上述被測試元件的動作結果，來判定各個上述被測試元件的優劣。
  2. 如申請專利範圍第1項所述之測試裝置，更包括多個類比電路，上述多個類比電路於上述測試用基板上與多個上述被測試元件相對應而設置，且生成與上述可程式化元件的輸出邏輯資料相對應的類比的上述測試信號。
  3. 如申請專利範圍第2項所述之測試裝置，其中上述多個類比電路包括對上述可程式化元件的輸入輸出信號的信號位準進行調整的位準可變電路。
  4. 如申請專利範圍第2項所述之測試裝置，其中上述多個類比電路包括使上述可程式化元件的輸入輸出信號延遲的延遲電路。
  5. 如申請專利範圍第1項所述之測試裝置，其中上述多個輸入輸出電路的各個接收上述被測試元件所輸出的響應信號，並將上述響應信號的邏輯值圖案輸入至上述可程式化元件，上述可程式化元件進而作為判定部而發揮功能，上述判定部是根據上述被測試元件的上述響應信號來判定各個上述被測試元件的優劣。
  6. 如申請專利範圍第5項所述之測試裝置，更包括將提供給上述可程式化元件的上述程式資料予以更改的程式控制部。
  7. 如申請專利範圍第6項所述之測試裝置，其中上述程式控制部根據上述判定部的判定結果，將提供給上述可程式化元件的上述程式資料予以更改。
  8. 如申請專利範圍第1項所述之測試裝置，其中上述可程式化元件相對於多個上述被測試元件而共通地設置著。
  9. 如申請專利範圍第1項所述之測試裝置，其中上述可程式化元件與多個上述被測試元件相對應地而設置有多個。
  10. 如申請專利範圍第1項所述之測試裝置，更包括電性連接於共同的上述可程式化元件的多個測試電路，上述可程式化元件根據所提供的上述程式資料，將上述多個測試電路的各個與上述多個輸入輸出電路的各個之間的連接關係予以更改。
  11. 如申請專利範圍第1項所述之測試裝置，其中上述可程式化元件根據上述判定部的判定結果，來使上述可程式化元件的輸入輸出間的上述邏輯關係發生改變。
  12. 如申請專利範圍第1項所述之測試裝置，其中各個上述可程式化元件包括微電腦，該微電腦根據對應的上述被測試元件的測試結果，來使該可程式化元件的輸入輸出間的上述邏輯關係發生改變。
  13. 如申請專利範圍第12項所述之測試裝置，其中各個上述微電腦是與其他的上述可程式化元件中的上述微電腦互相獨立，而對自身的上述可程式化元件的上述邏輯關係進行控制。
  14. 一種測試用基板的製造方法，該測試用基板與形成於被測試晶圓上的多個被測試元件電性連接而對上述多個被測試元件進行測試，藉由光學曝光而於上述測試用基板上形成：可程式化元件，生成與所提供的程式資料相對應的數位的測試信號；測試電路，生成類比的測試信號；以及多個輸入輸出電路，與上述多個被測試元件的端子相對應而設置，且分別與對應的上述端子電性連接，根據應測試的上述多個被測試元件的種類並藉由電子束曝光而於上述測試用基板上形成：將上述可程式化元件及上述多個輸入輸出電路加以連接的配線，以及將上述測 試電路及上述多個輸入輸出電路加以連接的配線的至少一部分。
TW098134505A 2008-10-14 2009-10-12 測試裝置以及製造方法 TWI405986B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/068603 WO2010044143A1 (ja) 2008-10-14 2008-10-14 試験装置および製造方法

Publications (2)

Publication Number Publication Date
TW201018934A TW201018934A (en) 2010-05-16
TWI405986B true TWI405986B (zh) 2013-08-21

Family

ID=42106321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134505A TWI405986B (zh) 2008-10-14 2009-10-12 測試裝置以及製造方法

Country Status (5)

Country Link
US (2) US20110099443A1 (zh)
JP (1) JP5475674B2 (zh)
KR (1) KR101254280B1 (zh)
TW (1) TWI405986B (zh)
WO (2) WO2010044143A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021785A (ko) * 2013-08-21 2015-03-03 삼성전자주식회사 반도체 메모리 테스트 방법
US20150153405A1 (en) * 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
CN104678292B (zh) * 2015-03-09 2018-10-09 新华三技术有限公司 一种复杂可编程逻辑器件cpld测试方法和装置
KR102374712B1 (ko) 2017-07-03 2022-03-17 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템
RU195541U1 (ru) * 2019-10-31 2020-01-30 Акционерное общество "Научно-производственное предприятие "Пульсар" Стенд для испытаний изделий электронной техники

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170038A (ja) * 1990-10-15 1995-07-04 Aptix Corp 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ
US20020072135A1 (en) * 2000-12-12 2002-06-13 Hiroyuki Adachi Manufacturing method of semiconductor integrated circuit device
TW530360B (en) * 1999-11-19 2003-05-01 Hitachi Ltd Testing system and manufacturing method of semiconductor integrated circuit device
TW200604531A (en) * 2004-04-21 2006-02-01 Formfactor Inc Intelligent probe card architecture
TW200703354A (en) * 2005-03-18 2007-01-16 Inapac Technology Inc Internally generating patterns for testing in an integrated circuit device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289116A (en) * 1990-05-31 1994-02-22 Hewlett Packard Company Apparatus and method for testing electronic devices
JP3195790B2 (ja) * 1990-05-31 2001-08-06 アジレント・テクノロジー株式会社 電子部品試験装置
JP3172003B2 (ja) * 1992-09-22 2001-06-04 株式会社東芝 集積回路試験装置
JPH10239392A (ja) * 1997-02-28 1998-09-11 Nec Corp 試験装置
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
JP2002139551A (ja) 2000-11-02 2002-05-17 Advantest Corp 半導体試験装置
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
KR20060131723A (ko) * 2003-08-22 2006-12-20 자이단호우진 신산교소우조우 겐큐키코 반도체집적회로의 잡음검출 및 측정 회로
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7428683B2 (en) * 2004-07-22 2008-09-23 Auburn University Automatic analog test and compensation with built-in pattern generator and analyzer
US7272764B2 (en) * 2004-11-04 2007-09-18 International Business Machines Corporation Method, system, and program product for boundary I/O testing employing a logic built-in self-test of an integrated circuit
US7480882B1 (en) * 2008-03-16 2009-01-20 International Business Machines Corporation Measuring and predicting VLSI chip reliability and failure
WO2009139070A1 (ja) * 2008-05-16 2009-11-19 株式会社アドバンテスト 製造方法および試験用ウエハユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170038A (ja) * 1990-10-15 1995-07-04 Aptix Corp 配線基板構造とそれに使用するプログラマブル配線チップと診断・テストチップ
TW530360B (en) * 1999-11-19 2003-05-01 Hitachi Ltd Testing system and manufacturing method of semiconductor integrated circuit device
US20020072135A1 (en) * 2000-12-12 2002-06-13 Hiroyuki Adachi Manufacturing method of semiconductor integrated circuit device
TW200604531A (en) * 2004-04-21 2006-02-01 Formfactor Inc Intelligent probe card architecture
TW200703354A (en) * 2005-03-18 2007-01-16 Inapac Technology Inc Internally generating patterns for testing in an integrated circuit device

Also Published As

Publication number Publication date
KR101254280B1 (ko) 2013-04-12
WO2010044143A1 (ja) 2010-04-22
TW201018934A (en) 2010-05-16
JP5475674B2 (ja) 2014-04-16
US20110099443A1 (en) 2011-04-28
WO2010044251A1 (ja) 2010-04-22
US20110218752A1 (en) 2011-09-08
US8892381B2 (en) 2014-11-18
KR20110043708A (ko) 2011-04-27
JPWO2010044143A1 (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
KR101240238B1 (ko) 반도체 디바이스 테스터용 인터페이스 장치
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
TWI405986B (zh) 測試裝置以及製造方法
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
US8466702B2 (en) Test system and substrate unit for testing
TW200411199A (en) Interface circuit
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
TWI389234B (zh) 測試用晶圓單元以及測試系統
US20240175920A1 (en) Benchmark circuit on a semiconductor wafer and method for operating the same
US20080079450A1 (en) Intelligent probe chips/heads
TWI405985B (zh) 半導體晶圓、半導體電路、測試用基板以及測試系統
JP5461394B2 (ja) 試験用ウエハユニットおよび試験システム
JP2000243795A (ja) バーンインテスタにおける電源電流測定回路
JP4704514B2 (ja) 試験装置
WO2009144948A1 (ja) 試験用ユニットおよび試験システム
TWI393903B (zh) 測試用晶圓、測試系統以及半導體晶圓
JP2008122310A (ja) デバイステスタ、タイミング校正方法
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
JP2002131388A (ja) 終端回路
JP2006133166A (ja) 電子回路デバイスと、その測定装置および測定方法
JP2002176078A (ja) プローブカード
JPH112661A (ja) 半導体集積回路装置及びその試験方法
JP2013130427A (ja) 半導体デバイスの検査装置