KR101254280B1 - 시험 장치 및 제조 방법 - Google Patents

시험 장치 및 제조 방법 Download PDF

Info

Publication number
KR101254280B1
KR101254280B1 KR1020117004021A KR20117004021A KR101254280B1 KR 101254280 B1 KR101254280 B1 KR 101254280B1 KR 1020117004021 A KR1020117004021 A KR 1020117004021A KR 20117004021 A KR20117004021 A KR 20117004021A KR 101254280 B1 KR101254280 B1 KR 101254280B1
Authority
KR
South Korea
Prior art keywords
test
under test
programmable device
input
output
Prior art date
Application number
KR1020117004021A
Other languages
English (en)
Other versions
KR20110043708A (ko
Inventor
다이스케 와타나베
토시유키 오카야스
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110043708A publication Critical patent/KR20110043708A/ko
Application granted granted Critical
Publication of KR101254280B1 publication Critical patent/KR101254280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 웨이퍼와 대향하여 설치되어, 복수의 피시험 디바이스와 전기적으로 접속되는 시험용 기판과, 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스와, 시험용 기판에서 복수의 피시험 디바이스와 대응하여 설치되어, 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 피시험 디바이스에 공급하는 복수의 입출력 회로와, 시험 신호에 따른 각각의 피시험 디바이스의 동작 결과에 기초하여, 각각의 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 제조 방법{TEST APPARATUS AND MANUFACTURING METHOD}
본 발명은, 시험 장치 및 제조 장치에 관한 것이다.
반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치는 일반적으로, 피시험 디바이스에 소정의 신호를 입력한 때에, 피시험 디바이스의 소정의 특성이 사양을 만족하는지 여부에 기초하여, 피시험 디바이스의 양부를 판정한다. 이 때문에, 시험 장치는, 피시험 디바이스의 품종 및 실시해야 할 시험 항목 등에 따른 기능을 가진다. 시험 장치에는, 이러한 기능을 실현하는 시험 회로가 설치된다(예를 들면, 특허 문헌 1, 도 5 등 참조).
일본특허공개 2002-139551호 공보
상술한 시험 회로는, 각각 고유의 기능을 가진다. 이 때문에, 다른 기능을 이용하여 피시험 디바이스를 시험하는 경우에는, 시험 회로를 추가 또는 교환해야 한다. 또한, 시험 장치에서 시험 회로의 추가 또는 교환을 할 수 없는 경우에는, 다른 시험 장치를 이용하여 해당 피시험 디바이스를 시험해야 한다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 제조 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 웨이퍼와 대향하여 설치되어, 복수의 피시험 디바이스와 전기적으로 접속되는 시험용 기판과, 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스와, 시험용 기판에서 복수의 피시험 디바이스와 대응하여 설치되어, 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 피시험 디바이스에 공급하는 복수의 입출력 회로와, 시험 신호에 따른 각각의 피시험 디바이스의 동작 결과에 기초하여, 각각의 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.
본 발명의 제2 태양에서는, 피시험 웨이퍼에 형성된 복수의 피시험 디바이스와 전기적으로 접속하여, 복수의 피시험 디바이스를 시험하는 시험용 기판을 제조하는 제조 방법에 있어서, 시험용 기판에, 주어지는 프로그램 데이터에 따른 디지털의 시험 신호를 생성하는 프로그래머블 디바이스와, 아날로그의 시험 신호를 생성하는 시험 회로와, 피시험 디바이스의 복수의 단자와 대응하여 설치되어, 각각 대응하는 단자와 전기적으로 접속되는 복수의 입출력 회로를 광학 노광에 의해 형성하고, 시험용 기판에, 프로그래머블 디바이스 및 입출력 회로를 접속하는 배선, 및 시험 회로 및 입출력 회로를 접속하는 배선의 적어도 일부를, 시험해야 할 피시험 디바이스의 종류에 따라 전자빔 노광에 의해 형성하는 제조 방법을 제공한다.
또한, 상기의 발명의 개요는, 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 시험 장치(200)의 개요를 설명하는 도면이다.
도 2는 회로 블록(110)의 구성예를 나타내는 도면이다.
도 3은 프로그래머블 디바이스(120)의 기능 구성예를 나타내는 블록도이다.
도 4는 회로 블록(110)의 다른 구성예를 나타내는 도면이다.
도 5 회로 블록(110)의 다른 구성예를 나타내는 도면이다.
도 6은 회로 블록(110)의 다른 구성예를 나타내는 도면이다.
도 7은 시험용 기판(100)의 다른 구성예를 나타내는 도면이다.
도 8은 시험용 기판(100)의 제조 방법의 일례를 나타내는 플로우 차트이다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되고 있는 특징의 조합의 모두가 발명의 해결 수단에 필수라다고는 할 수 없다.
도 1은, 시험 장치(200)의 개요를 설명하는 도면이다. 시험 장치(200)는, 피시험 웨이퍼(300)에 형성된 복수의 피시험 디바이스(310)를 시험하는 장치이며, 시험용 기판(100) 및 제어부(10)를 구비한다.
피시험 웨이퍼(300)는, 예를 들면 원반 형상의 반도체 기판이어도 된다. 보다 구체적으로는, 피시험 웨이퍼(300)는 실리콘, 화합물 반도체, 그 외의 반도체 기판이어도 된다. 또한, 피시험 디바이스(310)는, 피시험 웨이퍼(300)에서 노광 등의 반도체 프로세스를 이용하여 형성되어도 된다.
시험용 기판(100)은, 피시험 웨이퍼(300)와 전기적으로 접속된다. 보다 구체적으로는, 시험용 기판(100)은, 피시험 웨이퍼(300)에 형성된 복수의 피시험 디바이스(310)의 각각과 일괄하여 전기적으로 접속한다. 시험용 기판(100)은, 복수의 회로 블록(110)을 가진다.
시험용 기판(100)은, 피시험 웨이퍼(300)와 동일한 반도체 재료로 형성된 웨이퍼이어도 된다. 예를 들면 시험용 기판(100)은, 실리콘 기판이어도 된다. 또한, 시험용 기판(100)은, 피시험 웨이퍼(300)의 기판과 실질적으로 동일한 열팽창률을 가지는 반도체 재료로 형성되어도 된다. 또한, 시험용 기판(100)은, 프린트 기판이어도 된다.
복수의 회로 블록(110)은, 복수의 피시험 디바이스(310)와 대응하여 설치된다. 본 예에서는, 복수의 회로 블록(110)은, 복수의 피시험 디바이스(310)와 일대일로 대응하여 설치된다. 각각의 회로 블록(110)은, 대응하는 피시험 디바이스(310)와 전기적으로 접속되어, 해당 피시험 디바이스(310)를 시험한다.
또한, 본 예의 시험용 기판(100)은, 피시험 웨이퍼(300)와 실질적으로 동일한 직경을 가진다. 각각의 회로 블록(110)은, 피시험 웨이퍼(300)에서 복수의 피시험 디바이스(310)가 형성되는 영역에 대응하는, 시험용 기판(100)의 영역에 형성되어도 된다. 예를 들면, 시험용 기판(100) 및 피시험 웨이퍼(300)를 중첩시킨 경우에, 회로 블록(110)이 형성되는 영역과, 피시험 디바이스(310)가 형성되는 영역이 겹치도록, 각각의 회로 블록(110)이 형성되어도 된다.
또한, 피시험 디바이스(310) 및 회로 블록(110)은, 피시험 웨이퍼(300) 및 시험용 기판(100)에서 대향하는 대향면에 설치되어도 된다. 또한, 회로 블록(110)은, 시험용 기판(100)에서의 해당 대향면의 이면에 설치되어도 된다. 이 경우, 각각의 회로 블록(110)은, 시험용 기판(100)에 형성되는 비아 홀을 통해서, 대응하는 피시험 디바이스(310)와 전기적으로 접속되어도 된다.
또한, 전기적으로 접속한다는 것은, 2개의 부재 간에 전기 신호를 전송 가능해지는 상태를 나타내어도 된다. 예를 들면, 회로 블록(110) 및 피시험 디바이스(310)의 입출력 패드는, 직접 접촉, 또는 다른 도체를 통해서 간접적으로 접촉하는 것으로, 전기적으로 접속되어도 된다. 예를 들면 시험 장치(200)는, 피시험 웨이퍼(300) 및 시험용 기판(100)의 사이에, 이러한 웨이퍼와 실질적으로 동일 직경의 멤브레인 시트 등의 프로브 부재를 구비하여도 된다. 멤브레인 시트는, 회로 블록(110) 및 피시험 디바이스(310)의, 대응하는 입출력 패드 간을 전기적으로 접속하는 범프를 가진다. 또한, 시험 장치(200)는, 멤브레인 시트 및 시험용 기판(100)의 사이에 이방성 도전 시트를 구비하여 된다.
또한, 회로 블록(110) 및 피시험 디바이스(310)의 입출력 패드는, 용량 결합(정전 결합이라고도 칭한다) 또는 유도 결합(자기 결합이라고도 칭한다) 등과 같이, 비접촉 상태로 전기적으로 접속되어도 된다. 또한, 회로 블록(110) 및 피시험 디바이스(310)에서의 입출력 패드 간의 전송 선로의 일부가, 광학적인 전송 선로이어도 된다.
본 예의 시험용 기판(100)은, 피시험 웨이퍼(300)와 동일한 반도체 재료로 형성되므로, 주위 온도가 변동한 것 같은 경우이어도, 시험용 기판(100)과 피시험 웨이퍼(300)의 사이의 전기적인 접속을 양호하게 유지할 수 있다. 이 때문에, 예를 들면 피시험 웨이퍼(300)를 가열하여 시험하는 것 같은 경우이어도, 피시험 웨이퍼(300)를 양호한 정밀도로 시험할 수 있다.
또한, 시험용 기판(100)이 반도체 재료로 형성되는 경우, 시험용 기판(100)에 고밀도의 회로 블록(110)을 용이하게 형성할 수 있다. 예를 들면, 노광 등을 이용한 반도체 프로세스에 의해, 시험용 기판(100)에 고밀도의 회로 블록(110)을 용이하게 형성할 수 있다. 이 때문에, 다수의 피시험 디바이스(310)에 대응하는 다수의 회로 블록(110)을, 시험용 기판(100)에 비교적으로 용이하게 형성할 수 있다.
또한, 시험용 기판(100)에 회로 블록(110)을 마련하는 경우, 제어부(10)의 규모를 저감할 수 있다. 예를 들면 제어부(10)는, 회로 블록(110)에 대해서 시험의 개시 등의 타이밍을 통지하는 기능, 회로 블록(110)에서의 시험 결과를 독출하는 기능, 회로 블록(110) 및 피시험 디바이스(310)의 구동 전력을 공급하는 기능의 각 기능을 가지면 된다.
또한, 본 예의 시험 장치(200)는, 피시험 디바이스(310)의 근방에 회로 블록(110)을 배치할 수 있다. 이 때문에, 회로 블록(110) 및 피시험 디바이스(310)의 사이에서의 전송 손실을 적게 할 수 있어 회로 블록(110)에 출력 드라이버 등을 마련하지 않고서도, 신호를 높은 정밀도로 전송할 수 있다.
도 2는, 회로 블록(110)의 구성예를 나타내는 도면이다. 회로 블록(110)은, 프로그래머블 디바이스(120), 복수의 입출력 회로(130), 및 복수의 배선(112)를 가진다. 프로그래머블 디바이스(120)는, 시험용 기판(100)에 설치되어, 제어부(10)로부터 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화한다.
예를 들면, 프로그래머블 디바이스(120)는, 프로그램 데이터에 따라, 내부의 논리 회로 사이의 접속이 변경되는 디바이스이어도 된다. 프로그래머블 디바이스(120)는, PLD, FPGA 등이어도 된다. 또한, 본 예의 프로그래머블 디바이스(120)는, 회로 블록(110)마다 설치되므로, 복수의 피시험 디바이스(310)에 대응하여 복수로 설치된다.
프로그래머블 디바이스(120)는, 대응하는 피시험 디바이스(310)를 시험하는 시험 회로로서 기능한다. 예를 들면 프로그래머블 디바이스(120)는, 주어지는 패턴 데이터에 대해서, 프로그램 데이터에 따른 논리 연산을 실시한 패턴을 가지는 디지털 신호를 생성하여도 된다. 또한, 프로그래머블 디바이스(120)는, 생성한 디지털 신호를, 프로그램 데이터에 의해 지정되는 핀을 통해서 피시험 디바이스(310)에 출력하여도 된다.
또한, 프로그래머블 디바이스(120)는, 피시험 디바이스(310)가 출력하는 신호를, 프로그램 데이터에 따른 핀으로부터 취입하여도 된다. 프로그래머블 디바이스(120)는, 취입한 신호에 대해서, 프로그램 데이터에 따른 논리 연산을 실시하는 것으로, 피시험 디바이스(310)의 양부를 판정하여도 된다.
프로그래머블 디바이스(120)는, 종래의 시험 회로에 탑재된, 공지의 논리 회로로서 기능 가능하여도 된다. 이에 의해, 피시험 디바이스(310)의 품종, 실행해야 할 시험 항목에 따라, 프로그래머블 디바이스(120)에게 주는 프로그램 데이터를 변경하는 것으로, 시험 장치(200)의 범용성을 높일 수 있다. 프로그래머블 디바이스(120)는, 주어지는 프로그램 데이터를, 리라이트(rewrite) 가능하게 보존하는 메모리를 가져도 된다. 제어부(10)는, 프로그래머블 디바이스(120)에게 주는 프로그램 데이터를 변경하는 프로그램 제어부로서 기능하여도 된다.
입출력 회로(130)는, 시험용 기판(100)에서, 복수의 피시험 디바이스(310)의 각 단자와 대응하여 설치된다. 각각의 입출력 회로(130)는, 배선(112)을 통해서 프로그래머블 디바이스(120)의 어느 하나의 핀과 전기적으로 접속된다. 입출력 회로(130)는, 대응하는 프로그래머블 디바이스(120)의 핀과 대응하는 피시험 디바이스(310)의 단자의 사이에 신호를 전송한다.
입출력 회로(130)는, 피시험 디바이스(310)의 단자와 접촉하는 패드와, 신호를 전송하는 입출력 버퍼 회로를 가져도 된다. 상술한 바와 같이, 회로 블록(110)은, 피시험 디바이스(310)의 근방에 배치되므로, 드라이버 회로 등을 마련하지 않아도, 프로그래머블 디바이스(120)와 피시험 디바이스(310)의 사이로, 신호를 양호한 정밀도로 전송할 수 있다.
도 3은, 프로그래머블 디바이스(120)의 기능 구성예를 나타내는 블록도이다. 본 예의 프로그래머블 디바이스(120)는, 피시험 디바이스(310)의 펑션 시험을 실시하는 회로로서 프로그램된다. 펑션 시험이란, 피시험 디바이스(310)의 논리 회로에, 소정의 논리 패턴을 입력했을 때에, 해당 논리 회로가 정상적으로 동작하는지 여부를 판정하는 시험이어도 된다.
프로그래머블 디바이스(120)는, 패턴 발생부(122) 및 논리 비교부(124)로서 기능한다. 패턴 발생부(122)는, 소정의 논리 패턴을 가지는 디지털 신호를 생성한다. 예를 들면 패턴 발생부(122)는, 의사 랜덤 비트 계열(PRBS)로 논리 패턴이 순차적으로 변화하는 복수의 디지털 신호를 생성하여도 된다. 이 경우, 프로그래머블 디바이스(120)의 적어도 일부는, 의사 랜덤 비트 계열을 생성하는 회로로서 기능한다.
또한, 패턴 발생부(122)는, 제어부(10)로부터 주어지는 패턴 데이터에 따른 논리 패턴을 가지는 디지털 신호를 생성하여도 된다. 이 경우, 패턴 발생부(122)는, 프로그램 데이터에 의해 정해지는 알고리즘에 따라 논리 패턴을 생성하는 알고리즘 패턴 발생기(ALPG)로서 기능하여도 된다. 패턴 발생부(122)가 어떠한 방식으로 논리 패턴을 생성할지는, 프로그래머블 디바이스(120)에게 주어진 프로그램 데이터에 의해 설정할 수 있다.
논리 비교부(124)는, 상술한 디지털 신호가 주어지는 피시험 디바이스(310)의 동작 결과에 기초하여, 피시험 디바이스(310)의 양부를 판정하는 판정부로서 기능하여도 된다. 논리 비교부(124)는, 입출력 회로(130)를 통해서, 피시험 디바이스(310)의 응답 신호를 수취하여, 응답 신호의 논리값 패턴이 소정의 기대값 패턴과 일치하는지 여부를 판정하여도 된다. 해당 기대값 패턴은, 패턴 발생부(122)로부터 주어져도 된다.
또한, 다른 예에서는, 프로그래머블 디바이스(120)는, 피시험 디바이스(310)의 응답 신호의 논리 패턴을 측정하여, 제어부(10)에 출력하여도 된다. 이 경우, 제어부(10)가, 해당 논리 패턴과 기대값 패턴을 비교하는 판정부로서 기능하여도 된다.
이러한 구성에 의해, 피시험 디바이스(310)의 펑션 시험을 실시할 수 있다. 또한, 프로그래머블 디바이스(120)에게 주는 프로그램 데이터를 변경하는 것으로, 다양한 시험을 실시할 수 있다. 예를 들면, 프로그래머블 디바이스(120)는, 피시험 디바이스(310)의 직류 시험, 아날로그 시험 등을 실시하도록, 프로그램 데이터에 의해 설정되어도 된다.
직류 시험이란, 피시험 디바이스(310)에 일정한 전압 또는 전류를 인가했을 때에, 피시험 디바이스(310)에 공급되는 전류 또는 전압을 측정하는 시험이어도 된다. 이에 의해, 피시험 디바이스(310)의 해당 핀에서의 내부 저항 등을 측정할 수 있다. 또한, 아날로그 시험이란, 피시험 디바이스(310)에 소정의 아날로그 신호를 인가했을 때에, 피시험 디바이스(310)가 출력하는 신호의 파형을 측정하는 시험이어도 된다.
이러한 시험을 실시하는 경우, 프로그래머블 디바이스(120)는, 다른 아날로그 회로와 협동하여, 시험 신호의 생성 및 응답 신호의 측정을 실시하여도 된다. 예를 들면, 회로 블록(110)은, 프로그래머블 디바이스(120)가 생성하는 디지털 신호의 진폭, 위상 등을 변조하는 아날로그 회로를 가져도 된다. 또한, 회로 블록(110)은, 피시험 디바이스(310)의 응답 신호를 디지털 신호로 변환하여, 프로그래머블 디바이스(120)에 입력하는 회로를 가져도 된다.
또한, 제어부(10)는, 논리 비교부(124)에서의 비교 판정 결과에 기초하여, 프로그래머블 디바이스(120)에게 주는 프로그램 데이터를 변경하여도 된다. 즉, 제어부(10)는, 피시험 디바이스(310)의 시험 결과에 기초하여 다음에 실시해야 하는 시험의 내용을 결정하여, 해당 시험 내용에 따른 프로그램 데이터를 프로그래머블 디바이스(120)에게 주어도 된다. 이에 의해, 단일의 시험 장치(200)에 의해, 다양한 시험을 일관하여 실시할 수 있다. 즉, 피시험 디바이스(310)의 시험 중에, 테스트 항목마다 리얼타임으로 회로 블록(110)의 기능 구성, 용도 등을 변경할 수 있다.
또한, 제어부(10)로부터의 제어에서 독립하여, 프로그래머블 디바이스(120)가, 대응하는 피시험 디바이스(310)의 판정 결과에 기초하여, 자기의 프로그래머블 디바이스(120)의 입출력 사이의 논리 관계를 변화시켜도 된다. 이 경우, 각각의 프로그래머블 디바이스(120)는, 해당 프로그래머블 디바이스(120)의 입출력 사이의 논리 관계를 제어하는 마이크로 컴퓨터를 가져도 된다.
해당 마이크로 컴퓨터는, 제어부(10)로부터의 초기 지령에 있어서, 대응하는 피시험 디바이스(310)의 시험 결과에 따라 프로그래머블 디바이스(120)의 기능 구성을 변경하는 취지의 마이크로 코드가 주어져도 된다. 이 경우, 마이크로 컴퓨터는, 해당 초기 지령에 따라 개시된 각 시험 항목에서의 자기 진단 결과에 기초하여, 프로그래머블 디바이스(120)의 기능 구성을 변경하여도 된다. 이러한 제어에 의해, 복수의 프로그래머블 디바이스(120)가 독립하여, 자기가 실시하는 시험 공정을 제어할 수 있다. 이 때문에, 각 프로그래머블 디바이스(120)가, 통합적인 제어부(10)로 정보 전달할 시간을 축소할 수 있어 시험 시간을 단축할 수 있다.
도 4는, 회로 블록(110)의 다른 구성예를 나타내는 도면이다. 본 예의 회로 블록(110)은, 도 2에 관련해 설명한 회로 블록(110)의 구성에 더하여, 복수의 아날로그 회로를 가진다. 예를 들면 본 예의 회로 블록(110)은, 아날로그 회로로서, 레벨 가변 회로(132) 및 지연 회로(134)를 가진다.
이러한 아날로그 회로는, 프로그래머블 디바이스(120)의 입출력 신호에 따른 아날로그의 시험 신호를 생성하여도 된다. 예를 들면, 레벨 가변 회로(132)는, 프로그래머블 디바이스(120)의 출력 논리 데이터의 신호 레벨을 조정하여도 된다. 또한, 신호 레벨이란, 신호의 진폭 및 오프셋(예를 들면, 직류 레벨)의 쌍방을 포함한 개념이어도 된다. 또한, 지연 회로(134)는, 프로그래머블 디바이스(120)의 출력 논리 데이터를 지연시켜도 된다. 아날로그 회로에서의 증폭률, 지연량 등의 특성은, 제어부(10)로부터 주어지는 제어 신호에 의해 제어되어도 된다.
이러한 구성에 의해, 프로그래머블 디바이스(120)의 출력 논리 데이터에 따른 아날로그 신호를 생성할 수 있다. 또한, 아날로그 회로는, 프로그래머블 디바이스(120)의 일부의 핀에 대응하여 설치되어도 된다. 이에 의해, 회로 블록(110)은, 아날로그 신호 및 디지털 신호의 쌍방을 입출력할 수 있다.
또한, 레벨 가변 회로(132)는, 피시험 디바이스(310)로부터 신호를 수취하는 입출력 회로(130)와 피시험 디바이스(310)의 사이에 설치되어도 된다. 이 경우, 피시험 디바이스(310)의 아날로그 출력 신호를, 프로그래머블 디바이스(120)의 특성에 따른 신호 레벨로 변환할 수 있다. 이 때문에, 아날로그 단자 및 디지털 단자가 혼재하는 피시험 디바이스(310)를 시험할 수 있다.
또한, 레벨 가변 회로(132)는, 입출력 회로(130)에 포함되어 있어도 된다. 이 경우, 일부의 입출력 회로(130)가, 레벨 가변 회로(132)를 가져도 되고, 모든 입출력 회로(130)가, 레벨 가변 회로(132)를 가져도 된다.
도 5는, 회로 블록(110)의 다른 구성예를 나타내는 도면이다. 본 예의 회로 블록(110)은, 도 2에 나타낸 회로 블록(110)의 구성에 더하여, 아날로그 신호를 생성 또는 측정하는 시험 회로(140)를 더 가진다. 시험 회로(140)는, 피시험 디바이스(310)의 아날로그 단자에 대응하는 입출력 회로(130)에 접속된다. 또한, 프로그래머블 디바이스(120)는, 피시험 디바이스(310)의 디지털 단자에 대응하는 입출력 회로(130)에 접속된다.
이러한 구성에 의해, 아날로그 단자 및 디지털 단자가 혼재하는 피시험 디바이스(310)를 시험할 수 있다. 또한, 시험 회로(140) 및 프로그래머블 디바이스(120)는, 동기하여 동작하여도 된다. 이러한 회로에는, 제어부(10)로부터 공통의 동작 클록이 주어져도 된다.
도 6은, 회로 블록(110)의 다른 구성예를 나타내는 도면이다. 본 예의 회로 블록(110)은, 도 2에 나타낸 회로 블록(110)의 구성에 더하여, 복수의 시험 회로(140)를 더 가진다. 본 예의 시험 회로(140)는, 종래의 시험 회로와 동일한 시험을 실시하는 회로이어도 된다. 예를 들면 시험 회로(140)은, 각각 아날로그 시험, 논리 시험(펑션 시험), RF 시험(고주파 시험), 메모리 시험 등을 실시하는 회로이어도 된다.
복수의 시험 회로(140)는, 배선(114)을 통해서 공통의 프로그래머블 디바이스(120)에 전기적으로 접속된다. 프로그래머블 디바이스(120)는, 주어지는 프로그램 데이터에 따라, 복수의 시험 회로(140) 및 복수의 입출력 회로(130)의 사이의 접속 관계를 변경한다. 프로그래머블 디바이스(120)의 설정을 변경하는 것으로, 핀 배치가 다른 피시험 디바이스(310)를, 동일한 시험 장치(200)로 시험할 수 있다.
도 7은, 시험용 기판(100)의 다른 구성예를 나타내는 도면이다. 도 1 내지 도 6에서는, 각각의 피시험 디바이스(310)에 대해서, 프로그래머블 디바이스(120)가 설치되는 예를 설명했지만, 본 예의 시험용 기판(100)은, 복수의 피시험 디바이스(310)에 대해서, 공통의 프로그래머블 디바이스(120)가 설치된다.
예를 들면, 본 예의 회로 블록(110)은, 프로그래머블 디바이스(120)가 설치되지 않아도 된다. 시험용 기판(100)에서, 프로그래머블 디바이스(120)는, 회로 블록(110)과는 다른 영역에 설치된다. 프로그래머블 디바이스(120)는, 시험용 기판(100)의 중앙에 설치되어도 되고, 또한, 시험용 기판(100)의 단부에 설치되어도 괜찮다. 또한, 프로그래머블 디바이스(120)는, 시험용 기판(100)의 이면에 설치되어도 된다. 또한, 시험용 기판(100)을 복수로 분할한 각각의 영역마다, 하나의 프로그래머블 디바이스(120)가 설치되어도 된다.
프로그래머블 디바이스(120)는, 배선(116)을 통해서, 각각의 회로 블록(110)과 전기적으로 접속되어, 공통의 신호를 공급한다. 예를 들면, 프로그래머블 디바이스(120)는, 회로 블록(110)이 생성해야 할 시험 신호의 논리 패턴을 생성하여도 된다. 프로그래머블 디바이스(120)가 출력하는 신호는, 프로그램 데이터에 의해 변경할 수 있다. 이에 의해, 다양한 시험을 실시할 수 있다.
도 8은, 시험용 기판(100)의 제조 방법의 일례를 나타내는 플로우 차트이다. 본 예의 제조 방법은, 도 1 내지 도 7에 관련해 설명한 프로그래머블 디바이스(120), 시험 회로(140), 및 입출력 회로(130)를 광학 노광에 의해 형성한다. 그리고, 도 1 내지 도 7에 관련하여 설명한 배선(112, 114, 116)의 적어도 일부를, 전자빔 노광에 의해 형성한다.
즉, 프로그래머블 디바이스(120) 등의 시험 리소스를, 마스크를 이용한 광학 노광에 의해 형성하는 것으로, 이러한 시험 리소스를 가지는 복수의 시험용 기판(100)을 용이하게 제조할 수 있다. 그리고, 피시험 디바이스(310)의 핀 배치 등에 기초하여, 이러한 사이의 배선을 전자빔으로 형성하는 것으로, 피시험 디바이스(310)의 품종에 대응한 시험용 기판을 제조할 수 있다.
예를 들면, 도 6에 관련해 설명한 시험용 기판(100)을 제조하는 경우, 프로그래머블 디바이스(120)와, 아날로그의 시험 신호를 생성하는 시험 회로(140)와, 피시험 디바이스(310)의 복수의 단자와 대응하여 설치되어, 각각 대응하는 단자와 전기적으로 접속되는 복수의 입출력 회로(130)를, 광학 노광에 의해 형성한다(S500, S502, S504). 이러한 회로는, 어느 순서로 형성하여도 된다.
그리고, 프로그래머블 디바이스(120) 및 입출력 회로(130)를 접속하는 배선, 및 시험 회로(140) 및 입출력 회로(130)를 접속하는 배선의 적어도 일부를, 시험해야 할 피시험 디바이스(310)의 종류에 따라 전자빔 노광에 의해 형성한다(S506). 이에 의해, 피시험 디바이스(310)의 핀 배치에 따라, 프로그래머블 디바이스(120) 등과 입출력 회로(130)의 접속 관계를 조정할 수 있다.
해당 제조 방법에 의하면, 피시험 디바이스(310)의 품종마다, 광학 노광용의 마스크를 작성하지 않아도 되기 때문에, 제조 코스트를 저감할 수 있다. 또한, 피시험 디바이스(310)의 품종마다, 회로 블록(110)의 모든 회로를 전자빔 노광으로 형성하는 경우에 비해, 제조 기간을 단축할 수 있다.
이상, 발명을 실시의 형태를 이용해 설명했지만, 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
10···제어부
100···시험용 기판
110···회로 블록
112, 114, 116···배선
120···프로그래머블 디바이스
122···패턴 발생부
124···논리 비교부
130···입출력 회로
132···레벨 가변 회로
134···지연 회로
140···시험 회로
200···시험 장치
300···피시험 웨이퍼
310···피시험 디바이스

Claims (14)

  1. 삭제
  2. 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 웨이퍼와 대향하여 설치되어, 복수의 상기 피시험 디바이스와 전기적으로 접속되는 시험용 기판;
    상기 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스;
    상기 시험용 기판에서 복수의 상기 피시험 디바이스와 대응하여 설치되어, 상기 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 상기 피시험 디바이스에 공급하는 복수의 입출력 회로; 및
    상기 시험 신호에 따른 각각의 상기 피시험 디바이스의 동작 결과에 기초하여, 각각의 상기 피시험 디바이스의 양부를 판정하는 판정부
    를 포함하고,
    상기 시험용 기판에서 복수의 상기 피시험 디바이스와 대응하여 설치되어, 상기 프로그래머블 디바이스의 출력 논리 데이터에 따른 아날로그의 상기 시험 신호를 생성하는 복수의 아날로그 회로를 더 포함하는,
    시험 장치.
  3. 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 웨이퍼와 대향하여 설치되어, 복수의 상기 피시험 디바이스와 전기적으로 접속되는 시험용 기판;
    상기 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스;
    상기 시험용 기판에서 복수의 상기 피시험 디바이스와 대응하여 설치되어, 상기 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 상기 피시험 디바이스에 공급하는 복수의 입출력 회로;
    상기 시험 신호에 따른 각각의 상기 피시험 디바이스의 동작 결과에 기초하여, 각각의 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    공통의 상기 프로그래머블 디바이스에 전기적으로 접속되는 복수의 시험 회로
    를 포함하고,
    상기 프로그래머블 디바이스는, 주어지는 상기 프로그램 데이터에 따라, 상기 시험 회로와 상기 입출력 회로의 사이의 접속 관계를 변경하는,
    시험 장치.
  4. 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 웨이퍼와 대향하여 설치되어, 복수의 상기 피시험 디바이스와 전기적으로 접속되는 시험용 기판;
    상기 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스;
    상기 시험용 기판에서 복수의 상기 피시험 디바이스와 대응하여 설치되어, 상기 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 상기 피시험 디바이스에 공급하는 복수의 입출력 회로; 및
    상기 시험 신호에 따른 각각의 상기 피시험 디바이스의 동작 결과에 기초하여, 각각의 상기 피시험 디바이스의 양부를 판정하는 판정부
    를 포함하고,
    상기 프로그래머블 디바이스는, 상기 판정부에서의 판정 결과에 기초하여, 상기 프로그래머블 디바이스의 입출력 사이의 상기 논리 관계를 변화시키는,
    시험 장치.
  5. 피시험 웨이퍼에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 웨이퍼와 대향하여 설치되어, 복수의 상기 피시험 디바이스와 전기적으로 접속되는 시험용 기판;
    상기 시험용 기판에 설치되어, 주어지는 프로그램 데이터에 따라, 입력 논리 데이터에 대한 출력 논리 데이터의 논리 관계가 변화하는 프로그래머블 디바이스;
    상기 시험용 기판에서 복수의 상기 피시험 디바이스와 대응하여 설치되어, 상기 프로그래머블 디바이스의 출력 논리 데이터에 따른 시험 신호를, 각각 대응하는 상기 피시험 디바이스에 공급하는 복수의 입출력 회로; 및
    상기 시험 신호에 따른 각각의 상기 피시험 디바이스의 동작 결과에 기초하여, 각각의 상기 피시험 디바이스의 양부를 판정하는 판정부
    를 포함하고,
    각각의 상기 프로그래머블 디바이스는, 대응하는 상기 피시험 디바이스의 시험 결과에 기초하여, 해당 프로그래머블 디바이스의 입출력 사이의 상기 논리 관계를 변화시키는 마이크로 컴퓨터를 가지는,
    시험 장치.
  6. 제2항에 있어서,
    상기 아날로그 회로는, 상기 프로그래머블 디바이스의 입출력 신호의 신호 레벨을 조정하는 레벨 가변 회로를 포함하는,
    시험 장치.
  7. 제2항 또는 제6항에 있어서,
    상기 아날로그 회로는, 상기 프로그래머블 디바이스의 입출력 신호를 지연시키는 지연 회로를 포함하는,
    시험 장치.
  8. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 입출력 회로는, 상기 피시험 디바이스가 출력하는 응답 신호를 수취하여, 상기 응답 신호의 논리값 패턴을 상기 프로그래머블 디바이스에 입력하고,
    상기 프로그래머블 디바이스는, 상기 판정부로서 더 기능하는,
    시험 장치.
  9. 제8항에 있어서,
    상기 프로그래머블 디바이스에게 주는 상기 프로그램 데이터를 변경하는 프로그램 제어부를 더 포함하는,
    시험 장치.
  10. 제9항에 있어서,
    상기 프로그램 제어부는, 상기 판정부에서의 판정 결과에 기초하여, 상기 프로그래머블 디바이스에게 주는 상기 프로그램 데이터를 변경하는
    시험 장치.
  11. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 프로그래머블 디바이스는, 복수의 상기 피시험 디바이스에 대해서 공통으로 설치되는,
    시험 장치.
  12. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 프로그래머블 디바이스는, 복수의 상기 피시험 디바이스에 대응하여 복수로 설치되는,
    시험 장치.
  13. 제5항에 있어서,
    각각의 상기 마이크로 컴퓨터는, 다른 상기 프로그래머블 디바이스에서의 상기 마이크로 컴퓨터와는 독립하여, 자기의 상기 프로그래머블 디바이스의 상기 논리 관계를 제어하는,
    시험 장치.
  14. 피시험 웨이퍼에 형성된 복수의 피시험 디바이스와 전기적으로 접속하여, 복수의 상기 피시험 디바이스를 시험하는 시험용 기판을 제조하는 제조 방법에 있어서,
    상기 시험용 기판에,
    주어지는 프로그램 데이터에 따른 디지털의 시험 신호를 생성하는 프로그래머블 디바이스;
    아날로그의 시험 신호를 생성하는 시험 회로; 및
    상기 피시험 디바이스의 복수의 단자와 대응하여 설치되어, 각각 대응하는 상기 단자와 전기적으로 접속되는 복수의 입출력 회로
    를 광학 노광에 의해 형성하고,
    상기 시험용 기판에, 상기 프로그래머블 디바이스 및 상기 입출력 회로를 접속하는 배선, 및 상기 시험 회로 및 상기 입출력 회로를 접속하는 배선의 적어도 일부를, 시험해야 할 상기 피시험 디바이스의 종류에 따라 전자빔 노광에 의해 형성하는,
    제조 방법.
KR1020117004021A 2008-10-14 2008-10-14 시험 장치 및 제조 방법 KR101254280B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/068603 WO2010044143A1 (ja) 2008-10-14 2008-10-14 試験装置および製造方法

Publications (2)

Publication Number Publication Date
KR20110043708A KR20110043708A (ko) 2011-04-27
KR101254280B1 true KR101254280B1 (ko) 2013-04-12

Family

ID=42106321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004021A KR101254280B1 (ko) 2008-10-14 2008-10-14 시험 장치 및 제조 방법

Country Status (5)

Country Link
US (2) US20110099443A1 (ko)
JP (1) JP5475674B2 (ko)
KR (1) KR101254280B1 (ko)
TW (1) TWI405986B (ko)
WO (2) WO2010044143A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021785A (ko) * 2013-08-21 2015-03-03 삼성전자주식회사 반도체 메모리 테스트 방법
US20150153405A1 (en) * 2013-12-04 2015-06-04 Princeton Technology Corporation Automatic testing system and method
CN104678292B (zh) * 2015-03-09 2018-10-09 新华三技术有限公司 一种复杂可编程逻辑器件cpld测试方法和装置
KR102374712B1 (ko) 2017-07-03 2022-03-17 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템
RU195541U1 (ru) * 2019-10-31 2020-01-30 Акционерное общество "Научно-производственное предприятие "Пульсар" Стенд для испытаний изделий электронной техники

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051506A (ko) * 1999-11-19 2001-06-25 가나이 쓰토무 테스트 시스템 및 반도체 집적회로장치의 제조방법
JP2001210685A (ja) 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
KR20100112629A (ko) * 2008-05-16 2010-10-19 가부시키가이샤 어드밴티스트 제조 방법 및 시험용 웨이퍼 유닛

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289116A (en) * 1990-05-31 1994-02-22 Hewlett Packard Company Apparatus and method for testing electronic devices
JP3195790B2 (ja) * 1990-05-31 2001-08-06 アジレント・テクノロジー株式会社 電子部品試験装置
EP0481703B1 (en) * 1990-10-15 2003-09-17 Aptix Corporation Interconnect substrate having integrated circuit for programmable interconnection and sample testing
JP3172003B2 (ja) * 1992-09-22 2001-06-04 株式会社東芝 集積回路試験装置
JPH10239392A (ja) * 1997-02-28 1998-09-11 Nec Corp 試験装置
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
JP2002139551A (ja) 2000-11-02 2002-05-17 Advantest Corp 半導体試験装置
JP2002184948A (ja) * 2000-12-12 2002-06-28 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002296329A (ja) * 2001-03-30 2002-10-09 Agilent Technologies Japan Ltd 集積回路の試験装置
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
KR20060131723A (ko) * 2003-08-22 2006-12-20 자이단호우진 신산교소우조우 겐큐키코 반도체집적회로의 잡음검출 및 측정 회로
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
WO2006012503A2 (en) * 2004-07-22 2006-02-02 Auburn University Automatic analog test & compensation with built-in pattern generator & analyzer
US7272764B2 (en) * 2004-11-04 2007-09-18 International Business Machines Corporation Method, system, and program product for boundary I/O testing employing a logic built-in self-test of an integrated circuit
US7480882B1 (en) * 2008-03-16 2009-01-20 International Business Machines Corporation Measuring and predicting VLSI chip reliability and failure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051506A (ko) * 1999-11-19 2001-06-25 가나이 쓰토무 테스트 시스템 및 반도체 집적회로장치의 제조방법
JP2001210685A (ja) 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
KR20100112629A (ko) * 2008-05-16 2010-10-19 가부시키가이샤 어드밴티스트 제조 방법 및 시험용 웨이퍼 유닛

Also Published As

Publication number Publication date
KR20110043708A (ko) 2011-04-27
TW201018934A (en) 2010-05-16
US20110099443A1 (en) 2011-04-28
WO2010044251A1 (ja) 2010-04-22
JPWO2010044143A1 (ja) 2012-03-08
WO2010044143A1 (ja) 2010-04-22
TWI405986B (zh) 2013-08-21
JP5475674B2 (ja) 2014-04-16
US20110218752A1 (en) 2011-09-08
US8892381B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
US8466702B2 (en) Test system and substrate unit for testing
KR101254280B1 (ko) 시험 장치 및 제조 방법
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
KR100916762B1 (ko) 반도체 디바이스 테스트 시스템
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
JPWO2009118849A1 (ja) プローブウエハ、プローブ装置、および、試験システム
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
US20030184336A1 (en) Semiconductor integrated circuit device and testing method thereof
US20050289415A1 (en) Intelligent probe chips/heads
JP5461394B2 (ja) 試験用ウエハユニットおよび試験システム
JP4846134B2 (ja) 試験装置、及びキャリブレーション方法
JP4704514B2 (ja) 試験装置
KR101138201B1 (ko) 시험용 웨이퍼, 시험 시스템, 및, 반도체 웨이퍼
JP5135611B2 (ja) テスト装置
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
KR20220169901A (ko) Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
JPH0989991A (ja) 集積回路試験装置
JP2013024729A (ja) 半導体試験装置における電気長測定方法
JPH11231021A (ja) Ｉｃ試験装置
JP2013130427A (ja) 半導体デバイスの検査装置
JPH112661A (ja) 半導体集積回路装置及びその試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 7