JP2008122310A - デバイステスタ、タイミング校正方法 - Google Patents
デバイステスタ、タイミング校正方法 Download PDFInfo
- Publication number
- JP2008122310A JP2008122310A JP2006308911A JP2006308911A JP2008122310A JP 2008122310 A JP2008122310 A JP 2008122310A JP 2006308911 A JP2006308911 A JP 2006308911A JP 2006308911 A JP2006308911 A JP 2006308911A JP 2008122310 A JP2008122310 A JP 2008122310A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- variable delay
- unit
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000012360 testing method Methods 0.000 claims abstract description 74
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 238000012546 transfer Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 本発明のデバイステスタ100は、出力可変遅延回路160と出力ドライバ162とからなる複数の出力部152と、入力コンパレータ164と入力可変遅延回路166と入力フリップフロップ168とからなる入力部154と、を備える複数の中継カード122と、基準コンパレータ194と基準フリップフロップ196とからなる基準入力部198と、中央制御部114と、を備え、中央制御部114は、基準入力部198を基準にして任意の出力部152の出力可変遅延回路160を校正し、任意の出力部152を基準にして入力部154の入力可変遅延回路166を校正し、入力部154を基準にして任意の出力部152以外の出力部152の出力可変遅延回路160を校正することを特徴としている。
【選択図】 図2
Description
図1は、第1の実施形態におけるデバイステスタ100の概略的な構成を示すブロック図である。デバイステスタ100は、本体110と、テストヘッド120とを含んで構成される。当該テストヘッド120には、パフォーマンスボード130が載設され、パフォーマンスボード130上にDUT140が載設される。本実施形態においては、DUT140として、SOC(System On Chip)のIC、例えば、マイコンやASIC等のデジタル系IC等を対象としている。
また、上述したデバイステスタ100を利用して、当該デバイステスタ100の信号のタイミングを校正するタイミング校正方法も提供される。
また、第1の実施形態では、基準カード144の基準入力部198を利用して、中継カード122内の出力部152および入力部154を校正したが、基準カード144の基準ドライバからの信号を用いることも可能である。第2の実施形態では、基準カード144の基準ドライバからの信号によって中継カード122内の出力部152および入力部154を校正する。
114 中央制御部
122 中継カード
140 DUT
144、702 基準カード
152 出力部
154 入力部
160 出力可変遅延回路
162 出力ドライバ
164 入力コンパレータ
166 入力可変遅延回路
168 入力フリップフロップ
170 サブ基準出力部
172 サブ基準入力部
180 第1中継リレー
182 第2中継リレー
192 基準リレー
194 基準コンパレータ
196 基準フリップフロップ
198 基準入力部
710 基準ドライバ
Claims (9)
- 被試験デバイスの電気的試験を行うデバイステスタであって、
出力部と入力部とからなる複数のモジュールを備える中継カードと、
入出力の基準となる基準タイミングを供給する基準カードと、
を備え、
前記基準タイミングに基づいて、複数の中継カードそれぞれの任意のモジュールが校正され、
前記複数の中継カードそれぞれ並行に、前記任意のモジュールに基づいて他のモジュールが校正されることを特徴とする、デバイステスタ。 - 被試験デバイスの電気的試験を行うデバイステスタであって、
前記被試験デバイスへの信号の遅延を調整する出力可変遅延回路と該遅延した信号を該被試験デバイスに出力する出力ドライバとからなる複数の出力部と、該被試験デバイスからの信号を入力する入力コンパレータと該入力コンパレータの出力信号をストローブ信号の遅延を調整する入力可変遅延回路の遅延信号によってラッチする入力フリップフロップとからなる入力部と、を備える複数の中継カードと、
前記出力ドライバからの信号を入力する基準コンパレータと、該基準コンパレータの出力信号を基準ストローブ信号によってラッチする基準フリップフロップとからなる基準入力部と、
前記出力可変遅延回路および前記入力可変遅延回路を校正する中央制御部と、
を備え、
前記中央制御部は、前記基準入力部を基準にして任意の前記出力部の出力可変遅延回路を校正し、該任意の出力部を基準にして前記入力部の入力可変遅延回路を校正し、該入力部を基準にして該任意の出力部以外の出力部の出力可変遅延回路を校正することを特徴とする、デバイステスタ。 - 前記中央制御部は、前記基準入力部を基準にして前記複数の中継カードそれぞれの任意の前記出力部の出力可変遅延回路を順次校正し、該複数の中継カードがそれぞれ並行に、該任意の出力部を基準にして前記入力部の入力可変遅延回路を校正し、該入力部を基準にして該任意の出力部以外の出力部の出力可変遅延回路を校正することを特徴とする、請求項2に記載のデバイステスタ。
- 前記入力部を複数有し、
前記任意の出力部を基準にして前記複数の入力部の入力可変遅延回路も校正することを特徴とする、請求項2または3に記載のデバイステスタ。 - 被試験デバイスの電気的試験を行うデバイステスタであって、
前記被試験デバイスへの信号の遅延を調整する出力可変遅延回路と該遅延した信号を該被試験デバイスに出力する出力ドライバとからなる出力部と、該被試験デバイスからの信号を入力する入力コンパレータと該入力コンパレータの出力信号をストローブ信号の遅延を調整する入力可変遅延回路の遅延信号によってラッチする入力フリップフロッ プとからなる複数の入力部と、を備える複数の中継カードと、
基準信号を出力する基準ドライバと、
前記出力可変遅延回路および前記入力可変遅延回路を校正する中央制御部と、
を備え、
前記中央制御部は、前記基準ドライバを基準にして任意の前記入力部の入力可変遅延回路を校正し、該任意の入力部を基準にして前記出力部の出力可変遅延回路を校正し、該出力部を基準にして該任意の入力部以外の入力部の入力可変遅延回路を校正することを特徴とする、デバイステスタ。 - 前記中央制御部は、前記基準ドライバを基準にして前記複数の中継カードそれぞれの任意の前記入力部の入力可変遅延回路を順次校正し、該複数の中継カードがそれぞれ並行に、該任意の入力部を基準にして前記出力部の出力可変遅延回路を校正し、該出力部を基準にして該任意の入力部以外の入力部の入力可変遅延回路を校正することを特徴とする、請求項5に記載のデバイステスタ。
- 前記出力部を複数有し、
前記任意の入力部を基準にして前記複数の出力部の出力可変遅延回路も校正することを特徴とする、請求項5または6に記載のデバイステスタ。 - 被試験デバイスの電気的試験を行うデバイステスタの信号のタイミングを校正するタイミング校正方法であって、
基準タイミングに基づいて複数の中継カードそれぞれの任意の出力部の出力可変遅延回路を順次校正し、
前記複数の中継カードがそれぞれ並行に、前記任意の出力部を基準にして任意の入力部の入力可変遅延回路を校正し、
前記任意の入力部を基準にして、前記任意の出力部以外の出力部の出力可変遅延回路を校正することを特徴とする、タイミング校正方法。 - 被試験デバイスの電気的試験を行うデバイステスタの信号のタイミングを校正するタイミング校正方法であって、
基準信号に基づいて複数の中継カードそれぞれの任意の入力部の入力可変遅延回路を順次校正し、
前記複数の中継カードがそれぞれ並行に、前記任意の入力部を基準にして任意の出力部の出力可変遅延回路を校正し、
前記任意の出力部を基準にして、前記任意の入力部以外の入力部の入力可変遅延回路を校正することを特徴とする、タイミング校正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308911A JP4840730B2 (ja) | 2006-11-15 | 2006-11-15 | デバイステスタ、タイミング校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308911A JP4840730B2 (ja) | 2006-11-15 | 2006-11-15 | デバイステスタ、タイミング校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008122310A true JP2008122310A (ja) | 2008-05-29 |
JP4840730B2 JP4840730B2 (ja) | 2011-12-21 |
Family
ID=39507209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006308911A Active JP4840730B2 (ja) | 2006-11-15 | 2006-11-15 | デバイステスタ、タイミング校正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4840730B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139442A (ja) * | 2008-12-12 | 2010-06-24 | Advantest Corp | 試験装置および診断方法 |
JP2011089857A (ja) * | 2009-10-21 | 2011-05-06 | Advantest Corp | 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03135779A (ja) * | 1989-10-20 | 1991-06-10 | Advantest Corp | Ic試験装置 |
JP2004157133A (ja) * | 2001-06-07 | 2004-06-03 | Advantest Corp | 半導体試験装置のキャリブレーション方法 |
-
2006
- 2006-11-15 JP JP2006308911A patent/JP4840730B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03135779A (ja) * | 1989-10-20 | 1991-06-10 | Advantest Corp | Ic試験装置 |
JP2004157133A (ja) * | 2001-06-07 | 2004-06-03 | Advantest Corp | 半導体試験装置のキャリブレーション方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010139442A (ja) * | 2008-12-12 | 2010-06-24 | Advantest Corp | 試験装置および診断方法 |
JP2011089857A (ja) * | 2009-10-21 | 2011-05-06 | Advantest Corp | 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4840730B2 (ja) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
US7139957B2 (en) | Automatic self test of an integrated circuit component via AC I/O loopback | |
US20060179373A1 (en) | Device and method for JTAG test | |
JP5100645B2 (ja) | 試験装置および試験モジュール | |
KR100868995B1 (ko) | 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체 | |
JP2003098222A (ja) | 検査用基板、検査装置及び半導体装置の検査方法 | |
JP4948421B2 (ja) | 試験装置、調整装置、調整方法、および、調整プログラム | |
JP4840730B2 (ja) | デバイステスタ、タイミング校正方法 | |
KR100724089B1 (ko) | 반도체 시험 장치의 캘리브레이션 방법 및 반도체 시험장치 | |
KR100813872B1 (ko) | 타이밍을 위한 클록을 출력하는 집적회로 칩을 테스팅하기위한 방법 및 장치 | |
JP5205881B2 (ja) | 半導体集積回路および半導体集積回路の電源電圧降下量測定方法 | |
US20050216803A1 (en) | Integrated circuit device | |
JP3857757B2 (ja) | 集積回路テスト装置 | |
US9645195B2 (en) | System for testing integrated circuit | |
JP4320733B2 (ja) | 半導体試験装置 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JP2009216419A (ja) | 半導体集積回路装置 | |
KR100492692B1 (ko) | 테스트 장치 | |
JP2002365333A (ja) | 半導体集積回路 | |
JP2001228213A (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
KR100967342B1 (ko) | 메모리 모듈 테스트 장치의 재설정이 가능한 시리얼 신호 발생기 메모리 모듈 테스트 장치 | |
JP2002031668A (ja) | 半導体集積回路の検査方法および装置、並びに半導体集積回路 | |
JP3970088B2 (ja) | テスト回路 | |
JP2008145204A (ja) | テスト回路、テスト方法、半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4840730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171014 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171014 Year of fee payment: 6 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171014 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |