TWI403240B - 製造電流載體之方法及該方法之用途 - Google Patents

Description

製造電流載體之方法及該方法之用途

本發明係關於一種製造電路載體之方法及該方法之用途。

此等類型之製造方法係自先前技術中獲知。一般而言，需實施以下方法步驟：i)提供一基板，該基板由一介電層及至少其一側上之若干銅層構成；ii)按照一擬構建之導線圖案構建該基板之表面；iii)於對應於導線圖案之區域內沉積一導電材料來形成導線結構；及iv)移除導線圖案外部的導電材料。另一選擇為，在步驟ii)中構建該基板表面後，藉由選擇性蝕刻移除所曝光之基礎銅來形成導線圖案。

對於構建表面，例如，可使用諸如光微影或雷射剝蝕等方法步驟。由於光微影過程在製作極細導線圖案方面存在限制，所以，作為雷射技術及基板材料進一步發展之一結果，現今越來越多地使用雷射直接成像代替光微影來構建該基板表面。

更具體而言，當前方法主要係蓋孔(tenting)技術（使用一負光阻劑將板材料外側圖案化，同時遮蓋其內之穿孔且隨後蝕刻外部銅包層），該圖案化－蝕刻技術（使用一負光阻劑將板材料外側圖案化，在該圖案內形成一金屬抗蝕劑且最後移除該光阻劑，供隨後對外部銅包層進行蝕刻）及半加成(semi－additive)技術（具有差別蝕刻）。達成HDI導線結構（HDI＝高密度互連；導線結構包括電路跡線，該等電路跡線具有一最大100微米之線寬度及一最大100微米之跡線間距）之惟一差異係由在板表面上所施加的初始銅層之表面厚度所導致。迄今，該工業中使用的HDI導線結構95%以上係藉由設置在板表面上的離散電路製造而成。不同電路平面內之結構或藉由機械鑽製之穿孔或藉由雷射鑽製之微通孔來達成電連接。

於上述技術之任一情形下，皆需在芯板（此處為內層或芯）上疊壓銅包層（例如，經樹脂塗佈之銅(RCC)）或層壓裸疊片式外層。產生此HDI板之製作程式由17－20個製作步驟組成且亦提供一產生可能之誤差之廣闊平臺。HDI板之限制係因導線結構之小尺寸而在不同導線平面內個別導線結構之間出現的錯位。

傳統技術製造之HDI板之缺陷源於數個原因：導線結構線及間距之形成主要取決於一減去式蝕刻製程(subtractive etch process)前既定之蝕刻深度及所使用光阻劑之厚度。外層電路之蝕刻厚度及相關線路解析度係如下所述：若使用一38－50微米厚度之負蝕刻（光）阻劑及一5－17微米厚度之銅包層且若將銅額外電鍍至一25微米厚度，則使用蓋孔技術可達成一導線寬度為75微米及相鄰導線跡線間之間距降至100微米之可能解析度。較薄之抗蝕劑可達成一較佳蝕刻解析度，但在另一方面其蓋孔能力受到限制。另一選擇為，若使用一38微米厚度之負蝕刻（光）阻劑及一5－25微米厚度（加5－10微米薄鍍銅）之銅包層，進一步若將銅額外圖案化－電鍍至一25微米厚度且若使用一5－10微米厚度之蝕刻（金屬）阻劑（Sn、Sn/Pb或Ni/Au），則使用圖案化－蝕刻技術可達成50微米線路寬度及75微米間距之可能解析度。依據所遵循之製程路線類型，蝕刻總深度可自10微米至最高大於25微米不等。若首先給一裸板疊片覆蓋一0.6－0.9微米厚非電鍍銅層且使用一38微米厚度之負蝕刻（光）阻劑（其可允許以一至少25微米厚度之圖案鍍銅），則最後藉由使用半加成技術可達成一25微米線路寬度、一35微米間距且具有一相當於1.2蝕刻因數之可能解析度。於此情形下，可使用一差別蝕刻製程移除該共用薄鍍銅層。然而，於此情形下，需要以一合適之強酸或強鹼溶液來剝離該銅層下面自非電鍍銅之觸媒層中產生之殘餘鈀。

上文所列三種製作HDI電路之技術係人們必須考慮且決定著可達成之最大目標之各種故障機制之緣由：首先，在壓製疊片以製作板材料時，於x－及y－方向（經緯）之兩者上皆存在容差：在產生多層電路期間，對平面性之要求係關乎下一步之成功及成品板良率之主要問題（構建外層之前）。因此，業界已開發出層壓方法以在板內引入最小之應力且消除經向及緯向（彎曲及扭曲）上之內部張力。由於印刷電路板疊片之伸長模數在所有三個維(x、y、z)上皆不同，故可將所達成之偏差界定在±250微米範圍內（在所有情況下均使用相同之疊片及完全相同之壓力參數藉由DOE實施量測）。

第二，存在工具及對準容差：所有機械及微影蝕刻製作步驟皆需要對準一參考點（或數個參考點）。通常，係藉由硬金屬針（孔－至－針）或藉由光學靶提供此等參考點。溫度變化及操作員操作精確度允許在一橫跨製造板(production panel)之表面區域上達成一±25微米之最大對準能力（該面板具有一大至18英吋×12英吋（45公分×30公分）乃至一18英吋×24英吋（45公分×60公分）之大小）。在多數情形下，人們可自內層至外層發現呈一扇形錯配狀之故障。微影蝕刻作業未提供一可補償此等誤差之100%解決方案，儘管CNC鑽孔機器可適應此等扇形偏差且人們一旦察覺亦可糾正此等偏差。此現象可在印刷電路板製作過程中導致一近似故障之結果。

第三，存在影像轉移容差，其可引起：對準風險、加扇形偏差以及具有37微米厚度之薄膜阻劑承受散射光所產生之過曝光或欠曝光之風險之事實會產生一誤差倍增。業界對此問題之回答係：產生靶銲墊，例如封裝銲墊，及孔，銲墊直徑與孔直徑之比例約為3：1。此將導致圍繞該等孔形成圓環來平衡孔位置對銲墊位置之任何失配。

第四，存在顯影、金屬阻劑及蝕刻容差：光阻劑之化學顯影總會在成像期間施加散射光效應之風險或其他誤差源之風險。例如，可顯影去掉半固化型或過固化型阻劑，或阻劑顯影可不充分以使阻劑仍會存留在阻劑側壁之根部（側面）處。在施加阻劑前必須對必須提供多少阻劑才能達到所期望之尺寸做出估計。此應由熟習此技術之專家來承擔。當使用鹼或酸蝕刻來產生電路時，會出現相同問題。於此情形下，必須慮及一所謂的過蝕刻因數來達成該最終（目標）尺寸（將導線尺寸總容差之±10－40%作為底切）。首先，圖案化－鍍型外層經受在銅層厚度上的±20－60%之偏差。此反映出蝕刻深度之偏差導致蝕刻底切。此外，阻劑上金屬之過度生長使得幾乎不可能在線路寬度及間距各小於50微米之導線結構間達成實體上清晰之間距。

第五，存在鑽孔容差：通常，機械及雷射鑽孔會經受由鑽頭及機加工失准、（轉動）偏移所致之容差。其中雷射容差則主要歸因於重複、工具及深度之準確度。

在存在本文上述所有容差之情形下，使用傳統技術且既使採用上述技術之最高標準亦僅能允許線路寬度為50－100微米的1－2個電路跡線在包括孔的兩個封裝銲墊之間通過，其中該等銲墊之節距係0.8－1毫米。將圖案設計成有兩個電路跡線在兩個銲墊之間通過需要細線路結構及藉雷射實施阻銲剝蝕(solder resist ablation)。於此情形下，該等電路之線寬係在50微米範圍內。此等電路跡線依靠在外層或內層電介質表面之頂部上，借助於所謂銅包層處理，該等跡線可較佳地附著至板基板下面，該處理具有一3－6微米之粗糙度。所用影像轉移裝置之精度可產生位於±10微米範圍內之線寬及間距之最佳可再現容差。

最後得出之電路跡線具有50微米之線寬及50微米之間距，而擬使用之銲墊仍需具有一大於120微米之直徑。此等銲墊之圓環具有一大約50微米之寬度。電路跡線與板基板間之處理粗糙度限制了電路完整性，但該粗糙度卻因製作及裝配必需之表面黏合而無法放棄。然而，此結構進一步施加之問題在於：此粗糙度限制了阻抗控制及高頻率應用。

使用上述技術未能提供一製作電路板之解決方法，該等電路板適合直接安裝及電連接半導體晶片或具有極細間距之連接端子之半導體晶片封裝，例如BGA、CSP且尤其係FC型封裝。此等電組件具有一位於0.20毫米（FC型）至0.50毫米（CSP型）範圍內之外部連接器間距。為電連接印刷電路板上之此等元件安裝，人們必須找出一種新方法，能夠以一更低之製作容差提供更細之導線結構。由於安裝有該等新電組件之印刷電路板亦必須較佳地滿足相同位準之再分配要求，因此，人們期望盡可能多地具有表面貫通連接性。

DE 196 20 095 A1揭示一種製作印刷電路板之方法，其中較佳使用一凖分子雷射藉由雷射剝蝕，首先在附著至（例如）一載體框架內形成溝槽及通孔。然後，給該電介質提供一接地層，接下來再選擇性移除該接地層，但溝槽及穿孔地點除外。現在，對剩餘接地層進行金屬電鍍，以便直接或在光啟動後形成諸如電路跡線及全電鍍孔之導線結構。本文所述之另一可能性係：省卻對接地層之選擇性處理而直接將金屬沉積於其整個表面上；由此，亦可使穿孔完全填滿金屬。於此情形下，接下來，回蝕刻該金屬直至電介質，使該等已填滿之溝槽及穿孔形成為齊平於該電介質。

EP 0 677 985 A1揭示另一製作印刷電路板之方法。此文獻未涉及多層基板及需要多層層壓材料之類似先前技術製程，此類多層層壓材料被估價昂貴且通常不具有穩定品質。首先，較佳使用一準分子雷射（其亦顯示於DE 196 20 095 A1中）藉助雷射剝蝕於一載體基板內產生各種凹槽。接下來，進一步使用雷射剝蝕來形成穿孔。之後，將一導電材料實質上沉積於該基板之整個表面上，接下來，較佳藉由電鍍加強所述導電材料，且將該材料亦沉積至穿孔之內壁上。於最後一步驟中，藉由機械拋光移除除凹槽及穿孔內之外的沉積導電材料。僅能夠藉助雷射輻射藉由選擇性啟動溝槽及穿孔內之載體基板方可實現凹槽及穿孔內導電材料之選擇性沉積，將一受到雷射輻射時變成導電性之物質沉積在凹槽及穿孔之內壁上。

當今對諸如電腦、行動電話或數位照像機等技術設備製作之要求係以人們對上述電路載體之日益小型化之突出需求為特徵。出於此目的，人們需要具有更小尺寸、更大布線密度及更小組件之導線結構的電路載體，供製作稱為高密度印刷電路板之用。

上述技術允許根據一電路圖案使用高解析度雷射技術在一電介質內形成溝槽及通孔。然而，形成一增大的電路密度會在需要穿過大量導線平面產生全電鍍穿孔的地方受到限制。因為，為達成一極高電路密度，必須滿足某些條件：例如，該等穿孔之一直徑/深度縱橫比最佳地適合於金屬電鍍，且穿孔佔用極小之空間。

上文所示所有方法中存在的一更嚴重缺陷係：由於在生產此類板之過程中所遇到的問題（大量製程步驟及製成具有所需HDI解析度之電路跡線而無法避免之容差；由此使廢品增加），使用此等技術製作之HDI電路板極為昂貴。為達成所需整合密度，例如，包括製作具有八至十二個內層且此外具有亦用於電連接電組件的兩個外部信號層之板，需要大量製程步驟來製作此等板。若欲製作HDI電路跡線，則實際上不可能使用傳統技術來製作具有一普通板大小（例如45公分×60公分）之多層。

如上文所闡述，既便使用DE 196 20 095 A1及EP 0 677 985 A1中所述方法來製作具有所需整合密度之電路板並同時提供電連接電組件之可能性，根據此等方法之一製作的該等電路板亦會因製作此等板之良率將大幅下降而甚為昂貴。此係源於該事實：會製作出不符合規格或未能按需要達成所設計的全部導線連接之廢板。當製作極細電路跡線且製作複合多層時，在對此等板進行全面檢查後，其結果係良率大幅下降。由於根據DE 196 20 095 A1及EP 0 677 985 A1中揭示方法所製作的板內單獨信號層係順次堆積，因此，既使在僅完成少量之信號層後，若合計每一單獨層上之故障率，廢品率亦會大幅提高。由於此類故障僅能在板完成後方可偵測，故一顯著的板損失將不可避免地成為必然結果。

因此，本發明之目的係提供一種用於製作電路載體之方法，其允許進一步小型化，即形成更小尺寸之導線結構及一更高布線密度。藉此，欲形成極細之導線結構，所述結構具有對基板之較佳黏合強度及良好較佳熱擴散特性並可承受高機械及熱負載。此外，該方法將具有成本效率且可易於管理。當然，此亦將包括完成此目標：即便生產HDI導線結構且具有例如一電腦主板所需之整合密度，亦將可能以一高良率製作此等載體。

可藉由請求項1所述之方法且藉由使用請求項17所述之方法解決此等目標。本發明之較佳實施例闡釋於該等附屬請求項中。

該方法用於製作諸如印刷電路板、晶片載體及多晶片模組之電路載體。其涉及以下方法步驟：a)提供一印刷電路板；b)在該電路板至少一個側面上塗佈一電介質；c)使用雷射剝蝕構建該電介質以於其內產生溝槽及通孔（凹槽）；d)將一底層沉積至該電介質之整個表面上或將該底層僅沉積至所產生溝槽及通孔之內壁上；e)將一金屬層沉積至該底層上（加成製程），使溝槽及通孔完全充滿金屬以於其內形成導線結構；及f)移除除溝槽及通孔內部外的金屬層及底層，以暴露該電介質（若該底層已在方法步驟d)中沉積至該整個表面上）。

本發明之方法設計用於：使用一電鍍技術金屬化任一類電介質材料內所產生之三維結構來製作極高密度之印刷電路板。

擬於方法步驟a)中提供之印刷電路板係一以傳統方式製作的印刷電路板。此類板係藉由將單獨電路疊片層壓在一起來形成一雙側或多層板。使用上文闡述之蓋孔、圖案化－蝕刻、半加成或其他傳統技術中之任一技術在此板之外側上或在內層疊片上形成電路跡線。可將該等以此方式所形成之跡線提供在板材料之頂部，從而覆蓋該板材料。該等跡線借助材料粗糙度藉由一充足之黏合而留置在該板材料上。

該等通孔用於連接電路載體內不同之導線平面且因此其通常可完全延伸穿過至少一個介電層。該等溝槽用於（例如）將通孔彼此互連、將用於電組件之封裝銲墊之凹槽彼此互連或將通孔與此等用於封裝銲墊之凹槽互連在一起。因此，該等溝槽不能完全延伸穿過該介電層。

作為一基礎層之印刷電路板尤其可用於：當該等擬金屬電鍍之電路跡線及通孔結構係以導電方式連接至該基礎層時，於電化學金屬電鍍期間供應電流。出於此目的，可將用於供應電流且連接至基礎層之電接觸銲墊設置至擬構建電路載體區域之外側。

該溝槽結構對應於擬於其內形成之導線結構圖案。該導線結構圖案可（例如）既包括電路跡線亦包括用於電組件及金屬區域（例如用於遮罩或用於形成電容器）之封裝銲墊。在下文中，一般而言，將擬於溝槽內形成之導線結構圖案稱作電路跡線。

若藉由本發明之方法開始在一用作基礎層之傳統印刷電路板上形成具有極細導線結構之額外信號層，則既使係製作例如線路及間距均低於50微米之超HDI導線結構，亦可同時製作此等例如一電腦系統板所需整合密度之電路載體且以一高良率製作此等板，以允許安裝及電連接複雜半導體晶片封裝。藉此，首先使用既定製作技術來製作一傳統印刷電路板，例如，一多層。若需要，可在其外側上形成HDI信號層之前檢驗此具有內層電路之電路板是否存在缺陷。然後，根據本發明藉由塗施電介質、構建該電介質並在該電介質內所形成之凹槽內形成導線結構來進一步處理此電路板。傳統電路板無需具有HDI型導線結構，反之，HDI型導線結構係藉由實施本發明之方法步驟b)至f)形成在電路載體外側上。事實上，較佳提供具有相對寬導線結構之傳統電路板，以允許以競爭方式製作具有穩定及高品質之電路板。

藉此，使用一以傳統方式製作之印刷電路板作為一基礎層可允許將成本－效率型非HDI印刷電路板改良成一在其外側上具有最細導線結構之高技術電路載體。可藉由一極容易且具成本效率之方法實施此變化，同時維持一高生產良率。

本發明之方法允許以一個方法步驟生產此等極細導線結構，例如電路跡線及充填通孔，並以一簡單方式堆積具有諸多導線結構平面之複雜電路載體，該等導線結構平面包括小尺寸及一布線密度日益更大之導線結構。藉此，既使該等組件上對應接觸凸塊之接觸格柵圖案係極小，亦可在半導體組件與形成於電路載體上之封裝銲墊之間直接建立一電接觸。此類型之組件更多地使用在該技術中，乃因正需要該等組件來構成一超高整合密度之特徵。藉此，可藉一銲錫球格柵陣列(BGA)或細格柵陣列封裝矩陣(fine－grid－array－package matrix)或進一步（例如）GA、CSP、或FC型封裝來直接接觸半導體組件或半導體晶片封裝。

在先前技術方法中，須在兩個需要額外定位及剝蝕步驟中製作電路跡線之溝槽及通孔，與此相反，使用本發明方法僅以一個單一步驟（製程作業）即可較佳地製作所有結構，此意味著：無需在製作設備內對電路載體進行任何拆卸及再安裝即可以一連續作業方式在電介質內形成溝槽及通孔，由此無需為形成溝槽及通孔而實施單獨作業之間的額外對準步驟。此同樣可改良良率且因不會出現與此拆卸及再安裝相關之失對準問題，因此降低成本。

該電介質沉積於電路板上之方式較佳使得電介質與電路板之間相界處之粗糙度極小。該方式可應用於藉由將另一層電介質沉積於已形成之電路跡線及已填充之通孔上來進一步形成電路平面。此與由銅包層材料製作的傳統電路載體形成對照。此能夠防止在電路內形成不受控制之阻抗波動且更具體而言，防止形成不期望的電容，以便可使用本發明方法輕易地製作阻抗可控式電路。

藉由將通孔填充並將電路跡線嵌入介電層內，即可達成金屬層與電介質之一特別緊密黏合。人們已發現：沉積於溝槽及通孔內的銅可較佳黏接至其內壁上。因此，所形成之電路載體對熱及機械負載具有高穩定性。此結果尤其藉由下述事實達成：本發明之嵌入電路跡線較提供在傳統印刷電路板之外層頂部上之電路跡線承受較小剪切力。當溝槽及通孔完全填滿時，該電路載體亦會因在形成該等相關導線軌跡之同時產生一自該總成內之一層至下一層之固態金屬電鍍連接（較佳係銅電鍍連接）且具有良好散熱性能之特性。況且，觀察不到互連處存在的諸如狗骨形銲墊(dog bonepad)或扇出(fan out)以及殘餘環等常見缺陷。更有可能製造出阻抗受控制之導線結構。

專門使用一加成製程於將金屬沉積於該電介質中之溝槽及通孔內可省卻用於形成導線結構之蝕刻步驟。此係可達成導線結構清晰率大幅改良，因而達成其一更細結構之另一原因。

將該等溝槽及通孔完全填滿金屬以於其內形成導線結構。此可在電路載體之製作中導致缺陷率降低：與不將通孔及溝槽填滿金屬而僅覆蓋其內壁之狀況相比，完全填滿該等凹槽可使電路跡線之金屬更牢固黏合在通孔內之金屬上。藉由完全填充凹槽，可在擬連接的兩個金屬區域之間產生一大接觸區域。此可確保在銲接或晶片黏合期間具有較佳之抗熱應力性。若該等溝槽與通孔相互連接，則可達成該相同效應。

本發明方法具成本效率且易於管理。在使用傳統方法製作多層印刷電路板時，與每一單一層之複合皆會在光學識別、定向及層調節（錯位）期間導致定位誤差。若提供大量層，則此等差之累加總和需要補償性修正。因此，一多層構造上其間具有小間距之細電路跡線會面臨一技術挑戰。作為一結果，處理成本將隨層數及電路密度而增加。本發明方法可減少此等缺陷，從而降低廢品率及生產成本，因為，藉由使用本發明之方法，可較佳地在一個步驟中藉由電鍍式銅填充之惟一定位製造出藉由實施一次上文所述方法步驟a)至f)而在該介電層之任一側上形成之兩層結構。藉此，將兩個定位步驟及兩個電鍍步驟各減少成一個步驟。

由於使用通孔來接觸不同之導線結構平面，因此更有可能成功地製作出最細導線結構。此可較使用穿孔提供諸多之基本優點。

眾所周知，在開始時就必須端視深度將穿孔設計成具有一較大直徑（至少150微米），此乃因隨著深度的增加，在技術上更難以使用濕式化學金屬電鍍方法來形成一全電鍍金屬層。此外，穿孔通常在其上部及下部包括輪緣圓形環，供在其上塗施構建導電性圖案所需之阻劑材料。由此，將已很大之穿孔直徑進一步增大，以至於印刷電路板上或各種平面內之相應大小之區域不能用於形成導線結構。因此，本發明方法允許溝槽及通孔於一無連接盤設計(landless design)中相互連接。此可確保導線密度之一明顯提高且顯著地擴大了整體製程運作之窗口。

在藉由形成諸如電路跡線及填充通孔在該電介質內構建一導線結構之第一平面後，實施進一步方法步驟，將另一電介質沉積至包括已形成導線結構之電路載體之電介質上。然後，根據方法步驟b)至f)較佳地處理所述電介質，以產生導線結構之另一平面。為實施此作業，本發明之方法較佳包括以下可在方法步驟f)後實施一次或幾次之進一步之方法步驟：g)將另一電介質沉積至該具有溝槽及通孔之電介質上；及h)重複步驟c)至f)。

因此，另一電介質可由相同或另一材料製成。可依據電路載體之期望結構重複所述方法步驟。最後，將一終結層(terminating layer)沉積至導線結構之外部平面上，例如，以保護電路跡線裸銅表面免受腐蝕或在銲接期間保護電路跡線裸銅表面。一現用輔助阻劑或一永久阻劑，更具體而言，一阻銲劑可用於此目的，例如，可藉由微影法構建所述阻劑。

所產生之電路跡線及填充通孔較佳具有以下尺寸：電路跡線寬度：<10－80微米；電路跡線高度：<10－50微米；通孔直徑：<10－80微米；通孔長度：50－130微米；其中最大高度相當於該電介質之厚度。該電介質通常具有一50－130微米之厚度。

由此，於電介質內產生溝槽及通孔亦可包括產生組合式溝槽及通孔，即產生其中形成有通孔之溝槽。作為其一結果，隨後即可形成導線結構，所述結構包括具有填充通孔之電路跡線。若該等通孔相當於電介質之厚度，則其可接觸導線結構之不同平面內之線路跡線。

在製造該導線結構之第一平面後，在形成導線結構之其它平面期間，固定該電介質之印刷電路板較佳滯留在該電介質上。

該印刷電路板亦可作為一載體構件用於在方法步驟b)至f)中形成之信號層。例如，該載體構件可係一多層或一半導體晶片。該電路板較佳具有一夾層結構。

FR4及FR5材料、高Tg FR4材料、BT樹脂、氰酸酯樹脂、APPE、EPPO、RCF、LCP（液晶聚合物）、PTFE、聚醯亞胺皆可較佳用作電介質。FR4材料尤其佳，乃因其不僅價格便宜而且較大多數其它材料更易於以一更可再現方式進行處理。

更具體而言，上述材料填充有諸如雷射玻璃(Isola、Dielektra)或Thermount（杜邦）提供尺寸穩定性之填充材料。此等材料可較佳地給多層結構提供尺寸穩定性。於玻璃插填物之情形下，人們已發現：藉由使用具有一吸收塗層之平織玻璃(Isola, Dielektra)可達成均勻剝蝕。

例如，可使用以下由一側上帶有包覆銅的材料與膠片（未完全固化型（B級）玻璃纖維織物加強型FR4－樹脂層）構成之材料組合製作該等載體材料：

若使用此類型載體元件，其可用作通孔之一基礎。因此，可將供形成通孔之金屬層用作停止點(stop point)即，用作雷射剝蝕期間之著陸區(landing zone)。可經由填充通孔接觸該印刷電路板或半導體晶片。於印刷電路板之情形下，該等通道係於印刷電路板上具有金屬區域且經由通孔進行電連接之彼等位置處構建於電介質內。進一步，本發明方法可允許在形成上部電路平面之同時，在該載體材料之底部側上形成一第二電路平面。

本發明方法亦允許藉由裝配已根據本發明處理之個別載體來製作多層電路載體。視情況，所述電路載體可藉由固態金屬相互連續連接。出於此目的，可利用一兩側皆具有電介質之印刷電路板，以便以本發明之方式在電路板兩側上形成電路平面。由於該等層之間的固態銅連接，使得電路載體格外具有抗變形及震動性、不易受溫度變化之影響且具有較佳之散熱性特徵。

該電介質係由雷射剝蝕所構建。由剝蝕所產生之溝槽及通孔較佳構成一類似豁口的大致V形狀。由於該豁口深度相對於其開口寬度較小，此可便利金屬在該等溝槽及通孔內之電解沉積。

對於雷射剝蝕，可將非聚焦或聚焦雷射光導引至電介質上。於第一種情形下（投影作業），額外使用一金屬遮罩來形成剝蝕結構。於此情形下，將非聚焦雷射光束引導穿過包括佈置在擬產生圖案內之最細開口之金屬遮罩。於第二種情形下（直接聚焦作業），此方法係較佳替代方法，將聚焦雷射光束引導至電介質表面上，以便藉由「寫」雷射光束（直接－寫技術）來形成嵌入式溝槽及通孔。此直接－寫技術包括：在擬於該電介質內產生溝槽及通孔之彼等電介質表面區域掃描一雷射光束。出於此目的，可使用高速率反射鏡使該雷射偏轉並調節該雷射，使其以不同角度輻射至電介質表面上。進一步，在剝蝕期間控制雷射之能量。此允許以所期望之平面度及精度實施製作。原位對準不再需要其它所有傳統上所需之對準及伴隨有類似底切等習知缺陷的所有微影蝕刻作業及電路界定蝕刻。

關於構建該電介質，更具體而言，可使用具有UV範圍內或藍色可見光範圍內雷射波長之雷射。合適之雷射較佳具有193, 248, 308及355奈米之波長。合適之雷射係氬離子雷射或凖分子雷射。可較佳使用一308奈米波長之準分子雷射藉由投影方法處理FR4材料。

可藉由將電介質暴露至一反應性氣體（例如一氧化性氣體，具體而言，氧氣或一氧化氮、或氟）或暴露至可與該電介質反應形成揮發性反應物之任一其他氣體來達成剝蝕速度之顯著提高。出於此目的，在使用雷射光輻射電介質表面之同時，使該氣體與電介質接觸。例如，可在曝光期間將該氣體吹過電介質表面。

較佳藉由一脈動型雷射移除電介質材料。其優點係：因每一單一雷射脈衝包括一確定之能量，故可以一可再現方式調節所剝蝕電介質材料之數量。為達成一預定剝蝕深度，該雷射光束以一先前計算的雷射脈衝數量輻射一預定輻射地點。因為該脈動型雷射光束可掃描掠過電介質，且同時可調節輻射至該電介質表面區域之雷射光束之能量，使其相依於擬產生之溝槽及通孔深度並藉此來設定輻射至所述表面區域之雷射脈衝數量，所以，此使得以一單一製程作業來形成溝槽及通孔成為可能。因此，若欲在一特定表面區域形成一溝槽，所需雷射脈衝可較形成一通孔所需雷射脈衝為少，此乃因後者具有一更大深度。若使用一連續光束雷射，則可採用該相同原理。於該後一情形下，調節該雷射光束之功率，使其相依於擬產生溝槽及通孔之深度。

藉由選擇性地於每一單一脈衝中輻射一預定量之雷射能量，即可緩慢地將材料移除。在材料剝蝕期間，例如，可自一初始高值逐漸降低能量，以最大程度地防止損壞通孔及溝槽內壁上未移除之材料。作為其一結果，不僅可在該通孔結束在一金屬基礎層內時且亦可在通孔「盲」結束於電介質內時達成一規定之通孔深度。此亦使產生平滑之凹槽內壁成為可能。出於此目的，在進一步處理電介質表面供用於金屬化之前，亦可使用雷射工具製備該電介質表面（雷射拋光）。後者尤其可確保高頻率導線具有極狹窄之軌線容差及高分辨度。

舉例而言，可以一跨圖案作業模式實施雷射剝蝕。出於此目的，可藉由投影或藉由雷射直接聚焦作業在基板上形成第一束溝槽，該等溝槽較佳彼此平行定向。接下來，形成第二束溝槽，該些溝槽較佳彼此平行定向且以（例如）一90°角度交叉該等第一束溝槽。舉例而言，可在使用一條形遮罩(bar mask)之第一雷射步驟中，藉由投影在位於例如一平面內之電介質中形成該等第一束溝槽。藉由隨後相對於該照射裝置旋轉該電介質或旋轉該條形遮罩，可於另一雷射步驟中形成該等第二束溝槽。在溝槽交叉處，同時形成通孔，因為，作為重複雷射剝蝕之一結果，自該等區域移除之材料較該等交叉點外之溝槽移除之材料為多。依據該雷射之輻照能量及電介質材料，該等通孔可具有一相當於電介質厚度之厚度。

若藉由雷射直接聚焦作業將上述方法付諸實施，則可製造任何具有通孔之電路結構：出於此目的，將雷射導引至該電介質內欲形成溝槽之平行跡線區域上。與本文所述原則形成對照，若欲在此相應位置形成一跡線段，則僅將雷射束導引至該電介質上，而若於此處不期望有跡線段，則關閉該雷射束。當然，同樣亦可使用其它掃描模式，例如沿一標記欲剝蝕凹槽之被投影路徑導引聚焦雷射束。若欲該等凹槽內產生不同之深度，則沿該路徑以不同之速度掃描該雷射束：若欲形成一通孔，則以較形成一溝槽為慢之速度掃描該雷射，若將一連續雷射或一脈衝雷射之脈衝序列之功率設定為恒定，則此程式為必需。若該功率或脈衝序列可隨時間變化，則可將掃描速度設定為恒定且可依據欲形成凹槽之深度相應地調節該雷射束之能量。

在構建作業後，將底層沉積至溝槽及通孔內壁上。為改良金屬層對內壁的黏合強度，亦可在施加底層之前對內壁進行預處理。可利用一電漿去焦渣製程及隨後一化學清潔製程來達成此目的。亦可使用一濕式化學聚合物蝕刻製程代替電漿去焦渣製程，例如，使用一鹼性高錳酸鹽溶液之蝕刻製程並繼之以一還原步驟來移除合成二氧化錳。使用通用清洗劑進行清洗。可額外調節內壁以確保形成經改良之底層。

可根據習知方法藉由實施一處理來形成該底層，其中使用金屬活化劑，更具體而言，使用貴金屬活化劑，例如鈀活化劑，更具體而言PdCl₂ /HCl－或PdX₂ /有機保護性膠質活化劑（Neopact，Atotech；X＝鈀配體），或使用供形成導電性聚合物層之單體溶液，例如吡咯或噻吩溶液或其衍生物溶液(Seleo，Atotech)，或使用碳懸浮液（Shadow，電化學品）；或藉由濺鍍來實施該處理。Neopact尤其適合於金屬電鍍PTFE及聚醯亞胺。此製程包括：塗施一含氮配體且較佳含芳香氮配體（例如，2－胺基吡啶）之鈀錯合物，且隨後使用一硼烷還原劑，例如氫硼化鈉（氫硼化合物）或二甲基胺基硼烷將所吸附的鈀物質還原成鈀核。此外，可使用一諸如一噴墨技術或一微量注射或微筆技術或一雷射霧化技術等直接沉積方法來沉積該底層。可使用此直接沉積方法（例如）藉由噴射將一導電塗層或一對非電鍍具催化作用之塗層塗施至電介質表面上。可藉由前述任一方法將該底層僅沉積於所產生之結構上或沉積於整個表面上。

由於底層之存在，該等溝槽及通孔被較佳地啟動於三維內，亦意味著於溝槽及通孔之內壁上。

於本發明之一實施例中，同樣可藉由（例如）雷射剝蝕將施加在整個表面上之底層自此前尚未藉雷射剝蝕形成構造之地點移除，以僅留下溝槽及通孔內之底層。當隨後沉積金屬層時，僅在所期望之區域內形成金屬層。

若不實施沉積一底層之步驟，亦可（例如）使用合適之電介質製備（即啟動）溝槽及通孔，供隨後藉由例如使用UV－光之照射實施金屬化。出於此目的，例如，可將經由雷射輻射而被賦予導電性之物質沉積至溝槽及通孔底部及內壁上。例如，諸如雙－（乙烯硫代乙炔）等有機聚合物即具有此等性質。

然後，藉由無電及/或電解（濕－化學）電鍍將金屬層沉積至底層上，使溝槽及通孔完全充滿金屬。藉此，可沉積純金屬或金屬合金。較佳沉積銅或銅合金。原則上，其他金屬亦適合，例如銀、鈀、鎳、鈷、錫、鉛、其合金及其具有諸如銻、磷及硼之其他元素之合金。可藉由使用直流電或使用脈衝電流（單極性，反向脈衝）以電化學方式沉積金屬。關於化學（無電）沉積，可利用現用銅浴，例如包含甲醛作為一還原劑及EDTA或酒石酸鹽作為一錯合劑之浴。

為了以電化學方式在溝槽及通孔內均勻地沉積銅，電鍍浴較佳具有一用於填充通孔之均勻電鍍本領(throwing power)特徵及類似圖案電鍍中之均勻填充結構之能力。當使用電鍍銅浴來形成金屬層時，可（例如）使用現用銅電解液，諸如一硫酸銅浴。於硫酸銅浴中，較佳將銅濃度設定至溶解極限。可利用20至高達40克/升銅之濃度（較佳呈硫酸銅形式）。其可進一步包括高達220克/升濃度之硫酸以及一0.3－2毫升/升濃度之二硫化物複合物，例如，雙－（3－硫代炳基）－二硫化二鈉鹽。例如，可另外使用一13－18毫升/升濃度之均平劑(leveler)，諸如聚烷氧基化之烯烴及其烷基－/環烷基衍生物。

為了均勻地實施金屬電鍍，可藉由縱向處理方法處理載體材料，且藉由以高速度及微循環將電解液供應至材料之橫向處理方法達成特別之益處。

若底層已沉積於電介質整個表面上且作為濕化學沉積之一結果金屬不僅形成在溝槽及通孔內，同樣必須根據方法步驟f)自該電介質表面移除過剩之金屬（銅）。移除完成後，即可形成一導電性（銅）大體上與電介質表面齊平之平坦化表面。較佳以一自25至45℃之溫度範圍實施該蝕刻步驟。較佳使用一化學蝕刻溶液進行蝕刻。另一選擇係，可利用一使用直流電或使用脈衝電流（單極性，反向脈衝）之電化學蝕刻製程。應瞭解，亦可組合電化學蝕刻與化學蝕刻，例如一電化學過程用於移除過剩金屬之主要部分及一化學後蝕刻步驟用於蝕刻掉電化學蝕刻所導致的金屬島嶼(island)。亦可在蝕刻之前用刷子輕輕地刷掃該表面以找平該金屬表面。另一選擇係，可使用一化學機械拋光製程，例如S. Kondo等人闡釋於：J. Electrochem. Soc., 147, 2907(2000)中之製程，或闡釋於US 5,759,427 A中之製程，此等文獻皆以引用的方式倂入本文中。

亦可使用可剝離或可分解之覆蓋層，更具體而言，藉助電鍍阻劑來對結構化電介質實施選擇性金屬化。於此情形下，可藉由剝離阻劑再次移除施加至阻劑表面上之底層且，視需要，剝離一第一薄鍍銅層（化學銅）。

可藉由拋光及/或藉由一化學回蝕刻技術及/或一電化學回蝕刻技術及/或藉由電拋光法及/或藉由脈衝電解法移除該金屬層及底層。

關於回蝕刻，可使用以FeCl₃ /HCl、CuCl₂ /HCl為主之蝕刻溶劑或一氨性蝕刻劑。進一步，可將具有過氧一硫酸鹽及/或過氧二硫酸鹽以及H₃ PO₄ 之溶劑用於化學拋光及/或電拋光。橫向技術較佳用於此目的。

於本發明之一特定實施例中，例如，可金屬層上沉積用於經由接觸指形件達成電接觸並用於接觸半導體晶片之功能層，例如金或鈀層。因此，用於銲錫球格柵陣列及細格柵陣列之功能層在技術上係較佳。

本發明方法可用於使用標準工業設備之橫向及縱向處理技術兩者。在橫向技術中，載體材料係藉由橫向輸送帶送過一處理線。而在縱向技術中，材料係縱向向下放入處理罐中。本發明方法較佳用在橫向處理線中。此技術之優點既在於易於運送該等極精細之載體材料亦在於僅將全封閉處理線中之極佳清潔室內條件用於橫向技術之可能性。藉此，可顯著降低製作高積體電路載體之成本。

一特別適用於製作具有導電結構之第一方法變型涉及以下方法步驟：i)在一印刷電路板提供一電介質。

ii)於該電介質內形成包含通孔之用於電路跡線之凹槽；為了與一擬在金屬基礎層側面上產生之佈線平面建立一導電連接，將該等通孔製作得與該金屬基礎層一樣深；視需要，可將該等通孔形成於凹槽內；金屬基礎層可在通孔之雷射剝蝕期間用作一著陸區且可在金屬電鍍期間部分地用於載送電流。

iii)將包含通孔之凹槽內壁與一底層一起啟動。

iv)藉由電鍍將金屬沉積至該底層上，以便完全填滿包含通孔之凹槽容積。

e)移除過量金屬。

v)將半導體晶片嵌入電路載體電介質內（聚合物內晶片技術(chip－in－polymer technique)）；同樣，亦可將半導體晶片嵌入沉積至電路載體上形成終止層之一輔助光阻內或一永久阻劑內；於此等情形下，可在該晶片上之接觸銲墊處形成通至該電路載體上電路跡線之電連接；出於此目的，更具體而言，可在嵌入材料內形成通至該嵌入晶片上之接觸銲墊之額外通孔供建立連接之用。

在此用於製作具有導電結構之多層佈線平面的方法變型中，首先提供沉積至結構化外層上用作一多層之基礎層之電介質。根據上述方法步驟ii)該電介質內之一第一平面內形成溝槽及通孔。為了達成該佈線平面之導電互連，在電介質內鑽製延伸至該多層之外層之通孔。

在上述實施例之進一步改良中，將一電介質之額外層、一輔助阻劑或一永久阻劑沉積至原本已處理完之電路載體上。

為了製作圖1之組件，取用一在任一側面上之合適位置包括導線圖案之多層芯板作為開始材料。於此情形下，可將介電層施加在該多層外側上之兩個側面或僅一個側面上且根據本發明構建該等介電層。在圖1下方之實例性實施例中，在已構建第一介電層並已形成電路跡線及填充通孔後，已將一第二介電層沉積於該多層之頂部側面上。

圖2示意性顯示在構建一多層期間一導線結構之設計，其中顯示本發明方法用於處理由電介質6及（示意性顯示的）基礎層9構成之載體材料之方法步驟c)至g)。在c)中，藉由雷射剝蝕構建電介質6，藉以形成溝槽2與通孔1及具有通孔之溝槽3，其中通孔1及具有通孔之溝槽3延伸遠至基礎層9。在d)中，給溝槽2、通孔1及具有通孔之溝槽3塗佈一底層4並隨後在e)中進行電鍍，藉此使其完全填滿金屬5。亦可將一金屬層5形成於電介質6表面上。首先，沉積一非電鍍銅層以形成一第一導電金屬層。之後，同樣亦可藉由電鍍沉積金屬。在f)中藉由一回蝕刻製程移除多餘金屬5後，在g)中沉積另一介電層6′，以使用本發明方法構建一多層。

於本發明之此實施例中，由於雷射不能移除基礎層9上之金屬，故基礎層9可用作一著陸區或用作一雷射鑽孔之基礎。

圖3示意性顯示在構建一對應於圖2之多層期間一導線結構平面之設計，其中方法步驟d)與e)組合成一個步驟，此進一步提高了本方法之效率。

圖4示意性顯示在構建一多層期間一導線結構之設計，該圖解在原理上對應於圖2。一具有一結構化外部銅層10之印刷電路板9用作基礎層。於一先前步驟中，將電介質6沉積至結構化外部銅層10上。如同參照圖2所闡釋，此步驟後分別根據方法步驟c)－e)構建該電介質、沉積該底層並啟動及電鍍。接下來，如參照圖2所闡釋，在f)中移除多餘金屬5且在g)中沉積另一電介質6′。

於本發明之此實施例中，構造嵌入通孔及具有通孔之溝槽之一部分，使其向下延伸至結構化外部銅層，從而接觸結構化銅外層10之某些部分。

下文將詳細闡釋兩個用於製作電路載體之實例性實施例。

所用載體材料係一由一65微米厚電介質（FR4樹脂B級）上之一18微米厚銅層製成之金屬箔片(Isofoil 160i)。首先，藉由一固化循環預處理相同之載體材料片：加熱40分鐘@25－180℃固化90分鐘@180℃冷卻90分鐘@180－25℃然後，根據步驟a)至f)實施本發明方法。

於一交叉圖案(cross－pattern)作業模式中，使用一波長為308奈米之LPKF準分子雷射來藉由投影技術構建電介質，因此可使用具有一線設計之金屬遮罩。在第一雷射剝蝕後，將遮罩轉動90°並使雷射輻照第二投影方向。以兩倍之能量輻照交匯點，以使所形成之通孔延伸深達銅層。

使用按照上文所述製備之相同開始材料，實施以下步驟，其中實例1中之電介質係藉由一不同於實例2之雷射所構建。

a)提供用於實例1與2之載體材料；b)實例1中之雷射剝蝕：具有35微米/40微米間距/線尺寸之遮罩。於每一投射方向上250個650 mJ脈衝。b)實例2中之雷射剝蝕：具有110微米/40微米間距/線尺寸之遮罩。於第一投射方向上150個650 mJ脈衝。於第二投射方向上350個650 mJ脈衝。c)於實例1及2中沉積該底層：DS－PTH方法順序，縱向：溶脹劑Securiganth(Atotech) 2分鐘@77℃高錳酸鉀蝕刻劑(Atotech) 8分鐘@70℃，超聲波還原調節劑(Atotech) 5分鐘@48℃清潔劑Securiganth5分鐘@57℃蝕刻清潔劑Securiganth2分鐘@25℃預浸劑Neoganth(Atotech) 1分鐘@25℃活性劑Neoganth5分鐘@39℃還原劑Neoganth5分鐘@30℃非電鍍銅Printoganth(Atotech) 30分鐘@32℃ d)於實例1及2中沉積該金屬層縱向技術中之金屬化條件：清潔劑Cupra Pro(Atotech) 5分鐘@39℃蝕刻清潔劑Securiganth30秒鐘@28℃去垢劑(10 wt.% H₂ SO₄ ) 2分鐘@25℃實施電鍍使用Cupracid(Atotech)，以一1 A/dm² @27℃之電流密度e)於實例1及2中移除金屬層：以兩個方法步驟將多餘金屬完全蝕刻掉，並使導線結構保持完整無損。

在第一步驟中，使用一橫向線：拋丸蝕刻機(pill etcher)氯化鐵/鹽酸，35℃1.2米/分鐘，4.6微米移除厚度在第二步驟中，使用一縱向線：縱向模組單過硫酸氫鉀，28℃1.7微米/分鐘之移除厚度

圖5係一填充通孔（左側）及一於金屬化後其上延伸且超出一金屬層之電路跡線（右側）之電子顯微鏡剖面視圖，其中在藉一硫酸銅浴所實施之金屬電鍍期間，已將0.3毫升/升之增亮劑(Atotech)及13毫升/升之鹼性均平劑(Atotech)加至金屬電鍍浴。該通孔嵌入至深達載體元件之平面並充滿金屬。

圖6係金屬化後的一電子顯微鏡剖面視圖，其中左手側像片顯示兩個電路跡線，而右手側像片顯示其上延伸並超出一金屬層之三個電路跡線。其中在藉由一硫酸銅浴所實施之金屬電鍍期間，已將0.8毫升/升之增亮劑(Atotech)及14毫升/升之鹼性均平劑(Atotech)加至金屬電鍍浴。

圖7係在銅電鍍後其銅自填充溝槽及通孔凸出的一電鍍電介質之俯視圖，其中在金屬電鍍期間，已將0.8毫升/升之增亮劑(Atotech)及14毫升/升之鹼性均平劑(Atotech)加至金屬電鍍浴。

圖8係一其銅自電路跡線及自所述跡線之交叉點凸出且較圖7具有一更大比例尺之電鍍電介質之俯視圖，其中在鍍銅期間，已將0.9毫升/升之增亮劑(Atotech)及16毫升/升之鹼性均平劑(Atotech)加至金屬電鍍浴。

圖9係一結構化電鍍電介質在兩次蝕刻掉多餘銅後之俯視圖。將多餘銅完全移除而使導線結構保持完好無損。

實例3：藉由使用一由一普通基於環氧樹脂之FR4基板構成且通孔已電鍍並已電路化之150微米厚印刷電路板實施進一步之示例工作，其中該FR4基板係藉由例如機械鑽孔、去焦渣、啟動、無電電鍍及電解板電鍍等傳統方法製作。使用傳統幹膜阻劑成像及酸蝕刻來產生該電路圖案。

然後藉由使用適於FR4之標準工業條件藉助熱量及壓力將一具有70微米樹脂之RCC箔片（經樹脂塗佈之18微米厚銅箔片）、Isofoil(Isola)層壓至芯板之兩側。隨後，以一酸性蝕刻劑蝕刻所獲得的基板，以便自RCC環氧樹脂層移除非期望的銅包層箔片。

該合成裸環氧樹脂層（電介質）可用作基礎層供形成一具有凹槽型電路跡線及微型盲通孔之信號層，其中該些凹陷電路跡線及微型盲通孔係藉由對電介質之雷射剝蝕同時形成。

使用一波長為355奈米、光束點大小為15微米且以一4W－8W@20 kHz平均功率範圍運作之UV雷射來同時對電路溝槽及微型盲通孔實施雷射剝蝕。此作業以一300毫米/秒之剝蝕速度產生15微米之剝蝕深度。

經證明：掃描速度極大地取決於材料類型及形貌大小。

於一進一步試驗中，在雷射光束掃描掠過該表面的同時使氧氣流過該電介質表面。掃描速度得以明顯提高。

藉由雷射剝蝕形成的凹槽顯示在一SEM像片中。圖10顯示此像片具有凹槽型跡線（溝槽）及孔（通孔）。圖11顯示此電路之一放大像片，圖中同樣顯示溝槽及通孔。為了演示在使用傳統方法來產生跡線及通孔之狀況下所需之間距，將典型BAG銲墊之暈圈以示意性方式標記在此像片內。自此圖中可明顯看出，三條跡線可方便地在兩個通孔之間穿過。若必須在板表面上產生大BAG銲墊（為補償傳統技術中的失凖，因為於此情形下，既使發生了失準，該等跡線亦必須會合該等孔以產生與通孔之電接觸），則僅一條而非三條跡線在兩個銲墊之間穿過。

然後，按照下表2中所列Atotech PTH順序處理該板以提供對後續電解鍍銅具導電性之凸起表面部分及凹槽型導電結構（即，該板的整個表面）。

圖12顯示一溝槽之大倍數放大像片，其中一雷射沿線路路徑掃描以產生一窄溝槽。在圖13中，顯示一孔－溝槽交叉之SEM詳圖，其中多重雷射沿線路路徑掃描以產生一寬溝槽。該影像係在雷射拋光之前拍攝，其顯示0.8毫米之BGA。數個不同之雷射路線係可能。

於下一步驟中，以電解方式將銅鍍在該板包括凹槽在內之整個表面上。藉由一包含40－45克Cu^{2 ＋} /升、140克－160克H₂ SO₄ /升、30－40 ppm氯化物、4－6克/升鐵(II)、0.5－1.5克/升鐵(III)之電鍍浴以1.3 A/dm² 實施電鍍。

在85分鐘內，電鍍一大約20微米厚度之銅層。

在下一步驟中，藉由化學蝕刻，自該板上不期望存在導線結構之凸起部分上移除大部分銅層。在一標準蝕刻線（自Chemcut Corp./US製造之Sigma HDC）內使用氯化銅溶液實施該蝕刻。然後，藉由研磨、拋光或磨削移除剩餘的2微米至3微米厚的銅。（參見下文之詳細製程說明）。

圖14顯示溝槽內填滿銅的通孔及銅跡線（0.2毫米間距BAG之間三條線）。圖15之像片顯示金屬化之前圖14所示樣本之溝槽及通孔之尺寸：通孔具有一約50微米之直徑，跡線具有一約為20微米之線寬。圖16顯示此等通孔及溝槽之一剖面圖，其中該等通孔係連接至一下方銅平面。在通孔內之銅金屬與跡線內之銅金屬之間產生一極佳銅黏合。圖17中顯示：在通孔內之銅金屬與向右延伸之銅跡線之間產生一無任何銳角之平滑過渡。此可確保銅具有承受熱負荷之較佳穩定性。

實例4：按照供貨商所建議之標準條件，將一裸露的純聚醯亞胺箔片(SPB 050 Espanex－Nippon Steel)層壓在一150微米厚FR4多層基板芯之兩側上。

同樣，使用與實例3試樣類似的條件同時對電路溝槽及微型盲通孔實施雷射剝蝕。使用一波長為355奈米、光束點大小為15微米之UV雷射並在4W－8W@20 kHz之平均功率範圍內運作該雷射，以一300毫米/秒之剝蝕速度產生15微米之剝蝕深度。

以類似於實例3試樣之PTH條件處理該板，以賦予聚醯亞胺箔片內之凸起及凹槽型結構導電性。

然後，使用與實例3試樣相同之條件電鍍該試樣。

於下一步驟中，藉由化學蝕刻自該板不期望存在導線結構之凸起部分上移除大量銅層。在一標準蝕刻線（Chemcut Corp./US製造之Sigma HDC）中使用氯化銅溶液實施該蝕刻。然後，藉由研磨、拋光或磨削移除剩餘的2微米至3微米厚的銅。（參見下文詳細製程說明）。

實例5：使用一與實例4試樣相同之基板堆疊。

藉由遮罩投影法，使用一300 Hz及308奈米波長之凖分子雷射對該聚醯亞胺箔片內之凹槽型結構實施剝蝕。剝蝕電路線路及微型通孔開口需要兩個單獨遮罩。在一6平方英吋大小的方形電路之一側上剝蝕一包括環形微通孔銲墊之15微米深電路圖案需要大約50個具有0.3微米/脈衝剝蝕速度之脈衝。

在剩餘的35微米厚聚醯亞胺處剝蝕通孔需要額外的105個脈衝。

在下一步驟中，藉由化學蝕刻法，自該板之不期望存在導線結構之凸起部分上移除大部分銅層。在一標準蝕刻線（Chemcut Corp./US製造之Sigma HDC）中使用氯化銅溶液實施該蝕刻。然後，藉由研磨、拋光或磨削移除剩餘的2微米至3微米厚的銅。（參見下文詳細製程說明）。

選擇製程（來產生離散電路及通孔）：步驟1：使用設定在標準工業參數的標準工業蝕刻技術（設備及化學原理），但接觸時間係設定用來移除填充製程期間所產生之大部分過電鍍銅(85%)。

工業標準製程包括：鹼性蝕刻；酸性－氯化銅、氯化鐵蝕刻；硫酸過氧化物(Sulfuric/Peroxide)蝕刻；或特別開發之系統，諸如：使用DC或脈衝/反向脈衝技術之電解蝕刻。

步驟2：使用以下工業標準方法之一移除剩餘的15%過電鍍銅（及活性層）：使用剛性磨削工具之機械平面化方法；使用工業標準微蝕刻參數之差別蝕刻方法（過氧化物、過硫酸鹽、過硫酸氫鉀/單過硫酸鹽(oxone/caroate)）；化學機械平面化方法（旋轉、線性，等）；機械軟涮法（使用或不使用浮石）。

上述實例顯示：藉此可製作基於一具成本效率之印刷電路板且具有與表3所述尺寸一樣低之極細結構之電路載體（參照圖18）：

圖18示意性圖解說明一載體設計。此載體具有充滿銅的三個通孔1。該等通孔中的兩個係彼此相鄰，其中間無傳導跡線。另兩個通孔係彼此相鄰，其中間有一個傳導跡線7。表3中給出的該等參數尺寸係若實現本發明所能達成之值。根據本發明，在藉由使用傳統印刷電路板作為一於其上形成HDI電路之基礎板來實現一具有競爭性價格之電路載體之設計的同時即可實現此設計。

應瞭解，本文所述該等實例及實施例僅用於圖解說明之目的且熟悉此項技術者將易於藉助於該等實例及實施例聯想出各種修改及改變及對本申請案中所闡釋特徵之組合，該些修改、改變及組合皆包括在本發明所述之精神及權限內且包括在隨附申請專利範圍之範疇內。本文引證的所有出版物、專利及專利申請皆以引用的方式倂入本文中。

1．．．通孔，填滿銅的通孔

2．．．溝槽

3．．．帶通孔的溝槽

4．．．底層

5．．．金屬（銅）

6．．．電介質

6′．．．電介質

7．．．銅跡線

9．．．印刷電路板

10．．．結構化外部銅層

為了更佳地理解本發明，須參照以下圖式，該等圖式圖解說明形成夾層結構的電路載體之各種組件類型：圖1顯示一具有一多層作為基礎層之組件（電路載體）及具有一個或兩個電介質平面且各具有兩個佈線平面的單面型或雙向式設計；圖2係一在構建一多層期間之方法步驟c)至g)之示意性圖解說明；圖3係一根據圖2並結合方法步驟d)及e)構建一多層之示意性圖解說明；圖4係一根據圖2使用一印刷電路板作為基礎層9構建一多層期間之示意性圖解說明；圖5係一電子顯微鏡截面視圖，其圖解說明金屬化後的一填充通孔(左)及一電路跡線(右)；圖6係一金屬化後的兩個或三個電路跡線之電子顯微鏡視圖；圖7係一顯示金屬化後具有凸出銅的一電鍍電介質之俯視圖；圖8係一顯示金屬化後具有凸出銅及交叉電路跡線的一電鍍電介質之俯視圖；圖9圖解顯示蝕刻掉多餘銅後的一經電鍍並結構化之電介質；圖10係一電路載體之SEM(=掃描電子顯微鏡)像片，該電路載體具有使用一聚焦雷射藉由雷射剝蝕所產生的凹槽型溝槽及通孔；圖11係圖10之一詳圖；圖12係一在單道雷射掃描後一具有一溝槽輪廓之15微米寬凹槽型溝槽之SEM像片；圖13係在多道雷射掃描後一具有一溝槽輪廓之60微米寬凹槽型溝槽之SEM像片；圖14係一其溝槽及通孔已充滿銅之電路載體之像片；圖15係一其溝槽及通孔未填充之電路載體之像片，該像片顯示橫向尺寸；圖16係一溝槽及通孔之剖面像片；圖17係一通孔之剖面像片，該通孔具有一與其連接的上部溝槽且該通孔係連接至一銅基礎下面；圖18係一以一前視圖及一剖面圖形式顯示具有通孔及跡線之基板設計之示意圖。

Claims (16)

1. 一種製作一電路載體之方法，所述方法包括以下方法步驟：a)提供一印刷電路板；b)在該電路板至少一側上塗佈一電介質；c)構造該電介質，以使用雷射剝蝕於其內產生溝槽及通孔，該等溝槽不能完全延伸穿過該介電層；d)將一底層沉積至該電介質之整個表面上或將該底層僅沉積於該等所產生之溝槽及通孔內；e)將一金屬層沉積至該底層上，使金屬完全充滿該等溝槽及通孔以於其內形成導線結構；及f)若在方法步驟d)中已將該底層沉積至整個表面上，則移除該等溝槽及通孔內部之外的該金屬層及該底層以暴露該電介質。
2. 根據請求項1之方法，其特徵在於在方法步驟c)中以一單一製程作業產生該等溝槽及通孔。
3. 根據請求項1或2之方法，其特徵在於係在方法步驟c)中使用一直接-寫技術產生該等溝槽及通孔。
4. 根據請求項3之方法，其特徵在於該直接-寫技術包括在該電介質之彼等擬於其內產生該等溝槽及通孔之電介質表面區域掃描一雷射光束。
5. 根據請求項3之方法，其特徵在於該直接-寫技術進一步包括調整該雷射光束之功率，使其相依於該等擬產生溝槽及通孔之深度。
6. 根據請求項3之方法，其特徵在於該直接-寫技術進一步包括使該雷射光束形成脈衝。
7. 根據請求項6之方法，其特徵在於該直接-寫技術進一步包括：藉由設定輻照至該表面區域之雷射脈衝數量來調整輻照至該電介質之一表面區域之雷射光束能量，使其相依於該等擬產生溝槽及通孔之深度。
8. 根據請求項6之方法，其特徵在於該直接-寫技術進一步包括減少輻照至該電介質之一表面區域之連續能量脈衝之能量。
9. 根據請求項1或2之方法，其特徵在於該等溝槽及通孔係以無連接盤設計相互連接。
10. 根據請求項1或2之方法，其特徵在於在方法步驟f)後實施一次或數次以下進一步之方法步驟：g)將另一電介質沉積於該具有溝槽及通孔之電介質上；及h)重複步驟c)至f)。
11. 根據請求項1或2之方法，其特徵在於在方法步驟f)或h)之任何一個後沉積一終止層。
12. 根據請求項1或2之方法，其特徵在於：使用金屬活化劑或使用用於形成導電聚合物層之單體溶液或使用碳懸浮物來實施一處理或藉由濺鍍或藉由一直接沉積方法來沉積該底層。
13. 根據請求項1或2之方法，其特徵在於藉由無電電鍍及/或藉由電解電鍍形成該金屬層。
14. 根據請求項1或2之方法，其特徵在於藉由拋光及/或藉由 一化學回蝕刻技術及/或一電化學回蝕刻技術及/或藉由電拋光來移除該金屬層及該底層。
15. 根據請求項1或2之方法，其特徵在於在方法步驟c)中於該電介質內產生溝槽及通孔包括產生溝槽，該等溝槽亦包含通孔。
16. 根據請求項1或2之方法，其特徵在於將功能層沉積於金屬層上，用於對電組件進行電接觸。