DE19625386A1 - Verfahren zur Herstellung einer Leiterplatte - Google Patents

Verfahren zur Herstellung einer Leiterplatte

Info

Publication number
DE19625386A1
DE19625386A1 DE1996125386 DE19625386A DE19625386A1 DE 19625386 A1 DE19625386 A1 DE 19625386A1 DE 1996125386 DE1996125386 DE 1996125386 DE 19625386 A DE19625386 A DE 19625386A DE 19625386 A1 DE19625386 A1 DE 19625386A1
Authority
DE
Germany
Prior art keywords
conductors
circuit board
carrier
depressions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996125386
Other languages
English (en)
Inventor
Raouf Ben Ameur
Helmut Vogel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996125386 priority Critical patent/DE19625386A1/de
Publication of DE19625386A1 publication Critical patent/DE19625386A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte nach dem Oberbegriff des Anspruchs 1.
Bei der Herstellung von Leiterplatten zur elektrischen Ver­ bindung von Bauelementen werden üblicherweise subtraktive Verfahren eingesetzt. Dabei wird als Ausgangsmaterial bei­ spielsweise ein sogenannter Kern, der aus einer beidseitig mit Kupfer kaschierten, glasfaserverstärkten Epoxidharzplatte besteht, verwendet. Die Dicke des ganzflächigen Kupfers liegt häufig zwischen 18 und 35 µm. Auf diese Platte wird positiv mit einer Ätzresistfarbe das Leiterbild im Siebdruckverfahren aufgebracht. Die so präparierte Platte wird mittels Chemi­ kalien sauer abgeätzt. Bei diesem Vorgang wird an den Be­ reichen, an denen sich keine Leiter befinden sollen und die daher nicht mit Ätzresistfarbe abgedeckt sind, die Kupfer­ kaschierung entfernt. Lediglich etwa 20% der Kupferschicht werden für die elektrischen Leiter genutzt. Die verbleibenden 80% des Kupfers sind in den Ätzchemikalien gelöst und können nur durch aufwendige Wiederaufbereitung zurückgewonnen wer­ den. Subtraktive Verfahren sind daher zwangsläufig mit hohen Kosten für Umweltschutz verbunden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Leiterplatte zu finden, bei welchem auf ein derartiges subtraktives Verfahren zur Bildung der Leiter ver­ zichtet werden kann.
Zur Lösung dieser Aufgabe weist das neue Verfahren der ein­ gangs genannten Art die im kennzeichnenden Teil des An­ spruchs 1 genannten Merkmale auf. In den Unteransprüchen sind vorteilhafte Weiterbildungen des Verfahrens angegeben.
Das neue Verfahren zur Herstellung einer Leiterplatte hat den Vorteil, daß die Leiter positiv auf einen Träger aufgebracht werden und nicht in einem subtraktiven Verfahren das leitende Material an den Stellen, an denen keine Leiter verbleiben dürfen, entfernt werden muß. Dadurch wird bereits mit der Menge leitenden Materials, die tatsächlich zur Ausbildung der Leiter erforderlich ist, das Leiterbild erstellt und es wird nur so viel Material eingesetzt, wie auch auf der fertigen Leiterplatte vorhanden ist. Schadstoffe, die bei subtraktiven Verfahren immer entstehen, fallen bei dem neuen Verfahren in erheblich verminderter Menge an. Damit entfällt auch ein Großteil des Aufwands für die Schadstoffbeseitigung.
Das neue Verfahren ist sowohl für elektrische als auch für optische Leiterplatten einsetzbar. Im Falle elektrischer Leiterplatten wird als Träger ein elektrisch isolierendes Material verwendet und in die Vertiefungen eine elektrisch leitende Paste eingebracht. Für optische Leiterplatten wird ein optisch isolierendes Material verwendet, d. h. ein Mate­ rial, das für die jeweilige Lichtfrequenz undurchlässig ist. Die Lichtleiter werden beispielsweise mit einer lichtleiten­ den Kunststoffpaste gebildet.
Anhand der Figuren, in denen verschiedene Phasen einer Lei­ terplattenherstellung dargestellt sind, werden im folgenden die Erfindung sowie Ausgestaltungen und Vorteile näher er­ läutert.
In den Figuren werden für gleiche Teile in den verschiedenen Herstellungsphasen gleiche Bezugszeichen verwendet. Sie sind nicht maßstabsgetreu, d. h., Schichten, die in den Figuren gleiche Abmessungen besitzen, können diesbezüglich bei realen Leiterplatten stark voneinander abweichen.
Fig. 1 zeigt einen Träger, der aus einer mit einer Isolier­ folie 1 beschichteten, glasfaserverstärkten Epoxidharz­ platte 2 besteht.
Zur Herstellung einer flexiblen Leiterplatte kann diese glas­ faserverstärkte Epoxidharzplatte 2 ohne weiteres durch einen vorzugsweise dehnungsfesten Folienträger ersetzt werden. So­ fern bereits die Isolierfolie 1 oder die Epoxidharzplatte 2 günstige Fertigungseigenschaften aufweist, kann auch völlig auf die zusätzliche Schicht 2 bzw. 1 verzichtet werden.
Wie in Fig. 2 gezeigt, werden in der Isolierfolie 1 Ver­ tiefungen 3, 4 und 5 als Depots für eine Leiterpaste erzeugt. Geeignete Verfahren hierfür sind beispielsweise Ätzen, Foto- oder Laserstrukturieren. Bei den beiden erstgenannten Ver­ fahren ist zuvor ein Film auf die Oberfläche der Isolierfolie aufzutragen, der an den Stellen, an denen keine Vertiefungen erzeugt werden sollen, ätzresistent bzw. lichtundurchlässig ist. Das Fotostrukturieren setzt die Verwendung lichtempfind­ licher Kunststoffe für die Isolierfolie 1 voraus. Für das Laserstrukturieren oder -schneiden ist kein derartiger Film erforderlich, da der Laser rechnergesteuert abgelenkt werden kann, so daß er nur die Bereiche der Vertiefungen 3, 4 und 5 überstreicht. Bei gröberen Strukturen ist auch ein Form­ stempel zum Einprägen der Vertiefungen 3, 4 und 5 geeignet.
Entsprechend Fig. 3 wird in die Vertiefungen eine Leiter­ paste zur Ausbildung von Leitern 6, 7 und 8 eingebracht. Bei einer Leiterplatte für elektrische Anwendungen wird eine elektrisch leitende Paste, beispielsweise eine Paste mit Partikeln eines Metalls, z. B. Kupfer, oder von Metallegie­ rungen, verwendet. Für optische Leiterplatten werden licht­ leitende Materialien eingesetzt, beispielsweise eine licht­ leitende Kunststoffpaste. Das Einbringen der Paste kann in einem Gießverfahren bei geringer Viskosität der Paste er­ folgen, wobei ein Pastenüberschuß gegebenenfalls mit einem Rackel abzuziehen ist. Die Vertiefungen 3, 4 und 5 können aber auch in dosierter Weise mit einem Dispenser ausgefüllt werden.
Für weitere Lagen wird, wie in Fig. 4 gezeigt, eine weitere Isolierfolie 9 als weiterer Träger auf die im vorherigen Schritt fertiggestellte Lage aufgelegt.
Auch in der Folie 9 werden gemäß Fig. 5 Vertiefungen 10, 11 und 12 für Leiter der weiteren Lage erzeugt. Eine Öffnung 13, welche die Isolierfolie 9 völlig durchdringt, dient zur Durchkontaktierung von Leitern verschiedener Lagen. Bei Er­ zeugen der Vertiefungen durch Ätzen oder Fotostrukturierung kann die Öffnung 13 durch einen zusätzlichen Schritt, bei Laserstrukturieren durch eine längere Verweilzeit des Lasers erzeugt werden.
In die nun geschaffenen Vertiefungen 10 . . . 12 und Öffnung 13 wird wiederum Leiterpaste zur Ausbildung von Leitern 14, 15 und 16 sowie einer Verbindung 17 zwischen den Leitern 15 und 7 eingebracht, wie es in Fig. 6 dargestellt ist. Damit wurde eine zweite Lage von Leitern geschaffen.
Auch diese Lage wird gemäß Fig. 7 mit einer Isolierfolie 18 abgedeckt.
In der Folie 18 werden entsprechend Fig. 8 Vertiefungen 19, 20 und 21 erzeugt. Da die Isolierfolie 18 die oberste Lage der Leiterplatte bildet, dienen nun die Vertiefungen 19 . . . 21 als Depots für Lot, das zum Anlöten der Bauelemente­ anschlüsse an elektrische Leiter erforderlich ist. Eine Öff­ nung 22, die auf ähnliche Weise wie die Öffnung 13 (Fig. 5) einer inneren Lage erzeugt wurde, stellt die Verbindung des Lotdepots 20 zum darunterliegenden Leiter 15 dar.
Obwohl in dem Ausführungsbeispiel lediglich die Herstellung einer Leiterplatte mit zwei Lagen elektrischer Leiter auf ei­ ner Seite eines Trägers beschrieben wurde, ist die Erfindung ohne Einschränkung auch zur Herstellung von Leiterplatten beliebiger Lagenanzahl sowie mit Leiterlagen auf beiden Sei­ ten eines Trägers anwendbar.
Je nach Art der verwendeten Leiterpaste wird diese durch Wärmeeinwirkung in einem Ofen oder durch Bestrahlung, nachdem sie in die jeweiligen Vertiefungen eingebracht wurde, aus­ gehärtet.

Claims (9)

1. Verfahren zur Herstellung einer Leiterplatte zur Aufnahme und elektrischen oder optischen Verbindung von Bauelementen, dadurch gekennzeichnet, daß zur Ausbildung von Leitern (6, 7, 8; 14, 15, 16) zumindest einer Lage der Leiterplatte Vertiefungen (3, 4, 5; 10, 11, 12) in einem isolierenden Träger (1, 9) erzeugt werden, in die eine Leiterpaste ein­ gebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger eine flexible Folie ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger eine Platte aus glasfaserverstärktem Epoxid­ harz ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger (1, 2) eine mit Folie (1) beschichtete Platte (2) aus glasfaserverstärktem Epoxidharz ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß zur Ausbildung von ersten Leitern auf der Oberseite und von zweiten Leitern auf der Unterseite des isolierenden Trägers Vertiefungen in der Ober- bzw. Unterseite erzeugt werden, die an den Stellen, an denen Verbindungen zwischen ersten und zweiten Leitern auszubilden sind, den Träger durchdringen.
6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet,
  • - daß zur Ausbildung weiterer Leiter (14, 15, 16) in zumin­ dest einer weiteren Lage Vertiefungen (10, 11, 12) in einem weiteren Träger (9) auf der der einen Lage abgewandten Seite erzeugt werden, die an den Stellen, an denen Verbin­ dungen (17) zu den Leitern (7) der einen Lage auszubilden sind, den weiteren Träger (9) durchdringen, und
  • - daß in diese Vertiefungen (10, 11, 12, 13) ebenfalls eine Leiterpaste eingebracht wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß Lotdepots (19, 20, 21, 22) als außenliegende Vertiefungen in einem Träger (18) aus­ gebildet werden, die diesen zur Verbindung mit benachbarten elektrischen Leitern (15) durchdringen.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekenn­ zeichnet, daß zur Herstellung einer Mehrlagenleiterplatte mehrere Träger (1, 2, 9, 18) miteinander verpreßt werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Leiterpaste durch Wärme­ einwirkung gehärtet wird.
DE1996125386 1996-06-25 1996-06-25 Verfahren zur Herstellung einer Leiterplatte Withdrawn DE19625386A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996125386 DE19625386A1 (de) 1996-06-25 1996-06-25 Verfahren zur Herstellung einer Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996125386 DE19625386A1 (de) 1996-06-25 1996-06-25 Verfahren zur Herstellung einer Leiterplatte

Publications (1)

Publication Number Publication Date
DE19625386A1 true DE19625386A1 (de) 1998-01-02

Family

ID=7797955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996125386 Withdrawn DE19625386A1 (de) 1996-06-25 1996-06-25 Verfahren zur Herstellung einer Leiterplatte

Country Status (1)

Country Link
DE (1) DE19625386A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052975A1 (en) * 1999-03-04 2000-09-08 Sigtronics Limited Circuit board printer
WO2002031566A1 (de) * 2000-10-10 2002-04-18 Siemens Aktiengesellschaft Leiterplatte mit optischen lagen aus glas
DE10061831A1 (de) * 2000-12-12 2002-06-13 Wuerth Elektronik Gmbh Optische Mehrlagenleiterplatte
EP2003939A1 (de) * 2007-06-14 2008-12-17 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Verfahren zur Erstellung eines Musters für eine dreidimensionale elektrische Schaltung
DE102005020332B4 (de) * 2005-04-26 2012-02-02 Reinz-Dichtungs-Gmbh Verfahren zum Herstellen einer Versorgungsplatte für elektrochemische Systeme, Versorgungsplatte und deren Verwendung
US8927899B2 (en) 2004-01-29 2015-01-06 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
WO2015041870A1 (en) * 2013-09-20 2015-03-26 Eastman Kodak Company Imprinted multi-level micro-wire circuit structure
US9417385B2 (en) 2013-03-05 2016-08-16 Eastman Kodak Company Imprinted multi-level micro-wire circuit structure method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3507341A1 (de) * 1982-12-06 1986-09-04 Fine Particle Technology Corp., Camarillo, Calif. Verfahren zum bilden von elektrisch-leitenden bahnen auf einem substrat
DE3832299A1 (de) * 1988-09-20 1990-03-22 Schering Ag Verfahren zur herstellung eines 3-d-leiterformkoerpers mit einem tiefergelegten leiterbahnlavout
EP0679052A1 (de) * 1994-04-23 1995-10-25 Lpkf Cad/Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3507341A1 (de) * 1982-12-06 1986-09-04 Fine Particle Technology Corp., Camarillo, Calif. Verfahren zum bilden von elektrisch-leitenden bahnen auf einem substrat
DE3832299A1 (de) * 1988-09-20 1990-03-22 Schering Ag Verfahren zur herstellung eines 3-d-leiterformkoerpers mit einem tiefergelegten leiterbahnlavout
EP0679052A1 (de) * 1994-04-23 1995-10-25 Lpkf Cad/Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052975A1 (en) * 1999-03-04 2000-09-08 Sigtronics Limited Circuit board printer
WO2002031566A1 (de) * 2000-10-10 2002-04-18 Siemens Aktiengesellschaft Leiterplatte mit optischen lagen aus glas
DE10061831A1 (de) * 2000-12-12 2002-06-13 Wuerth Elektronik Gmbh Optische Mehrlagenleiterplatte
DE10061831B4 (de) * 2000-12-12 2014-02-13 Würth Elektronik Rot am See GmbH & Co. KG Optische Mehrlagenleiterplatte
US8927899B2 (en) 2004-01-29 2015-01-06 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
DE102005020332B4 (de) * 2005-04-26 2012-02-02 Reinz-Dichtungs-Gmbh Verfahren zum Herstellen einer Versorgungsplatte für elektrochemische Systeme, Versorgungsplatte und deren Verwendung
EP2003939A1 (de) * 2007-06-14 2008-12-17 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Verfahren zur Erstellung eines Musters für eine dreidimensionale elektrische Schaltung
WO2008153398A1 (en) * 2007-06-14 2008-12-18 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method for preparing a patterned electric circuit
US9000303B2 (en) 2007-06-14 2015-04-07 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method for preparing a patterned electric circuit
US9417385B2 (en) 2013-03-05 2016-08-16 Eastman Kodak Company Imprinted multi-level micro-wire circuit structure method
US9423562B2 (en) 2013-03-05 2016-08-23 Eastman Kodak Company Imprinted micro-wire circuit multi-level stamp method
WO2015041870A1 (en) * 2013-09-20 2015-03-26 Eastman Kodak Company Imprinted multi-level micro-wire circuit structure

Similar Documents

Publication Publication Date Title
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE102006050890A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte mit kontaktsteglosem Kontaktloch
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE4103834C2 (de)
EP0549791A1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE3485833T2 (de) Fluessiges chemisches verfahren zur herstellung von leitfaehigen durchgehenden loechern durch eine dielektrische schicht.
DE4141775A1 (de) Verfahren zur herstellung einer elektronischen schaltung
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
DE4307784A1 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE2838982A1 (de) Verfahren zum herstellen von mehrebenen-leiterplatten
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE60005354T2 (de) Leiterplattenherstellung
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE4326424A1 (de) Verfahren zum Herstellen von TAB-Filmträgern
DE4137045A1 (de) Verfahren zur herstellung von lotflaechen auf einer leiterplatte und lotpastenfolie zur durchfuehrung des verfahrens
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
DE2250031A1 (de) Verfahren zur herstellung von mehrschichtschaltungen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee