TWI400758B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI400758B
TWI400758B TW095149001A TW95149001A TWI400758B TW I400758 B TWI400758 B TW I400758B TW 095149001 A TW095149001 A TW 095149001A TW 95149001 A TW95149001 A TW 95149001A TW I400758 B TWI400758 B TW I400758B
Authority
TW
Taiwan
Prior art keywords
forming
insulating layer
layer
opening
semiconductor device
Prior art date
Application number
TW095149001A
Other languages
English (en)
Other versions
TW200733253A (en
Inventor
Hideto Ohnuma
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200733253A publication Critical patent/TW200733253A/zh
Application granted granted Critical
Publication of TWI400758B publication Critical patent/TWI400758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

半導體裝置的製造方法
本發明係關於一種半導體裝置的製造方法，該半導體裝置具有一積體電路，該積體電路包括在絕緣表面上形成的電晶體。本發明特別關於使用高解析度微影技術的半導體裝置的製造方法。
作為由無線電訊號進行指令和資料的發送/接收的半導體裝置，已知的是使用在玻璃基板上的薄膜電晶體(下面也稱為“TFT”)來形成積體電路，並且具有天線的半導體裝置。(例如參照專利文件1)
[專利文件1]特開2005－202947號公報
這種半導體裝置，根據用途和方式稱為IC卡和IC標簽，且將用於物品和個體識別。換言之，代替現在廣泛地使用的條碼系統，正在嘗試將資訊記錄密度更高的識別系統導入於商業交易和安全管理。
在習知的半導體裝置的製造步驟中，為了形成佈線或接觸孔等微圖案需要採用微影處理(例如，光微影處理)。微影處理包括如下步驟：(1)在基板上沉積光抗蝕膜，(2)使該光抗蝕膜經由具有預定的圖案的掩模而曝光，和(3)使用顯影劑將該光抗蝕膜顯影，而形成所希望的積體電路的圖案。
圖18A至18D是說明習知的微影處理的圖。圖18A是由鉻等形成的遮光膜904形成在透光性基板上的光掩模902的截面圖。經過該光掩模902的開口部分903a的光具有和經過光掩膜902的開口903b的光具有相同的相位和振幅，如圖18B所示那樣。圖18C是在曝光面中的光強度分佈。由於光繞射，開口部分903a及903b的邊緣部分具有寬的強度分佈。
圖18D顯示作為一個例子的將接觸孔910a及910b形成於在半導體層906和閘極電極908上形成的層間絕緣層中的情況。當開口部分903a及903b為1.5μ m時，受到圖18C的光強度分佈的影響，實際上形成比1.5μ m更大的口徑的接觸孔910a和910b。如果將光掩模的對準偏移估算為0.5μm左右，則需要將其邊際性估算在內，以便使接觸孔圖案910a和910b不從半導體層906偏開。換言之，習知的微影處理因為低解析度微影，所以需要預計更多的邊際，這就限制了積體電路的微小化。
要將IC卡和IC標簽廣泛地在社會上普及，被認為必須使單價為10日元或更低。而要降低單價，就需要達成作為IC卡或IC標簽的要素的IC晶片的高整合化，來縮小晶片的面積，以增加從一個基板可以獲得的IC晶片的個數。此外，還需要使用大面積的玻璃基板來提高IC晶片的生產率。但是，薄的玻璃基板在微小水平上有彎曲，所以在轉印光掩模的圖案的微影處理中，不容易形成微圖案。
因此本發明的目的是藉由達成形成積體電路的圖案的微小化，以提供達成了縮小晶片面積的半導體裝置的製造方法。例如，本發明的目的是縮小由薄膜電晶體而形成的用於IC卡和IC標簽的IC晶片。
本發明所相關的半導體裝置的製造方法的技術要點是如下；包括形成閘極電極的步驟、在閘極電極上形成絕緣層的步驟、形成穿過絕緣層的開口部分的步驟。和藉由使用相移掩模(PSM)的微影處理進行形成閘極電極的步驟和形成穿過絕緣層的開口部分的步驟之一或兩者。
另外，本發明所相關的半導體裝置的製造方法的技術要點是如下；包括形成閘極電極的步驟、在閘極電極上形成絕緣層的步驟、形成穿過絕緣層的開口部分的步驟。和藉由使用相移掩模的微影處理進行形成閘極電極的步驟和形成穿過絕緣層的開口部分的步驟中之一，而另一則藉由使用全息掩模(holograph mask)的微影處理而完成。
根據本發明，當形成特別有助於提高積體電路的整合密度的接觸孔(尤其是連接半導體層和佈線層的接觸孔)和閘極電極的圖案時，使用相移微影法。因此，即使是玻璃基板那樣平坦度低的基板上，也可以在廣泛的區域中形成微圖案。
換句話說，藉由使用相移微影法或全息微影法，在微影的解析度限制內，來形成佈線或接觸孔等的積體電路所需要的圖案，可以提高整合密度。
當形成接觸孔時，可以將配置在接觸孔下方的接觸面積設計成具有較小的邊際。換言之，可以降低容納接觸孔不對準的冗餘面積。
當例如電晶體被周期地排列的記憶胞陣列等的圖案時，可以降低相鄰閘極間(閘極節距)的距離。
在本發明所相關的半導體裝置的製造方法中，作為用於形成積體電路的微影處理使用相移微影法或者使用全息掩模或電腦產生全息掩模的全息微影法。注意在下面的說明中，全息掩模包含電腦產生全息掩模。全息掩模是藉由記錄由物體光束和參考光束間的光學干涉而產生的條紋而形成的掩模。而電腦產生全息掩模為由物體光束和參考光束間的干涉所產生的電腦計算條紋圖案所直接形成的全息掩模。微影處理包括進行光抗蝕塗布、曝光、顯影等的步驟，以便形成積體電路的佈線和接觸孔等的圖案。
作為該半導體裝置的製造方法，包括：形成閘極電極的步驟、在閘極電極上形成絕緣層的步驟、形成穿過絕緣層的開口部分的步驟。在此方法中，藉由使用相移掩模的微影處理進行形成閘極電極的步驟和形成穿過絕緣層的開口部分的步驟之一或兩者。此外，也可以藉由使用全息掩模的全息微影法而進行該微影處理。此外，也可以一方面藉由使用相移掩模的微影法而完成其一步驟，而另一方面藉由使用全息掩模的全息微影法而完成另一步驟。
此外，依照本發明所的半導體裝置的製造方法的一種觀點，包括：在半導體層上中介絕緣層形成閘極電極的步驟、在閘極電極上形成層間絕緣層的步驟、在層間絕緣層中形成接觸孔的步驟、在層間絕緣層上及接觸孔中形成佈線層的步驟。在此方法中，藉由使用相移掩模的微影處理進行形成閘極電極的步驟和形成接觸孔的步驟之一或兩者。此外，也可以藉由使用全息掩模的全息微影處理來進行該微影處理。此外，也可以一方面藉由使用相移掩模的微影法而完成其一步驟，而另一方面藉由使用全息掩模的全息微影法而完成另一步驟。
在上述的半導體裝置的製造方法中包括在佈線層的上層中介第二層間絕緣層形成第二佈線層的步驟，並且可以藉由使用相移微影法或全息微影法的微影處理進行該在第二層間絕緣層中形成接觸孔的步驟。
藉由用影像縮小投影系統(如步進器)或1：1投影系統(如對準器)來進行使用相移掩模的微影處理，即使是玻璃基板那樣平坦度欠佳的基板上，也可以確保大的聚焦深度。再者，可在廣泛的區域中以短時間形成具有微特徵的微圖案。此外，該使用相移掩模的微影處理也可以以1：1或超過1：1的放大比率而進行。
注意，雖然上述說明顯示了將使用相移掩模的微影處理，或者使用全息掩模的微影處理用於形成閘極電極或接觸孔，但是，此處理亦可應用於半導體層的形成、界定摻雜區域的掩模的形成，和/或其它微影步驟。使用相移掩模的微影處理，或者使用全息掩模的微影處理可以應用於包括在半導體裝置的製造方法中的所有的微影步驟。但是，考慮到掩模成本和生產率，較佳的，將此處理應用至形成閘極電極和接觸孔的步驟。
藉由使用相移微影法或全息微影法來形成用於形成閘極電極的掩模圖案，可以達成閘極電極的微小化。此外，藉由使用相移微影法或全息微影法來形成用於形成接觸孔的掩模圖案，可以達成接觸孔的微小化。因此，當例如電晶體被周期地排列的記憶胞陣列等的圖案時，可以降低相鄰的閘極間(閘極節距)的距離。
根據本發明，可以獲得由以下薄膜電晶體構成的積體電路的半導體裝置，該薄膜電晶體由在具有絕緣表面的基板上形成的半導體層形成其通道形成區域。該半導體裝置為了達成微小化，具有藉由作為高解析度微影技術的相移微影法或全息微影法而形成的如佈線以及接觸孔等各種圖案的積體電路。換句話說，本發明的半導體裝置是這樣一種半導體裝置：在玻璃基板上的絕緣層中開口的窄小接觸孔，並具有以狹窄的閘極節距安排的薄膜電晶體的積體電路。
根據本發明，作為這樣的半導體裝置，可以獲得具有如下部件的半導體裝置：連接於接收無線電訊號的天線的RF(射頻)電路部分、處理接收的指令和資料等的資訊的邏輯電路部分、儲存外部發送來的資料或個體識別資料的記憶體部分。
在本發明中，半導體裝置指的是利用半導體特性而發揮功能的所有裝置。具體地包括：功能裝置如微處理器、影像處理器等、儲存裝置如記憶體部分等、以及使用上述裝置的所有電子裝置。此外，本發明的半導體裝置也可以適用於利用液晶的電氣光學特性的顯示裝置和利用電致發光等的發光特性的顯示裝置的製造方法。
下面，對本發明的實施例模式將參照附圖給予說明。但是，本發明不限於下面的說明，所屬領域的普通人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在下面所顯示的實施例模式所記載的內容中。注意，在下面所說明的本發明的結構中，表示相同部件的參考標號在不同的附圖中共同使用，在這種情況下有時候省略重復說明。
作為本發明的實施例模式，對由無線電訊號進行指令或資料的發送/接收的半導體裝置將參照附圖進行說明。
[本發明的一種實施例模式的半導體裝置]
圖1是顯示由無線電訊號可以進行指令或資料的發送/接收的半導體裝置的一個結構例的方塊圖。該半導體裝置包括如下部件：天線部分102、射頻(RF)電路部分103、電源電路部分105、邏輯電路部分107。天線部分102與通訊裝置進行訊號的發送/接收，該通訊裝置也稱為讀取/寫入器。發送訊號的載波的頻率可以適用在1~135kHz的長波段(LF band)，6.78MHz、13.56MHz、27.125MHz、40.68MHz、5.0MHz的短波段(HF band)，2.45GHz、5.8GHz、24.125GHz等的微波段。天線部分102根據通訊頻率而可為線圈型、單極型、或偶極型的方式。
天線部分102接收的載波經由偵測電容部分104而分成電源電路部分105和邏輯電路部分107。在電源電路部分105中，由整流電路部分110進行半波整流後充電到儲存電容部分112。固定電壓電路部分114相對於接收的載波電力，即使被供給超過某一定位準以上的電力，也輸出一固定電壓，從而供給該半導體裝置中的邏輯電路部分107等工作所需要的電力。
在射頻電路部分103中的解調電路部分108解調載波，以產生邏輯電路部分107工作所需要的時鐘訊號，並且將該時鐘訊號輸出到對該時鐘訊號進行校正的PLL電路部分118和碼識別/判定電路部分116。例如，解調電路部分108偵測來自振幅移位鍵入(ASK)調制接收訊號當成接收訊號的振幅變動的“0”或“1”。解調電路部分108包括例如低通濾波器。此外，調制電路部分106將ASK調制發送訊號作為發送資料而發送。
碼識別/判定電路部分116識別指令碼且作出判定。由碼識別/判定電路部分116識別和判定的指令碼包括框結束(EOF)訊號、框開始(SOF)訊號、旗標、指令碼、掩模長度、掩模值等。此外，碼識別/判定電路116還具有用於識別發送錯誤的迴圈冗餘檢查(CRC)的功能。將來自碼識別/判定電路116的判定結果輸出到記憶控制器部分120。記憶控制器部分120基於判定結果控制從記憶體部分122讀出的資料。在編碼電路部份124中將從記憶體部分122讀出的資料編碼。而後，在調制電路部分106中調制該編碼資料，以產生回應訊號。
記憶體部分122可包括可以只儲存固定資料的掩模ROM，可以任意時間讀出和寫入的記憶體、如SRAM，以及具有用於累積電荷的浮動電極的非揮發性記憶體等。
像這樣，在圖1中顯示的半導體裝置具有接收來自通訊裝置的指令，且將資料寫入到記憶體部分122，或讀出來自記憶體部分122的資料的功能。該通訊裝置也稱為讀取/寫入器。
對具有上述結構和功能的半導體裝置中的範例電路佈局將參照圖2進行說明。構成電源電路部分105的整流電路部分110和儲存電容部分112配置成互相靠近。在射頻電路部分103中的解調電路部分108和在邏輯電路部分107中的碼識別/判定電路部分116可以分成多數部份。解調電路部分108配置在PLL電路部分118與碼識別/判定電路部分116之間。此外，藉由將PLL電路部分118和碼識別/判定電路部分116鄰接地配置，可以抑制噪音的影響。雖然偵測電容部分104配置在射頻電路部分103中，但是，在邏輯電路部分107中也可分離的配置有另一偵測電容部分104b。調制電路部分106配置在偵測電容部分104與偵測電容部分104b之間。
使用電子束微影或雷射光束微影形成電路，以使在記憶體部分122中形成掩模ROM。電子束微影或雷射光束微影根據程式而可以使寫入到掩模ROM的資料不同，因而可以使每個晶片儲存不同的識別資料。
此外，在記憶控制器部分120中配置寫入電路，以在記憶體部分122中形成作為寫一次型記憶體的熔斷型或相位改變型的有機記憶體。當製造該半導體裝置時，在將資料寫入到有機記憶體的情況下，電路佈局亦可包括用以施加用於資料寫入的電壓的電極。
這樣的半導體裝置可以由使用了單晶矽基板上的MOS電晶體來形成。此外，考慮到外觀形狀的自由度和生產率，也可以由使用玻璃等的絕緣基板上的薄膜電晶體來製造半導體裝置。
換言之，要將這樣的可以無線地發送/接收資料的半導體裝置在社會上普及，就起碼需要降低其製造成本。但是，如果使用半導體積體電路的製造技術而設立新的生產線，設備投資就會增加，所以難以謀求低成本化。例如，如果設立使用12吋晶圓的生產線，需要大約1500億日元的設備投資。而且加上運行成本的話，使單價為100日元或更低是相當困難的。此外，12吋晶圓的面積是約73,000mm2 。因此，即使忽略當由具有寬度約20μ m至50μ m的刀片的切割機來分割此晶圓時所需約100μ m的邊際寬度，當切割成1mm×1mm尺寸時也只能獲取73,000個晶片，當切割成0.4mm×0.4mm時只能獲取182,500個晶片。所以確保充分的供給量是非常困難的。
另外，當由使用例如玻璃等的絕緣基板上的薄膜電晶體來製造該半導體裝置時，也可以使用大面積基板。但是，當電路的微小化不充分且晶片面積大時，要大幅度地降低單價是很困難的。因此，在本實施例模式中，採用即使是玻璃基板等上也可以形成微圖案的微影處理。
[相移微影法]
使用採用半色調型相移掩模的相移微影法，如上述所示那樣，即使是玻璃基板等也可以形成微圖案。按照該方法，藉由提供於光掩模的相位移位器以部分的反轉光的相位，而可以提高例如電路圖案等的光學影像的邊緣部分的對比度。換言之，使用在主圖案(獨立的接觸孔圖案等)和在主圖案週圍配置有將相位反轉的輔助圖案的相移掩模。因此，使在穿過主圖案與輔助圖案的光之間產生相位差。
圖3A－3D是說明相移微影法的一個例子的圖。圖3A是由鉻等形成的遮光膜204和相位移位器205a和205b形成在透光性基板上的光掩模202的截面圖。在遮光膜204上設置有開口部分203a和203b，其對應於主圖案。相位移位器205a和205b配置環繞開口部分203a和203b，其對應於輔助圖案。相位轉移膜等使用當成相位移位器205a和205b以設定相位移位和透射率。例如，將相位移位設定為180度±5度，將透射率設定為4至8%。作為相位轉移膜，可使用Cr的氧化膜或MoSi的氧化膜、SiO2 膜、或薄的Cr膜，或者所述膜的疊層膜。
穿過所述光掩模202的開口部分203a和203b的光的振幅分佈為與穿過鄰接該開口部分的相位移位器205a和205b的光的振幅分佈反轉。穿過開口部分203a和203b的光的振幅分佈由貝塞爾函數(Bessel function)提供，並且在中心的0階峰值的周圍有幾個高階峰值。針對於此，將相位轉位器205a和205b的中心位置設置為重疊在上述高階峰值中具有相同相位的最大的峰值。由此，主圖案的光強度分佈的底部分被具有相反相位的周邊輔助圖案偏置，因此，可有效的縮減主圖案的光強度分佈。
藉由使主圖案的光強度分佈的底部分的擴寬部分變狹，可獲得如圖3C所示的光強度分佈，其中在曝光表面上的邊緣對比是高坡度的。因此，作為主圖案的開口部分203a和203b的光強度分佈的底部分被具有相反相位的周邊輔助圖案所偏置，因而可有效的縮減主圖案的光強度分佈。此外，行經相位移位器205a和205b的光的振幅分佈不只在其中心部分而且還在其周邊也有高階峰值。當該峰值的位置重疊原始的開口部分203a和203b的位置時，環繞主圖案的中央部份的光強度變強，因此，可增加光強度分佈的對比度。結果，可以增加開口部分203a和203b的解析度並聚焦深度。
圖3D顯示當在形成在半導體層206與閘極電極208上的層間絕緣層中形成接觸孔210a和210b的一個例子。相位轉移法因為可以不改變用於微影的光的波長而增加解析度，所以可以將解析度從傳統的1.5μ m改為1μ m左右。即使在開口部分203a和203b為1μ m左右的情況下，作為半導體層206的設計佈局，也不需要要預計額外的邊際。換言之，即使在玻璃等製成的絕緣基板上的積體電路，也可以達成小型化。
圖4A－4D與圖3A－3D同樣，是說明相移微影法的另一個例子的圖。圖4A是在透光性基板的相位移位器205上形成了開口部分203a和203b的光掩模202的截面圖。相位移位器205例如將相位移設定為180度±5度，將透射率設定為4至8%。在這種情況下，穿過開口部分203a、203b的光具有與穿過鄰接該相位移位器205的光反轉的振幅分佈。因此，可以獲得如圖4C所示的光強度分佈，其中在曝光表面上的邊緣對比為高坡度的。圖4D顯示形成在半導體層206與閘極電極208上的層間絕緣層中形成接觸孔210a和210b的一個例子。在這種情況下，也可以獲得與圖3同樣的效果，即可以形成微接觸孔圖案。
注意，雖然在圖3A至4D中，範例顯示當對半導體層206形成接觸孔圖案時的情況，但是也可以當對電極、佈線、半導體層等為了形成積體電路所必要的各種各樣的圖案微影時也是適用的。
在使用相移掩模的微影處理中，可以使用如步進器的影像縮小投影系統。但是，步進器具有之缺點為解析度越高，聚焦深度就越小。對於例如玻璃基板等的平坦性欠佳的基板而言，較佳的使用1：1投影系統來處理。藉由使用1：1投影系統，即使使用大面積玻璃基板，也可以縮短處理時間。
[全息微影法]
使用全息微影法以在即使是玻璃基板等上也形成微圖案。全息微影法是使用全息原理來進行微影的微影法。該微影法藉由曝光印刷有全息掩模的圖案在其表面形成有抗蝕劑層的晶片上。全息掩模是藉由對記錄有積體電路的圖案的原版(光掩模)照射雷射束(物體光束)而產生衍射，與此同時以相干雷射束(參考光束)照射全息記錄板的背面，因此，參考光束和物體光束產生干涉，而將所獲得的條紋圖案記錄在全息掩模中。在微影處理中，將曝光束(再生光束)照射到全息掩模，因此，用於再構成原始圖案的繞射光束被傳送至光致抗蝕劑層。全息掩模因為在原理上沒有像差，所以具有解析度高的優點。
因為全息掩模記錄在光的相位上的資訊，所以也可以應用相移掩模的原理以形成具有尖銳邊緣的掩模圖案。也可以適用記錄了掩模資料且具有相位移位器的全息掩模、或者適用利用了曝光表面上的相位轉移效果的全息掩模。因此，可以形成具有更小微圖案的掩模層。
[實施例模式1]
關於使用這種可以達成微圖案形成的微影技術的半導體裝置的製造方法，將參照附圖進行說明。在下面的說明中，將具有6個電晶體的靜態隨機存取記憶體(SRAM)當成記憶胞範例進行說明。
在該SRAM中，反相器301和302的各個輸入分別經由開關S1和S2而分別連接到位元線BL1和BL2。經由字線WL傳達的列選擇訊號來控制開關S1和S2。由高電壓VDD和一般接地的低電壓GND將電力供給給每個反相器301和302。電壓VDD被施加到位元線BL1和BL2中的一個，且電壓GND被施加到這些位元線BL1和BL2中的另一個，以便將資料寫入到記憶胞。
反相器301包含串聯連接的n通道型電晶體N1和p通道型電晶體P1。p通道型電晶體P1的源極連接到電壓VDD，n通道型電晶體N1的源極連接到電壓GND。p通道型電晶體P1與n通道型電晶體N1的汲極在節點305A上相互連接。p通道型電晶體P1與n通道型電晶體N1的閘極在節點306A上相互連接。同樣的，反相器302包含p通道型電晶體P2和n通道型電晶體N2，其以和p通道型電晶體P1和n通道型電晶體N1相同方式的連接，並且p通道型電晶體P2和n通道型電晶體N2的閘極連接到節點306B，而p通道型電晶體P2和n通道型電晶體N2的共同汲極相互連接到節點305B。
在圖5所示的SRAM的工作中，藉由啟動開關S1和S2，以設定反相器301和302的輸入/輸出的狀態。其次，當開關S1和S2為斷開時，保持反相器301和302內的訊號狀態。每個位元線BL1和BL2在電壓VDD與GND之間的電壓範圍內被預充電，以便從記憶胞讀出資訊。當開關S1和S2啟動時，在位元線上的電壓隨著反相器301和302的訊號狀態而變化。由連接到位元線的感應放大器來讀出儲存在記憶胞內的資料。
在圖6中顯示圖5所示的SRAM的電路佈局一個例子。圖6所示的是由包含半導體層和包括閘極佈線層的兩佈線層來形成的SRAM。將n通道型電晶體形成的半導體層402和p通道型電晶體形成的半導體層404配置在下層，在其上層中間夾著絕緣層的配置第一佈線層406、408、410。第一佈線層406是形成閘極電極的層，並與半導體層402和404交叉而形成n通道型電晶體N1和p通道型電晶體P1。第一佈線層408是形成閘極電極的層，並且與半導體層402和404交叉而形成n通道型電晶體N2和p通道型電晶體P2。第一佈線層410是字線(WL)，並且與半導體層402交叉而形成開關S1和S2。第一佈線層406、408、410與半導體層402和404的關係是如此，並且形成閘極電極。
第二佈線層412、414、416、418中間夾著絕緣層而形成在第一佈線層406、408、410上。第二佈線層412形成位元線(BL1)，第二佈線層414形成位元線(BL2)，第二佈線層416形成電源線(VDD)，第二佈線層418形成接地電位線(GND)。
接觸孔C1是形成在絕緣層的開口，且將第二佈線層412與半導體層402連接。接觸孔C2是形成在絕緣層的開口，且將第二佈線層414與半導體層402連接。接觸孔C3是形成在絕緣層的開口，且將第二佈線層422與半導體層402連接。接觸孔C4是形成在絕緣層的開口，且將第二佈線層422與半導體層404連接。接觸孔C5是形成在絕緣層的開口，且將第二佈線層420與半導體層402連接。接觸孔C6是形成在絕緣層的開口，且將第二佈線層420與半導體層404連接。接觸孔C7是形成在絕緣層的開口，且將第二佈線層416與半導體層402連接。接觸孔C8是形成在絕緣層的開口，且將第二佈線層418與半導體層404連接。接觸孔C9是形成在絕緣層的開口，且將第二佈線層422與第一佈線層408連接。接觸孔C10是形成在絕緣層的開口，且將第二佈線層420與第一佈線層406連接。這樣，由將半導體層與第一佈線層以及第二佈線層之間連接的接觸孔C1至C10來形成圖5顯示的SRAM。
其次，參考圖7說明此種SRAM的製造方法，而圖7為相應於圖6顯示的A－B線(p通道型電晶體P1)以及C－D線(n通道型電晶體N2)的截面圖。
在圖7中，基板400是從玻璃基板、石英基板、金屬基板(例如陶瓷基板或不銹鋼基板等)、Si基板等的半導體基板中選擇的。另外，作為塑膠基板可以選擇如下基板；聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯等。
作為雜質物的阻擋層，第一絕緣層401形成在基板400上。第一絕緣層401是半導體層402和404的底膜。當基板400以石英製成時，第一絕緣層401可以省略。
作為第一絕緣層401，藉由CVD法或濺射法等，使用如下絕緣材料來形成；氧化矽、氮化矽、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等。例如，當第一絕緣層401形成具有兩層結構時，較佳的形成氮氧化矽膜作為第一層絕緣層並且形成氧氮化矽膜作為第二層絕緣層。此外，也可以形成氮化矽膜作為第一絕緣層並且形成氧化矽膜作為第二層絕緣層。這樣，藉由形成作為阻擋層發揮功能的第一絕緣層401，可以防止包含在基板中400如Na等的鹼金屬和鹼土金屬對在該基板上形成的元件造成不良影響。
半導體層402和404較佳的由結晶半導體層形成。結晶半導體層包括藉由熱處理或照射雷射晶化在第一絕緣層401上形成的非晶半導體層而形成的結晶半導體層；以及具有非晶狀態的第一絕緣層401上形成的結晶半導體層之後，使其再晶化而形成的結晶半導體層。
當藉由照射雷射進行晶化或者再晶化時，作為雷射光源可以使用LD激勵的連續振盪(CW)雷射(YVO4 ，第二高階諧波(波長532nm))。不需要限於第二高階諧波，但是在能源效率上，第二高階諧波比更高階的高階諧波優越。當將CW雷射照射到半導體膜時，因為能源連續地供給給半導體膜，所以一旦使半導體膜成為融化狀態，可以持續保持該熔融狀態。而且，藉由掃描CW雷射將半導體膜的固液介面移動，沿著該移動方向可以形成長的晶粒。此外，使用固體雷射是因為與氣體雷射等相比，輸出的穩定性高，可以期待穩定的處理。注意，不限於CW雷射，也可以使用重復頻率為10MHz或更高的脈衝雷射。使用重復頻率高的脈衝雷射，如果半導體膜從熔融到固化的時間短於雷射的脈衝間隔，則可以一直將半導體膜保持為熔融狀態，藉由固液介面的移動可以形成由沿著一個方向的長的晶粒構成的半導體膜。也可以使用其他CW雷射以及重復頻率為10MHz或更高的脈衝雷射。例如，作為氣體雷射有Ar雷射、Kr雷射、CO2 雷射等。作為固體雷射有如下雷射；YAG雷射、YLF雷射、YAlO3 雷射、GdVO4 雷射、KGW雷射、KYW雷射、變石雷射、Ti：藍寶石雷射、Y2 O3 雷射、YVO4 雷射等。此外，也有如下陶瓷雷射；YAG雷射、Y2 O3 雷射、GdVO4 雷射、YVO4 雷射等。作為金屬蒸汽雷射可以舉出氦鎘雷射等。此外，在雷射器中，當將雷射光束以TEM00 (單一橫向模式)振盪而射出時，可以提高在被照射面上獲得的線狀的射束點的均勻性，因而是較佳的。另外，也可以使用脈衝振盪的受激準分子雷射。
作為閘極絕緣層使用的第二絕緣層403適用如下材料；氧化矽、氮化矽、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等。這樣的絕緣層藉由氣相成長法或濺射法而形成。此外，對半導體層402和404在如下氣氛中進行高密度電漿處理；氧氣氛(例如氧(O2 )和稀有氣氣氛(包含He、Ne、Ar、Kr、Xe中的至少一個)的氣氛下、或者氧與氫與稀有氣的氣氛下)、或者氮氣氛(例如氮(N2 )和稀有氣(包含He、Ne、Ar、Kr、Xe中的至少一個))的氣氛下、或者氮與氫與稀有氣的氣氛下、或者NH3 與稀有氣的氣氛下)，而對半導體層402和404的表面進行氧化處理或氮化處理，也可以形成作為閘極絕緣層適用的第二絕緣層403。藉由高密度電漿處理來對半導體層402和404的表面進行氧化處理或者氮化處理而形成第二絕緣層403，可以降低成為電子和電洞的捕獲器的缺陷位準密度。
作為閘極電極而使用的第一佈線層406和408使用如下材料來形成；鎢、鉬、鈦、鉭、鉻、鈮等其他高熔點金屬。或者，也可以使用鉬和鎢的合金、氮化鈦、氮化鎢等上述金屬的合金、導電性金屬氮化物或導電性金屬氧化物。而且，第一佈線層406和408可以由氮化鉭與鎢的疊層結構來形成。此外，也可以使用摻雜有磷等的雜質元素的多晶矽。
作為用作閘極電極的第一佈線層406和408，在上述導電層沉積在第二絕緣層403的大約整個面上之後，使用光掩模(PMG)來形成掩模層424。使用該掩模層424來進行蝕刻，而形成第一佈線層406和408。藉由微影處理來形成掩模層424。當使用光掩模(PMG)以進行微影處理時，該光掩模(PMG)為參考圖3A至4D中說明的相移掩模，這樣即使是平坦度欠佳的玻璃基板，也可以形成作為微小的閘極電極而使用的第一佈線層406和408。例如，即使以i線(365nm)使用1.5μ m的解析度的1：1投影系統，藉由使用相移掩模的微影處理，也可以形成作為約1μ m的閘極長度的閘極電極而使用的第一佈線層406和408。
在圖8中，在第一佈線層406和408中分別形成側壁426和428，而第三絕緣層434形成作為鈍化層。第三絕緣層434由氮化矽、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等來形成。作用當成源極或汲極的n型雜質區域432形成在半導體層402上。再者，利用側壁428也可以形成所謂的輕摻雜汲極區域433(LDD區域)。此外，作用當成源極或汲極的p型雜質區域430形成在半導體層404上。也可以利用側壁426，形成所謂的輕摻雜汲極區域431(LDD區域)。
圖9顯示形成第四絕緣層436，並形成接觸孔C4、C5、C7、C8的步驟。藉由電漿CVD或熱CVD等氣相成長法或濺射法來形成第四絕緣層436，並使用氧化矽、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等。此外，可以由如下材料構成的單層或疊層而形成；有機材料、或矽氧烷樹脂等的矽氧烷材料、噁唑樹脂等，所述有機材料有例如聚醯亞胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等。矽氧烷材料是相當於包含Si－O－Si鍵的材料。矽氧烷由矽(Si)和氧(O)鍵形成其骨架，作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。而且，至少包含氫的有機基團和氟基團也可以用作取代基。噁唑樹脂是例如感光聚苯並噁唑等。感光聚苯並噁唑具有低的介電常數(在常溫的1 MHz下介電常數為2.9)、高的耐熱性(在5℃/分鐘的升溫下，熱分解溫度為550℃，藉由TGA(熱重分析儀)測量)以及低的吸濕率(常溫時0.3%)。與聚醯亞胺等(約3.2~3.4)相比噁唑樹脂具有較低的介電常數(約2.9)；因此，可以抑制寄生電容的產生並獲得高速操作。
穿過第三絕緣層434以及第四絕緣層436，並使n型雜質區域432和p型雜質區域430露出的接觸孔C4、C5、C7、C8是使用掩模層438而形成的。掩模層438由微影處理來形成。此時，使用如圖3A至4D所述的相移掩模的光掩模(PMG)進行微影處理，這樣即使是平坦度欠佳的玻璃基板，也可以形成具有微小尺寸的接觸孔的掩模層438。例如，即使以i線(365nm)使用1.5μ m的解析度的1：1投影系統，藉由使用相移掩模，也可以形成具有約1μ m的接觸孔的掩模層438。然後藉由使用掩模層438來蝕刻第三絕緣層434以及第四絕緣層436，可以形成接觸孔C4、C5、C7、和C8。
圖10顯示形成第二佈線層416、418、420、422的步驟。這些佈線層可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳、釹(Nd)中的一種元素或者包含多種該元素的合金構成的單層或疊層結構。例如，作為由包含多種上述元素的合金構成的導電膜，可以由含有鈦的鋁合金、含有釹的鋁合金等來形成。此外，當由疊層結構來形成上述佈線層時，例如，也可以是在鈦層之間夾有鋁層或上述鋁合金層的疊層結構。第二佈線層416形成電源線(VDD)，而第二佈線層418形成接地電位元線(GND)。
藉由使用相移掩模來形成小尺寸的接觸孔，可以降低半導體層402和404與第二佈線層416、418、420、422接觸的面積。因此，可以使接觸孔的間隔變狹，從而可以提高整合度。
如上所述，實施例模式1顯示了圖6顯示的電路佈局所包含的p通道型電晶體P1和n通道型電晶體N2，並說明其製造方法。其他電晶體也可以以相同方式形成。注意，在本實施例模式中，顯示將相移掩模用於形成閘極電極以及接觸孔的例子。即使將該使用了相移掩模的微影處理僅僅用於形成閘極電極或接觸孔中之之，也在提高整合度上發揮同樣的效果。此外，在形成半導體層和佈線層所需要的微影處理中，也可以使用相移掩模。
[實施例模式2]
將圖5所示的SRAM的電路佈局的其他例顯示在圖11中。圖11所示的是由包含半導體層、閘極電極層和三層的佈線層來形成的SRAM。其中提供有形成n通道型電晶體的半導體層501和502與形成p通道型電晶體的半導體層503和504。在這些半導體層501、502、503、504之上，中間夾絕緣層提供作為閘極佈線層的閘極電極層505、506、507、508。由此，形成n通道型電晶體N1、N2、p通道型電晶體P1、P2、以及開關S1、S2。
中間夾第一層間絕緣層而提供與閘極電極層接觸的第一佈線層510、512、514、516、518、520、522、524、526、528。中間夾第二層間絕緣層而提供形成位元線的第二佈線層532、536以及形成接地電位線的第二佈線層530和538。再者中間夾第三層間絕緣層而提供形成字線的第三佈線層540。
接觸孔C21至C30是形成第一佈線層與半導體層的接觸的接觸孔，其形成在第一層間絕緣層中。接觸孔C31至C40是形成第二佈線層與第一佈線層的接觸的接觸孔，其形成在第二層間絕緣層中。接觸孔C41和C42是形成第三佈線層與第一佈線層的接觸的接觸孔，其形成在第一層間絕緣層以及第二層間絕緣層間。根據上述，形成圖5所示的SRAM。
其次，關於這樣的SRAM的製造步驟，將參照圖12中的對應於圖11所示的E－F線(p通道型電晶體P2以及n通道型電晶體N2)的截面圖進行說明。
在圖12中，形成在基板400上的第一絕緣層401、半導體層502和504、第二絕緣層403、閘極電極層506、側壁426和428、第三絕緣層434、第四絕緣層436與實施例模式1同樣地形成。
穿過第三絕緣層434以及第四絕緣層436，並使n型雜質區域432和p型雜質區域430露出的接觸孔C26、C27、C29、C30是藉由形成掩模層550並進行蝕刻處理來形成的。掩模層550由微影處理來形成，此時，光掩模(PMG)藉由使用在圖3和4中說明的相移掩模而進行微影處理，這樣即使是平坦度欠佳的玻璃基板，也可以形成具有微小尺寸的接觸孔的掩模層550。例如，即使是以i線(365nm)使用1.5μ m的解析度的1：1投影系統，藉由使用相移掩模，也可以形成具有約1μ m的接觸孔的掩模層550。然後藉由使用該掩模層550來蝕刻第三絕緣層434以及第四絕緣層436，可以形成接觸孔C4、C5、C7和C8。
圖13顯示在接觸孔C26、C27、C29、C30中形成埋入式導電層554，並形成第一佈線520、522、528的結構。作為埋入式導電層554，典型地，可以使用鎢。較佳的，在接觸孔C26、C27、C29、C30中作為黏著層552沉積氮化鈦膜或者鈦膜和氮化鈦膜，其次沉積鎢膜作為埋入式導電層554。使用WF6 氣體，藉由氫還原或乙矽烷還原來形成鎢膜。此外，也可以藉由濺射法來形成鎢膜。然後，使用SF6 氣體進行回蝕或者藉由化學性機械研磨來達成平坦化，而形成埋入式導電層554。然後，與埋入式導電層554接觸地形成第一佈線層520、522、528。
在第一佈線層520、522、528的上層由氮化矽膜形成第五絕緣層作為鈍化層。藉由電漿CVD或熱CVD等氣相成長法或濺射法來形成第六絕緣層558，可以使用氧化矽、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等形成第六絕緣層558。此外，可以由有機材料、或矽氧烷樹脂等的矽氧烷材料、噁唑樹脂等構成的單層和疊層來形成第六絕緣層558，所述有機材料有例如聚醯亞胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等。這些樹脂材料較佳的地使用熱固性或光固性的原料，且藉由旋塗法來形成。因為藉由旋塗法來形成，可以緩和下層的佈線層的不均性，並可以達成第六絕緣層558的表面平坦化。
下面，同樣地形成第二佈線層536、用作鈍化層的第七絕緣層560、用於平坦化的第八絕緣層562、第三佈線層540。注意，在圖11中顯示的形成第二佈線層與第一佈線層的接觸的接觸孔C31至C40、形成第三佈線層與第一佈線層的接觸的接觸孔C41和C42也可以藉由使用了相移掩模的微影處理來形成。
如上所述，實施例模式2例示了圖11顯示的電路佈局所包含的p通道型電晶體P1和n通道型電晶體N2，並說明其製造方法。其他電晶體也可以同樣地形成。注意，在本實施例模式中，顯示了將相移掩模用於形成閘極電極以及接觸孔的例子。即使將該使用了相移掩模的微影處理僅僅用於形成閘極電極或接觸孔之一，也在提高整合度上發揮同樣的效果。此外，在形成半導體層或佈線層所需要的微影處理中，也可以使用相移掩模。
圖14是不形成埋入式導電層的一個例子，顯示將形成絕緣層的材料填充於接觸孔的一個例子。圖14所示的截面結構對應於圖11的G－H線。
在圖14中，n通道型電晶體N1具有與圖13所示的n通道型電晶體N2同樣的結構。穿過第三絕緣層434以及第四絕緣層436，並使n型雜質區域432和閘極電極層507露出的接觸孔C21、C22、C23與圖12同樣，是使用相移掩模形成掩模層且進行蝕刻來形成的。
第一佈線層510、512、518可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳、釹(Nd)的一種元素或者包含多種該元素的合金構成的單層或疊層結構來形成。例如，作為由包含多種上述元素的合金構成的導電膜，可以由含有鈦、矽、或釹的鋁合金等來形成。第一佈線層510是將n通道型電晶體N1與作為接地電位線(GND)的第二佈線層530連接的佈線。第一佈線層518是將n通道型電晶體N1與p通道型電晶體P1的汲極連接的佈線。第一佈線層512是將開關S1的閘極電極層507與作為字線的第三佈線層540連接的佈線。
用於將第一佈線層512與第三佈線層540連接的接觸孔C40穿過第五絕緣層556、第六絕緣層558、第七絕緣層560、以及第八絕緣層562。即使是形成這樣深的接觸孔時，也可以使用相移掩模來進行微影處理。注意，雖然在圖14顯示了n通道型電晶體N1，但也可以同樣地形成圖11所示的其他電晶體。
[實施例模式3]
也可以以全息微影代替實施例模式1以及2所說明的相位轉移微影。藉由將全息微影用於形成閘極電極及/或接觸孔，而可以達成電晶體的縮小，並達成閘極節距的縮小(接觸孔的間隔的狹小化)。
在這種情況下，也可以將全息微影術用於形成閘極電極，並將使用了相移掩模的微影處理用於形成接觸孔。雖然全息微影可以達成微小化，但是因掩模數的增加而使成本升高。即使是電腦產生全息掩模，也因為圖案微小而使製造成本升高。針對於此，藉由組合使用使用了相移掩模的微影處理，極力防止掩模成本的升高和生產率的降低，而可以確保形成微圖案和提高生產率。
[實施例模式4]
可以將相位移位器提供在進行全息微影時使用的全息掩模中。因為全息掩模記錄有光的相位資訊，可以應用相移掩模的原理形成尖銳邊緣的掩模圖案。因此，可以形成具有更小微圖案的掩模層。
[實施例模式5]
雖然在實施例模式1至4中例示說明SRAM的電路，但是本發明不限於此，可以形成具有各種各樣的結構的積體電路而製造半導體裝置。例如，在可以由無線電訊號進行指令或資料的發送/接收的半導體裝置中，也可以具有將被密碼處理了的指令解碼的功能。
圖15是顯示這樣的半導體裝置的結構的方塊圖。該半導體裝置包括如下部件；天線部分102、射頻電路部分103、電源電路部分105、邏輯部分107。注意，與圖1相同的部件使用相同的符號來顯示，且省略相關說明。
在圖15中，邏輯電路部分107具有如下部件；PLL電路部分118、碼抽取電路130、控制暫存器132、CPU介面134、CPU136(中央處理單元)、ROM138(唯讀記憶體)、RAM140(隨機存取記憶體)、編碼電路124。
在圖15所示的半導體裝置中，在天線部分102接收的訊號在解調電路部分108解調，並在碼抽取電路130分解為控制指令和密碼資料。以下將說明在本實施例中作為無線晶片的半導體裝置的工作。首先，半導體裝置由讀取/寫入器接收含有控制指令和密碼資料的輸入訊號。然後，該輸入訊號含有的控制指令和密碼資料被儲存到控制暫存器132。控制指令指定固定ID編號的發送、操作停止、譯碼等。
當接收到解碼的控制指令時，CPU136根據ROM138中儲存的解碼程式使用預先儲存在ROM138的密鑰142來解碼(解碼)密碼資訊。被解碼的密碼資訊(被解碼的密碼資訊)儲存在控制暫存器132中。此時，將RAM140用作資料儲存區。注意，CPU136藉由CPU介面134存取ROM138、RAM140、控制暫存器132。CPU介面134具有根據CPU136要求的位址產生相對於ROM138、RAM140、控制暫存器132中任一個的存取訊號的功能。當發送資料時，在編碼電路124中，從解密資訊生成發送資料並且藉由調制電路部分106調制，且藉由天線部分102發送訊號。
在圖15中說明使用軟體控制的資料處理方法，也就是，由CPU和大尺寸記憶體構成運算電路並藉由CPU執行程式的方法，但是，也可以根據目的選擇最適合的運算方法而且可以基於該方法形成運算電路。例如，作為其他運算方法，有使用硬體控制的資料處理方法和使用軟體控制和硬體控制兩者的資料處理方法。在使用硬體控制的處理方法中，運算電路可以由專用電路構成。在使用軟硬體控制的處理方法中，可以由專用電路、CPU以及記憶體構成運算電路，並以專用電路執行運算電路的一部分，而由CPU執行剩下的運算處理的程式。
在圖15中半導體裝置除了邏輯電路部分107以外，還包含作為類比電路的射頻電路部分103和電源電路部分105。即使是這樣的電路，也如在實施例模式1至4中所說明的那樣，可以使用相移微影法或全息微影法來形成積體電路。藉由使用這樣的微影法，可以將電晶體的尺寸縮小，並且即使是玻璃基板那樣平坦度欠佳的基板，也可以達成晶片尺寸的縮小。
在圖16中顯示將圖15所示的射頻電路部分103、電源電路部分105、邏輯電路部分107以及天線部分102形成在基板602上的一個例子。天線608是形成在平坦化層606上，以13.56MHz為代表的主要在短波段中使用的環形天線。當天線608使用900至960MHz的UHF段和微波段時，也可以形成偶極天線和平板天線。在元件形成層604中形成在實施例模式1和實施例模式2中所說明的包含電晶體以及佈線結構的電路。在這種情況下，藉由使用相移微影法或全息微影法來形成積體電路，可以使基板602的尺寸為10mm2 或更小，較佳的為5mm2 或更小。
圖17A－17C顯示用於增加半導體裝置600的通訊距離的一個結構例，該半導體裝置600可執行以由無線電訊號進行指令或資料的發送/接收。圖17A是顯示半導體裝置600和通訊裝置706的天線的關係的電路圖。除了半導體裝置600所安裝的天線608以外，作為通訊裝置706的天線還顯示第二天線703、第三天線704以及電容705。
當第三天線704接收來自讀取/寫入器的通訊訊號時，在第三天線704中產生電磁感應的感應電動勢。由該感應電動勢在第二天線703中產生感應電磁場。因為在第一天線608接收該感應電磁場，所以在天線608中產生電磁感應的感應電動勢。
在此，藉由使第三天線704的感應性為大，可以使第一天線608接收的感應電磁場為大。換言之，即使第一天線608的感應性為小，也可以提供充分使半導體裝置600工作的感應電磁場。當第一天線608為片上天線(on chip antenna)時，因為半導體裝置600的面積小，所以不能使感應性為大。因此，當只使用第一天線608時，延伸半導體裝置600的通訊距離是很困難的。但是，藉由使用圖17A的結構，可以增加通訊距離。
圖17B是顯示本實施例模式中的半導體裝置的天線圖的一個例子。圖17B是在第三天線704的外部形成第二天線703的例子。第一通孔707與第二通孔708電連接，且由第二天線703、第三天線704、電容705形成外部天線。片狀電容器、薄膜電容器等可以用於電容705。如圖17B那樣的天線圖可以形成寬度狹的天線，這當提供寬度狹的形狀的半導體裝置時是有效的。
圖17C是顯示本實施例模式的半導體裝置的天線圖的其他例子。圖17C是在第三天線704的內部形成第二天線703的例子。第一通孔709與第二通孔710電連接，且由第二天線703、第三天線704、電容705形成外部天線。片狀電容器、薄膜電容器等可以用於電容705。如圖17C那樣的天線圖可以形成寬度狹的天線，這當提供寬度狹的形狀的半導體裝置時是有效的。以如上述那樣的結構，可以提供通訊距離被延伸了的高性能的半導體裝置。
圖19顯示這樣的半導體裝置600的應用例。其顯示藉由使用資訊終端805進行與在容器804中的半導體裝置600通訊的方式。容器804可以使用像PET瓶那樣的塑膠製品或玻璃製品。半導體裝置600貼在容器804的內側或漂浮在內容物中。此外，如圖20所示那樣，也可以將半導體裝置600配置在貼附於容器804的標簽807上。半導體裝置較佳的配置在標簽807的印刷面的相反面。此外，藉由由TFT形成功能電路，並使其與標簽807一體地形成，而可以達成半導體裝置的薄型化。資訊終端805是行動電話或電腦等。只要具有通訊功能且具有記錄媒體和顯示部分即可。
圖19顯示作為資訊終端805的行動電話與半導體裝置600進行通訊的方式。藉由該資訊終端805的操作，使半導體裝置600工作而檢測內容物的狀態。使該資訊顯示於資訊終端805的顯示部分806。此外，讀出半導體裝置600所記錄的資料，可以知道該商品的履歷。例如，可以判斷是否是如果放在直接被陽光直射的地方，會因高溫而使內容物變質的商品。藉由用半導體裝置600記錄該物品的個體資訊，可以識別內容物是什麽。
902．．．光掩膜
903a，903b．．．開口
904．．．遮光膜
910a，910b．．．接觸孔
906．．．半導體層
908．．．閘極電極
102．．．天線部份
103．．．RF電路部份
105．．．電源電路部份
107．．．邏輯電路部份
104a，104b．．．偵測電容部份
110．．．整流電路部份
112．．．儲存電容部份
114．．．固定電壓電路部份
108．．．解調電路部份
118．．．PLL電路部份
116．．．碼識別/判定電路部份
106．．．調制電路部份
120．．．記憶控制器部份
122．．．記憶體部份
124．．．編碼電路部份
202．．．光掩膜
204．．．遮光膜
205a，205b．．．相位移位器
203a，203b．．．開口
210a，210b．．．接觸孔
206．．．半導體層
208．．．閘極電極
301．．．反相器
302．．．反相器
BL1．．．位元線
BL2．．．位元線
S1．．．開關
S2．．．開關
WL．．．字線
VDD．．．高電壓
GND．．．低電壓
N1，N2．．．n通道電晶體
P1，P2．．．p通道電晶體
305A，305B．．．節點
306A，306B．．．節點
402．．．半導體層
404．．．半導體層
406．．．第一佈線層
408．．．第一佈線層
410．．．第一佈線層
412．．．第二佈線層
414．．．第二佈線層
416．．．第二佈線層
418．．．第二佈線層
C1,C2,C3,C4,C5,C6,C7,C8,C9,C10．．．接觸孔
420．．．第二佈線層
422．．．第二佈線層
400．．．基板
401．．．第一絕緣層
403．．．第二絕緣層
424．．．掩模層
426．．．側壁
428．．．側壁
434．．．第三絕緣層
432．．．n型雜質區域
433．．．輕摻雜汲極區域
430．．．p型雜質區域
431．．．輕摻雜汲極區域
436．．．第四絕緣層
438．．．掩模層
501．．．半導體層
502．．．半導體層
503．．．半導體層
504．．．半導體層
505．．．閘極電極層
506．．．閘極電極層
507．．．閘極電極層
508．．．閘極電極層
510,512,514,516,518,520,522,524,526,528．．．第一佈線層
530，532，536，538．．．第二佈線層
540．．．第三佈線層
C21－C30．．．接觸孔
C31－C40．．．接觸孔
C41，C42．．．接觸孔
550．．．掩模層
554．．．埋入式導電層
552．．．黏著層
556．．．第五絕緣層
558．．．第六絕緣層
560．．．第七絕緣層
562．．．第八絕緣層
130．．．碼抽取電路
132．．．控制暫存器
134．．．CPU介面
136．．．CPU
138．．．ROM
140．．．RAM
142．．．密鑰
602．．．基板
604．．．元件形成曾
606．．．平坦化層
608．．．第一天線
600．．．半導體裝置
706．．．通訊裝置
703．．．第二天線
704．．．第三天線
705．．．電容
707．．．第一通孔
708．．．第二通孔
709．．．第一通孔
710．．．第二通孔
804．．．容器
805．．．資訊終端
807．．．標簽
圖1是顯示可以由無線電訊號進行指令或資料的發送/接收的半導體裝置的一個結構例的方塊圖；圖2是顯示在具有圖1的結構及功能的半導體裝置的電路佈局例圖；圖3A至3D是說明相移微影法的一個例圖；圖4A至4D是說明相移微影法的一個例圖；圖5是靜態隨機存取記憶體的電路圖；圖6是顯示靜態隨機存取記憶體的範例電路佈局圖；圖7是說明依照實施例模式1的半導體裝置的製造方法的圖；圖8是說明依照實施例模式1的半導體裝置的製造方法的圖；圖9是說明依照實施例模式1的半導體裝置的製造方法的圖；圖10是說明依照實施例模式1的半導體裝置的製造方法的圖；圖11是顯示靜態隨機存取記憶體的範例電路佈局圖；圖12是說明依照實施例模式2的半導體裝置的製造方法的圖；圖13是說明依照實施例模式2的半導體裝置的製造方法的圖；圖14是說明依照實施例模式2的半導體裝置的製造方法的圖；圖15是顯示具有將已編碼的指令解碼的功能的半導體裝置的範例結構的方塊圖；圖16是說明在晶片上形成天線的半導體裝置的模式的立體圖；圖17A至17C是顯示在可以由無線電訊號進行指令或資料的發送/接收的半導體裝置中，用於增加通訊距離的範例結構圖；圖18A至18D是說明習知的微影法的圖；圖19是說明半導體裝置的應用例圖；和圖20是說明半導體裝置的應用例圖。
202．．．光掩膜
204．．．遮光膜
205a，205b．．．相位移位器
203a，203b．．．開口

Claims (16)

  1. 一種半導體裝置的製造方法，包含如下步驟：形成一閘極電極；在該閘極電極上形成一絕緣層；以及在該絕緣層中形成一開口，其中，藉由使用相移掩模的微影處理進行形成該閘極電極的步驟，該相移掩模包含具有第一開口的一遮光膜和一透光基板，而具有第二開口的一相位移位器位於其間，以及其中，該遮光膜的第一開口和該相位移位器的第二開口互相重疊，以及該第一開口大於該第二開口。
  2. 一種半導體裝置的製造方法，包含如下步驟：形成一閘極電極；在該閘極電極上形成一絕緣層；以及在該絕緣層中形成一開口，其中，藉由使用相移掩模的微影處理進行在該絕緣層中形成該開口的步驟，該相移掩模包含具有第一開口的一遮光膜和一透光基板，而具有第二開口的一相位移位器位於其間，以及其中，該遮光膜的第一開口和該相位移位器的第二開口互相重疊，以及該第一開口大於該第二開口。
  3. 一種半導體裝置的製造方法，包含如下步驟：形成一閘極電極；在該閘極電極上形成一絕緣層；以及 在該絕緣層中形成一開口，其中，藉由使用全息掩模的微影處理進行形成該閘極電極的步驟，該全息掩模利用曝光表面上的相移效應。
  4. 一種半導體裝置的製造方法，包含如下步驟：形成一閘極電極；在該閘極電極上形成一絕緣層；以及在該絕緣層中形成一開口，其中，藉由使用全息掩模的微影處理進行在該絕緣層中形成該開口的步驟，該全息掩模利用曝光表面上的相移效應。
  5. 一種半導體裝置的製造方法，包含如下步驟：在具有一絕緣表面的一基板上形成一半導體層；在該半導體層上、中間夾著一絕緣層的形成一閘極電極；在該閘極電極上形成一層間絕緣層；在該層間絕緣層中形成一接觸孔；以及在該層間絕緣層上及該接觸孔中形成一佈線層，其中，藉由使用相移掩模的微影處理進行形成該接觸孔的步驟，該相移掩模包含具有第一開口的一遮光膜和一透光基板，而具有第二開口的一相位移位器位於其間，以及其中，該遮光膜的第一開口和該相位移位器的第二開口互相重疊，以及該第一開口大於該第二開口。
  6. 一種半導體裝置的製造方法，包含如下步驟： 在具有一絕緣表面的一基板上形成一半導體層；在該半導體層上、中間夾著絕緣層的形成一閘極電極；在該閘極電極上形成一層間絕緣層；在該層間絕緣層中形成一接觸孔；以及在該層間絕緣層上及該接觸孔中形成一佈線層，其中，藉由使用全息掩模的微影處理進行形成該接觸孔的步驟，該全息掩模利用曝光表面上的相移效應。
  7. 如申請專利範圍第5或6項的半導體裝置的製造方法，進一步包含如下步驟：在該佈線層上、中間夾著第二層間絕緣層的形成第二佈線層；以及在該第二層間絕緣層中形成一接觸孔，其中，藉由使用相移掩模的微影處理進行在該第二層間絕緣層中形成該接觸孔的步驟。
  8. 如申請專利範圍第5或6項的半導體裝置的製造方法，進一步包含如下步驟：在該佈線層上、中間夾著第二層間絕緣層的形成第二佈線層；以及在該第二層間絕緣層中形成一接觸孔，其中，藉由使用全息掩模的微影處理進行在該第二層間絕緣層中形成該接觸孔的步驟。
  9. 如申請專利範圍第1至6項之任一項的半導體裝置的製造方法，其中以等於或高於1：1的放大倍率執行 該使用相移掩模的微影處理。
  10. 如申請專利範圍第3、4及6項之任一項的半導體裝置的製造方法，其中該全息掩模是電腦產生全息掩模。
  11. 如申請專利範圍第1至6項之任一項的半導體裝置的製造方法，其中被該微影處理處理的基板是玻璃基板。
  12. 一種半導體裝置的製造方法，包含如下步驟：在具有一絕緣表面的一基板上形成一半導體層；在該半導體層上、中間夾著一絕緣層的形成一閘極電極；在該閘極電極上形成一層間絕緣層；在該層間絕緣層中形成一接觸孔；以及在該層間絕緣層上形成一佈線層，該佈線層經由該接觸孔與該半導體層接觸，其中，藉由使用相移掩模的微影處理進行形成該接觸孔的步驟，該相移掩模包含具有第一開口的一遮光膜和一透光基板，而具有第二開口的一相位移位器位於其間，以及其中，該遮光膜的第一開口和該相位移位器的第二開口互相重疊，和該第一開口大於該第二開口。
  13. 如申請專利範圍第12項的半導體裝置的製造方法，進一步包含如下步驟：在該佈線層上、中間夾著第二層間絕緣層的形成第二 佈線層；以及在該第二層間絕緣層中形成第二接觸孔，其中，藉由使用相移掩模的微影處理進行在該第二層間絕緣層中形成該第二接觸孔的步驟。
  14. 如申請專利範圍第12項的半導體裝置的製造方法，進一步包含如下步驟：在該佈線層上、中間夾著第二層間絕緣層的形成第二佈線層；以及在該第二層間絕緣層中形成第二接觸孔，其中，藉由使用相移掩模的微影處理進行在該第二層間絕緣層中形成該第二接觸孔的步驟。
  15. 如申請專利範圍第12項的半導體裝置的製造方法，其中以等於或高於1：1的放大倍率執行該使用相移掩模的微影處理。
  16. 如申請專利範圍第12項的半導體裝置的製造方法，其中該基板是玻璃基板。
TW095149001A 2005-12-28 2006-12-26 半導體裝置的製造方法 TWI400758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005379783 2005-12-28

Publications (2)

Publication Number Publication Date
TW200733253A TW200733253A (en) 2007-09-01
TWI400758B true TWI400758B (zh) 2013-07-01

Family

ID=38194409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095149001A TWI400758B (zh) 2005-12-28 2006-12-26 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US7622336B2 (zh)
KR (1) KR101477262B1 (zh)
CN (2) CN1992175B (zh)
TW (1) TWI400758B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5438986B2 (ja) 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN108363270B (zh) * 2018-02-11 2023-05-26 京东方科技集团股份有限公司 一种相移掩模板、阵列基板、其制备方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231607A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体装置の製造方法
US20030080338A1 (en) * 2001-10-26 2003-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20040061149A1 (en) * 2002-09-25 2004-04-01 Masayuki Jyumonji Semiconductor device, annealing method, annealing apparatus and display apparatus
US20050026340A1 (en) * 2003-05-15 2005-02-03 Seiko Epson Corporation Method for fabricating semiconductor device, and electro-optical device, integrated circuit and electronic apparatus including the semiconductor device
US6875689B2 (en) * 2001-12-04 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning lines in semiconductor devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055978A (ja) 1991-06-28 1993-01-14 Toshiba Corp 露光マスク
JP3212643B2 (ja) 1991-09-30 2001-09-25 沖電気工業株式会社 位相差マスク
US5573890A (en) 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
JP2904170B2 (ja) * 1996-12-27 1999-06-14 日本電気株式会社 ハーフトーン位相シフトマスク及びハーフトーン位相シフトマスクの欠陥修正方法
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株式会社ルネサステクノロジ フォトマスクの製造方法
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7049617B2 (en) * 2001-07-26 2006-05-23 Seiko Epson Corporation Thickness measurement in an exposure device for exposure of a film with a hologram mask, exposure method and semiconductor device manufacturing method
JP4053263B2 (ja) * 2001-08-17 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
US7073992B2 (en) * 2003-06-24 2006-07-11 Irwin Industrial Tool Company Arbor for hole cutter and related method of use
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
JP4689260B2 (ja) 2003-12-19 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ラベル又はタグ
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100674969B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 Ｅｕｖｌ 교호 위상반전 마스크의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231607A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体装置の製造方法
US20030080338A1 (en) * 2001-10-26 2003-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6875689B2 (en) * 2001-12-04 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning lines in semiconductor devices
US20040061149A1 (en) * 2002-09-25 2004-04-01 Masayuki Jyumonji Semiconductor device, annealing method, annealing apparatus and display apparatus
US20050026340A1 (en) * 2003-05-15 2005-02-03 Seiko Epson Corporation Method for fabricating semiconductor device, and electro-optical device, integrated circuit and electronic apparatus including the semiconductor device

Also Published As

Publication number Publication date
CN1992175B (zh) 2010-09-08
KR20070070081A (ko) 2007-07-03
CN1992175A (zh) 2007-07-04
KR101477262B1 (ko) 2014-12-29
CN101908476B (zh) 2013-07-17
US20070148936A1 (en) 2007-06-28
TW200733253A (en) 2007-09-01
US7622336B2 (en) 2009-11-24
CN101908476A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
TWI400758B (zh) 半導體裝置的製造方法
CN1874060B (zh) 天线制造方法和半导体装置制造方法
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
TWI375250B (en) Method for manufacturing thin film integrated circuit, and element substrate
TWI400800B (zh) 半導體裝置
JP5190504B2 (ja) 半導体装置
US7666722B2 (en) Manufacturing method of semiconductor device, and IC card, IC tag, RFID, transponder, bill, securities, passport, electronic apparatus, bag, and garment
US8759946B2 (en) Semiconductor device
US8138058B2 (en) Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
KR20070003588A (ko) 반도체 장치 및 그 제조방법
KR20130124468A (ko) 반도체장치 및 그 제조방법
US20070145458A1 (en) Semiconductor device and manufacturing method thereof
JP5153136B2 (ja) 半導体装置の製造方法
TWI508306B (zh) 半導體裝置和該半導體裝置的製造方法
JP4842017B2 (ja) 半導体装置
JP5137342B2 (ja) 半導体装置の作製方法
JP2005310131A (ja) 薄型半導体装置、及び薄型半導体装置の使用方法
US7738839B2 (en) Semiconductor device and driving method thereof
JP5137453B2 (ja) 半導体装置の作製方法
US8233203B2 (en) Exposure method and method of manufacturing semiconductor device
JP2007201426A (ja) 半導体装置およびその作製方法
JP5271508B2 (ja) ホログラム記録媒体及びそのホログラム記録媒体の作製方法、並びに当該ホログラム記録媒体を用いた露光方法
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees