CN1992175B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1992175B
CN1992175B CN2006101728098A CN200610172809A CN1992175B CN 1992175 B CN1992175 B CN 1992175B CN 2006101728098 A CN2006101728098 A CN 2006101728098A CN 200610172809 A CN200610172809 A CN 200610172809A CN 1992175 B CN1992175 B CN 1992175B
Authority
CN
China
Prior art keywords
semiconductor device
opening
contact hole
insulating barrier
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101728098A
Other languages
English (en)
Other versions
CN1992175A (zh
Inventor
大沼英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1992175A publication Critical patent/CN1992175A/zh
Application granted granted Critical
Publication of CN1992175B publication Critical patent/CN1992175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的是通过使形成集成电路的图案实现微小化，来提供可以缩小芯片面积的半导体装置的制造方法。例如，本发明的目的是缩小由薄膜晶体管形成的用于IC卡或IC标签的IC芯片。本发明的制造方法包括以下步骤：形成栅电极；在所述栅电极上形成绝缘层；以及在所述绝缘层中形成开口部分。通过使用相移掩模或者全息掩模的曝光工艺，以进行形成栅电极的步骤和在绝缘层中形成开口部分的步骤的一方或双方。因此，即使是玻璃衬底那样平坦度欠佳的衬底，也可以形成微小的图案。

Description

半导体装置的制造方法
技术领域
本发明涉及一种用在绝缘表面上形成的晶体管形成集成电路的半导体装置的制造方法，本发明特别涉及使用高分辨率曝光技术的半导体装置的制造方法。
背景技术
作为由无线信号进行指令和数据的发送/接收的半导体装置，已知的是使用在玻璃衬底上的薄膜晶体管(下面也称为“TFT”)来形成集成电路，并且具备天线的半导体装置。(例如参照专利文件1)
[专利文件1]
这种半导体装置，根据用途和方式称为IC卡和IC标签，且将用于物品和个体识别。换言之，代替现在广泛地使用的条码***，正在尝试将信息记录密度更高的识别***导入于商业交易和安全管理。
在现有的半导体装置的制造步骤中，为了形成布线或接触孔等微小的图案需要采用曝光工二艺(例如，光刻工艺，Photolithography Process)。曝光工艺包括如下步骤：在衬底上形成光抗蚀膜，且在用形成有预定的图案的掩模进行曝光之后，使用显影剂将该光抗蚀膜显影，而形成所希望的集成电路的图案。
图18A至18D是说明现有的曝光工艺的图。图18A是由铬等形成的遮光膜904形成在透光性衬底上的光掩模902的截面图。经过该光掩模902的开口部分903a和903b的掩模透光的振幅分布，如图18B所示那样，具有相同的相位且相同的振幅分布。图18C是在曝光面中的光强度分布，由于光曲折，开口部分903a及903b的边缘部分的强度分布扩大了。
图18D示出作为一个例子的将接触孔910a及910b形成于在半导体层906和栅电极908上形成的层间绝缘层中的情况。当开口部分903a及903b为1.5μm时，受到图18C的光强度分布的影响，实际上形成比1.5μm更大的口径的接触孔910a和910b。如果将光掩模的对准偏移估算为0.5μm左右，则需要将其冗余性估算在内，以便使接触孔图案910a和910b不从半导体层906偏开。换言之，现有的曝光工艺因为曝光分辨率欠佳，所以需要预计更多的冗余，这就使集成电路的微小化有了限度。
[专利文件1]特开2005-202947号公报
发明内容
要将IC卡和IC标签广泛地在社会上普及，被认为必须使单价为10日元或更低。而要降低单价，就需要实现作为IC卡或IC标签的要素的IC芯片的高集成化，来缩小芯片的面积，以增加从一个衬底可以获得的IC芯片的个数。此外，还需要使用大面积的玻璃衬底来提高IC芯片的生产率。但是，薄的玻璃衬底在微小水平上有弯曲，所以在转印光掩模的图案的曝光工艺中，不容易形成微小的图案。
因此本发明的目的是通过实现形成集成电路的图案的微小化，以提供实现了缩小芯片面积的半导体装置的制造方法。例如，本发明的目的是缩小由薄膜晶体管而形成的用于IC卡和IC标签的IC芯片。
本发明涉及的半导体装置的制造方法的技术要点是如下；包括形成栅电极的步骤、在栅电极上形成绝缘层的步骤、形成穿过绝缘层的开口部分的步骤，且通过使用相移掩模(PSM；phase shift mask)的曝光工艺进行形成栅电极的步骤和形成穿过绝缘层的开口部分的步骤中一方或双方。
另外，本发明涉及的半导体装置的制造方法的技术要点是如下；包括形成栅电极的步骤、在栅电极上形成绝缘层的步骤、形成穿过绝缘层的开口部分的步骤，且通过使用相移掩模的曝光工艺进行形成栅电极的步骤和形成穿过绝缘层的开口部分的步骤中的一方，而另一方则通过使用全息掩模(holograph mask)的曝光工艺而完成。
根据本发明，当形成特别有助于提高集成电路的集成密度的接触孔(尤其是连接半导体层和布线层的接触孔)和栅电极的图案时，使用相移曝光法。因此，即使是玻璃衬底那样平坦度低的衬底，也可以在广泛的区域中形成微小的图案。
换句话说，通过使用相移曝光法或全息曝光(holograph lithography)法，以可以曝光的分辨率来形成布线或接触孔等的集成电路所需要的图案，可以提高集成密度。
当形成接触孔时，可以将配置在其下层的接触部分的设计冗余(designmargin)估算得很少。换言之，可以使预计的接触孔开口的偏移的冗余区域为小。
当是如晶体管被周期地排列的存储单元阵列等的图案时，可以将邻接的栅间隔(gate pitch)缩小。
附图说明
图1是示出可以由无线信号进行指令或数据的发送/接收的半导体装置的一个结构例的方块图；
图2是示出在具备图1的结构及功能的半导体装置中的电路的电路图的一个例子的图；
图3A至3D是说明相移曝光法的一个例子的图；
图4A至4D是说明相移曝光法的一个例子的图；
图5是静态随机存取存储器的电路图；
图6是示出静态随机存取存储器的电路布置的一个例子的图；
图7是说明涉及实施方式1的半导体装置的制造步骤的图；
图8是说明涉及实施方式1的半导体装置的制造步骤的图；
图9是说明涉及实施方式1的半导体装置的制造步骤的图；
图10是说明涉及实施方式1的半导体装置的制造步骤的图；
图11是示出静态随机存取存储器的电路设布置的一个例子的图；
图12是说明涉及实施方式2的半导体装置的制造步骤的图；
图13是说明涉及实施方式2的半导体装置的制造步骤的图；
图14是说明涉及实施方式2的半导体装置的制造步骤的图；
图15是示出具备将密码处理了的指令译码的功能的半导体装置的一个结构例的方块图；
图16是说明在芯片上形成天线的半导体装置的方式的透视图；
图17A至17C是示出在可以由无线信号进行指令或数据的发送/接收的半导体装置中，用于延伸通讯距离的一个结构例的图；
图18A至18D是说明现有的曝光法的图；
图19是说明半导体装置的应用方式的图；
图20是说明半导体装置的应用方式的图。
具体实施方式
在本发明所涉及的半导体装置的制造方法中，作为用于形成集成电路的曝光工艺使用相移曝光法或者使用全息掩模或计算机合成全息掩模的全息曝光法。注意在下面的说明中，全息掩模包含计算机合成全息掩模。全息掩模是通过记录物体光和参考光的干涉图而制造的。而计算机合成全息掩模由计算机来导入物体光和参考光的干涉图而直接制造全息掩模。曝光工艺包括进行光抗蚀涂布、曝光、显影等的步骤，以便形成集成电路的布线和接触孔等的图案。
作为该半导体装置的制造方法，包括：形成栅电极的步骤、在栅电极上形成绝缘层的步骤、形成穿过绝缘层的开口部分的步骤。此时，通过使用相移掩模的曝光工艺进行形成栅电极的步骤和形成穿过绝缘层的开口部分的步骤中一方或双方。此外，也可以通过使用全息掩模的全息曝光法而进行该曝光工艺。此外，也可以一方通过使用相移掩模的曝光法而完成，而另一方通过使用全息掩模的全息曝光法而完成。
此外，作为本发明所涉及的半导体装置的制造方法的一种方式，包括：在半导体层上中介绝缘层形成栅电极的步骤、在栅电极上形成层间绝缘层的步骤、在层间绝缘层中形成接触孔的步骤、在层间绝缘层上及接触孔中形成布线层的步骤。此时，通过使用相移掩模的曝光工艺进行形成栅电极的步骤和形成接触孔的步骤的一方或双方。此外，也可以通过使用全息掩模的全息曝光工艺来进行该曝光工艺。此外，也可以一方通过使用相移掩模的曝光法而完成，而另一方通过使用全息掩模的全息曝光法而完成。
在上述的半导体装置的制造方法中包括在布线层的上层中介第二层间绝缘层形成第二布线层的步骤，并且可以通过使用相移曝光法或全息曝光法的曝光工艺进行该在第二层间绝缘层中形成接触孔的步骤。
通过用图像缩小投影***(image-reducing projection system)(如分档器，stepper)或等倍投影***(1∶1 projection system)(如校准器，aligner)来进行使用相移掩模的曝光工艺，即使是玻璃衬底那样平坦度欠佳的衬底，也可以获取大的聚焦深度，而在广泛的区域中以短时间形成微小的图案。此外，该使用相移掩模的曝光工艺也可以以等倍或更高的倍率而进行。
注意，虽然示出了将使用相移掩模的曝光工艺，或者使用全息掩模的曝光工艺用于形成栅电极或接触孔，但半导体层的形成、划定掺杂区域的掩模的形成可以适用其他曝光工艺。使用相移掩模的曝光工艺，或者使用全息掩模的曝光工艺可以适用于半导体装置的制造步骤所包括的所有的曝光工艺。但是，考虑到掩模成本和生产率，优选将使用相移掩模的曝光工艺或者使用全息掩模的曝光工艺适用于形成栅电极和接触孔的步骤。
通过使用相移曝光法或全息曝光法来形成用于形成栅电极的掩模图案，可以实现栅电极的微小化。此外，通过使用相移曝光法或全息曝光法来形成用于形成接触孔的掩模图案，可以实现接触孔的微小化。因此，当为如晶体管被周期地排列的存储单元阵列等的图案时，可以将邻接的栅间隔缩小。
根据本发明，可以获得由以下薄膜晶体管构成的集成电路的半导体装置，该薄膜晶体管由在具有绝缘表面的衬底上形成的半导体层形成其沟道形成区域。该半导体装置为了实现微小化，具有通过作为高分辨曝光技术的相移曝光法或全息曝光法而形成的如布线以及接触孔等各种图案的集成电路。换句话说，本发明的半导体装置是这样一种半导体装置：在玻璃衬底上的绝缘层形成窄小孔口的接触孔，并具有以狭窄的栅间隔排列薄膜晶体管的集成电路。
根据本发明，作为这样的半导体装置，可以获得具备如下部件的半导体装置：连接于接收无线信号的天线的高频率电路部分、处理接收的指令和数据等的信息的逻辑电路部分、存储外部发送来的数据或个体识别数据的存储器部分。
在本发明中，半导体装置指的是利用半导体特性而发挥功能的所有装置。具体地包括：功能装置如微处理器(micro processor)、图像处理器等、存储装置如存储器部分等、以及使用上述装置的所有电子设备。此外，本发明的半导体装置也可以适用于利用液晶的电气光学特性的显示装置和利用电致发光等的发光特性的显示装置的制造步骤。
下面，对本发明的实施方式将参照附图给予说明。但是，本发明不限于下面的说明，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在下面所示出的实施方式所记载的内容中。注意，在下面所说明的本发明的结构中，表示相同部件的参考标号在不同的附图中共同使用，在这种情况下有时候省略重复说明。
作为本发明的实施方式，对由无线信号进行指令或数据的发送/接收的半导体装置将参照附图进行说明。
(关于本发明的一种实施方式的半导体装置)
图1是示出由无线信号可以进行指令或数据的发送/接收的半导体装置的一个结构例的方块图。该半导体装置包括如下部件：天线部分102、高频率电路部分103、电源电路部分105、逻辑电路部分107。天线部分102与通讯装置进行信号的发送/接收，该通讯装置也称为读取/写入器。发送信号的载波的频率可以适用在1～135kHz的长波段、6.78MHz、13.56MHz、27.125MHz、40.68MHz、5.0MHz的短波段、微波段的2.45GHz、5.8GHz、24.125GHz等。天线部分102相应于通讯频率段成为线圈型、单级型或偶极型的方式。
天线部分102接收的载波中介检波电容部分104分别流入于电源电路部分105和逻辑电路部分107。在电源电路部分105中由整流电路部分110进行半波整流后充电到保持电容部分112。恒电压电路部分114相对于接收的载波电力，即使被供给某一定量以上的电力，也输出一定量的电压从而供给该半导体装置中的逻辑电路部分107等工作所需要的电力。
在高频率电路部分103中的复位电路部分108复位载波，并产生逻辑电路部分107工作所需要的时钟信号，而且将信号输出到对该信号进行校正的PLL电路部分118和密码识别以及判定电路部分116。例如，复位电路部分108从振幅调制(ASK)的输入信号中检测出作为振幅变动的“0”或“1”的输入数据。复位电路部分108例如含有低通滤波器而构成。此外，调制电路部分106将振幅调制(ASK)的发送信号作为发送数据而发送。
密码识别以及判定电路部分116识别指令密码且作出判定。由密码识别和判定电路部分116识别和判定的指令密码是帧结束(EOF、end of frame)信号、帧开始(SOF、start of frame)信号、标记(flag)、指令密码、掩模长度(mask length)、掩模值(maskvalue)等。此外，各个密码识别以及判定电路806还具有用于识别发送错误的循环冗余校验(CRC、cyclic redundancy check)的功能。将来自密码识别和判定电路116的结果输出到存储控制器部分120。存储控制器部分120基于判定结果控制存储器部分122的读出。在编码电路124中将从存储器部分122读出的数据编码，并在调制电路部分106中调制，而产生响应信号。
作为存储器部分122的结构，可以适用只存储固定数据的掩模ROM(Read OnlyMemory)、SRAM(Static Random Access Memory；静态随机存取存储器)等可以任意读出写入的存储器、以及具有用于存储电荷的浮动电极的非易失性存储器等。
像这样，在图1中示出的半导体装置具有接收来自通讯装置的指令，且将数据写入到存储器部分122，或读出来自存储器部分122的数据的功能。该通讯装置也称为读取写入器。
对具有上述结构和功能的半导体装置中的电路的电路图的一个例子参照图2进行说明。构成电源电路部分105的整流电路部分110和保持电容部分112配置在互相接近的领域。高频率电路部分103的复位电路部分108和逻辑电路部分107的密码识别以及判定电路部分116可以分开配置在多个地方。复位电路部分108配置在PLL电路部分118与密码识别以及判定电路部分116之间。此外，通过将PLL电路部分118和密码识别以及判定电路部分116邻接地配置，可以抑制操音的影响。虽然检波电容部分104配置在高频率电路部分103，但在逻辑电路部分107也配置有另一检波电容部分104b。调制电路部分106配置在该两个检波电容部分104与检相电容部分104b之间。
使用电子束曝光或激光束曝光形成电路，以使存储器部分122包含掩模ROM。电子束曝光或激光束曝光根据程序可以使写入到掩模ROM的数据不同，因而可以使每个芯片存储不同的用于识别的信息。
此外，写入电路配置在存储控制器部分120以在存储器部分122中包含作为补写型存储器的熔断型(fuse type)或相变型(phase-change type)的有机存储器。当制造该半导体装置时，在将数据写入到有机存储器的情况下，也可以将施加有用于写入的电压的电极配置在电路图中。
这样的半导体装置可以由使用了单晶硅衬底的MOS晶体管来形成。此外，考虑到外观形状的自由度和生产率，也可以由使用玻璃等的绝缘衬底的薄膜晶体管来制造半导体装置。
换言之，要将这样的可以非接触地发送/接收数据的半导体装置在社会上普及，就起码需要降低其制造成本。但是，如果使用半导体集成电路的制造技术而设立新的生产线，设备投资就增长，所以难以谋求低成本化。例如，如果设立使用12英寸晶片的生产线，需要大约1500亿日元的设备投资，而且加上运行成本的话，使单价为100日元或更低是相当困难的。此外，12英寸晶片的面积是73000mm2，即使当由具有幅度20μm至50μm的刀片的切割装置来分割时不考虑需要大约100μm的冗余幅度，当切割1mm角的芯片时也只能获取73000个芯片，当切割0.4mm角的芯片时只能获取182,500个芯片，所以确保充分的供给量是非常困难的。
另外，当由使用玻璃等的绝缘衬底的薄膜晶体管来制造该半导体装置时，也可以使用大面积衬底。但是，当电路的微小化不充分且芯片面积大时，要大幅度地降低单价是很困难的。在此，在本实施方式中，采用即使是玻璃衬底等也可以形成微小图案的曝光工艺。
(关于相移曝光法)
使用采用半色调型相移掩模(PSM；phase shift mask)的相移曝光法，如上述所示那样，即使是玻璃衬底等也可以形成微小图案。按照该方法，由提供于光掩模的相位转移器使一部分光的相位反转，而可以提高相对于电路图案等的光学像的边缘部分的对比度。换言之，使用在主图案(独立的接触孔图案等)的外周配置有将相位反转了的辅助图案的相移掩模(PSM；phase shift mask)。使相位差产生在穿过主图案与辅助图案的曝光光之间。
图3是说明相移曝光法的一个例子的图。图3A是由铬等形成的遮光膜204和相位转移器205a和205b形成在透光性衬底上的光掩模202的截面图。在遮光膜204上设置有开口部分203a和203b，其相当于主图案。相位转移器205a和205b配置在开口部分203a和203b的外周，其相当于辅助图案。相位转移器205a和205b使用相位转移膜等而设定相位差和透过率。例如，将相位差设定为180度±5度，将通过率设定为4至8％。作为相位转移膜，使用Cr的氧化膜或MoSi的氧化膜、SiO2膜、或薄的Cr膜，或者所述膜的叠层膜。
穿过所述光掩模202的开口部分203a和203b的透光的振幅分布为，如图3B所示那样，穿过开口部分203a和203b的曝光光与穿过邻接该开口部分的相位转移器205a和205b的曝光光的振幅分布反转。透过开口部分203a和203b的光的振幅分布由贝塞尔函数而被提供，并且在中心的0次峰值的周围有几个高次峰值。针对于此，将相位转位器205a和205b的中心位置设置为所述几个高次峰值中同相且最大的峰值的位置。由此，主图案的发光强度分布的下摆部分被周边的逆相位的辅助图案抵消，从而在实际上可以使主图案的发光强度分布变狭。
通过使主图案的强度分布的下摆部分的扩宽部分变狭，如图3C所示那样，曝光面的发光强度分布在边缘边缘部分为高坡度的强度分布。作为主图案的开口部分203a和203b的发光强度分布的下摆部分被周边的逆相位的辅助图案抵消，因而在实际上可以使主图案的发光强度分布变狭。此外，根据相位转移器205a和205b的透光的振幅分布不只在其中心部分而且还在其周边也有高次峰值。由于该峰值的位置与本来的开口部分203a和203b的位置一致，因此主图案的中央附近的发光强度被强调，所以发光强度分布的对比度也增大。结果，可以提高开口部分203a和203b的分辨率并扩大聚焦深度。
图3D示出当在形成在半导体层206与栅电极208上的层间绝缘层中形成接触孔210a和210b时的一个例子。相位转移法因为可以不改变用于曝光的光的波长并且提高分辨率，所以可以将分辨率从传统的1.5μm改为1μm左右。即使在开口部分203a和203b为1μm左右的情况下，作为半导体层206的设计布置，也不需要要预计多余的冗余。换言之，即使在玻璃等的绝缘衬底上的集成电路，也可以谋求实现微小化。
图4与图3同样，是说明相位转移曝光法的另一个例子的图。图4A是在透光性衬底的相位转移器205上形成了开口部分203a和203b的光掩模202的截面图。相位转移器205例如将相位差设定为180度±5度，将通过率设定为4至8％。在这种情况下，如图4B所示那样，穿过开口部分203a、203b的曝光光具有与穿过邻接该开口部分的相位转移器205的曝光光反转的振幅分布。因此，如图4C所示那样，可以获得在曝光面边缘部分为高坡度的曝光光强度分布。图4D示出当在形成在半导体层206与栅电极208上的层间绝缘层中形成接触孔210a和210b时的一个例子。在这种情况也发挥与图3同样的效果，可以形成微小的接触孔图案。
注意，虽然在图3及4中，例示出当对半导体层206形成接触孔图案时的情况，但是也可以当对电极、布线、半导体层等为了形成集成电路所必要的各种各样的图案曝光时也是适用的。
在使用相移掩模的曝光工艺中，可以使用如分档器的图像缩小投影***。但是，分辨率越高，聚焦深度就越小。对于玻璃衬底等的平坦性欠佳的衬底，优选使用等倍投影***来处理。通过使用等倍投影***，即使使用大面积玻璃衬底，也可以缩短处理时间。
(关于全息曝光法)
为了即使是玻璃衬底等也形成微小图案，使用全息曝光法。全息曝光法是使用全息原理来进行曝光的曝光法。该曝光法通过曝光描画有全息图的掩模上的图案，以再现在形成抗蚀剂层的晶片上。全息掩模是通过对记录有集成电路的图案的原版(光掩模)照射激光(物体光)而产生衍射，与此同时从全息记录层的背面使该激光与可干涉性的激光(参考光)互相干涉，而记录该干涉图案的掩模。在曝光工艺中，将曝光束(再生光)照射到全息掩模，且在曝光面将衍射光成像而进行光致抗蚀剂的曝光。全息图因为在原理上没有象差，所以具有分辨率高的特征。
因为全息掩模记录光的相位信息，所以也可以应用相移掩模的原理形成边缘部分强调型的掩模图案。也可以适用记录了具备相位转移器的掩模信息的全息掩模、或者适用利用了曝光面的相位转移效果的全息掩模。因此，可以形成具备更微小的图案的掩模层。
实施方式1
关于使用这种可以实现微小化的曝光技术的半导体装置的制造方法，将参照附图进行说明。在下面的说明中，如图5所示那样，将具备6个晶体管的静态随机存取存储器(SRAM；Static Random Access Memory)的存储单元作为例子进行说明。
在该SRAM中，反相器301和302的各个输入中介开关S1和S2而分别连接到位线BL1和BL2。由字线WL传达的行选择信号来控制开关S1和S2。由高电压VDD和一般接地的低电压GND将电力供给给每个反相器301和302。电压VDD被印加到位线BL1和BL2中的一个，且电压GND被印加到这些位线中的另一个，以便将信息写入到存储单元。
反相器301包含串联连接的n沟道型晶体管N1和p沟道型晶体管P1。p沟道型晶体管P1的源极连接到电压VDD，n沟道型晶体管N1的源极连接到电压GND。p沟道型晶体管P1与n沟道型晶体管N1的漏极由节点305A相互连接。p沟道型晶体管P1与n沟道型晶体管N1的栅极由节点306A相互连接。同样，反相器302包含p沟道型晶体管P1、像n沟道型晶体管N1那样连接的p沟道型晶体管P2、n沟道型晶体管N2，并且p沟道型晶体管P2和n沟道型晶体管N2的栅极连接到节点306B，p沟道型晶体管P2和n沟道型晶体管N2的共同漏极相互连接到节点305B。
在图5所示的SRAM的工作中，开关S1和S2为开，并且设定反相器301和302的输入以及输出的状态。其次，开关S1和S2为关，且保持反相器301和302内的信号的状态。每个位线BL1和BL2在电压VDD与GND之间的电压范围内被预充电，以便从存储单元读出信息。开关S1和S2为开，在位线上的电压随着反相器301和302的信号的状态而变化。由连接到位线的读出放大器来读出在存储单元内保存的数据。
在图6中示出图5所示的SRAM的电路配置的一个例子。图6所示的是由包含半导体层和栅布线层的两层的布线层来形成的SRAM。将n沟道型晶体管形成的半导体层402和p沟道型晶体管形成的半导体层404配置在下层，在其上层中间夹绝缘层配置第一布线层406、408、410。第一布线层406是形成栅电极的层，并与半导体层402和404交叉而形成n沟道型晶体管N1和p沟道型晶体管P1。第一布线层408是形成栅电极的层，并且与半导体层402和404交叉而形成n沟道型晶体管N2和p沟道型晶体管P2。第一布线层410是字线(WL)，并且与半导体层402交叉而形成开关S1和S2。第一布线层406、408、410与半导体层402和404的关系是如此，并且形成栅电极。
第二布线层412、414、416、418中间夹第一布线层406、408、410和绝缘层来形成。第二布线层412形成位线(BL1)，第二布线层414形成位线(BL2)，第二布线层416形成电源线(VDD)，第二布线层418形成接地电位线(GND)。
接触孔C1是形成在绝缘层的开口，且将第二布线层412与半导体层402连接。接触孔C2是形成在绝缘层的开口，且将第二布线层414与半导体层402连接。接触孔C3是形成在绝缘层的开口，且将第二布线层422与半导体层402连接。接触孔C4是形成在绝缘层的开口，且将第二布线层422与半导体层404连接。接触孔C5是形成在绝缘层的开口，且将第二布线层420与半导体层402连接。接触孔C6是形成在绝缘层的开口，且将第二布线层420与半导体层404连接。接触孔C7是形成在绝缘层的开口，且将第二布线层416与半导体层402连接。接触孔C8是形成在绝缘层的开口，且将第二布线层418与半导体层404连接。接触孔C9是形成在绝缘层的开口，且将第二布线层422与第一布线层408连接。接触孔C10是形成在绝缘层的开口，且将第二布线层420与第一布线层406连接。这样，由将半导体层与第一布线层以及第二布线层之间连接的接触孔C1至C10来形成图5示出的SRAM。
其次，关于这样的SRAM的制造步骤，将相应于图6示出的A-B线(p沟道型晶体管P1)以及C-D线(n沟道型晶体管N2)的截面图参照图7进行说明。
在图7中，衬底400是从玻璃衬底、石英衬底、金属衬底(例如陶瓷衬底或不锈钢衬底等)、Si衬底等的半导体衬底中选择的。另外，作为塑料衬底可以选择如下衬底；聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯等。
作为杂质物的阻挡层，第一绝缘层401形成在衬底400。第一绝缘层401是半导体层402和404的基底膜。当作为衬底400使用石英时，第一绝缘层401可以省略。
作为第一绝缘层401，通过CVD法或溅射法等，使用如下绝缘材料来形成；氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等。例如，当将第一绝缘层401作为两层结构时，优选作为第一层绝缘层形成氮氧化硅膜并且作为第二层绝缘层形成氧氮化硅膜。此外，也可以作为第一绝缘层形成氮化硅膜并且作为第二层绝缘层形成氧化硅膜。这样，通过形成作为阻挡层发挥功能的第一绝缘层401，可以防止来自衬底400Na等的碱金属和碱土金属给在该衬底上形成的元件造成不良影响。
半导体层402和404优选由晶性半导体层形成。晶性半导体层包括通过热处理或照射激光晶化在第一绝缘层401上形成的非晶半导体层而形成的晶性半导体层、以及在非晶化在第一绝缘层401上形成的非晶半导体层之后使其再晶化而形成的晶性半导体层。
当通过照射激光进行晶化或者再晶化时，作为激光光源可以使用LD激励的连续振荡(CW)激光(YVO4，第二高次谐波(波长532nm))。不需要限于第二高次谐波，但是在能源效率上，第二高次谐波比更高次的高次谐波优越。当将CW激光照射到半导体膜时，因为能源连续地供给给半导体膜，所以一旦使半导体膜成为融化状态，可以持续保持该熔融状态。而且，通过扫描CW激光将半导体膜的固液界面移动，沿着该移动方向可以形成长的晶粒。此外，使用固体激光是因为与气体激光等相比，输出的稳定性高，可以期待稳定的处理。注意，不限于CW激光，也可以使用重复频率为10MHz或更高的脉冲激光。使用重复频率高的脉冲激光，如果半导体膜从熔融到固化的时间短于激光的脉冲间隔，则可以一直将半导体膜保持为熔融状态，通过固液界面的移动可以形成由沿着一个方向的长的晶粒构成的半导体膜。也可以使用其他CW激光以及重复频率为10MHz或更高的脉冲激光。例如，作为气体激光有Ar激光、Kr激光、CO2激光等。作为固体激光有如下激光；YAG激光、YLF激光、YAlO3激光、GdVO4激光、KGW激光、KYW激光、变石激光、Ti：蓝宝石激光、Y2O3激光、YVO4激光等。此外，也有如下陶瓷激光；YAG激光、Y2O3激光、GdVO4激光、YVO4激光等。作为金属蒸汽激光可以举出氦镉激光等。此外，在激光器中，当将激光束以TEM00(单一横向模式)振荡而射出时，可以提高在被照射面上获得的线状的射束点的均匀性，因而是优选的。另外，也可以使用脉冲振荡的受激准分子激光。
作为栅绝缘层使用的第二绝缘层403适用如下材料；氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等。这样的绝缘层通过气相成长法或溅射法而形成。此外，对半导体层402和404在如下气氛中进行高密度等离子体处理；氧气氛(例如氧(O2)和稀有气气氛(包含He、Ne、Ar、Kr、Xe中的至少一个)的气氛下、或者氧与氢与稀有气的气氛下)、或者氮气氛(例如氮(N2)和稀有气(包含He、Ne、Ar、Kr、Xe中的至少一个))的气氛下、或者氮与氢与稀有气的气氛下、或者NH3与稀有气的气氛下)，而对半导体层402和404的表面进行氧化处理或氮化处理，也可以形成作为栅绝缘层适用的第二绝缘层403。通过高密度等离子体处理来对半导体层402和404的表面进行氧化处理或者氮化处理而形成第二绝缘层403，可以降低成为电子和空穴的捕获器(trap)的缺陷能级密度(defect level density)。
作为栅电极而使用的第一布线层406和408使用如下材料来形成；钨、钼、钛、钽、铬、铌等其他难熔金属。或者，也可以使用钼和钨的合金、氮化钛、氮化钨等上述金属的合金、导电性金属氮化物或导电性金属氧化物。而且，第一布线层406和408可以由氮化钽与钨的叠层结构来形成。此外，也可以使用掺杂有磷等的杂质物元素的多晶硅。
作为用作栅电极的第一布线层406和408，在上述导电层堆积在第二绝缘层403的大约整个面上之后，使用光掩模(PMG)来形成掩模层424。使用该掩模层424来进行蚀刻，而形成第一布线层406和408。通过曝光工艺来形成掩模层424。此刻，通过使用在图3和图4中说明的相移掩模来曝光光掩模(PMG)，这样即使是平坦度欠佳的玻璃衬底，也可以形成作为微小的栅电极而使用的第一布线层406和408。例如，即使以i线(365nm)使用1.5μm的分辨度的等倍投影***，通过使用相移掩模来曝光，也可以形成作为约1μm的栅长的栅电极而使用的第一布线层406和408。
在图8中，在第一布线层406和408中分别形成侧壁(side wall)426和428，而且作为钝化层形成第三绝缘层434。第三绝缘层434由氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等来形成。在半导体层402形成作为源极及漏极而发挥功能的n型杂质区域432。再者，利用侧壁428也可以形成所谓的低浓度漏极区域433(LDD区域)。此外，在半导体层404形成作为源极及漏极而发挥功能的p型杂质区域430。也可以利用侧壁426，形成所谓的低浓度漏区域431(LDD区域)。
图9示出形成第四绝缘层436，并形成接触孔C4、C5、C7、C8，的步骤。通过等离子体CVD或热CVD等气相成长法或溅射法来形成第四绝缘层436，并适用氧化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等。此外，可以由如下材料构成的单层或叠层而形成；有机材料、或硅氧烷树脂等的硅氧烷材料、恶唑树脂等，所述有机材料有例如聚酰亚胺、聚乙烯基苯酚、苯并环丁烯、丙烯、环氧等。硅氧烷材料是相当于包含Si-O-Si键的材料。硅氧烷由硅(Si)和氧(O)键形成其骨架，作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。或者，氟基团也可以用作取代基。而且，至少包含氢的有机基团和氟基团也可以用作取代基。恶唑树脂是例如感光聚苯并恶唑等。感光聚苯并恶唑具有低的介电常数(在常温的1MHz下介电常数为2.9)、高的耐热性(在5℃/分钟的升温下，热分解温度为550℃，这通过TGA：热重分析仪(Thermal Gravity Analysis)测量)以及低的吸湿率(常温时24小时0.3％)。与聚酰亚胺等(约3.2～3.4)相比，恶唑树脂具有较低的介电常数(约2.9)；因此，可以抑制寄生电容的产生并获得高速操作。
穿过第三绝缘层434以及第四绝缘层436，并使n型杂质区域432和p型杂质区域430露出的接触孔C4、C5、C7、C8是使用掩模层438而形成的。掩模层438由曝光工艺来形成。此刻将光掩模(PMC)通过使用在图3和4中说明的相移掩模而曝光，这样即使是平坦度欠佳的玻璃衬底，也可以形成具备微小的接触孔径的掩模层438。例如，即使以i线(365nm)使用1.5μm的分辨度的等倍投影***，通过使用相移掩模来曝光，也可以形成具备约1μm的接触孔径的掩模层438。然后通过使用掩模层438来蚀刻第三绝缘层434以及第四绝缘层436，可以形成接触孔C4、C5、C7、C8。
图10示出形成第二布线层416、418、420、422的步骤。这些布线层可以使用由选自铝、钨、钛、钽、钼、镍、钕(Nd)中的一种元素或者包含多种该元素的合金构成的单层或叠层结构。例如，作为由包含多种上述元素的合金构成的导电膜，可以由含有钛的铝合金、含有钕的铝合金等来形成。此外，当由叠层结构来形成上述布线层时，例如，也可以是在钛层之间夹有铝层或上述铝合金层的叠层结构。第二布线层416形成电源线(VDD)，第二布线层418形成接地电位线(GND)。
通过使用相移掩模来形成口径小的接触孔，可以将半导体层402和404与第二布线层416、418、420、422接触的面积形成为小。因此，可以使接触孔的间隔变狭，从而可以提高集成度。
如上所述，实施方式1例示了图6示出的电路布置所包含的p沟道型晶体管P1和n沟道型晶体管N2，并说明了其制造步骤。其他晶体管也可以以相同方式形成。注意，在本实施方式中，示出将相移掩模用于形成栅电极以及接触孔的例子。即使将该使用了相移掩模的曝光工艺仅仅用于形成栅电极或接触孔中的一方，也在提高集成度上发挥同样的效果。此外，在形成半导体层和布线层所需要的曝光工艺中，也可以使用相移掩模。
实施方式2
将图5所示的SRAM的电路布置的其他的一个例子示出在图11中。图11所示的是由包含半导体层、栅电极层和三层的布线层来形成的SRAM。其中提供有形成n沟道型晶体管的半导体层501和502与形成p沟道型晶体管的半导体层503和504。在这些半导体层501、502、503、504之上，中间夹绝缘层提供作为栅布线层而发挥功能的栅电极层505、506、507、508。由此，形成n沟道型晶体管N1、N2、p沟道型晶体管P1、P2、以及开关S1、S2。
中间夹第一层间绝缘层而提供与栅电极层接触的第一布线层510、512、514、516、518、520、522、524、526、528。中间夹第二层间绝缘层而提供形成位线的第二布线层532、536以及形成接地电位线的第二布线层530和538。再者中间夹第三层间绝缘层而提供形成字线的第三布线层540。
接触孔C21至C30是形成第一布线层与半导体层的接触的接触孔，其形成在第一层间绝缘层。接触孔C31至C40是形成第二布线层与第一布线层的接触的接触孔，其形成在第二层间绝缘层。接触孔C41和C42是形成第三布线层与第一布线层的接触的接触孔，其形成在第一层间绝缘层以及第二层间绝缘层。根据上述，形成图5所示的SRAM。
其次，关于这样的SRAM的制造步骤，将参照图12中的对应于图11所示的E-F线(p沟道型晶体管P2以及n沟道型晶体管N2)的截面图进行说明。
在图12中，形成在衬底400上的第一绝缘层401、半导体层502和504、第二绝缘层403、栅电极层506、侧壁426和428、第三绝缘层434、第四绝缘层436与实施方式1同样地形成。
穿过第三绝缘层434以及第四绝缘层436，并使n型杂质区域432和p型杂质区域430露出的接触孔C26、C27、C29、C30是通过形成掩模层550并进行蚀刻处理来形成的。掩模层550由曝光工艺来形成，此刻将光掩模(PMC)通过使用在图3和4中说明的相移掩模而曝光，这样即使是平坦度欠佳的玻璃衬底，也可以形成具备微小的接触孔径的掩模层550。例如，即使是以i线(365nm)使用1.5μm的分辨度的等倍投影***，通过使用相移掩模来曝光，也可以形成具备约1μm的接触孔径的掩模层550。然后通过使用该掩模层550来蚀刻第三绝缘层434以及第四绝缘层436，可以形成接触孔C4、C5、C7、C8。
图13示出在接触孔C26、C27、C29、C30中形成埋入式导电层554，并形成第一布线520、522、528的结构。作为埋入式导电层554，典型地，可以使用钨。优选地，在接触孔C26、C27、C29、C30中作为密接层淀积氮化钛膜或者钛膜和氮化钛膜，其次淀积钨膜作为埋入式导电层554。使用WF6气体，通过氢还原或乙硅烷还原来形成钨膜。此外，也可以通过溅射法来形成钨膜。然后，使用SF6气体进行回蚀(etch back)或者通过化学性机械研磨来实现平坦化，而形成埋入式导电层554。然后，与埋入式导电层554接触地形成第一布线层520、522、528。
在第一布线层520、522、528的上层由氮化硅膜形成第五绝缘层作为钝化层。通过等离子体CVD或热CVD等气相成长法或溅射法来形成第六绝缘层558，可以适用氧化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等形成第六绝缘层558。此外，可以由有机材料、或硅氧烷树脂等的硅氧烷材料、恶唑树脂等构成的单层和叠层来形成第六绝缘层558，所述有机材料有例如聚酰亚胺、聚乙烯基苯酚、苯并环丁烯、丙烯、环氧等。这些树脂材料优选地使用热固性或光固性的原料，且通过旋涂法来形成。因为通过旋涂法来形成，可以缓和下层的布线层的不均性，并可以实现第六绝缘层558的表面平坦化。
下面，同样地形成第二布线层536、用作钝化层的第七绝缘层560、用于平坦化的第八绝缘层562、第三布线层540。注意，在图11中示出的形成第二布线层与第一布线层的接触的接触孔C31至C40、形成第三布线层与第一布线层的接触的接触孔C41和C42也可以通过使用了相移掩模的曝光工艺来形成。
如上所述，实施方式2例示了图11示出的电路布置所包含的p沟道型晶体管P1和n沟道型晶体管N2，并说明了其制造步骤。其他晶体管也可以同样地形成。注意，在本实施方式中，示出了将相移掩模用于形成栅电极以及接触孔的例子。即使将该使用了相移掩模的曝光工艺仅仅用于形成栅电极或接触孔中的一方，也在提高集成度上发挥同样的效果。此外，在形成半导体层或布线层所需要的曝光工艺中，也可以使用相移掩模。
图14是不形成埋入式导电层的一个例子，示出将形成绝缘层的材料填充于接触孔的一个例子。图14所示的截面结构对应于图11的G-H线。
在图14中，n沟道型晶体管N1具备与图13所示的n沟道型晶体管N2同样的结构。穿过第三绝缘层434以及第四绝缘层436，并使n型杂质区域432和栅电极层507露出的接触孔C21、C22、C23与图12同样，是使用相移掩模形成掩模层且进行蚀刻来形成的。
第一布线层510、512、518可以使用由选自铝、钨、钛、钽、钼、镍、钕(Nd)的一种元素或者包含多种该元素的合金构成的单层或叠层结构来形成。例如，作为由包含多种上述元素的合金构成的导电膜，可以由含有钛、硅、或钕的铝合金等来形成。第一布线层510是将n沟道型晶体管N1与作为接地电位线(GND)的第二布线层530连接的布线。第一布线层518是将n沟道型晶体管N1与p沟道型晶体管P1的漏极连接的布线。第一布线层512是将开关S1的栅电极层507与作为字线的第三布线层540连接的布线。
用于将第一布线层512与第三布线层540连接的接触孔C40穿过第五绝缘层556、第六绝缘层558、第七绝缘层560、以及第八绝缘层562。即使是形成这样深的接触孔时，也可以使用相移掩模来进行曝光工艺。注意，虽然在图14示出了n沟道型晶体管N1，但也可以同样地形成图11所示的其他晶体管。
实施方式3
也可以以全息曝光代替实施方式1以及2所说明的相位转移曝光。通过将全息曝光用于形成栅电极及/或接触孔，而可以谋求实现晶体管的缩小，并谋求实现栅间隔的缩小(接触孔的间隔的狭小化)。
在这种情况下，也可以将全息曝光术用于形成栅电极，并将使用了相移掩模的曝光工艺用于形成接触孔。虽然全息曝光可以实现微小化，但是因掩模数的增加而使成本升高。即使是计算机合成全息掩模，也因为图案微小而使制造成本升高。针对于此，通过组合使用使用了相移掩模的曝光工艺，极力防止掩模成本的升高和生产率的降低，而可以确保实现微小化和提高生产率的双方。
实施方式4
可以将相位转移器提供在进行全息曝光时使用的全息掩模中。因为全息掩模记录有光的相位信息，可以应用相移掩模的原理形成边缘部分强调型的掩模图案。因此，可以形成具备更微小的图案的掩模层。
实施方式5
虽然在实施方式1至4中例示说明了SRAM的电路，但是本发明不限于此，可以形成具有各种各样的结构的集成电路而制造半导体装置。例如，在可以由无线信号进行指令或数据的发送/接收的半导体装置中，也可以具备将被密码处理了的指令译码的功能。
图15是示出这样的半导体装置的结构的方块图。该半导体装置包括如下部件；天线部分102、高频率电路部分103、电源电路部分105、逻辑部分107。注意，与图1相同的部件使用相同的符号来示出，且省略相关说明。
在图15中，逻辑电路部分107具备如下部件；PLL电路部分118、密码抽出电路130、控制寄存器132、CPU接口134、CPU136(中央处理单元)、ROM138(读取专用存储器)、RAM140(随机存取存储器)、编码电路124。
在图15所示的半导体装置将在天线部分102接收的信号在复位电路部分108复位，并在密码抽出电路130分解为控制指令和密码数据。以下将说明在本实施例中作为无线芯片而发挥功能的半导体装置的工作。首先，半导体装置由读取/写入器接收含有控制指令和密码数据的输入信号。然后，该输入信号含有的控制指令和密码数据被存储到控制寄存器132。控制指令指定固定ID编号的发送、操作停止、译码等。
当接收到译码的控制指令时，CPU136根据ROM138中存储的译码程序使用预先存储在ROM138的密钥142来译码(解码)密码信息。被译码的密码信息(被解码的密码信息)存储在控制寄存器132中。此时，将RAM140用作数据存储区。注意，CPU136通过CPU接口134访问ROM138、RAM140、控制寄存器132。CPU接口134具有根据CPU136要求的地址产生相对于ROM138、RAM140、控制寄存器132中任一个的访问信号的功能。当发送数据时，在编码电路124中，从解密信息生成发送数据并且通过调制电路部分106调制其，而且通过天线部分102发送发送信号。
在图15中说明了使用软件处理的运算方法，也就是，由CPU和大规模存储器构成运算电路并通过CPU执行程序的方法，但是，也可以根据目的选择最适合的运算方法而且可以基于该方法形成运算电路。例如，作为其他运算方法有使用硬件来处理运算的方法和使用软硬件的方法。在使用硬件的方法中，运算电路可以由专用电路构成。在使用软硬件的方法中，可以由专用电路、CPU以及存储器构成运算电路，并以专用电路执行运算电路的一部分，而由CPU执行剩下的运算处理的程序。
在图15中半导体装置除了逻辑电路部分107以外，还包含作为模拟电路的高频率电路部分103和电源电路部分105。即使是这样的电路，也如在实施方式1至4中所说明的那样，可以使用相移曝光法或全息曝光法来形成集成电路。通过使用这样的曝光法，可以将晶体管的尺寸缩小，并且即使是玻璃衬底那样平坦度欠佳的衬底，也可以谋求实现芯片尺寸的缩小。
在图16中示出将图15所示的高频率电路部分103、电源电路部分105、逻辑电路部分107以及天线部分102形成在衬底602上的一个例子。天线608是形成在平坦化层606上，以13.56MHz为代表的主要在短波段中使用的环形天线。当天线608使用900至960MHz的UHF段和微波段时，也可以形成偶极天线和平板天线。在元件形成层604中形成在实施方式1和实施方式2中所说明的包含晶体管以及布线结构的电路。在这种情况下，通过使用相移曝光法或全息曝光法来形成集成电路，可以使衬底602的尺寸为10mm2或更小，优选为5mm2或更小。
在这样的，可以由无线信号进行指令或数据的发送/接收的半导体装置600中，图17示出用于延伸通讯距离的一个结构例。图17A是示出半导体装置600和通讯装置706的天线的关系的电路图。除了半导体装置600所安装的天线608以外，作为通讯装置706的天线还示出第二天线703、第三天线704以及电容705。
当第三天线704接收来自读取/写入器的通信信号时，在第三天线704中产生电磁感应的感应电动势。由该感应电动势在第二天线703中产生感应电磁场。因为在第一天线608接收该感应电磁场，所以在天线608中产生电磁感应的感应电动势。
在此，通过使第三天线704的感应性为大，可以使第一天线608接收的感应电磁场为大。换言之，即使第一天线608的感应性为小，也可以提供充分使半导体装置600工作的感应电磁场。当第一天线608为片上天线(on chip antenna)时，因为半导体装置600的面积小，所以不能使感应性为大。因此，当只使用第一天线608时，延伸半导体装置600的通讯距离是很困难的。但是，通过适用图17A的结构，可以延伸通讯距离。
图17B是示出本实施方式中的半导体装置的天线图的一个例子。图17B是在第三天线704的外部形成第二天线703的例子。第一通孔(through hole)707与第二通孔708电连接，且由第二天线703、第三天线704、电容705形成外部天线。片状电容器、薄膜电容器等可以用于电容705。如图17B那样的天线图可以形成宽度狭的天线，这当提供宽度狭的形状的半导体装置时是有效的。
图17C是示出本实施方式的半导体装置的天线图的其他例子。图17C是在第三天线704的内部形成第二天线703的例子。第一通孔709与第二通孔710电连接，且由第二天线703、第三天线704、电容705形成外部天线。片状电容器、薄膜电容器等可以用于电容705。如图17C那样的天线图可以形成宽度狭的天线，这当提供宽度狭的形状的半导体装置时是有效的。以如上述那样的结构，可以提供通讯距离被延伸了的高性能的半导体装置。
图19示出这样的半导体装置600的应用例。其示出通过使用信息终端805进行与在容器804中的半导体装置600通讯的方式。容器804可以使用像PET瓶那样的塑料制品或玻璃制品。半导体装置600贴在容器804的内侧或游离在内容物中。此外，如图20所示那样，也可以将半导体装置600配置在贴附于容器804的标签807上。半导体装置优选配置在标签807的印刷面的相反面。此外，通过由TFT形成功能电路，并使其与标签807浑然一体地形成，而可以实现半导体装置的薄型化。信息终端805是便携带型的电话机或电脑等。只要具有通信功能且具备记录媒体和显示部分即可。
在图19例示出作为信息终端805的便携式电话机与半导体装置600进行通讯的方式。通过该信息终端805的操作，使半导体装置600工作而检测内容物的状态。使该信息显示于信息终端805的显示部分806。此外，读出半导体装置600所记录的数据，可以知道该商品的履历。例如，可以判断是否是如果放在直接被阳光直射的地方，会因高温而使内容物变质的商品。通过用半导体装置600记录该物品的个体信息，可以识别内容物是什么。
本说明书根据2005年12月28日在日本专利局受理的日本专利申请编号2005-379783而制作，所述申请内容包括在本说明书中。

Claims (11)

1.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成绝缘层；以及
在所述绝缘层中形成开口部分，
其中，通过使用相移掩模的曝光工艺进行形成所述栅电极的步骤，所述相移掩模包括具有第一开口的遮光膜和透光性衬底并在这两者间夹有具有第二开口的相位转移器，以及
其中所述遮光膜的所述第一开口和所述相位转移器的所述第二开口彼此交叠，且所述第一开口大于所述第二开口。
2.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成绝缘层；以及
在所述绝缘层中形成开口部分，
其中，通过使用相移掩模的曝光工艺进行在所述绝缘层中形成所述开口部分的步骤，所述相移掩模包括具有第一开口的遮光膜和透光性衬底并在这两者间夹有具有第二开口的相位转移器，以及
其中所述遮光膜的所述第一开口和所述相位转移器的所述第二开口彼此交叠，且所述第一开口大于所述第二开口。
3.一种半导体装置的制造方法，包括如下步骤：
在具备绝缘表面的衬底上形成半导体层；
在所述半导体层上中间夹绝缘层形成栅电极；
在所述栅电极上形成层间绝缘层；
在所述层间绝缘层中形成接触孔；以及
在所述层间绝缘层上及所述接触孔中形成布线层，
其中，通过使用相移掩模的曝光工艺进行形成所述接触孔的步骤，所述相移掩模包括具有第一开口的遮光膜和透光性衬底并在这两者间夹有具有第二开口的相位转移器，以及
其中所述遮光膜的所述第一开口和所述相位转移器的所述第二开口彼此交叠，且所述第一开口大于所述第二开口。
4.如权利要求3所述的半导体装置的制造方法，该制造方法还包括如下步骤：
在所述布线层上中间夹第二层间绝缘层形成第二布线层；以及
在所述第二层间绝缘层中形成接触孔，
其中，通过使用相移掩模的曝光工艺进行在所述第二层间绝缘层中形成所述接触孔的步骤。
5.如权利要求3所述的半导体装置的制造方法，该制造方法还包括如下步骤：
在所述布线层上中间夹第二层间绝缘层形成第二布线层；以及
在所述第二层间绝缘层中形成接触孔，
其中，通过使用全息掩模的曝光工艺进行在所述第二层间绝缘层中形成所述接触孔的步骤。
6.如权利要求1所述的半导体装置的制造方法，其中，以等倍或高于1比1的倍率执行所述使用相移掩模的曝光工艺。
7.如权利要求2所述的半导体装置的制造方法，其中，以等倍或高于1比1的倍率执行所述使用相移掩模的曝光工艺。
8.如权利要求3所述的半导体装置的制造方法，其中，以等倍或高于1比1的倍率执行所述使用相移掩模的曝光工艺。
9.如权利要求1所述的半导体装置的制造方法，其中，被所述曝光工艺处理的衬底是玻璃衬底。
10.如权利要求2所述的半导体装置的制造方法，其中，被所述曝光工艺处理的衬底是玻璃衬底。
11.如权利要求3所述的半导体装置的制造方法，其中，被所述曝光工艺处理的衬底是玻璃衬底。
CN2006101728098A 2005-12-28 2006-12-27 半导体装置的制造方法 Active CN1992175B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-379783 2005-12-28
JP2005379783 2005-12-28
JP2005379783 2005-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102266552A Division CN101908476B (zh) 2005-12-28 2006-12-27 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN1992175A CN1992175A (zh) 2007-07-04
CN1992175B true CN1992175B (zh) 2010-09-08

Family

ID=38194409

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102266552A Expired - Fee Related CN101908476B (zh) 2005-12-28 2006-12-27 半导体装置的制造方法
CN2006101728098A Active CN1992175B (zh) 2005-12-28 2006-12-27 半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010102266552A Expired - Fee Related CN101908476B (zh) 2005-12-28 2006-12-27 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US7622336B2 (zh)
KR (1) KR101477262B1 (zh)
CN (2) CN101908476B (zh)
TW (1) TWI400758B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
TWI438823B (zh) * 2006-08-31 2014-05-21 Semiconductor Energy Lab 晶體半導體膜的製造方法和半導體裝置
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5438986B2 (ja) 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN108363270B (zh) * 2018-02-11 2023-05-26 京东方科技集团股份有限公司 一种相移掩模板、阵列基板、其制备方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115876A (zh) * 1994-07-18 1996-01-31 美商超微半导体股份有限公司 利用相移掩模技术的光学制版方法
US5945237A (en) * 1996-12-27 1999-08-31 Nec Corporation Halftone phase-shift mask and halftone phase-shift mask defect correction method
US6875689B2 (en) * 2001-12-04 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning lines in semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055978A (ja) 1991-06-28 1993-01-14 Toshiba Corp 露光マスク
JP3212643B2 (ja) 1991-09-30 2001-09-25 沖電気工業株式会社 位相差マスク
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株式会社ルネサステクノロジ フォトマスクの製造方法
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3768819B2 (ja) * 2001-01-31 2006-04-19 株式会社ルネサステクノロジ 半導体装置の製造方法
US7049617B2 (en) * 2001-07-26 2006-05-23 Seiko Epson Corporation Thickness measurement in an exposure device for exposure of a film with a hologram mask, exposure method and semiconductor device manufacturing method
JP4053263B2 (ja) * 2001-08-17 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
US7073992B2 (en) * 2003-06-24 2006-07-11 Irwin Industrial Tool Company Arbor for hole cutter and related method of use
JP2005026641A (ja) * 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP4689260B2 (ja) 2003-12-19 2011-05-25 株式会社半導体エネルギー研究所 半導体装置、ラベル又はタグ
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100674969B1 (ko) * 2005-04-20 2007-01-26 삼성전자주식회사 Ｅｕｖｌ 교호 위상반전 마스크의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115876A (zh) * 1994-07-18 1996-01-31 美商超微半导体股份有限公司 利用相移掩模技术的光学制版方法
US5945237A (en) * 1996-12-27 1999-08-31 Nec Corporation Halftone phase-shift mask and halftone phase-shift mask defect correction method
US6875689B2 (en) * 2001-12-04 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning lines in semiconductor devices

Also Published As

Publication number Publication date
TW200733253A (en) 2007-09-01
US20070148936A1 (en) 2007-06-28
CN101908476A (zh) 2010-12-08
KR20070070081A (ko) 2007-07-03
CN1992175A (zh) 2007-07-04
CN101908476B (zh) 2013-07-17
TWI400758B (zh) 2013-07-01
KR101477262B1 (ko) 2014-12-29
US7622336B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
CN1992175B (zh) 半导体装置的制造方法
CN1938721B (zh) 薄半导体器件和薄半导体器件的操作方法
TWI375250B (en) Method for manufacturing thin film integrated circuit, and element substrate
CN103779359B (zh) 半导体器件及其制造方法
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
CN1874060B (zh) 天线制造方法和半导体装置制造方法
CN100585796C (zh) 半导体器件的制造方法
US6509217B1 (en) Inexpensive, reliable, planar RFID tag structure and method for making same
CN101136063B (zh) 时钟生成电路及具备该时钟生成电路的半导体器件
KR20050062412A (ko) 반도체 집적 회로, 반도체 장치, 및 반도체 집적 회로의제조 방법
KR20070022654A (ko) 비휘발성 메모리
US7987498B2 (en) Personal data management system and nonvolatile memory card
JP5352040B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP2005310131A (ja) 薄型半導体装置、及び薄型半導体装置の使用方法
JP5153136B2 (ja) 半導体装置の製造方法
CN101194276B (zh) 半导体器件
US7738839B2 (en) Semiconductor device and driving method thereof
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant