JP4053263B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4053263B2 JP4053263B2 JP2001247868A JP2001247868A JP4053263B2 JP 4053263 B2 JP4053263 B2 JP 4053263B2 JP 2001247868 A JP2001247868 A JP 2001247868A JP 2001247868 A JP2001247868 A JP 2001247868A JP 4053263 B2 JP4053263 B2 JP 4053263B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- film
- phase shift
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
- G03F1/56—Organic absorbers, e.g. of photo-resists
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程における露光技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者らが検討した露光技術は、ハーフトーン型の位相シフトマスクを用いた半導体装置の所定のパターンの露光技術である。ハーフトーン型の位相シフトマスクは、露光光に対して半透明な膜（ハーフトーン膜という）を透明なマスク基板上に設けたマスクである。このハーフトーン膜を透過する露光光には、このハーフトーン膜が無い場合に対して位相に差が生じるように調整されている。ハーフトーン膜は、一般的に無機材料からなり、その厚さは、例えば１００ｎｍ程度と厚く形成されている。
【０００３】
なお、ハーフトーン型の位相シフトマスクについては、例えば特開平９−２１１８３７号公報に記載があり、サブピークによる遮光部異常パターンの発生を防止するための位相シフトマスク構造が開示されている。
【０００４】
【発明が解決しようとする課題】
ところが、上記無機膜を用いたハーフトーン型の位相シフトマスク技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、無機膜を用いたハーフトーン型の位相シフトマスクでは、ハーフトーン膜が厚いため加工精度が低いことに加え、ウエハ上に転写されるパターンの微細化に伴いＭＥＦ（Mask Error enhance Factor）と称する寸法精度低下の原因が加わる結果、ウエハ上に転写されるパターンの寸法精度が低くなる問題がある。また、ハーフトーン型の位相シフトマスクの加工寸法精度が低く、歩留まりが低いため、良品のハーフトーン型の位相シフトマスクを得るまでに多くのフォトマスクを製造する必要があり、そのために半導体装置製造におけるＴＡＴ（Turn Around Time）の短縮を阻害するという問題がある。
【０００６】
本発明の目的は、ウエハ上に転写されるパターンの寸法精度を向上させることのできる技術を提供することにある。
【０００７】
また、本発明の目的は、半導体装置製造のＴＡＴを短縮させることのできる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
すなわち、本発明は、減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有するものである。
【００１１】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】
１．フォトマスク（光学マスク）とは、基板上に光を遮光するパターンや光の位相を変化させるパターンを形成したもの。基板上とは、基板上面、基板上面に近接した内部領域または上空領域を含む（上面に近接した別の基板上に配置しても良い）。ここで言う通常のフォトマスクには、Ｃｒ等のような金属膜を遮光体とするＣｒマスクの他に、無機膜をハーフトーン膜とする一般的なハーフトーン位相シフトマスクや透過光の位相を反転させる位相シフタが開口部に交互に配置されたいわゆるレベンソン型位相シフトマスクも含む。以下、フォトマスクを単にマスクという。
【００１３】
２．半導体装置の製造の立ち上げ時とは、開発期間、試作期間あるいは検査期間等のような半導体装置の量産に入る前の段階を言う。
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２０】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
（マスクの製造方法１）
まず、本実施の形態で用いたハーフトーン位相シフトマスクの全体の構成を要部断面構造を示した図１を用いて説明する。図中符号の１は透明基体であるガラス基板（マスク基板）、符号の２ａは露光光を減光する機能を持った薄膜パターン（減光体薄膜パターン、減光体膜）、符号の３ａはレジストパターン（感光性有機膜、感光性組成物膜）である。このハーフトーン位相シフトマスク（半透明位相シフトマスク）のハーフトーン膜（半透明位相シフタパターン）は、薄膜パターン２ａと、その上に堆積された感光性有機膜パターン３ａとの積層膜からなっている。ただし、ガラス基板１は必ずしもガラスに限定されるものではなくＳｉＯ2結晶やＣａＦ2結晶基板等のようなパターン投影に用いる露光光に対して透明な基体であれば良い。ここでは、ガラス基板１においてハーフトーン膜が形成された面を第１の主面とし、第１の主面の反対側の面を第２の主面とする。
【００２３】
次に、このハーフトーン位相シフトマスクの製造工程の一例を説明する。図２（ａ）〜（ｄ）は、第１実施例のハーフトーン位相シフトマスクの製造方法を示したものである。
【００２４】
まず、図２（ａ）に示すように、石英ガラス等からなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を堆積し、所望のパターンを電子線ＥＢを用いて描画した。ここでは、減光体薄膜２としてクロム（Ｃｒ）を用いたが、これは一例に過ぎず、例えばＺｒＳｉxＯy膜、ＳｉＯＮ膜、ＳｉＮ膜、ＣｒＦx膜、ＭｏＳｉx膜、ＣｒＯxＦy膜、Ｗ膜、Ｔａ膜、Ｔｉ膜、ＴｉＮ膜、ＷＮx膜等も用いることができる。露光光に対し薄膜でも減光作用が強く、しかも露光光照射耐性の高い膜を用いることが望ましく、このため金属を含有する膜が望ましい。Ｃｒ膜の膜厚は、例えば２０ｎｍとした。レジスト膜３を減光体薄膜２上に塗布する前に減光体薄膜２をヘキサメチルジシラザン等で疎水化処理をしておくことが望ましい。これは後に行うウエットエッチング工程の際のサイドエッチング量を少なくでき、加工精度を向上させることができ、また寸法シフトを少なくできるためである。
【００２５】
レジスト膜３の膜厚は、例えば１２２ｎｍ程度とした。ここでは、レジスト膜３として、例えばポリヒドロキシスチレン樹脂の化学増幅型ポジ型電子線レジストを用いたがそれに限定されるものではない。ナフトキノンジアジド感光剤を用いた非化学増幅系レジストやＰＭＭＡ系レジストも用いることができる。ポジ型レジストに限らずネガ型レジストも用いることができるし、電子線レジストに限らず、例えば３６５ｎｍのようなレーザ光に感光するレジストも用いることができる。但し、波長１９３ｎｍの光に対するフェノールやノボラック樹脂のように樹脂骨格に吸光基が固定化されている場合を除き、耐光性の観点からレジストに吸光剤は添加されていないほうが望ましい。吸光剤が添加されていると、化学反応が生じやすく吸光度、屈折率または膜厚が変化してしまうからである。また、いわゆるレジストに限らず酸発生剤が添加されているＳＯＧ(Spin On Glass)などの感光性組成物も用いることができる。ＳＯＧはキュアベークを行うことにより高い耐光性を持つ。また、経時変化し難いという特長がある。なお、現像時の膜べりが少ないレジストを用いると位相制御がしやすく好ましい。この例としては、アクリル系のレジストやＨＡＥＲ（High Activation Energy Type Resist）を示すことができる。
【００２６】
その後、図２（ｂ）に示すように、現像を行って回路パターン４ａとレチクルの合わせマークパターン５ａが形成されたレジストパターン３ａを形成し、レジストキュアのベークを行った。一例ではあるが、ここでは、１１０℃のベークを行った。このベークは次に行われるエッチングを安定して行う上で効果がある。
【００２７】
その後、図２（ｃ）に示すように、減光体であるＣｒ膜をエッチングして減光体の薄膜パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここでは、例えば硝酸セリウム第2アンモン水溶液によるウエットエッチングを行った。ウエットエッチングはパーティクル欠陥が発生し難く、またエッチング面内均一性が高く寸法精度が出し易いという特長がある。さらにレジストをほとんどエッチングしないため位相制御も容易であるという特長もある。被加工膜の膜厚が、２０ｎｍ程度と薄いため、エッチング時のサイドエッチング量は少ない。一方で、ドライエッチングはピンホール欠陥が発生し難いという特長がある。
【００２８】
その後、露光時のショット間での重なり露光を防止するための遮光帯を赤外線レーザ露光により形成した。その様子を図２（ｄ）に示す。遮光帯３ｂを形成すべき部分のレジストに赤外線レーザ光ＬＢを照射し、レジスト黒化により露光光の遮光性を向上させた遮光帯３ｂを形成した。ここで遮光帯３ｂについて説明を加えておく。遮光帯３ｂは、回路パターン領域の外側に平面枠状に設けられており、上記積層構造のハーフトーン膜よりも露光光の透過率が低下されている。このような遮光帯３ｂを設けないとすると、上記積層構造のハーフトーン膜のみでは、例えば４〜１５％程度の露光光を透過させるため、ステップアンドリピートでマスクパターンを繰り返し露光する際に、外周部の一部の領域で重なり露光が生じ、パターン不良の原因になる。遮光帯３ｂを設けることにより、このような不具合を抑制または防止できる。
【００２９】
その後、ベークを行ってハーフトーン位相シフトマスクを製造した。ここでのベークは必須というわけではないが、経時変化や露光照射耐性を向上させる効果がある。例えば波長が２５０ｎｍ付近のＤＵＶ光を照射しながらのベークはレジスト形状を変化させずにレジストを硬化させることができるので特に効果的である。
【００３０】
本実施の形態の方法により、波長２４８ｎｍのＫｒＦエキシマレーザ光に対するＣｒ膜とレジストとの積層膜からなるハーフトーンパターン膜の開口部に対する位相差はπとなり、また、この積層膜からなるハーフトーン膜の透過率は６％程度となった。なお、ハーフトーン膜の透過率は、６％に限定されるものではなく、例えばＣｒの膜厚を１７ｎｍ程度、レジストの膜厚を１２５ｎｍ程度とすると、透過率９％、位相差πのハーフトーン位相シフトマスクが得られる。このように減光体薄膜２（薄膜パターン２ａ）の膜厚を、透過率を上げる場合は薄く、下げる場合は厚くする。一方、位相差は、レジスト膜３（レジストパターン３ａ）の厚さを変えることにより調整する。これにより、所望の光学特性のハーフトーン位相シフトマスクを得ることができる。
【００３１】
図３は、本実施の形態の方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、遮光帯３ｂおよびレチクル合わせマークパターン５ａが形成されている。ここではレチクル合わせマークパターン５ａは遮光帯３ｂの外側に形成されているが、この位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａが遮光帯３ｂの領域内に配置される場合もある。すなわち、マークパターン５ａは、遮光帯３ｂの一部を開口することで形成される場合もある。
【００３２】
本実施の形態においては、減光体薄膜２の膜厚が通常のハーフトーン位相シフトマスクの被エッチング膜（ハーフトーン膜）の膜厚の約１／５と大幅に薄い。このため、減光体薄膜２のエッチング時においてサイドエッチング量を極めて小さくできる。その結果、上記通常のハーフトーン位相シフトマスクのパターン寸法精度が、１５ｎｍ程度であるのに対し、本実施の形態によって製造されたハーフトーン位相シフトマスクのパターン寸法精度は、例えば９ｎｍ程度と極めて高かった。
【００３３】
（マスクの製造方法２）
マスクの製造方法２においては、レジスト膜厚を３８３ｎｍとしてハーフトーンパターン部の位相差を３πとした。これ以外は、上記マスクの製造方法１と同じである。このようにレジスト膜３を厚くすることによりウエットエッチング時のピンホール欠陥の発生を防止し、欠陥密度の低いハーフトーン位相シフトマスクを得ることが可能となった。なお、それでも発生するピンホール欠陥は通常のハーフトーン位相シフトマスクで用いられているカーボン被着による欠陥修正で、また、パーティクル発生などで生じる黒欠陥はＦＩＢ（Focused Ion Beam）を用いて欠陥修正できた。また、欠陥検査も通常のハーフトーン位相シフトマスクと同様に行うことができた。
【００３４】
（マスクの製造方法３）
マスクの製造方法３においては、水溶性ネガレジストからなる遮光帯とペリクルを用いた。このマスクの製造工程を以下に説明する。図４（ａ）〜（ｆ）は、マスクの製造方法３のハーフトーン位相シフトマスクの製造方法を示したものである。
【００３５】
まず、図４（ａ）に示すように、石英ガラス等からなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を堆積し、通常のベークを行った後、所望のパターンを電子線ＥＢを用いて描画した。ここでは、減光体薄膜２としてCrを用いたが、上記図２（ａ）で説明した他の材料を用いることもできる。減光体薄膜２の膜厚は、例えば２２ｎｍ程度とした。
【００３６】
レジストの膜厚は、例えば１５５ｎｍ程度とし、レジストとしては、例えばＰＭＭＡを用いた。この膜厚で波長１９３ｎｍの光に対しπの位相差を持った透過率６％のハーフトーン膜となる。本実施の形態1で示したウエットエッチングでのピンホール欠陥の発生し難い位相差が３πとなるようにするにはレジストの膜厚を４６７ｎｍ程度とすれば良い。
【００３７】
その後、図４（ｂ）に示すように、現像を行って回路パターン４ａとレチクルの合わせマークパターン５ａが形成されたレジストパターン３ａを形成した。後の工程で出てくるペリクルフレームの置かれる場所も開口部６ａを形成しておく。その後、図４（ｃ）に示すように、減光体薄膜であるＣｒ膜をエッチングして薄膜パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここではウエットエッチングを行った。
【００３８】
その後、図４（ｄ）に示すように、水溶性のネガレジスト７ａを塗布し、遮光帯を形成すべき部分に露光を行い、その後現像を行って図４（ｅ）に示すように、平面枠状の遮光帯３ｃを形成した。ここで用いた水溶性ネガレジストは、例えば下記方法で調製した。アクリルアミド６．２６ｇ，ジアセトンアクリルアミド６．３４ｇをイオン交換水に溶解して１８０ｇとし、それを２００ｍｌのセパラブルフラスコに仕込み、ウオターバスで５７℃まで加熱した。これにラジカル重合開始剤として２，２’−アゾビス（２−（イミダゾリン−２−イル）プロパン）ジハイドロクロライドの０．０２ｇの水溶液を注入し、このままの状態で５時間重合反応させた。得られた共重合体の分子量は１４０万であった。
【００３９】
得られた７％の共重合体９．４０ｇ取り、これに４−アジドシンナムアルデヒド−２−スルホン酸ナトリウム０．０６６ｇ、イオン交換水１．９０ｇ、１％の水酸化ナトリウム水溶液３．６ｇを加え２日間反応した後、氷酢酸で中和し、イオン交換水で固形分が１．５％になるように希釈した。これに固形分に対して、エチレングリコール１００％、シランカップリング剤０．０１％加えレジスト溶液とした。ネガレジストであるため露光部分が遮光帯を形成するわずかな部分に限られ、残りの部分は現像で自動的に除去されるという特長がある。ここでは露光光としては３６５ｎｍのレーザ光を用いたが、電子線を用いることもできる。水溶性のレジストであるためＰＭＭＡからなるパターンには全く影響を与えなかった。
【００４０】
その後、図４（ｆ）に示すように、ペリクル膜７ａが設けられたペリクルフレーム７ｂをガラス基板１に貼り、波長１９３ｎｍのＡｒＦ用ハーフトーン位相シフトマスクを製造した。以前の工程で開口部６ａを形成しているためペリクルフレーム７ｂの基部は直接ガラス基板１に接合される。これにより、ペリクルフレーム７ｂの剥離を防止できる。また、ペリクルフレーム７ｂの取り付け位置にレジスト膜が形成されていると、ペリクルフレーム７ｂの取り付け取り外しの際に、レジスト膜が剥離し異物発生の原因となる。本実施の形態においては、ペリクルフレーム７ｂをガラス基板１に直接接触させた状態で接合するので、そのような異物発生を防止できる。
【００４１】
図５（ａ）は、本方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、遮光帯３ｃおよびレチクル合わせマークパターン５ａ、ペリクルフレーム７ｂが設けられている。ここではレチクル合わせマークパターン５ａはペリクルフレーム７ｂの外側に形成されているが、この位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａがペリクルフレーム７ｂの内側に置かれる場合もある。
【００４２】
図５（ｂ）は、このハーフトーン位相シフトマスクを露光装置のステージ８に載せた状態を示している。露光装置のステージ８と接触する場所Ａにはレジスト膜３およびＣｒ膜等からなる減光体薄膜２からなるハーフトーン膜が残らないようにし、接触によるレジスト剥離異物の発生を防止した。
【００４３】
このようなマスクの製造方法３においても、上記マスクの製造方法１と同様に、９ｎｍの極めて高いパターン寸法精度を得ることができた。
【００４４】
（マスクの製造方法４）
マスクの製造方法4においては、上記マスクの製造方法３で用いたＰＭＭＡレジストと水溶性ネガレジストに代えて、感光性ＳＯＧと通常のネガレジストを用いた。すなわち、例えばシラノールに酸発生剤を５％含有させた感光性ＳＯＧと、フェノール樹脂系化学増幅型ネガレジストを用いた。遮光帯の露光には電子線を用いた。現像による感光性ＳＯＧパターンの形成後に２５０℃のキュアベークを行ってＳＯＧパターンを硬化させ、フェノール樹脂系化学増幅型ネガレジストに対し不溶にした。
【００４５】
このようなマスクの製造方法４においても、上記マスクの製造方法１，３と同様に、９ｎｍの極めて高いパターン寸法精度を得ることができた。
（マスクの製造方法５）
マスクの製造方法５においては、遮光帯を微細パターンで形成した。このマスクの製造工程を以下に説明する。図６（ａ）〜（ｄ）は、本マスクの製造方法５のハーフトーン位相シフトマスクの製造方法の一例を示したものである。
【００４６】
まず、図６（ａ）に示すように、石英ガラスからなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を形成し、通常のベークを行った後、所望のパタンを電子線ＥＢを用いて描画した。この露光の際、遮光帯形成部には電子線ＥＢ１により図8に示すような後述する微細パターンを露光しておく。ここでは、減光体薄膜２としてＣｒを用いたが、上記図２（ａ）および図４（ａ）で説明した他の材料を用いることもできる。減光体薄膜２の膜厚は、例えば２０．６ｎｍ程度とした。レジスト膜３の膜厚は、例えば３８３ｎｍ程度とし、レジスト膜３としては、例えば電子線感光型ポジ型化学増幅系レジストを用いた。この膜厚の場合、例えば波長２４８ｎｍの光に対し、３πの位相差を持ったハーフトーン膜となる。
その後、図６（ｂ）に示すように、現像を行って回路パターン４ａ、レチクルの合わせマークパターン、ウエハ合わせマークパターン５ｂおよび微細な遮光帯３ｂが形成されたレジストパターン３ａを形成した。後の工程で出てくるペリクルフレームが装着される開口部６ａを形成しておく。
【００４７】
その後、図６（ｃ）に示すように、減光体であるＣｒ膜をエッチングして減光体パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここでは硝酸セリウム第2アンモン水溶液によるウエットエッチングを行った。
【００４８】
その後、図６（ｄ）に示すように、ペリクル膜７ａが設けられたペリクルフレーム７ｂをガラス基板１に貼り、例えばＫｒＦ用のハーフトーン位相シフトマスクを製造した。以前の工程で開口部６ａを形成しているためペリクルフレーム７ｂの基部は直接ガラス基板１に接合される。これにより、上記図４（ｆ）を用いた説明で記載したのと同様の効果を得ることができる。
【００４９】
図７は、本方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、レチクル合わせマークパターン５ａ、ペリクルフレーム７ｂおよび遮光帯３ｂが形成されている。ここではレチクル合わせマークパターン５ａはペリクルフレーム７ｂの外側に形成されているがこの位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａがペリクルフレーム７ｂの内側に配置される場合もある。遮光帯３ｂの領域中にはウエハ合わせマークパターン５ｂが形成されている。すなわち、遮光帯３ｂの一部を除去し開口することでマークパターン５ｂが形成されている。ウエハ合わせマークパターン５ｂは層間合わせを行う際の基準マークである。このマークパターン５ｂをウエハに転写後、エッチングなどによりパターンをウエハ上に刻んでおき、そのマークパターンをウエハ位置基準として検出して、以後の合わせ基準として用いるマークのことである。このマークパターン５ｂは遮光率の高い遮光帯３ｂの領域中に形成しておくことが望ましい。ハーフトーン位相シフトマスクで多用されるホール形成では本体パターンが光回折の影響を大きく受けるのでウエハ露光時のドーズ量が大きくなる。ウエハ合わせマークパターン５ｂは本体パターンに比べ1桁以上大きいので適性ドーズ量は本体パターンに比べ小さい。さらに数％以上の光を透過させるハーフトーンフィールドであるとウエハ露光時のレンズ収差の影響も加わってサブピークの大小が変わり、パターンの左右対称性が崩れるなどの合わせ基準マークにとって悪影響が生じる。遮光帯３ｂの領域中にウエハ合わせマークパターン５ｂを形成するとフィールド部の光量を０（零）とすることができるので、その悪影響を小さくすることができる、という効果が得られる。したがって、合わせマークパターン５ｂの検出精度を向上させることができるので、半導体装置の歩留まりおよび信頼性を向上させることができる。
【００５０】
図８は、遮光帯３ｂの要部を拡大して示した要部平面図である。遮光帯３ｂは微細開口部３ｂ１とハーフトーン部（ハーフトーンフィールド部）３ｂ２とを有している。図８（ａ）では、この微細開口部３ｂ１がストライプ状に形成されており、その微細開口部３ｂ１とハーフトーン部３ｂ２とが、図８（ａ）の上下方向に沿って微細なピッチＰ１で交互に並んで配置されている。微細開口部３ｂ１のパターンは、図８（ａ）に示すストライプ状のものと、図８（ｂ）に示すホール状のもの、あるいはこれらを組み合わせたもの等がある。ストライプ状の場合、縦線でも横線でも斜め線でも構わない。パターン繰り返しのピッチＰ１は、α・λ／NAとし、微細開口部３ｂ１とハーフトーン部３ｂ２との面積比率Ｓは、Ｓ＝β・（Ｔ）1/2とする。ここでλは露光波長、ＮＡは投影レンズの開口数、Ｔはハーフトーン膜の透過率、α≦０．８、０．５≦β≦２．０とする。このような遮光帯３ｂを用いることによって十分な遮光率を得ることができる。
【００５１】
（マスクの製造方法６）
マスクの製造方法６においては、遮光帯の形成方法としてインクのスキャン塗布を用いた。図９に遮光帯部へのインクの部分的塗布の概要を示す。図９（ａ）にガラス基板１の主面（マスクパターンの形成面）への遮光帯３ｄの塗布方法を示す。インク９は、位置制御系１０ａで位置制御されたノズル１０ｂから噴出しガラス基板１の主面を矢印方向に蛇行しながら帯上にインク９を塗布する。ノズル先端１０ｂ１からのインク９の噴出はインク供給系１０ｃから導入され制御系１０ｄで電気的に制御され噴出をオン／オフできるようになっている。制御系１０ｄでは塗布領域を指示するデータベース１０ｅを基にインク噴出をオン／オフさせる。上記部分的に塗布する方法では、インク９の消費量を抑え、マスク製造コストの低減を図ることが可能である。なお、インク９としては感光性組成物であるレジストを溶解させず、露光光に対して遮光性を持つ材料とする必要がある。ここでは、界面活性剤を含んだ水溶性のインクを用いた。
【００５２】
次に、上記のようなマスクの製法１〜６によって製造されたハーフトーン位相シフトマスクを用いた露光方法を説明する。
【００５３】
図１０は、上記ハーフトーン位相シフトマスクを用いた露光処理の説明図を示している。ウエハ１１は、例えばシリコン単結晶からなり、その主面（デバイス形成面）上にはレジスト膜１２が堆積されている。ウエハ１１の主面の上方には、縮小投影レンズ１３Ｌを介して上記ハーフトーン位相シフトマスクが設定されている。ハーフトーン位相シフトマスクの第１の主面には、上記薄膜パターン２ａとレジストパターン３ａとの積層膜からなるハーフトーン膜が形成されている。このハーフトーン位相シフトマスクは、そのハーフトーン膜が形成された第１の主面を縮小投影レンズ１３Ｌ、すなわち、ウエハ１１の主面に向けた状態で配置されている。この状態で、露光光Ｌを、ハーフトーン位相シフトマスクの第２の主面（裏面、第１の主面とは反対側の面）側から第１の主面側に向かって放射し、さらに縮小投影レンズ１３Ｌを介してウエハ１１上のレジスト膜１２に照射することで、ハーフトーン位相シフトマスク上のパターンをウエハ１１上のレジスト膜１２に結像して露光を行う。
【００５４】
このとき、ハーフトーン位相シフトマスクの設置されている雰囲気Ｂを窒素ガスパージ等により酸素の少ない環境（非酸化性の雰囲気）にしておくことが望ましい。本実施の形態のハーフトーン位相シフトマスクを酸化性の雰囲気中に曝しておくと、レジストパターン３ａの膜べりやパターン細りが生じる。レジストパターン３ａの膜べりが起こると位相角が変化するので好ましくない。これに対して、酸素の少ない雰囲気にしておくと露光によって生じるオゾン等のような活性酸素の量が少なくなり、レジストパターン３ａの膜べりやパターン細りを減らせることができるので、露光光照射耐性を向上させることができる。この雰囲気Ｂ中にはヘリウム（Ｈｅ）等のようなガスが含まれる場合もある。
【００５５】
また、レジストパターン３ａおよび薄膜パターン２ａを縮小投影レンズ１３Ｌ側に向けて配置することにより、露光光Ｌはガラス基板１の第２の主面側から照射され露光照射耐性の高い金属を含有する薄膜パターン２ａ（減光体薄膜２）を通してウエハ上のレジスト膜１２に至る。このため、レジストパターン３ａへの照射量および露光インテンシティを一桁程度下げることができるので、ハーフトーン膜の照射耐性を向上させることができる。特に、波長が１９３ｎｍの露光では多光子吸収によるレジストダメージが大きいので露光インテンシティが下がると比例関係以上のダメージ低減効果が得られる。以下、もう少し詳細に露光方法を説明する。
【００５６】
ここで用いた縮小投影露光装置の一例を図１１に示す。縮小投影露光装置１３の光源１３ａから発する露光光はフライアイレンズ１３ｂ、照明形状調整アパーチャ１３ｃ、コンデンサレンズ１３ｄ１，１３ｄ２およびミラー１３ｅを介して上記ハーフトーン位相シフトマスクＭを照射する。ハーフトーン位相シフトマスクＭの上にはマスキングブレードが配置されていて露光エリアの大きさに応じてその開口の大きさを調整できるようにされている。このハーフトーン位相シフトマスクＭは、上記積層構造のハーフトーン膜が形成された主面（第１の主面）を下方（ウエハ１１側）に向けた状態で載置されている。したがって、上記露光光は、ハーフトーン位相シフトマスクＭの主面とは反対側の裏面（第２の主面）側から照射される。これにより、ハーフトーン位相シフトマスクＭ上に描かれたマスクパターンは、縮小投影レンズ１３Ｌを介して試料基板であるウエハ１１上（上記のようにウエハ１１上のレジスト膜１２）に投影される。ハーフトーン位相シフトマスクＭの第１の主面には、異物付着によるパターン転写不良を防止するためのペリクル７が場合によって設けられている。このペリクル７は、上記したようにペリクル膜７ａとペリクルフレーム７ｂとを有している。なお、ハーフトーン位相シフトマスクＭはマスク位置制御手段１３ｆで制御されたマスクステージ１３ｇ上に真空吸着され、位置検出手段１３ｈにより位置合わせされ、その中心と投影レンズの光軸との位置合わせが正確になされている。ウエハ１１は，試料台１３ｉ上に真空吸着されている。試料台１３ｉは、縮小投影レンズ１３Ｌの光軸方向、すなわちＺ軸方向に移動可能なＺステージ１３ｊ上に載置され、さらにＸＹステージ１３ｋ上に搭載されている。Ｚステージ１３ｊおよびＸＹステージ１３ｋは、主制御系１３ｍからの制御命令に応じてそれぞれの駆動手段１３ｎ１、１３ｎ２によって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ１３ｊに固定されたミラー１３ｐの位置として、レーザ測長器１３ｑで正確にモニタされている。位置検出手段１３ｈには、例えばハロゲンランプが用いられている。
【００５７】
露光装置のステージや搬送系統に接触する部分にはレジスト膜が残らないようにハーフトーン位相シフトマスクＭ上のレジスト膜を露光しておき搬送によって生じる異物の発生を防止した。この処理がない場合には異物が発生し、転写欠陥を引き起こした。
【００５８】
本実施の形態のハーフトーン位相シフトマスクＭのパターンを上記露光装置に装着し、ステップ＆スキャン露光を行ってウエハ１１上のレジスト膜１２に転写した。その結果、転写欠陥は発生せず、寸法精度は、通常のハーフトーン位相シフトマスクに比べ約８ｎｍ向上した。４倍の縮小光学系を介した露光となっているが、ＭＥＦ（Mask Error enhance Factor）のため、ハーフトン位相シフトマスクＭの寸法精度向上がこのような大きな寸法精度向上に繋がった。また、ハーフトーン位相シフトマスクＭ上に遮光帯３ｂが形成されているため、ショット間での多重露光部分にも問題は生じなかった。
【００５９】
次に、本発明における半導体装置の製造方法の一例を図１２を用いて説明する。工程１０１は、マスクパターンをウエハ１１上に転写するパターン転写工程であり、工程１１１は、エッチングや成膜等の各種加工を行なう工程である。通常の半導体装置では、工程１１２で全ての加工が終了したと判断するまで、パターン転写と各種加工を繰り返し実施する。
【００６０】
さて、本実施の形態では、パターン転写工程１０１において、ウエハ１１にレジスト膜を塗布(工程１０２)した後、工程１０３により、Ｃｒマスクあるいは無機膜からなるハーフトーン膜を有するハーフトーン位相シフトマスク等のような通常のマスクを用いるか、上記したような有機感光性樹脂と金属含有薄膜との積層膜を有するハイブリッド型のハーフトーン位相シフトマスク（以下、簡単化のためハイブリッドマスクと称する）を使用するかを選択する。ここでは、マスク１枚当たりのウエハ露光枚数が所定値より少ない場合に、後述する方法でハイブリッドマスクを別途準備し、それを選択するようにした。
【００６１】
その後、選択した通常のマスクまたはハイブリッドマスクを工程１０４又は工程１０５で露光装置に載置した後、工程１０６〜工程１１０を経てウエハ１１上にレジストパターンを形成した。
【００６２】
次に、例えばツイン・ウエル方式のＣＭＩＳ（Complementary MIS)回路を有する半導体装置の製造に上記ハーフトン位相シフトマスクを用いた例を図１３によって説明する。図１３（ａ）〜（ｆ）は、その製造工程中におけるウエハ１１の要部断面図である。
【００６３】
ウエハ１１を構成する半導体基板（以下、単に基板という）１１Ｓは、例えば平面円形状のｎ-型のＳｉ単結晶からなる。
【００６４】
まず、基板１１Ｓ上にマスク合わせ用のウエハアライメントマークを形成する（図示せず）。このウエハアライメントマークは選択酸化工程を付加してウエル形成時に作成することもできる。その後、図１３（ａ）に示すように、基板１１Ｓ上に酸化シリコン（ＳｉＯ2）等からなる絶縁膜１５ａを形成し、引き続きインプラマスク用のレジストパターン１６ａをｉ線リソグラフィにより絶縁膜１５ａ上に形成する。この時、使用したマスクは、通常のＣｒマスクである。その後、上記レジストパターン１６ａをマスクとして、基板１１Ｓに、例えばリンをイオン注入した。これにより、ｎウエルＮＷＬを形成する。
【００６５】
次いで、アッシングによってレジストパターン１６ａを除去し、絶縁膜１５ａを除去した後、図１３（ｂ）に示すように、基板１１Ｓ上に酸化シリコンからなる絶縁膜１５ｂを形成し、引き続きインプラマスク用のレジストパターン１６ｂをｉ線リソグラフィにより絶縁膜１５ｂ上に形成する。この時、使用したマスクも、通常のＣｒマスクである。その後、上記レジストパターン１６ｂをマスクとして、基板１１Ｓに、例えばホウ素（Ｂ）をイオン注入した。これにより、ｐウエルＰＷＬを形成する。
【００６６】
次いで、レジストパターン１６ｂと絶縁膜１５ｂを除去し、基板１１Ｓの主面（第１の主面）に、図１３（ｃ）に示すように、例えば酸化シリコン膜からなる分離用のフィールド絶縁膜１７を溝型アイソレーションの形で形成した。なお、アイソレーション方法としてはＬＯＣＯＳ（Local Oxidization of Silicon）法を用いても良い。このアイソレーション形成時のリソグラフィには、ＫｒＦエキシマレーザ縮小投影露光装置および通常のＣｒマスクを用いた。
【００６７】
続いて、このフィールド絶縁膜１７によって囲まれた活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐを形成する。ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜１８は、例えば酸化シリコン膜からなり、熱酸化法等によって形成されている。また、ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極（配線）１９は、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜を、ＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５に記載のハイブリッドマスクを用いてリソグラフィを行い、その後エッチングを行って形成されている。ウエハ１１上のレジスト膜には、例えばフェノール樹脂系の化学増幅系レジストを用いた。この場合のレジスト膜はネガ型でもポジ型でも良い。なお、このゲート電極１９は、ＡｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法３に記載のハイブリッドマスクを用いてリソグラフィを行っても良い。露光波長が短い分、ＡｒＦエキシマレーザを用いた方が微細パターンを露光裕度をもって解像する。
【００６８】
ｎＭＩＳＱｎのｎ型の半導体領域２０は、例えばリンまたはヒ素を、ゲート電極１９をマスクとして基板１１Ｓにイオン注入法等によって導入することにより、ゲート電極１９に対して自己整合的に形成されている。また、ｐＭＩＳＱｐのｐ型の半導体領域２１は、例えばホウ素を、ゲート電極１９をマスクとして基板１１Ｓにイオン注入法等によって導入することにより、ゲート電極１９に対して自己整合的に形成されている。ただし、上記ゲート電極１９は、例えば低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能であり、例えば低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けてなる、いわゆるポリサイド構造としても良いし、例えば低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介してタングステン等のような金属腹を設けてなる、いわゆるポリメタル構造としても良い。
【００６９】
まず、このような基板１１Ｓ上に、図１３（ｄ）に示すように、例えば酸化シリコン膜からなる層間絶縁膜２２ａをＣＶＤ（Chemical Vapor Deposition）法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。続いて、そのポリシリコン膜にリソグラフィを行い、エッチングしてパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線２３Ｌおよび抵抗２３Ｒを形成する。
【００７０】
その後、図１３（ｅ）に示すように、基板１１Ｓ上に、例えば酸化シリコンからなる層間絶縁膜２２ｂをＣＶＤ法等によって堆積した後、層間絶縁膜２２ａ、２２ｂに半導体領域２０，２１および配線２３Ｌの一部が露出するようなコンタクトホール（配線）２４をＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５に記載のハイブリッドマスクを用いてリソグラフィを行い、エッチングして穿孔する。ウエハ１１Ｓ上のレジストには、ＫｒＦエキシマレーザ光に感度を持つフェノール樹脂をベース樹脂とした化学増幅系レジストを用いた。この場合、レジスト膜は、ポジ型を使用する。
【００７１】
ここでは、コンタクトホール２４の孔径が、例えば０．１８μmであったため、ＫｒＦエキシマレーザ露光を用いたが、例えば０．１５μmより小さな孔径が必要な場合は、例えばＡｒＦエキシマレーザ露光を用いれば良い。これにより、例えば０．１５μｍより小さな孔径を安定して解像することができる。その際、ハーフトーン位相シフトマスク上のレジスト膜の厚さは、例えばＡｒＦエキシマレーザ光に対し位相反転する（位相差がほぼπか３πとなるようにする）ように設定しておく。
【００７２】
さらに、基板１１Ｓ上に、例えばチタン(Ｔｉ)、窒化チタン(ＴｉＮ)およびタングステン(Ｗ)からなる金属膜をスパッタリング法およびＣＶＤ法により順次堆積した後、その金属膜をＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５のハイブリッドマスクを用いてリソグラフィを行い、エッチングすることにより、図１３（ｆ）に示すように、第１層配線（配線）２５Ｌ１を形成する。これ以降は、第１層配線２５Ｌ１と同様に第２層配線以降を形成し、半導体装置を製造する。ここでは、配線ピッチが、例えば０．３６μmであったため、ＫｒＦエキシマレーザ露光を用いたが、解像度の関係から０．３μｍより配線ピッチパターンを形成する場合は、ＡｒＦエキシマレーザ露光を用いる。
【００７３】
カスタムＬＳＩ製品では、特に、第１層配線２５Ｌ１を中心にマスクデバッグが行われることが多い。第１層配線２５Ｌ１へのマスク供給ＴＡＴ（Turn Around Time）の速さが製品開発力を決め、かつ、必要マスク枚数も多くなるのでこの工程にマスク精度からくる歩留まりの高い本ハイブリッドマスクを適用するのは効果が特に大きい。
【００７４】
また、ＭＥＦの関係でマスクの寸法分布や寸法ばらつきが助長されて転写されるので、通常のマスクを用いた場合、寸法のバラツキが大きいが、本実施の形態のハイブリッドマスクを用いた露光処理では、マスク自体の寸法精度が高いので、そのような問題を低減または防止できる。特に、ゲート配線形成工程では、高い寸法精度が要求されるので、寸法精度の高いハイブリッドマスクは特に効果が大きかった。さらに、コンタクトホール２４の形成でも、ＭＥＦが大きいので、マスクの寸法精度が高いハイブリッドマスクは転写寸法精度の向上効果が大きかった。
【００７５】
ここでは、ハイブリッドマスクとして主に上記マスクの製造方法５に記載のハイブリッドマスクを用いたが、上記記載の他のハイブリッドマスクを用いても良好な効果が得られた。精度歩留まりが高いためマスクの製造コストが安く、製造期間も短くてすむため、ＣＭＩＳ回路を有する半導体装置の製造コストを下げるいことができた。また、ＣＭＩＳ回路を有する半導体装置を短期間で製造することができた。さらに、ＣＭＩＳ回路を有する半導体装置の開発ＴＡＴも短縮できた。
【００７６】
（実施の形態２）
本実施の形態２は、露光照射耐性や経時変化に強いハイブリッドマスクの運用方法に関するものである。
【００７７】
前記実施の形態１で説明したハーフトーン位相シフトマスクは、ハーフトーン膜としてレジスト膜を代表とする感光性有機膜を用いているため長期使用や露光回数が増えるに従い次第に感光性有機膜の膜厚が薄くなって位相が変化する問題が生じることを本発明者らは見出した。
【００７８】
そこで、本実施の形態においては、ハーフトーン位相シフトマスクを使用する最中に位相を測定し、位相が所望値から外れている場合には、ガラス基板１を掘ることで、ハーフトン膜とハーフトン膜の無い開口部とを透過した光の間に所望の位相差が得られるように調整を行うようにした。図１４は、露光ショット数に対する位相角の変化を示している。図１４に示すように、累積露光量あるいは位相角のモニタを行って基準値を下回った場合に、ガラス基板１を所望の量だけ掘り込んで位相角調整を行う。図１４の場合、ショット数が１×１０6、３×１０6、５×１０6、…となるごとに位相角で４°相当分だけガラス基板１を掘り込んだ。１ショットの露光量がおよそウエハ上で４００Ｊ／ｍ2であったため、半導体装置の製造工程とリンクさせて累積露光量としては約４００ＭＪ／ｍ2、１２００ＭＪ／ｍ2、２０００ＭＪ／ｍ2、…毎にガラス基板１の掘り込み工程を加えた。このように累積露光量で管理してガラス基板１の掘り込み工程を追加することもできるが、より精度高く管理する必要がある場合はハーフトーン膜の位相角をレーザ干渉法などを使って測定し、例えば１８０±２°の範囲に収まるように管理する。
【００７９】
次に、ガラス基板１の掘り込みによるハイブリッドマスクの位相角微調整方法を図１５により説明する。
【００８０】
図１５（ａ）は、マスクの製造方法1〜６で示したガラス基板１、薄膜パターン２ａ、レジストパターン３ａを有するハーフトーン位相シフトマスクＭの要部拡大断面図を示している。ここで、経時変化や露光照射変化などにより位相角が変化してきた場合、図１５（ｂ）に示すように、ガラス基板１の露出面（薄膜パターン２ａおよびレジストパターン３ａから露出する部分）Ｃをエッチングで掘って所望の位相差になるように調整した。このエッチングには、ドライエッチングも用いることができるが、ウエットエッチングはレジストパターン３ａの膜厚を減ずることが少なく位相角の調整が容易である。ここでは、減光膜として機能する薄膜パターン２ａとしてＣｒを用い、例えばフッ化アンモニウムを体積比で６０、フッ酸を１の割合で混合したウエットエッチング液を用いてガラス基板１のエッチングを行った。また、薄膜パターン２ａとレジストパターン３ａとからなるハーフトーン膜と、これらが除去された開口部（ガラス面）との位相差をレーザ干渉計で測定し、両者の間で位相が反転するようにエッチング量を求めエッチングを行った。このようにすることにより位相差を高い精度で目標の値（位相反転状態）に追い込むことができた。実際、この方法で位相差を目標の値に対し±１°の精度に追い込むことができた。なお、このような調整が可能なのは経時変化や露光照射変化が膜厚が薄くなる方向の変化であるためである。
【００８１】
（実施の形態３）
ゲートアレイ等のような半導体装置（カスタムＬＳＩ（Large Scale Integrated circuit））は、共通となるゲートアレイ拡散層（マスタ層）が顧客によらず一定のパターンとなっている一方、その上層の配線層は、顧客の要求によって修正や変更の生じるカスタム層となっている。
【００８２】
そこで、本実施の形態３においては、量産前の開発、試作および量産工程において、上記マスタ層のパターンを、前記通常のマスクを用いて形成する。そして、上記カスタム層のパターンは、最初、顧客仕様のデバックが完了するまで前記ハイブリッドマスクを用いて形成し、顧客からの量産開始の承認を得た時点で通常のマスクに切り換えて、カスタムＬＳＩを量産する。
【００８３】
図１６は、本実施の形態の半導体装置の製造フローの一例を示している。図１６の活性領域の形成工程２００、ウエル形成工程２０１、ゲート電極形成工程２０２およびソース・ドレイン用の半導体領域の形成工程２０３では通常のマスク（無機膜型ハーフトーンマスクを含む）を用いる。そして、図１６のコンタクトホール形成工程２０４、第１層配線の形成工程２０５、第１のスルーホールの形成工程２０６、第２層配線の形成工程２０７、第２のスルーホールの形成工程２０８および第３層配線の形成２０９では、立ち上げに際してハイブリッドマスクを用い、量産に際して通常のマスク（無機膜型ハーフトーンマスクを含む）を用いる。ボンディングパッドの形成工程２１０は、カスタム層に含まれる場合を例示している。この工程は、マスクを用いても良いが、マスクを用いずに形成することもできる。この際、製造メーカ側は、例えばフラッシュメモリ（ＥＥＰＲＯＭ：Electric Erasable Programmable Read Only Memory）によるＦＰＧＡ（Field Programmable Gate Array）、ハイブリッドマスクによるゲートアレイ、通常のマスクによるゲートアレイ等のようにカスタムＬＳＩ対応のメニューを用意しておき、顧客側が、そのメニューの中から数量に応じて所定のタイプを選択可能なようにすることが好ましい。
【００８４】
このような本実施の形態によれば、ハイブリッドマスクの精度歩留まりが高く製品製造用のマスクを素早く提供できるので、マスク供給律速にならずカスタムＬＳＩの開発期間を大幅に短縮できる。また、顧客の要求に合ったカスタムＬＳＩを提供できる。さらに、マスク歩留り向上によりマスク費が下がるのでカスタムＬＳＩの開発費を大幅に低減できる。したがって、製造メーカは、少量多品種のカスタムＬＳＩを生産することが可能となる。すなわち、製造メーカは、断らざる得ないような生産数量の少ない、いわゆる少量多品種のカスタムＬＳＩの生産をも請け負うことができるので、総合的な売り上げを増加させることが可能となる。また、顧客は、要求仕様に合った信頼性の高いカスタムＬＳＩを低価格で得ることができる。
【００８５】
（実施の形態４）
本発明の他の実施の形態である半導体装置の製造に使用するマスクの製造について説明する。半導体装置の製造に際し、顧客が選択するマスクの製造フローの一例を図１７に示す。
【００８６】
まず、半導体装置のパターンレイアウト設計データを使ってマスクのパターンレイアウト設計データを作成した後（工程３００）、その半導体装置が生涯生産品か否かを判断する（工程３０１）。その生涯生産品か否かの判定基準は、例えば次式を用いる。すなわち、半導体装置の総単価＝（（マスクの費用×予想変更回数＋その他の費用）／生涯生産数）＋製造原価、の式に従う。式中における、その他の費用には、例えば開発費等が含まれる。この総単価に占めるマスク費用の比率を予め定めた値（例えば２％等）とすることで、生涯生産数のしきい値を求め、これから製造しようとしている半導体装置の生産数が、そのしきい値より多ければ生涯生産品であると判断し、少なければ生涯生産品でないと判断する。
【００８７】
その半導体装置が生涯生産品でない場合（生涯生産数が上記しきい値より少ない場合）は、図１７の左側のフローとなり、基本的にハーフトーン位相シフトマスクとして上記ハイブリッドマスクを用いる。すなわち、図１７の左側のフローでは、ハイブリッドマスクの試作工程を経て、ハイブリッドマスクによる半導体装置の生産工程に移行する。ハイブリッドマスクの試作工程からハイブリッドマスクによる半導体装置の生産工程では、開発要素が大である半導体装置についてＴａｐｅ−Ｏｕｔ（工程３０２ａ１）の後、その半導体装置の作成のためのハイブリッドマスクを試作する（工程３０２ａ２）。続いて、その試作のハイブリッドマスクを評価した後（工程３０２ａ３）、機能の良否を判定する（工程３０２ａ４）。機能判定に合格した場合には、Ｔａｐｅ−Ｏｕｔ（工程３０２ａ５）の後、これを露光処理時に用いて半導体装置を生産する（工程３０３ａ）。一方、機能判定で不合格の場合には、上記試作のハイブリッドマスクを修正（工程３０２ａ６）し、再びＴａｐｅ−ｏｕｔ（工程３０２ａ１）からやり直す。
【００８８】
このようなハイブリッドマスクを用いた場合は、精度歩留りが高いため、マスクパターンの修正や変更を簡単に、短時間のうちにでき、しかも、材料費、工費および燃料費を低減できる。このため、このようなフローを半導体装置の開発期や試作期（量産工程の前）に適用することで、半導体装置の開発期間や試作期間を短縮できる。また、半導体装置の開発費や試作費を低減できる。したがって、生産数が比較的少ない半導体集積回路装置であっても、比較的安いコストで生産することができる。ただし、その後、半導体装置の需要が増えてきた段階で、生産数が拡大したか否かを判定し（工程３０４）、生産数の拡大が認められた場合は、最も右側のフローに移行し、マスクとして上記通常のマスクを用いることもできる。生産数の拡大の判定は、上記生涯生産の判定と同じである。このような通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）は、耐久性に富み信頼性が高く、大量の露光処理に活用できることから量産に適している。すなわち、半導体装置の生産数の拡大が確認された時点（すなわち、量産工程に移行する時点）で通常のマスクを用いることにより、大量生産時のマスクの信頼性の向上を図ることができるので、それを用いて生産される半導体装置の信頼性および歩留まりの向上を図ることができる。
【００８９】
また、工程３０１で半導体装置が生涯生産品であると判定された場合（生涯生産数が上記しきい値より多い場合）は、機能確度を判定する（工程３０２ｂ１）。機能確度工程は、半導体装置の機能の確からしさを判定する工程である。この判定の結果、顧客の設計内容に開発要素が多く、マスクの修正や変更が数回に及ぶような場合は、図１７の中央のフローとなる。
【００９０】
図１７の中央のフローでは、開発期や試作期に際してハーフトーン位相シフトマスクとして上記ハイブリッドマスクを用い、その後、顧客側で目標仕様が満足できたと判断された時点で、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）の作成および量産開始とする。ここでは、開発要素が大である半導体装置についてＴａｐｅ−Ｏｕｔ（工程３０２ｂ２）の後、その半導体装置の作成のためのハイブリッドマスクを試作する（工程３０２ｂ３）。続いて、その試作のハイブリッドマスクを評価した後（工程３０２ｂ４）、機能の良否を判定する（工程３０２ｂ５）。機能判定に合格した場合には、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを用いて露光処理を行い半導体装置を生産する。一方、機能判定で不合格の場合には、上記試作のハイブリッドマスクを修正（工程３０２ｂ６）し、再びＴａｐｅ−ｏｕｔ（工程３０２ｂ２）からやり直す。その後、顧客側で目標仕様が満足されたら、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを露光処理時に用いて半導体装置を生産する（工程３０３ｂ）。このように、半導体装置の開発や試作等のように機能確度が不安定な段階では、マスクパターンの変更や修正を短時間にでき、しかも低コストでできるハイブリッドマスクを用いる。これにより、半導体装置の開発や試作期間を短縮することができる。また、半導体装置の開発費や試作費を大幅に低減できる。一方、その後、機能が確定した段階では、耐久性に富み信頼性が高く、大量の露光処理に活用できる通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を用いる。これにより、大量生産時のマスクの信頼性の向上を図ることができるので、それを用いて生産される半導体装置の信頼性および歩留まりの向上を図ることができる。したがって、以上のような開発期、試作期および量産期を経て生産される半導体装置の総合的なコストを低減できる。また、半導体集積回路装置の生産効率を向上させることができる。
【００９１】
また、工程３０１で半導体装置が生涯生産品であると判定され、かつ、顧客の設計内容が既にデバック済みであり、上記機能確度工程３０２ｂ１で機能が確定していると認められる場合は、マスクの変更や修正の可能性が低いので、図１７の右側のフローとなる。すなわち、Ｔａｐｅ−Ｏｕｔ（工程３０２ｃ）を経て、最初から通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを露光処理時に用いて半導体装置を生産する（工程３０３ｃ）。これにより、半導体装置の生産の総合的な費用、原価を低減することができる。なお、上記露光処理は、上記ステップ・アンド・リピート露光方法およびステップ・アンド・スキャン露光方法のいずれの露光方法を用いても良い。
【００９２】
このような半導体装置の生産に際しては、半導体装置の生産または供給側が、例えば図１８に示すような半導体装置の生産のスタイルを顧客に提示する。ここでは、例えば４つの生産タイプが例示されている。すなわち、ハイブリッドマスク専門型、ハイブリッドマスク初期生産型、ハイブリッドマスク開発型、通常のマスク専門型である。ハイブリッドマスク専門型は、図１７の左側のフローで説明したタイプである。また、ハイブリッドマスク初期生産型は、図１７の左側のフローから工程３０４を経て右側のフローに移行したタイプである。また、ハイブリッドマスク開発型は、図１７の中央のフローで説明したタイプである。さらに、通常のマスク専門型は、図１７の右側のフローで説明したタイプである。このようにすることで、顧客側では、マーケット情報等から予想される半導体装置の生涯生産数、顧客設計内容の確度等の種々のファクタを検討した後、図１８のメニューの中から製品または製造工程毎に最適な生産タイプを選択することができる。このため、顧客側では、特に難しい判定や判断をすることなく、要求に合った生産スタイルを選択することができる。また、上記生産タイプのメニューは、製造メーカ側でホームページまたは専用の通信エリアに用意しておくこともできる。顧客は、インターネット回線また専用回線等のような通信回線を通じてホームページまたは専用の通信エリアにアクセスすることで、上記生産タイプを選択することが可能となっている。この場合、どの生産タイプが顧客にとって最適かを自動的に選択できるようなナビゲーションシステムを構築することが好ましい。例えば上記ホームページや専用の通信エリアでは、アクセスしてきた顧客に対して、図１８中の形態、生産数量、開発費、開発ＴＡＴ、パターン変更の可能性等のような種々のファクタに関して１つ１つ質問する。そして、顧客側に、その質問に対して逐次回答してもらうことで、最適な生産タイプを自動的に選択することができるようにする。もちろん、ホームページや専用の通信エリアに図１８のような顧客メニューをそのままのせて、顧客側にとって最適な生産タイプを選択してもらうようにしても良い。このようにすることで、顧客側では製品または工程の最適な生産タイプを簡単に選択でき、半導体装置を効率的に生産することが可能となる。
【００９３】
また、製造メーカ側は、種々の半導体装置に関する情報を、広域的に、しかも即座に供給することが可能となる。もちろん、生産タイプの選択は、電話回線や他の通信手段等を使って行うことも可能である。図１９は、レジストマスク開発型に適した半導体集積回路装置の生産工程を具体的に示している。ここでは、自社で半導体集積回路装置の設計、開発、試作および生産を一貫して行う、垂直統合型の半導体製造企業でのマスクの使い分けが例示されている。すなわち、ＴＥＧ（Test Element Group）、プロトタイプおよび製品版の数カット（設計から試作までの単位）に渡る開発段階（第１四半期〜第４四半期の途中）では、ハイブリッドマスクを使用することにより、マスクの費用の低減および開発期間や試作期間の短縮を図る。その後、製品の機能仕様等が確認され、需要の立ち上がりが確認された段階で、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）に切り換え、半導体集積回路装置の量産に移行する。
【００９４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９５】
例えば前記実施の形態においては、配線を通常の配線構造とした場合について説明したが、これに限定されるものではなく、例えば絶縁膜に形成された溝内に導体膜を埋め込むことで配線やプラグを形成する、いわゆるダシマン法またはデュアルダマシン法によって配線を形成しても良い。
【００９６】
また、前記実施の形態においては、半導体集積回路基板として半導体単体からなる半導体基板を用いた場合について説明したが、これに限定されるものではなく、例えば絶縁層上に薄い半導体層を設けてなるＳＯＩ（Silicon On Insulator）基板、半導体基板上にエピタキシャル層を設けてなるエピタキシャル基板を用いても良い。
【００９７】
また、各種マスクを用いた露光処理に際して、露光光として上記変形照明を用いても良い。
【００９８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＩＳ回路を有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ等のような論理回路を有する半導体装置あるいは上記メモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体装置にも適用できる。また、液晶基板やマイクロマシンの製造方法にも上記と同様に適用できる。
【００９９】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
(1).減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有することにより、ウエハ上に転写されるパターンの寸法精度を向上させることが可能となる。
(2).減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有することにより、半導体装置の製造、開発ＴＡＴを短縮させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの構造を示す要部断面図である。
【図２】（ａ）〜（ｄ）は図１のフォトマスクの製造工程中の断面図である。
【図３】図１のフォトマスクの全体平面図である。
【図４】（ａ）〜（ｆ）は本発明の一実施の形態である半導体装置の製造方法で用いる他のフォトマスクの製造工程中における断面図である。
【図５】（ａ）は図４のフォトマスクの全体平面図であり、(ｂ）はそのフォトマスクを露光装置に装着したときの様子を示す説明図である。
【図６】（ａ）〜（ｄ）は本発明の一実施の形態である半導体装置の製造方法で用いる他のフォトマスクの製造工程中における断面図である。
【図７】図６のフォトマスクの全体平面図である。
【図８】（ａ）および（ｂ）は図７のフォトマスクの要部拡大平面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの製造方法の説明図であって、（ａ）はフォトマスクの全体平面図、（ｂ）は（ａ）の側面から見たときの説明図である。
【図１０】本発明の一実施の形態である半導体装置の製造工程である露光工程の説明図である。
【図１１】本発明の一実施の形態である半導体装置の製造工程で用いた露光装置の一例の説明図である。
【図１２】本発明の一実施の形態である半導体装置の製造工程の一例のフロー図である。
【図１３】（ａ）〜（ｆ）は本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１４】本発明の他の実施の形態である半導体装置の製造工程で用いるフォトマスクの位相角の特性を示したグラフ図である。
【図１５】（ａ）および（ｂ）は本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの位相調整方法の説明図である。
【図１６】本発明の他の実施の形態である半導体装置の製造工程の一例のフロー図である。
【図１７】本発明の他の実施の形態である半導体装置の製造方法で用いるフォトマスクの製造工程の一例のフロー図である。
【図１８】本発明の他の実施の形態である半導体装置の製造方法で用いるフォトマスクの使い分けを示す説明図である。
【図１９】本発明の他の実施の形態である半導体装置の製造過程でのフォトマスクの使い分けを示す説明図である。
【符号の説明】
１ ガラス基板
２ 減光体薄膜
２ａ 薄膜パターン（減光体薄膜パターン）
３ レジスト膜
３ａ レジストパターン（感光性有機膜パターン）
３ｂ 遮光帯
３ｂ１ 微細開口部
３ｂ２ ハーフトーン部
３ｃ 遮光帯
４ａ 回路パターン
５ａ マークパターン
５ｂ マークパターン
６ａ 開口部
７ ペリクル
７ａ ペリクル膜
７ｂ ペリクルフレーム
８ ステージ
９ インク
１０ａ 位置制御系
１０ｂ ノズル
１０ｂ１ ノズル先端
１０ｃ インク供給
１０ｄ 制御系
１０ｅ データベース
１１ ウエハ
１１Ｓ 半導体基板
１２ レジスト膜
１３ 縮小投影露光装置
１３ａ 光源
１３ｂ フライアイレンズ
１３ｃ 照明形状調整アパーチャ
１３ｄ１，１３ｄ２ コンデンサレンズ
１３ｅ ミラー
１３ｆ マスク位置制御手段
１３ｇ マスクステージ
１３ｈ 位置検出手段
１３ｉ 試料台
１３ｊ Ｚステージ
１３ｋ ＸＹステージ
１３Ｌ 縮小投影レンズ
１３ｍ 主制御系
１３ｎ１，１３ｎ２ 駆動手段
１３ｐ ミラー
１３ｑ レーザ測長器
１５ａ，１５ｂ 絶縁膜
１６ａ，１６ｂ レジストパターン
１７ フィールド絶縁膜
１８ ゲート絶縁膜
１９ ゲート電極
２０ 半導体領域
２１ 半導体領域
２２ａ，２２ｂ 層間絶縁膜
２３Ｌ 配線
２３Ｒ 抵抗
２４ コンタクトホール
２５Ｌ１ 第１層配線
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＮＷＬ ｎウエル
ＰＷＬ ｐウエル
Ｍ ハーフトーン位相シフトマスク
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程における露光技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者らが検討した露光技術は、ハーフトーン型の位相シフトマスクを用いた半導体装置の所定のパターンの露光技術である。ハーフトーン型の位相シフトマスクは、露光光に対して半透明な膜（ハーフトーン膜という）を透明なマスク基板上に設けたマスクである。このハーフトーン膜を透過する露光光には、このハーフトーン膜が無い場合に対して位相に差が生じるように調整されている。ハーフトーン膜は、一般的に無機材料からなり、その厚さは、例えば１００ｎｍ程度と厚く形成されている。
【０００３】
なお、ハーフトーン型の位相シフトマスクについては、例えば特開平９−２１１８３７号公報に記載があり、サブピークによる遮光部異常パターンの発生を防止するための位相シフトマスク構造が開示されている。
【０００４】
【発明が解決しようとする課題】
ところが、上記無機膜を用いたハーフトーン型の位相シフトマスク技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、無機膜を用いたハーフトーン型の位相シフトマスクでは、ハーフトーン膜が厚いため加工精度が低いことに加え、ウエハ上に転写されるパターンの微細化に伴いＭＥＦ（Mask Error enhance Factor）と称する寸法精度低下の原因が加わる結果、ウエハ上に転写されるパターンの寸法精度が低くなる問題がある。また、ハーフトーン型の位相シフトマスクの加工寸法精度が低く、歩留まりが低いため、良品のハーフトーン型の位相シフトマスクを得るまでに多くのフォトマスクを製造する必要があり、そのために半導体装置製造におけるＴＡＴ（Turn Around Time）の短縮を阻害するという問題がある。
【０００６】
本発明の目的は、ウエハ上に転写されるパターンの寸法精度を向上させることのできる技術を提供することにある。
【０００７】
また、本発明の目的は、半導体装置製造のＴＡＴを短縮させることのできる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
すなわち、本発明は、減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有するものである。
【００１１】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】
１．フォトマスク（光学マスク）とは、基板上に光を遮光するパターンや光の位相を変化させるパターンを形成したもの。基板上とは、基板上面、基板上面に近接した内部領域または上空領域を含む（上面に近接した別の基板上に配置しても良い）。ここで言う通常のフォトマスクには、Ｃｒ等のような金属膜を遮光体とするＣｒマスクの他に、無機膜をハーフトーン膜とする一般的なハーフトーン位相シフトマスクや透過光の位相を反転させる位相シフタが開口部に交互に配置されたいわゆるレベンソン型位相シフトマスクも含む。以下、フォトマスクを単にマスクという。
【００１３】
２．半導体装置の製造の立ち上げ時とは、開発期間、試作期間あるいは検査期間等のような半導体装置の量産に入る前の段階を言う。
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２０】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
（マスクの製造方法１）
まず、本実施の形態で用いたハーフトーン位相シフトマスクの全体の構成を要部断面構造を示した図１を用いて説明する。図中符号の１は透明基体であるガラス基板（マスク基板）、符号の２ａは露光光を減光する機能を持った薄膜パターン（減光体薄膜パターン、減光体膜）、符号の３ａはレジストパターン（感光性有機膜、感光性組成物膜）である。このハーフトーン位相シフトマスク（半透明位相シフトマスク）のハーフトーン膜（半透明位相シフタパターン）は、薄膜パターン２ａと、その上に堆積された感光性有機膜パターン３ａとの積層膜からなっている。ただし、ガラス基板１は必ずしもガラスに限定されるものではなくＳｉＯ2結晶やＣａＦ2結晶基板等のようなパターン投影に用いる露光光に対して透明な基体であれば良い。ここでは、ガラス基板１においてハーフトーン膜が形成された面を第１の主面とし、第１の主面の反対側の面を第２の主面とする。
【００２３】
次に、このハーフトーン位相シフトマスクの製造工程の一例を説明する。図２（ａ）〜（ｄ）は、第１実施例のハーフトーン位相シフトマスクの製造方法を示したものである。
【００２４】
まず、図２（ａ）に示すように、石英ガラス等からなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を堆積し、所望のパターンを電子線ＥＢを用いて描画した。ここでは、減光体薄膜２としてクロム（Ｃｒ）を用いたが、これは一例に過ぎず、例えばＺｒＳｉxＯy膜、ＳｉＯＮ膜、ＳｉＮ膜、ＣｒＦx膜、ＭｏＳｉx膜、ＣｒＯxＦy膜、Ｗ膜、Ｔａ膜、Ｔｉ膜、ＴｉＮ膜、ＷＮx膜等も用いることができる。露光光に対し薄膜でも減光作用が強く、しかも露光光照射耐性の高い膜を用いることが望ましく、このため金属を含有する膜が望ましい。Ｃｒ膜の膜厚は、例えば２０ｎｍとした。レジスト膜３を減光体薄膜２上に塗布する前に減光体薄膜２をヘキサメチルジシラザン等で疎水化処理をしておくことが望ましい。これは後に行うウエットエッチング工程の際のサイドエッチング量を少なくでき、加工精度を向上させることができ、また寸法シフトを少なくできるためである。
【００２５】
レジスト膜３の膜厚は、例えば１２２ｎｍ程度とした。ここでは、レジスト膜３として、例えばポリヒドロキシスチレン樹脂の化学増幅型ポジ型電子線レジストを用いたがそれに限定されるものではない。ナフトキノンジアジド感光剤を用いた非化学増幅系レジストやＰＭＭＡ系レジストも用いることができる。ポジ型レジストに限らずネガ型レジストも用いることができるし、電子線レジストに限らず、例えば３６５ｎｍのようなレーザ光に感光するレジストも用いることができる。但し、波長１９３ｎｍの光に対するフェノールやノボラック樹脂のように樹脂骨格に吸光基が固定化されている場合を除き、耐光性の観点からレジストに吸光剤は添加されていないほうが望ましい。吸光剤が添加されていると、化学反応が生じやすく吸光度、屈折率または膜厚が変化してしまうからである。また、いわゆるレジストに限らず酸発生剤が添加されているＳＯＧ(Spin On Glass)などの感光性組成物も用いることができる。ＳＯＧはキュアベークを行うことにより高い耐光性を持つ。また、経時変化し難いという特長がある。なお、現像時の膜べりが少ないレジストを用いると位相制御がしやすく好ましい。この例としては、アクリル系のレジストやＨＡＥＲ（High Activation Energy Type Resist）を示すことができる。
【００２６】
その後、図２（ｂ）に示すように、現像を行って回路パターン４ａとレチクルの合わせマークパターン５ａが形成されたレジストパターン３ａを形成し、レジストキュアのベークを行った。一例ではあるが、ここでは、１１０℃のベークを行った。このベークは次に行われるエッチングを安定して行う上で効果がある。
【００２７】
その後、図２（ｃ）に示すように、減光体であるＣｒ膜をエッチングして減光体の薄膜パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここでは、例えば硝酸セリウム第2アンモン水溶液によるウエットエッチングを行った。ウエットエッチングはパーティクル欠陥が発生し難く、またエッチング面内均一性が高く寸法精度が出し易いという特長がある。さらにレジストをほとんどエッチングしないため位相制御も容易であるという特長もある。被加工膜の膜厚が、２０ｎｍ程度と薄いため、エッチング時のサイドエッチング量は少ない。一方で、ドライエッチングはピンホール欠陥が発生し難いという特長がある。
【００２８】
その後、露光時のショット間での重なり露光を防止するための遮光帯を赤外線レーザ露光により形成した。その様子を図２（ｄ）に示す。遮光帯３ｂを形成すべき部分のレジストに赤外線レーザ光ＬＢを照射し、レジスト黒化により露光光の遮光性を向上させた遮光帯３ｂを形成した。ここで遮光帯３ｂについて説明を加えておく。遮光帯３ｂは、回路パターン領域の外側に平面枠状に設けられており、上記積層構造のハーフトーン膜よりも露光光の透過率が低下されている。このような遮光帯３ｂを設けないとすると、上記積層構造のハーフトーン膜のみでは、例えば４〜１５％程度の露光光を透過させるため、ステップアンドリピートでマスクパターンを繰り返し露光する際に、外周部の一部の領域で重なり露光が生じ、パターン不良の原因になる。遮光帯３ｂを設けることにより、このような不具合を抑制または防止できる。
【００２９】
その後、ベークを行ってハーフトーン位相シフトマスクを製造した。ここでのベークは必須というわけではないが、経時変化や露光照射耐性を向上させる効果がある。例えば波長が２５０ｎｍ付近のＤＵＶ光を照射しながらのベークはレジスト形状を変化させずにレジストを硬化させることができるので特に効果的である。
【００３０】
本実施の形態の方法により、波長２４８ｎｍのＫｒＦエキシマレーザ光に対するＣｒ膜とレジストとの積層膜からなるハーフトーンパターン膜の開口部に対する位相差はπとなり、また、この積層膜からなるハーフトーン膜の透過率は６％程度となった。なお、ハーフトーン膜の透過率は、６％に限定されるものではなく、例えばＣｒの膜厚を１７ｎｍ程度、レジストの膜厚を１２５ｎｍ程度とすると、透過率９％、位相差πのハーフトーン位相シフトマスクが得られる。このように減光体薄膜２（薄膜パターン２ａ）の膜厚を、透過率を上げる場合は薄く、下げる場合は厚くする。一方、位相差は、レジスト膜３（レジストパターン３ａ）の厚さを変えることにより調整する。これにより、所望の光学特性のハーフトーン位相シフトマスクを得ることができる。
【００３１】
図３は、本実施の形態の方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、遮光帯３ｂおよびレチクル合わせマークパターン５ａが形成されている。ここではレチクル合わせマークパターン５ａは遮光帯３ｂの外側に形成されているが、この位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａが遮光帯３ｂの領域内に配置される場合もある。すなわち、マークパターン５ａは、遮光帯３ｂの一部を開口することで形成される場合もある。
【００３２】
本実施の形態においては、減光体薄膜２の膜厚が通常のハーフトーン位相シフトマスクの被エッチング膜（ハーフトーン膜）の膜厚の約１／５と大幅に薄い。このため、減光体薄膜２のエッチング時においてサイドエッチング量を極めて小さくできる。その結果、上記通常のハーフトーン位相シフトマスクのパターン寸法精度が、１５ｎｍ程度であるのに対し、本実施の形態によって製造されたハーフトーン位相シフトマスクのパターン寸法精度は、例えば９ｎｍ程度と極めて高かった。
【００３３】
（マスクの製造方法２）
マスクの製造方法２においては、レジスト膜厚を３８３ｎｍとしてハーフトーンパターン部の位相差を３πとした。これ以外は、上記マスクの製造方法１と同じである。このようにレジスト膜３を厚くすることによりウエットエッチング時のピンホール欠陥の発生を防止し、欠陥密度の低いハーフトーン位相シフトマスクを得ることが可能となった。なお、それでも発生するピンホール欠陥は通常のハーフトーン位相シフトマスクで用いられているカーボン被着による欠陥修正で、また、パーティクル発生などで生じる黒欠陥はＦＩＢ（Focused Ion Beam）を用いて欠陥修正できた。また、欠陥検査も通常のハーフトーン位相シフトマスクと同様に行うことができた。
【００３４】
（マスクの製造方法３）
マスクの製造方法３においては、水溶性ネガレジストからなる遮光帯とペリクルを用いた。このマスクの製造工程を以下に説明する。図４（ａ）〜（ｆ）は、マスクの製造方法３のハーフトーン位相シフトマスクの製造方法を示したものである。
【００３５】
まず、図４（ａ）に示すように、石英ガラス等からなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を堆積し、通常のベークを行った後、所望のパターンを電子線ＥＢを用いて描画した。ここでは、減光体薄膜２としてCrを用いたが、上記図２（ａ）で説明した他の材料を用いることもできる。減光体薄膜２の膜厚は、例えば２２ｎｍ程度とした。
【００３６】
レジストの膜厚は、例えば１５５ｎｍ程度とし、レジストとしては、例えばＰＭＭＡを用いた。この膜厚で波長１９３ｎｍの光に対しπの位相差を持った透過率６％のハーフトーン膜となる。本実施の形態1で示したウエットエッチングでのピンホール欠陥の発生し難い位相差が３πとなるようにするにはレジストの膜厚を４６７ｎｍ程度とすれば良い。
【００３７】
その後、図４（ｂ）に示すように、現像を行って回路パターン４ａとレチクルの合わせマークパターン５ａが形成されたレジストパターン３ａを形成した。後の工程で出てくるペリクルフレームの置かれる場所も開口部６ａを形成しておく。その後、図４（ｃ）に示すように、減光体薄膜であるＣｒ膜をエッチングして薄膜パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここではウエットエッチングを行った。
【００３８】
その後、図４（ｄ）に示すように、水溶性のネガレジスト７ａを塗布し、遮光帯を形成すべき部分に露光を行い、その後現像を行って図４（ｅ）に示すように、平面枠状の遮光帯３ｃを形成した。ここで用いた水溶性ネガレジストは、例えば下記方法で調製した。アクリルアミド６．２６ｇ，ジアセトンアクリルアミド６．３４ｇをイオン交換水に溶解して１８０ｇとし、それを２００ｍｌのセパラブルフラスコに仕込み、ウオターバスで５７℃まで加熱した。これにラジカル重合開始剤として２，２’−アゾビス（２−（イミダゾリン−２−イル）プロパン）ジハイドロクロライドの０．０２ｇの水溶液を注入し、このままの状態で５時間重合反応させた。得られた共重合体の分子量は１４０万であった。
【００３９】
得られた７％の共重合体９．４０ｇ取り、これに４−アジドシンナムアルデヒド−２−スルホン酸ナトリウム０．０６６ｇ、イオン交換水１．９０ｇ、１％の水酸化ナトリウム水溶液３．６ｇを加え２日間反応した後、氷酢酸で中和し、イオン交換水で固形分が１．５％になるように希釈した。これに固形分に対して、エチレングリコール１００％、シランカップリング剤０．０１％加えレジスト溶液とした。ネガレジストであるため露光部分が遮光帯を形成するわずかな部分に限られ、残りの部分は現像で自動的に除去されるという特長がある。ここでは露光光としては３６５ｎｍのレーザ光を用いたが、電子線を用いることもできる。水溶性のレジストであるためＰＭＭＡからなるパターンには全く影響を与えなかった。
【００４０】
その後、図４（ｆ）に示すように、ペリクル膜７ａが設けられたペリクルフレーム７ｂをガラス基板１に貼り、波長１９３ｎｍのＡｒＦ用ハーフトーン位相シフトマスクを製造した。以前の工程で開口部６ａを形成しているためペリクルフレーム７ｂの基部は直接ガラス基板１に接合される。これにより、ペリクルフレーム７ｂの剥離を防止できる。また、ペリクルフレーム７ｂの取り付け位置にレジスト膜が形成されていると、ペリクルフレーム７ｂの取り付け取り外しの際に、レジスト膜が剥離し異物発生の原因となる。本実施の形態においては、ペリクルフレーム７ｂをガラス基板１に直接接触させた状態で接合するので、そのような異物発生を防止できる。
【００４１】
図５（ａ）は、本方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、遮光帯３ｃおよびレチクル合わせマークパターン５ａ、ペリクルフレーム７ｂが設けられている。ここではレチクル合わせマークパターン５ａはペリクルフレーム７ｂの外側に形成されているが、この位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａがペリクルフレーム７ｂの内側に置かれる場合もある。
【００４２】
図５（ｂ）は、このハーフトーン位相シフトマスクを露光装置のステージ８に載せた状態を示している。露光装置のステージ８と接触する場所Ａにはレジスト膜３およびＣｒ膜等からなる減光体薄膜２からなるハーフトーン膜が残らないようにし、接触によるレジスト剥離異物の発生を防止した。
【００４３】
このようなマスクの製造方法３においても、上記マスクの製造方法１と同様に、９ｎｍの極めて高いパターン寸法精度を得ることができた。
【００４４】
（マスクの製造方法４）
マスクの製造方法4においては、上記マスクの製造方法３で用いたＰＭＭＡレジストと水溶性ネガレジストに代えて、感光性ＳＯＧと通常のネガレジストを用いた。すなわち、例えばシラノールに酸発生剤を５％含有させた感光性ＳＯＧと、フェノール樹脂系化学増幅型ネガレジストを用いた。遮光帯の露光には電子線を用いた。現像による感光性ＳＯＧパターンの形成後に２５０℃のキュアベークを行ってＳＯＧパターンを硬化させ、フェノール樹脂系化学増幅型ネガレジストに対し不溶にした。
【００４５】
このようなマスクの製造方法４においても、上記マスクの製造方法１，３と同様に、９ｎｍの極めて高いパターン寸法精度を得ることができた。
（マスクの製造方法５）
マスクの製造方法５においては、遮光帯を微細パターンで形成した。このマスクの製造工程を以下に説明する。図６（ａ）〜（ｄ）は、本マスクの製造方法５のハーフトーン位相シフトマスクの製造方法の一例を示したものである。
【００４６】
まず、図６（ａ）に示すように、石英ガラスからなるガラス基板（ブランクス）１上に減光体薄膜２を、さらにその上にレジスト膜３を形成し、通常のベークを行った後、所望のパタンを電子線ＥＢを用いて描画した。この露光の際、遮光帯形成部には電子線ＥＢ１により図8に示すような後述する微細パターンを露光しておく。ここでは、減光体薄膜２としてＣｒを用いたが、上記図２（ａ）および図４（ａ）で説明した他の材料を用いることもできる。減光体薄膜２の膜厚は、例えば２０．６ｎｍ程度とした。レジスト膜３の膜厚は、例えば３８３ｎｍ程度とし、レジスト膜３としては、例えば電子線感光型ポジ型化学増幅系レジストを用いた。この膜厚の場合、例えば波長２４８ｎｍの光に対し、３πの位相差を持ったハーフトーン膜となる。
その後、図６（ｂ）に示すように、現像を行って回路パターン４ａ、レチクルの合わせマークパターン、ウエハ合わせマークパターン５ｂおよび微細な遮光帯３ｂが形成されたレジストパターン３ａを形成した。後の工程で出てくるペリクルフレームが装着される開口部６ａを形成しておく。
【００４７】
その後、図６（ｃ）に示すように、減光体であるＣｒ膜をエッチングして減光体パターン２ａを形成した。このエッチングにはドライエッチングも用いることができるが、ここでは硝酸セリウム第2アンモン水溶液によるウエットエッチングを行った。
【００４８】
その後、図６（ｄ）に示すように、ペリクル膜７ａが設けられたペリクルフレーム７ｂをガラス基板１に貼り、例えばＫｒＦ用のハーフトーン位相シフトマスクを製造した。以前の工程で開口部６ａを形成しているためペリクルフレーム７ｂの基部は直接ガラス基板１に接合される。これにより、上記図４（ｆ）を用いた説明で記載したのと同様の効果を得ることができる。
【００４９】
図７は、本方法で製造したハーフトーン位相シフトマスクの平面図を示している。ガラス基板１上に回路パターン４ａ、レチクル合わせマークパターン５ａ、ペリクルフレーム７ｂおよび遮光帯３ｂが形成されている。ここではレチクル合わせマークパターン５ａはペリクルフレーム７ｂの外側に形成されているがこの位置関係は露光装置のシステムによって変わり、レチクル合わせマークパターン５ａがペリクルフレーム７ｂの内側に配置される場合もある。遮光帯３ｂの領域中にはウエハ合わせマークパターン５ｂが形成されている。すなわち、遮光帯３ｂの一部を除去し開口することでマークパターン５ｂが形成されている。ウエハ合わせマークパターン５ｂは層間合わせを行う際の基準マークである。このマークパターン５ｂをウエハに転写後、エッチングなどによりパターンをウエハ上に刻んでおき、そのマークパターンをウエハ位置基準として検出して、以後の合わせ基準として用いるマークのことである。このマークパターン５ｂは遮光率の高い遮光帯３ｂの領域中に形成しておくことが望ましい。ハーフトーン位相シフトマスクで多用されるホール形成では本体パターンが光回折の影響を大きく受けるのでウエハ露光時のドーズ量が大きくなる。ウエハ合わせマークパターン５ｂは本体パターンに比べ1桁以上大きいので適性ドーズ量は本体パターンに比べ小さい。さらに数％以上の光を透過させるハーフトーンフィールドであるとウエハ露光時のレンズ収差の影響も加わってサブピークの大小が変わり、パターンの左右対称性が崩れるなどの合わせ基準マークにとって悪影響が生じる。遮光帯３ｂの領域中にウエハ合わせマークパターン５ｂを形成するとフィールド部の光量を０（零）とすることができるので、その悪影響を小さくすることができる、という効果が得られる。したがって、合わせマークパターン５ｂの検出精度を向上させることができるので、半導体装置の歩留まりおよび信頼性を向上させることができる。
【００５０】
図８は、遮光帯３ｂの要部を拡大して示した要部平面図である。遮光帯３ｂは微細開口部３ｂ１とハーフトーン部（ハーフトーンフィールド部）３ｂ２とを有している。図８（ａ）では、この微細開口部３ｂ１がストライプ状に形成されており、その微細開口部３ｂ１とハーフトーン部３ｂ２とが、図８（ａ）の上下方向に沿って微細なピッチＰ１で交互に並んで配置されている。微細開口部３ｂ１のパターンは、図８（ａ）に示すストライプ状のものと、図８（ｂ）に示すホール状のもの、あるいはこれらを組み合わせたもの等がある。ストライプ状の場合、縦線でも横線でも斜め線でも構わない。パターン繰り返しのピッチＰ１は、α・λ／NAとし、微細開口部３ｂ１とハーフトーン部３ｂ２との面積比率Ｓは、Ｓ＝β・（Ｔ）1/2とする。ここでλは露光波長、ＮＡは投影レンズの開口数、Ｔはハーフトーン膜の透過率、α≦０．８、０．５≦β≦２．０とする。このような遮光帯３ｂを用いることによって十分な遮光率を得ることができる。
【００５１】
（マスクの製造方法６）
マスクの製造方法６においては、遮光帯の形成方法としてインクのスキャン塗布を用いた。図９に遮光帯部へのインクの部分的塗布の概要を示す。図９（ａ）にガラス基板１の主面（マスクパターンの形成面）への遮光帯３ｄの塗布方法を示す。インク９は、位置制御系１０ａで位置制御されたノズル１０ｂから噴出しガラス基板１の主面を矢印方向に蛇行しながら帯上にインク９を塗布する。ノズル先端１０ｂ１からのインク９の噴出はインク供給系１０ｃから導入され制御系１０ｄで電気的に制御され噴出をオン／オフできるようになっている。制御系１０ｄでは塗布領域を指示するデータベース１０ｅを基にインク噴出をオン／オフさせる。上記部分的に塗布する方法では、インク９の消費量を抑え、マスク製造コストの低減を図ることが可能である。なお、インク９としては感光性組成物であるレジストを溶解させず、露光光に対して遮光性を持つ材料とする必要がある。ここでは、界面活性剤を含んだ水溶性のインクを用いた。
【００５２】
次に、上記のようなマスクの製法１〜６によって製造されたハーフトーン位相シフトマスクを用いた露光方法を説明する。
【００５３】
図１０は、上記ハーフトーン位相シフトマスクを用いた露光処理の説明図を示している。ウエハ１１は、例えばシリコン単結晶からなり、その主面（デバイス形成面）上にはレジスト膜１２が堆積されている。ウエハ１１の主面の上方には、縮小投影レンズ１３Ｌを介して上記ハーフトーン位相シフトマスクが設定されている。ハーフトーン位相シフトマスクの第１の主面には、上記薄膜パターン２ａとレジストパターン３ａとの積層膜からなるハーフトーン膜が形成されている。このハーフトーン位相シフトマスクは、そのハーフトーン膜が形成された第１の主面を縮小投影レンズ１３Ｌ、すなわち、ウエハ１１の主面に向けた状態で配置されている。この状態で、露光光Ｌを、ハーフトーン位相シフトマスクの第２の主面（裏面、第１の主面とは反対側の面）側から第１の主面側に向かって放射し、さらに縮小投影レンズ１３Ｌを介してウエハ１１上のレジスト膜１２に照射することで、ハーフトーン位相シフトマスク上のパターンをウエハ１１上のレジスト膜１２に結像して露光を行う。
【００５４】
このとき、ハーフトーン位相シフトマスクの設置されている雰囲気Ｂを窒素ガスパージ等により酸素の少ない環境（非酸化性の雰囲気）にしておくことが望ましい。本実施の形態のハーフトーン位相シフトマスクを酸化性の雰囲気中に曝しておくと、レジストパターン３ａの膜べりやパターン細りが生じる。レジストパターン３ａの膜べりが起こると位相角が変化するので好ましくない。これに対して、酸素の少ない雰囲気にしておくと露光によって生じるオゾン等のような活性酸素の量が少なくなり、レジストパターン３ａの膜べりやパターン細りを減らせることができるので、露光光照射耐性を向上させることができる。この雰囲気Ｂ中にはヘリウム（Ｈｅ）等のようなガスが含まれる場合もある。
【００５５】
また、レジストパターン３ａおよび薄膜パターン２ａを縮小投影レンズ１３Ｌ側に向けて配置することにより、露光光Ｌはガラス基板１の第２の主面側から照射され露光照射耐性の高い金属を含有する薄膜パターン２ａ（減光体薄膜２）を通してウエハ上のレジスト膜１２に至る。このため、レジストパターン３ａへの照射量および露光インテンシティを一桁程度下げることができるので、ハーフトーン膜の照射耐性を向上させることができる。特に、波長が１９３ｎｍの露光では多光子吸収によるレジストダメージが大きいので露光インテンシティが下がると比例関係以上のダメージ低減効果が得られる。以下、もう少し詳細に露光方法を説明する。
【００５６】
ここで用いた縮小投影露光装置の一例を図１１に示す。縮小投影露光装置１３の光源１３ａから発する露光光はフライアイレンズ１３ｂ、照明形状調整アパーチャ１３ｃ、コンデンサレンズ１３ｄ１，１３ｄ２およびミラー１３ｅを介して上記ハーフトーン位相シフトマスクＭを照射する。ハーフトーン位相シフトマスクＭの上にはマスキングブレードが配置されていて露光エリアの大きさに応じてその開口の大きさを調整できるようにされている。このハーフトーン位相シフトマスクＭは、上記積層構造のハーフトーン膜が形成された主面（第１の主面）を下方（ウエハ１１側）に向けた状態で載置されている。したがって、上記露光光は、ハーフトーン位相シフトマスクＭの主面とは反対側の裏面（第２の主面）側から照射される。これにより、ハーフトーン位相シフトマスクＭ上に描かれたマスクパターンは、縮小投影レンズ１３Ｌを介して試料基板であるウエハ１１上（上記のようにウエハ１１上のレジスト膜１２）に投影される。ハーフトーン位相シフトマスクＭの第１の主面には、異物付着によるパターン転写不良を防止するためのペリクル７が場合によって設けられている。このペリクル７は、上記したようにペリクル膜７ａとペリクルフレーム７ｂとを有している。なお、ハーフトーン位相シフトマスクＭはマスク位置制御手段１３ｆで制御されたマスクステージ１３ｇ上に真空吸着され、位置検出手段１３ｈにより位置合わせされ、その中心と投影レンズの光軸との位置合わせが正確になされている。ウエハ１１は，試料台１３ｉ上に真空吸着されている。試料台１３ｉは、縮小投影レンズ１３Ｌの光軸方向、すなわちＺ軸方向に移動可能なＺステージ１３ｊ上に載置され、さらにＸＹステージ１３ｋ上に搭載されている。Ｚステージ１３ｊおよびＸＹステージ１３ｋは、主制御系１３ｍからの制御命令に応じてそれぞれの駆動手段１３ｎ１、１３ｎ２によって駆動されるので、所望の露光位置に移動可能である。その位置はＺステージ１３ｊに固定されたミラー１３ｐの位置として、レーザ測長器１３ｑで正確にモニタされている。位置検出手段１３ｈには、例えばハロゲンランプが用いられている。
【００５７】
露光装置のステージや搬送系統に接触する部分にはレジスト膜が残らないようにハーフトーン位相シフトマスクＭ上のレジスト膜を露光しておき搬送によって生じる異物の発生を防止した。この処理がない場合には異物が発生し、転写欠陥を引き起こした。
【００５８】
本実施の形態のハーフトーン位相シフトマスクＭのパターンを上記露光装置に装着し、ステップ＆スキャン露光を行ってウエハ１１上のレジスト膜１２に転写した。その結果、転写欠陥は発生せず、寸法精度は、通常のハーフトーン位相シフトマスクに比べ約８ｎｍ向上した。４倍の縮小光学系を介した露光となっているが、ＭＥＦ（Mask Error enhance Factor）のため、ハーフトン位相シフトマスクＭの寸法精度向上がこのような大きな寸法精度向上に繋がった。また、ハーフトーン位相シフトマスクＭ上に遮光帯３ｂが形成されているため、ショット間での多重露光部分にも問題は生じなかった。
【００５９】
次に、本発明における半導体装置の製造方法の一例を図１２を用いて説明する。工程１０１は、マスクパターンをウエハ１１上に転写するパターン転写工程であり、工程１１１は、エッチングや成膜等の各種加工を行なう工程である。通常の半導体装置では、工程１１２で全ての加工が終了したと判断するまで、パターン転写と各種加工を繰り返し実施する。
【００６０】
さて、本実施の形態では、パターン転写工程１０１において、ウエハ１１にレジスト膜を塗布(工程１０２)した後、工程１０３により、Ｃｒマスクあるいは無機膜からなるハーフトーン膜を有するハーフトーン位相シフトマスク等のような通常のマスクを用いるか、上記したような有機感光性樹脂と金属含有薄膜との積層膜を有するハイブリッド型のハーフトーン位相シフトマスク（以下、簡単化のためハイブリッドマスクと称する）を使用するかを選択する。ここでは、マスク１枚当たりのウエハ露光枚数が所定値より少ない場合に、後述する方法でハイブリッドマスクを別途準備し、それを選択するようにした。
【００６１】
その後、選択した通常のマスクまたはハイブリッドマスクを工程１０４又は工程１０５で露光装置に載置した後、工程１０６〜工程１１０を経てウエハ１１上にレジストパターンを形成した。
【００６２】
次に、例えばツイン・ウエル方式のＣＭＩＳ（Complementary MIS)回路を有する半導体装置の製造に上記ハーフトン位相シフトマスクを用いた例を図１３によって説明する。図１３（ａ）〜（ｆ）は、その製造工程中におけるウエハ１１の要部断面図である。
【００６３】
ウエハ１１を構成する半導体基板（以下、単に基板という）１１Ｓは、例えば平面円形状のｎ-型のＳｉ単結晶からなる。
【００６４】
まず、基板１１Ｓ上にマスク合わせ用のウエハアライメントマークを形成する（図示せず）。このウエハアライメントマークは選択酸化工程を付加してウエル形成時に作成することもできる。その後、図１３（ａ）に示すように、基板１１Ｓ上に酸化シリコン（ＳｉＯ2）等からなる絶縁膜１５ａを形成し、引き続きインプラマスク用のレジストパターン１６ａをｉ線リソグラフィにより絶縁膜１５ａ上に形成する。この時、使用したマスクは、通常のＣｒマスクである。その後、上記レジストパターン１６ａをマスクとして、基板１１Ｓに、例えばリンをイオン注入した。これにより、ｎウエルＮＷＬを形成する。
【００６５】
次いで、アッシングによってレジストパターン１６ａを除去し、絶縁膜１５ａを除去した後、図１３（ｂ）に示すように、基板１１Ｓ上に酸化シリコンからなる絶縁膜１５ｂを形成し、引き続きインプラマスク用のレジストパターン１６ｂをｉ線リソグラフィにより絶縁膜１５ｂ上に形成する。この時、使用したマスクも、通常のＣｒマスクである。その後、上記レジストパターン１６ｂをマスクとして、基板１１Ｓに、例えばホウ素（Ｂ）をイオン注入した。これにより、ｐウエルＰＷＬを形成する。
【００６６】
次いで、レジストパターン１６ｂと絶縁膜１５ｂを除去し、基板１１Ｓの主面（第１の主面）に、図１３（ｃ）に示すように、例えば酸化シリコン膜からなる分離用のフィールド絶縁膜１７を溝型アイソレーションの形で形成した。なお、アイソレーション方法としてはＬＯＣＯＳ（Local Oxidization of Silicon）法を用いても良い。このアイソレーション形成時のリソグラフィには、ＫｒＦエキシマレーザ縮小投影露光装置および通常のＣｒマスクを用いた。
【００６７】
続いて、このフィールド絶縁膜１７によって囲まれた活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐを形成する。ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜１８は、例えば酸化シリコン膜からなり、熱酸化法等によって形成されている。また、ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極（配線）１９は、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜を、ＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５に記載のハイブリッドマスクを用いてリソグラフィを行い、その後エッチングを行って形成されている。ウエハ１１上のレジスト膜には、例えばフェノール樹脂系の化学増幅系レジストを用いた。この場合のレジスト膜はネガ型でもポジ型でも良い。なお、このゲート電極１９は、ＡｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法３に記載のハイブリッドマスクを用いてリソグラフィを行っても良い。露光波長が短い分、ＡｒＦエキシマレーザを用いた方が微細パターンを露光裕度をもって解像する。
【００６８】
ｎＭＩＳＱｎのｎ型の半導体領域２０は、例えばリンまたはヒ素を、ゲート電極１９をマスクとして基板１１Ｓにイオン注入法等によって導入することにより、ゲート電極１９に対して自己整合的に形成されている。また、ｐＭＩＳＱｐのｐ型の半導体領域２１は、例えばホウ素を、ゲート電極１９をマスクとして基板１１Ｓにイオン注入法等によって導入することにより、ゲート電極１９に対して自己整合的に形成されている。ただし、上記ゲート電極１９は、例えば低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能であり、例えば低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けてなる、いわゆるポリサイド構造としても良いし、例えば低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介してタングステン等のような金属腹を設けてなる、いわゆるポリメタル構造としても良い。
【００６９】
まず、このような基板１１Ｓ上に、図１３（ｄ）に示すように、例えば酸化シリコン膜からなる層間絶縁膜２２ａをＣＶＤ（Chemical Vapor Deposition）法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。続いて、そのポリシリコン膜にリソグラフィを行い、エッチングしてパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線２３Ｌおよび抵抗２３Ｒを形成する。
【００７０】
その後、図１３（ｅ）に示すように、基板１１Ｓ上に、例えば酸化シリコンからなる層間絶縁膜２２ｂをＣＶＤ法等によって堆積した後、層間絶縁膜２２ａ、２２ｂに半導体領域２０，２１および配線２３Ｌの一部が露出するようなコンタクトホール（配線）２４をＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５に記載のハイブリッドマスクを用いてリソグラフィを行い、エッチングして穿孔する。ウエハ１１Ｓ上のレジストには、ＫｒＦエキシマレーザ光に感度を持つフェノール樹脂をベース樹脂とした化学増幅系レジストを用いた。この場合、レジスト膜は、ポジ型を使用する。
【００７１】
ここでは、コンタクトホール２４の孔径が、例えば０．１８μmであったため、ＫｒＦエキシマレーザ露光を用いたが、例えば０．１５μmより小さな孔径が必要な場合は、例えばＡｒＦエキシマレーザ露光を用いれば良い。これにより、例えば０．１５μｍより小さな孔径を安定して解像することができる。その際、ハーフトーン位相シフトマスク上のレジスト膜の厚さは、例えばＡｒＦエキシマレーザ光に対し位相反転する（位相差がほぼπか３πとなるようにする）ように設定しておく。
【００７２】
さらに、基板１１Ｓ上に、例えばチタン(Ｔｉ)、窒化チタン(ＴｉＮ)およびタングステン(Ｗ)からなる金属膜をスパッタリング法およびＣＶＤ法により順次堆積した後、その金属膜をＫｒＦエキシマレーザ縮小投影露光装置および上記マスクの製造方法５のハイブリッドマスクを用いてリソグラフィを行い、エッチングすることにより、図１３（ｆ）に示すように、第１層配線（配線）２５Ｌ１を形成する。これ以降は、第１層配線２５Ｌ１と同様に第２層配線以降を形成し、半導体装置を製造する。ここでは、配線ピッチが、例えば０．３６μmであったため、ＫｒＦエキシマレーザ露光を用いたが、解像度の関係から０．３μｍより配線ピッチパターンを形成する場合は、ＡｒＦエキシマレーザ露光を用いる。
【００７３】
カスタムＬＳＩ製品では、特に、第１層配線２５Ｌ１を中心にマスクデバッグが行われることが多い。第１層配線２５Ｌ１へのマスク供給ＴＡＴ（Turn Around Time）の速さが製品開発力を決め、かつ、必要マスク枚数も多くなるのでこの工程にマスク精度からくる歩留まりの高い本ハイブリッドマスクを適用するのは効果が特に大きい。
【００７４】
また、ＭＥＦの関係でマスクの寸法分布や寸法ばらつきが助長されて転写されるので、通常のマスクを用いた場合、寸法のバラツキが大きいが、本実施の形態のハイブリッドマスクを用いた露光処理では、マスク自体の寸法精度が高いので、そのような問題を低減または防止できる。特に、ゲート配線形成工程では、高い寸法精度が要求されるので、寸法精度の高いハイブリッドマスクは特に効果が大きかった。さらに、コンタクトホール２４の形成でも、ＭＥＦが大きいので、マスクの寸法精度が高いハイブリッドマスクは転写寸法精度の向上効果が大きかった。
【００７５】
ここでは、ハイブリッドマスクとして主に上記マスクの製造方法５に記載のハイブリッドマスクを用いたが、上記記載の他のハイブリッドマスクを用いても良好な効果が得られた。精度歩留まりが高いためマスクの製造コストが安く、製造期間も短くてすむため、ＣＭＩＳ回路を有する半導体装置の製造コストを下げるいことができた。また、ＣＭＩＳ回路を有する半導体装置を短期間で製造することができた。さらに、ＣＭＩＳ回路を有する半導体装置の開発ＴＡＴも短縮できた。
【００７６】
（実施の形態２）
本実施の形態２は、露光照射耐性や経時変化に強いハイブリッドマスクの運用方法に関するものである。
【００７７】
前記実施の形態１で説明したハーフトーン位相シフトマスクは、ハーフトーン膜としてレジスト膜を代表とする感光性有機膜を用いているため長期使用や露光回数が増えるに従い次第に感光性有機膜の膜厚が薄くなって位相が変化する問題が生じることを本発明者らは見出した。
【００７８】
そこで、本実施の形態においては、ハーフトーン位相シフトマスクを使用する最中に位相を測定し、位相が所望値から外れている場合には、ガラス基板１を掘ることで、ハーフトン膜とハーフトン膜の無い開口部とを透過した光の間に所望の位相差が得られるように調整を行うようにした。図１４は、露光ショット数に対する位相角の変化を示している。図１４に示すように、累積露光量あるいは位相角のモニタを行って基準値を下回った場合に、ガラス基板１を所望の量だけ掘り込んで位相角調整を行う。図１４の場合、ショット数が１×１０6、３×１０6、５×１０6、…となるごとに位相角で４°相当分だけガラス基板１を掘り込んだ。１ショットの露光量がおよそウエハ上で４００Ｊ／ｍ2であったため、半導体装置の製造工程とリンクさせて累積露光量としては約４００ＭＪ／ｍ2、１２００ＭＪ／ｍ2、２０００ＭＪ／ｍ2、…毎にガラス基板１の掘り込み工程を加えた。このように累積露光量で管理してガラス基板１の掘り込み工程を追加することもできるが、より精度高く管理する必要がある場合はハーフトーン膜の位相角をレーザ干渉法などを使って測定し、例えば１８０±２°の範囲に収まるように管理する。
【００７９】
次に、ガラス基板１の掘り込みによるハイブリッドマスクの位相角微調整方法を図１５により説明する。
【００８０】
図１５（ａ）は、マスクの製造方法1〜６で示したガラス基板１、薄膜パターン２ａ、レジストパターン３ａを有するハーフトーン位相シフトマスクＭの要部拡大断面図を示している。ここで、経時変化や露光照射変化などにより位相角が変化してきた場合、図１５（ｂ）に示すように、ガラス基板１の露出面（薄膜パターン２ａおよびレジストパターン３ａから露出する部分）Ｃをエッチングで掘って所望の位相差になるように調整した。このエッチングには、ドライエッチングも用いることができるが、ウエットエッチングはレジストパターン３ａの膜厚を減ずることが少なく位相角の調整が容易である。ここでは、減光膜として機能する薄膜パターン２ａとしてＣｒを用い、例えばフッ化アンモニウムを体積比で６０、フッ酸を１の割合で混合したウエットエッチング液を用いてガラス基板１のエッチングを行った。また、薄膜パターン２ａとレジストパターン３ａとからなるハーフトーン膜と、これらが除去された開口部（ガラス面）との位相差をレーザ干渉計で測定し、両者の間で位相が反転するようにエッチング量を求めエッチングを行った。このようにすることにより位相差を高い精度で目標の値（位相反転状態）に追い込むことができた。実際、この方法で位相差を目標の値に対し±１°の精度に追い込むことができた。なお、このような調整が可能なのは経時変化や露光照射変化が膜厚が薄くなる方向の変化であるためである。
【００８１】
（実施の形態３）
ゲートアレイ等のような半導体装置（カスタムＬＳＩ（Large Scale Integrated circuit））は、共通となるゲートアレイ拡散層（マスタ層）が顧客によらず一定のパターンとなっている一方、その上層の配線層は、顧客の要求によって修正や変更の生じるカスタム層となっている。
【００８２】
そこで、本実施の形態３においては、量産前の開発、試作および量産工程において、上記マスタ層のパターンを、前記通常のマスクを用いて形成する。そして、上記カスタム層のパターンは、最初、顧客仕様のデバックが完了するまで前記ハイブリッドマスクを用いて形成し、顧客からの量産開始の承認を得た時点で通常のマスクに切り換えて、カスタムＬＳＩを量産する。
【００８３】
図１６は、本実施の形態の半導体装置の製造フローの一例を示している。図１６の活性領域の形成工程２００、ウエル形成工程２０１、ゲート電極形成工程２０２およびソース・ドレイン用の半導体領域の形成工程２０３では通常のマスク（無機膜型ハーフトーンマスクを含む）を用いる。そして、図１６のコンタクトホール形成工程２０４、第１層配線の形成工程２０５、第１のスルーホールの形成工程２０６、第２層配線の形成工程２０７、第２のスルーホールの形成工程２０８および第３層配線の形成２０９では、立ち上げに際してハイブリッドマスクを用い、量産に際して通常のマスク（無機膜型ハーフトーンマスクを含む）を用いる。ボンディングパッドの形成工程２１０は、カスタム層に含まれる場合を例示している。この工程は、マスクを用いても良いが、マスクを用いずに形成することもできる。この際、製造メーカ側は、例えばフラッシュメモリ（ＥＥＰＲＯＭ：Electric Erasable Programmable Read Only Memory）によるＦＰＧＡ（Field Programmable Gate Array）、ハイブリッドマスクによるゲートアレイ、通常のマスクによるゲートアレイ等のようにカスタムＬＳＩ対応のメニューを用意しておき、顧客側が、そのメニューの中から数量に応じて所定のタイプを選択可能なようにすることが好ましい。
【００８４】
このような本実施の形態によれば、ハイブリッドマスクの精度歩留まりが高く製品製造用のマスクを素早く提供できるので、マスク供給律速にならずカスタムＬＳＩの開発期間を大幅に短縮できる。また、顧客の要求に合ったカスタムＬＳＩを提供できる。さらに、マスク歩留り向上によりマスク費が下がるのでカスタムＬＳＩの開発費を大幅に低減できる。したがって、製造メーカは、少量多品種のカスタムＬＳＩを生産することが可能となる。すなわち、製造メーカは、断らざる得ないような生産数量の少ない、いわゆる少量多品種のカスタムＬＳＩの生産をも請け負うことができるので、総合的な売り上げを増加させることが可能となる。また、顧客は、要求仕様に合った信頼性の高いカスタムＬＳＩを低価格で得ることができる。
【００８５】
（実施の形態４）
本発明の他の実施の形態である半導体装置の製造に使用するマスクの製造について説明する。半導体装置の製造に際し、顧客が選択するマスクの製造フローの一例を図１７に示す。
【００８６】
まず、半導体装置のパターンレイアウト設計データを使ってマスクのパターンレイアウト設計データを作成した後（工程３００）、その半導体装置が生涯生産品か否かを判断する（工程３０１）。その生涯生産品か否かの判定基準は、例えば次式を用いる。すなわち、半導体装置の総単価＝（（マスクの費用×予想変更回数＋その他の費用）／生涯生産数）＋製造原価、の式に従う。式中における、その他の費用には、例えば開発費等が含まれる。この総単価に占めるマスク費用の比率を予め定めた値（例えば２％等）とすることで、生涯生産数のしきい値を求め、これから製造しようとしている半導体装置の生産数が、そのしきい値より多ければ生涯生産品であると判断し、少なければ生涯生産品でないと判断する。
【００８７】
その半導体装置が生涯生産品でない場合（生涯生産数が上記しきい値より少ない場合）は、図１７の左側のフローとなり、基本的にハーフトーン位相シフトマスクとして上記ハイブリッドマスクを用いる。すなわち、図１７の左側のフローでは、ハイブリッドマスクの試作工程を経て、ハイブリッドマスクによる半導体装置の生産工程に移行する。ハイブリッドマスクの試作工程からハイブリッドマスクによる半導体装置の生産工程では、開発要素が大である半導体装置についてＴａｐｅ−Ｏｕｔ（工程３０２ａ１）の後、その半導体装置の作成のためのハイブリッドマスクを試作する（工程３０２ａ２）。続いて、その試作のハイブリッドマスクを評価した後（工程３０２ａ３）、機能の良否を判定する（工程３０２ａ４）。機能判定に合格した場合には、Ｔａｐｅ−Ｏｕｔ（工程３０２ａ５）の後、これを露光処理時に用いて半導体装置を生産する（工程３０３ａ）。一方、機能判定で不合格の場合には、上記試作のハイブリッドマスクを修正（工程３０２ａ６）し、再びＴａｐｅ−ｏｕｔ（工程３０２ａ１）からやり直す。
【００８８】
このようなハイブリッドマスクを用いた場合は、精度歩留りが高いため、マスクパターンの修正や変更を簡単に、短時間のうちにでき、しかも、材料費、工費および燃料費を低減できる。このため、このようなフローを半導体装置の開発期や試作期（量産工程の前）に適用することで、半導体装置の開発期間や試作期間を短縮できる。また、半導体装置の開発費や試作費を低減できる。したがって、生産数が比較的少ない半導体集積回路装置であっても、比較的安いコストで生産することができる。ただし、その後、半導体装置の需要が増えてきた段階で、生産数が拡大したか否かを判定し（工程３０４）、生産数の拡大が認められた場合は、最も右側のフローに移行し、マスクとして上記通常のマスクを用いることもできる。生産数の拡大の判定は、上記生涯生産の判定と同じである。このような通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）は、耐久性に富み信頼性が高く、大量の露光処理に活用できることから量産に適している。すなわち、半導体装置の生産数の拡大が確認された時点（すなわち、量産工程に移行する時点）で通常のマスクを用いることにより、大量生産時のマスクの信頼性の向上を図ることができるので、それを用いて生産される半導体装置の信頼性および歩留まりの向上を図ることができる。
【００８９】
また、工程３０１で半導体装置が生涯生産品であると判定された場合（生涯生産数が上記しきい値より多い場合）は、機能確度を判定する（工程３０２ｂ１）。機能確度工程は、半導体装置の機能の確からしさを判定する工程である。この判定の結果、顧客の設計内容に開発要素が多く、マスクの修正や変更が数回に及ぶような場合は、図１７の中央のフローとなる。
【００９０】
図１７の中央のフローでは、開発期や試作期に際してハーフトーン位相シフトマスクとして上記ハイブリッドマスクを用い、その後、顧客側で目標仕様が満足できたと判断された時点で、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）の作成および量産開始とする。ここでは、開発要素が大である半導体装置についてＴａｐｅ−Ｏｕｔ（工程３０２ｂ２）の後、その半導体装置の作成のためのハイブリッドマスクを試作する（工程３０２ｂ３）。続いて、その試作のハイブリッドマスクを評価した後（工程３０２ｂ４）、機能の良否を判定する（工程３０２ｂ５）。機能判定に合格した場合には、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを用いて露光処理を行い半導体装置を生産する。一方、機能判定で不合格の場合には、上記試作のハイブリッドマスクを修正（工程３０２ｂ６）し、再びＴａｐｅ−ｏｕｔ（工程３０２ｂ２）からやり直す。その後、顧客側で目標仕様が満足されたら、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを露光処理時に用いて半導体装置を生産する（工程３０３ｂ）。このように、半導体装置の開発や試作等のように機能確度が不安定な段階では、マスクパターンの変更や修正を短時間にでき、しかも低コストでできるハイブリッドマスクを用いる。これにより、半導体装置の開発や試作期間を短縮することができる。また、半導体装置の開発費や試作費を大幅に低減できる。一方、その後、機能が確定した段階では、耐久性に富み信頼性が高く、大量の露光処理に活用できる通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を用いる。これにより、大量生産時のマスクの信頼性の向上を図ることができるので、それを用いて生産される半導体装置の信頼性および歩留まりの向上を図ることができる。したがって、以上のような開発期、試作期および量産期を経て生産される半導体装置の総合的なコストを低減できる。また、半導体集積回路装置の生産効率を向上させることができる。
【００９１】
また、工程３０１で半導体装置が生涯生産品であると判定され、かつ、顧客の設計内容が既にデバック済みであり、上記機能確度工程３０２ｂ１で機能が確定していると認められる場合は、マスクの変更や修正の可能性が低いので、図１７の右側のフローとなる。すなわち、Ｔａｐｅ−Ｏｕｔ（工程３０２ｃ）を経て、最初から通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）を作成し、これを露光処理時に用いて半導体装置を生産する（工程３０３ｃ）。これにより、半導体装置の生産の総合的な費用、原価を低減することができる。なお、上記露光処理は、上記ステップ・アンド・リピート露光方法およびステップ・アンド・スキャン露光方法のいずれの露光方法を用いても良い。
【００９２】
このような半導体装置の生産に際しては、半導体装置の生産または供給側が、例えば図１８に示すような半導体装置の生産のスタイルを顧客に提示する。ここでは、例えば４つの生産タイプが例示されている。すなわち、ハイブリッドマスク専門型、ハイブリッドマスク初期生産型、ハイブリッドマスク開発型、通常のマスク専門型である。ハイブリッドマスク専門型は、図１７の左側のフローで説明したタイプである。また、ハイブリッドマスク初期生産型は、図１７の左側のフローから工程３０４を経て右側のフローに移行したタイプである。また、ハイブリッドマスク開発型は、図１７の中央のフローで説明したタイプである。さらに、通常のマスク専門型は、図１７の右側のフローで説明したタイプである。このようにすることで、顧客側では、マーケット情報等から予想される半導体装置の生涯生産数、顧客設計内容の確度等の種々のファクタを検討した後、図１８のメニューの中から製品または製造工程毎に最適な生産タイプを選択することができる。このため、顧客側では、特に難しい判定や判断をすることなく、要求に合った生産スタイルを選択することができる。また、上記生産タイプのメニューは、製造メーカ側でホームページまたは専用の通信エリアに用意しておくこともできる。顧客は、インターネット回線また専用回線等のような通信回線を通じてホームページまたは専用の通信エリアにアクセスすることで、上記生産タイプを選択することが可能となっている。この場合、どの生産タイプが顧客にとって最適かを自動的に選択できるようなナビゲーションシステムを構築することが好ましい。例えば上記ホームページや専用の通信エリアでは、アクセスしてきた顧客に対して、図１８中の形態、生産数量、開発費、開発ＴＡＴ、パターン変更の可能性等のような種々のファクタに関して１つ１つ質問する。そして、顧客側に、その質問に対して逐次回答してもらうことで、最適な生産タイプを自動的に選択することができるようにする。もちろん、ホームページや専用の通信エリアに図１８のような顧客メニューをそのままのせて、顧客側にとって最適な生産タイプを選択してもらうようにしても良い。このようにすることで、顧客側では製品または工程の最適な生産タイプを簡単に選択でき、半導体装置を効率的に生産することが可能となる。
【００９３】
また、製造メーカ側は、種々の半導体装置に関する情報を、広域的に、しかも即座に供給することが可能となる。もちろん、生産タイプの選択は、電話回線や他の通信手段等を使って行うことも可能である。図１９は、レジストマスク開発型に適した半導体集積回路装置の生産工程を具体的に示している。ここでは、自社で半導体集積回路装置の設計、開発、試作および生産を一貫して行う、垂直統合型の半導体製造企業でのマスクの使い分けが例示されている。すなわち、ＴＥＧ（Test Element Group）、プロトタイプおよび製品版の数カット（設計から試作までの単位）に渡る開発段階（第１四半期〜第４四半期の途中）では、ハイブリッドマスクを使用することにより、マスクの費用の低減および開発期間や試作期間の短縮を図る。その後、製品の機能仕様等が確認され、需要の立ち上がりが確認された段階で、通常のマスク（無機膜型ハーフトーン位相シフトマスクを含む）に切り換え、半導体集積回路装置の量産に移行する。
【００９４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９５】
例えば前記実施の形態においては、配線を通常の配線構造とした場合について説明したが、これに限定されるものではなく、例えば絶縁膜に形成された溝内に導体膜を埋め込むことで配線やプラグを形成する、いわゆるダシマン法またはデュアルダマシン法によって配線を形成しても良い。
【００９６】
また、前記実施の形態においては、半導体集積回路基板として半導体単体からなる半導体基板を用いた場合について説明したが、これに限定されるものではなく、例えば絶縁層上に薄い半導体層を設けてなるＳＯＩ（Silicon On Insulator）基板、半導体基板上にエピタキシャル層を設けてなるエピタキシャル基板を用いても良い。
【００９７】
また、各種マスクを用いた露光処理に際して、露光光として上記変形照明を用いても良い。
【００９８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＩＳ回路を有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ等のような論理回路を有する半導体装置あるいは上記メモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体装置にも適用できる。また、液晶基板やマイクロマシンの製造方法にも上記と同様に適用できる。
【００９９】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
(1).減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有することにより、ウエハ上に転写されるパターンの寸法精度を向上させることが可能となる。
(2).減光体膜と位相調整用の感光性組成物膜とを有する半透明位相シフトパターンが形成されたフォトマスクを用いた縮小投影露光法によって、ウエハ上のレジスト膜にパターンを転写する工程を有することにより、半導体装置の製造、開発ＴＡＴを短縮させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの構造を示す要部断面図である。
【図２】（ａ）〜（ｄ）は図１のフォトマスクの製造工程中の断面図である。
【図３】図１のフォトマスクの全体平面図である。
【図４】（ａ）〜（ｆ）は本発明の一実施の形態である半導体装置の製造方法で用いる他のフォトマスクの製造工程中における断面図である。
【図５】（ａ）は図４のフォトマスクの全体平面図であり、(ｂ）はそのフォトマスクを露光装置に装着したときの様子を示す説明図である。
【図６】（ａ）〜（ｄ）は本発明の一実施の形態である半導体装置の製造方法で用いる他のフォトマスクの製造工程中における断面図である。
【図７】図６のフォトマスクの全体平面図である。
【図８】（ａ）および（ｂ）は図７のフォトマスクの要部拡大平面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの製造方法の説明図であって、（ａ）はフォトマスクの全体平面図、（ｂ）は（ａ）の側面から見たときの説明図である。
【図１０】本発明の一実施の形態である半導体装置の製造工程である露光工程の説明図である。
【図１１】本発明の一実施の形態である半導体装置の製造工程で用いた露光装置の一例の説明図である。
【図１２】本発明の一実施の形態である半導体装置の製造工程の一例のフロー図である。
【図１３】（ａ）〜（ｆ）は本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１４】本発明の他の実施の形態である半導体装置の製造工程で用いるフォトマスクの位相角の特性を示したグラフ図である。
【図１５】（ａ）および（ｂ）は本発明の一実施の形態である半導体装置の製造方法で用いるフォトマスクの位相調整方法の説明図である。
【図１６】本発明の他の実施の形態である半導体装置の製造工程の一例のフロー図である。
【図１７】本発明の他の実施の形態である半導体装置の製造方法で用いるフォトマスクの製造工程の一例のフロー図である。
【図１８】本発明の他の実施の形態である半導体装置の製造方法で用いるフォトマスクの使い分けを示す説明図である。
【図１９】本発明の他の実施の形態である半導体装置の製造過程でのフォトマスクの使い分けを示す説明図である。
【符号の説明】
１ ガラス基板
２ 減光体薄膜
２ａ 薄膜パターン（減光体薄膜パターン）
３ レジスト膜
３ａ レジストパターン（感光性有機膜パターン）
３ｂ 遮光帯
３ｂ１ 微細開口部
３ｂ２ ハーフトーン部
３ｃ 遮光帯
４ａ 回路パターン
５ａ マークパターン
５ｂ マークパターン
６ａ 開口部
７ ペリクル
７ａ ペリクル膜
７ｂ ペリクルフレーム
８ ステージ
９ インク
１０ａ 位置制御系
１０ｂ ノズル
１０ｂ１ ノズル先端
１０ｃ インク供給
１０ｄ 制御系
１０ｅ データベース
１１ ウエハ
１１Ｓ 半導体基板
１２ レジスト膜
１３ 縮小投影露光装置
１３ａ 光源
１３ｂ フライアイレンズ
１３ｃ 照明形状調整アパーチャ
１３ｄ１，１３ｄ２ コンデンサレンズ
１３ｅ ミラー
１３ｆ マスク位置制御手段
１３ｇ マスクステージ
１３ｈ 位置検出手段
１３ｉ 試料台
１３ｊ Ｚステージ
１３ｋ ＸＹステージ
１３Ｌ 縮小投影レンズ
１３ｍ 主制御系
１３ｎ１，１３ｎ２ 駆動手段
１３ｐ ミラー
１３ｑ レーザ測長器
１５ａ，１５ｂ 絶縁膜
１６ａ，１６ｂ レジストパターン
１７ フィールド絶縁膜
１８ ゲート絶縁膜
１９ ゲート電極
２０ 半導体領域
２１ 半導体領域
２２ａ，２２ｂ 層間絶縁膜
２３Ｌ 配線
２３Ｒ 抵抗
２４ コンタクトホール
２５Ｌ１ 第１層配線
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＮＷＬ ｎウエル
ＰＷＬ ｐウエル
Ｍ ハーフトーン位相シフトマスク
Claims (30)
- 半導体装置の製造工程における縮小投影露光処理に際し、感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクと、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクとを、前記半導体装置の生産量に応じて使い分けて露光処理に用いることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記半導体装置の製造の立ち上げ時には前記第１の半透明位相シフトマスクを用い、前記半導体装置の量産時には前記第２の半透明位相シフトマスクを用いることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記半導体装置のマスタ層においては露光光に対する遮光体が金属膜からなるフォトマスクまたは前記第２の半透明位相シフトマスクの少なくとも一方を用い、前記半導体装置のカスタム層においては前記第１の半透明位相シフトマスクを用いることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、
（ａ）前記第１の半透明位相シフトマスクを用いる生産タイプおよび前記第２の半透明位相シフトマスクを用いる生産タイプを含む顧客用メニューを生産者側で用意する工程、
（ｂ）前記顧客用メニューの中から半導体装置の種類または半導体装置の所定の製造工程に最適な生産タイプを生産依頼者が選択する工程を有することを特徴とする半導体装置の製造方法。 - 以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体装置の生産量が、予め定められた生産量のしきい値よりも多いか否かを判断する工程、
（ｂ）前記半導体装置の生産量が前記しきい値よりも少ない場合には、感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光する工程。 - 請求項５記載の半導体装置の製造方法において、前記半導体装置の生産量が拡大され、その生産量が前記しきい値を上回った段階で、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光する工程を有することを特徴とする半導体装置の製造方法。
- 以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体装置の生産量が、予め定められた生産量のしきい値よりも多いか否かを判断する工程、
（ｂ）前記半導体装置の生産量が前記しきい値よりも多い場合には、前記半導体装置の機能が確定しているか否かについて判断する工程、
（ｃ）前記機能が確定していない場合には、感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光する工程。 - 請求項７記載の半導体装置の製造方法において、前記半導体装置の機能が確定した段階で、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光する工程を有することを特徴とする半導体装置の製造方法。
- 半導体装置の製造工程において、量産工程の前は、露光処理に際して、感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光することを特徴とする半導体装置の製造方法。
- 半導体装置の製造工程において、量産工程の前は、露光処理に際して、感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光し、量産工程時には、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクを用いてウエハ上に所定のパターンを縮小投影露光することを特徴とする半導体装置の製造方法。
- 感光性有機膜および減光体膜を有する半透明位相シフタパターンが形成された第１の半透明位相シフトマスクと、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクとを、半導体装置の製造工程に応じて使い分けて露光処理に用いることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、半導体装置の配線を形成するための露光工程に際しては、前記第１の半透明位相シフトマスクを用いることを特徴とする半導体装置の製造方法。
- 請求項１２記載の半導体装置の製造方法において、前記半導体装置の配線を形成するための露光工程は、電極、配線または孔をウエハ上に転写するための工程であることを特徴とする半導体装置の製造方法。
- 感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された第１の半透明位相シフトマスクと、無機膜からなる半透明位相シフタパターンがマスク基板上に形成された第２の半透明位相シフトマスクとを、ウエハ露光数に応じて使い分けて露光処理に用いることを特徴とする半導体装置の製造方法。
- 感光性有機膜および減光体膜を有する半透明位相シフタパターンがマスク基板上に形成された半透明位相シフトマスクを用いてウエハ上のレジスト膜に所定のパターンを縮小投影露光する工程を有することを特徴とする半導体装置の製造方法。
- 請求項１５記載の半導体装置の製造方法において、
（ａ）前記半透明位相シフタパターンを透過する露光光の位相を測定する工程、
（ｂ）前記（ａ）工程により所望の位相が得られない場合には前記半透明位相シフタパターンから露出するマスク基板部分を掘ることにより前記位相を調整する工程を有することを特徴とする半導体装置の製造方法。 - 請求項１５記載の半導体装置の製造方法において、前記半透明位相シフトマスクが設置されている領域の雰囲気を非酸化性雰囲気とすることを特徴とする半導体装置の製造方法。
- 請求項１５記載の半導体装置の製造方法において、前記露光工程に際して、半透明位相シフトマスクの転写領域内のパターンを、ウエハ上のレジスト膜の異なる平面位置に繰り返し縮小投影露光することを特徴とする半導体装置の製造方法。
- 請求項１８記載の半導体装置の製造方法において、前記半透明位相シフトマスクの転写領域の外周に、前記半透明位相シフタパターンの光透過率よりも露光光の透過率が低い遮光帯を設けたことを特徴とする半導体装置の製造方法。
- 請求項１５記載の半導体装置の製造方法において、前記減光体膜が金属からなることを特徴とする半導体装置の製造方法。
- 請求項２０記載の半導体装置の製造方法において、前記減光体膜がクロムからなることを特徴とする半導体装置の製造方法。
- 以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）マスク基板の第１の主面上に形成された半透明位相シフタパターンが、前記マスク基板上に形成された減光体膜と、その上に形成された感光性有機膜との積層膜からなる半透明位相シフトマスクを用意する工程、
（ｂ）前記マスク基板の第１の主面をウエハ側に向けた状態で、前記半透明位相シフトマスクを縮小投影露光装置に装着する工程、
（ｃ）前記半透明位相シフトマスクにおいてマスク基板の第１の主面に対して反対側の第２の主面側から露光光を照射することにより、前記ウエハ上のレジスト膜に、前記半透明位相シフトマスクのパターンを縮小投影露光する工程。 - 請求項２２記載の半導体装置の製造方法において、
（ａ）前記半透明位相シフタパターンを透過する露光光の位相を測定する工程、
（ｂ）前記（ａ）工程により所望の位相が得られない場合には前記半透明位相シフタパターンから露出するマスク基板部分を掘ることにより前記位相を調整する工程を有することを特徴とする半導体装置の製造方法。 - 請求項２３記載の半導体装置の製造方法において、前記半透明位相シフトマスクが設置されている領域の雰囲気を非酸化性雰囲気とすることを特徴とする半導体装置の製造方法。
- 請求項２２記載の半導体装置の製造方法において、前記露光工程に際して、半透明位相シフトマスクの転写領域内のパターンを、ウエハ上のレジスト膜の異なる平面位置に繰り返し縮小投影露光することを特徴とする半導体装置の製造方法。
- 請求項２２記載の半導体装置の製造方法において、前記半透明位相シフトマスクの転写領域の外周に、前記半透明位相シフタパターンの光透過率よりも露光光の透過率が低い遮光帯を設けたことを特徴とする半導体装置の製造方法。
- 請求項２２記載の半導体装置の製造方法において、前記減光体膜が金属からなることを特徴とする半導体装置の製造方法。
- 請求項２７記載の半導体装置の製造方法において、前記減光体膜がクロムからなることを特徴とする半導体装置の製造方法。
- 請求項１，５，７，９，１０，１１および１４の何れか１項に記載の半導体装置の製造方法において、前記第１の半透明位相シフトマスクは前記感光性有機膜が前記減光体膜の陰となるように露光されることを特徴とする半導体装置の製造方法。
- 請求項１５記載の半導体装置の製造方法において、前記半透明位相シフトマスクは前記感光性有機膜が前記減光体膜の陰となるように露光されることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247868A JP4053263B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
| KR1020020030529A KR100856167B1 (ko) | 2001-08-17 | 2002-05-31 | 반도체장치의 제조방법 |
| US10/170,647 US6645856B2 (en) | 2001-08-17 | 2002-06-14 | Method for manufacturing a semiconductor device using half-tone phase-shift mask to transfer a pattern onto a substrate |
| TW091115633A TW556277B (en) | 2001-08-17 | 2002-07-15 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001247868A JP4053263B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003059805A JP2003059805A (ja) | 2003-02-28 |
| JP2003059805A5 JP2003059805A5 (ja) | 2005-06-16 |
| JP4053263B2 true JP4053263B2 (ja) | 2008-02-27 |
Family
ID=19077116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001247868A Expired - Fee Related JP4053263B2 (ja) | 2001-08-17 | 2001-08-17 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6645856B2 (ja) |
| JP (1) | JP4053263B2 (ja) |
| KR (1) | KR100856167B1 (ja) |
| TW (1) | TW556277B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW541605B (en) * | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
| US6765296B2 (en) * | 2002-01-10 | 2004-07-20 | Chartered Semiconductor Manufacturing Ltd. | Via-sea layout integrated circuits |
| US6872646B2 (en) * | 2002-06-07 | 2005-03-29 | Dia Nippon Printing Co., Ltd. | Method for manufacturing conductive pattern substrate |
| US7018556B2 (en) * | 2003-10-10 | 2006-03-28 | Asml Holding N.V. | Method to etch chrome deposited on calcium fluoride object |
| CN100461424C (zh) * | 2003-12-30 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体集成电路隧道氧化窗口区域设计的结构及方法 |
| US7794897B2 (en) * | 2004-03-02 | 2010-09-14 | Kabushiki Kaisha Toshiba | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method |
| DE112005001588B4 (de) * | 2004-07-09 | 2021-02-25 | Hoya Corp. | Fotomaskenrohling, Fotomaskenherstellungsverfahren und Halbleiterbausteinherstellungsverfahren |
| JP5008280B2 (ja) * | 2004-11-10 | 2012-08-22 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置および基板処理方法 |
| JP5154007B2 (ja) * | 2004-12-06 | 2013-02-27 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP4794232B2 (ja) * | 2004-12-06 | 2011-10-19 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP4926433B2 (ja) * | 2004-12-06 | 2012-05-09 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置および基板処理方法 |
| KR100745065B1 (ko) * | 2004-12-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 위상반전 마스크의 성장성 이물질 제거방법 |
| JP4718894B2 (ja) * | 2005-05-19 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US20070012335A1 (en) * | 2005-07-18 | 2007-01-18 | Chang Hsiao C | Photomask cleaning using vacuum ultraviolet (VUV) light cleaning |
| US7755207B2 (en) | 2005-07-27 | 2010-07-13 | Ricoh Company, Ltd. | Wafer, reticle, and exposure method using the wafer and reticle |
| JP4761907B2 (ja) * | 2005-09-28 | 2011-08-31 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| KR101477262B1 (ko) * | 2005-12-28 | 2014-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
| KR100732769B1 (ko) | 2006-01-09 | 2007-06-27 | 주식회사 하이닉스반도체 | 포토마스크 제조방법 |
| JP4791207B2 (ja) * | 2006-02-16 | 2011-10-12 | 富士通セミコンダクター株式会社 | 位相シフトレチクルとその製造方法とその欠陥検査方法 |
| JP4900045B2 (ja) * | 2007-05-28 | 2012-03-21 | 富士通セミコンダクター株式会社 | フォトマスクの遮光帯作成方法及び遮光帯データ作成装置 |
| JP5348866B2 (ja) * | 2007-09-14 | 2013-11-20 | Ｈｏｙａ株式会社 | マスクの製造方法 |
| US9005848B2 (en) * | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) * | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| JP5360399B2 (ja) * | 2009-08-06 | 2013-12-04 | 大日本印刷株式会社 | 回折格子作製用位相マスク |
| US9625806B2 (en) * | 2013-01-15 | 2017-04-18 | Hoya Corporation | Mask blank, phase-shift mask, and method for manufacturing the same |
| JP5994952B2 (ja) * | 2015-02-03 | 2016-09-21 | 大日本印刷株式会社 | 蒸着マスクの製造方法、蒸着マスク製造装置、レーザー用マスクおよび有機半導体素子の製造方法 |
| US10908494B2 (en) * | 2017-05-31 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask and manufacturing method thereof |
| EP3958061A4 (en) * | 2019-04-16 | 2023-05-24 | Shin-Etsu Chemical Co., Ltd. | ADHESIVE FOR FILM, FILM, ORIGINAL EXPOSURE PLATE WITH FILM, METHOD FOR MAKING SEMICONDUCTOR DEVICE, METHOD FOR MAKING LIQUID CRYSTAL DISPLAY PANEL, METHOD FOR REGENERATING ORIGINAL EXPOSURE PLATE, AND METHOD REDUCTION OF PEEL RESIDUES |
| JP2020179408A (ja) * | 2019-04-25 | 2020-11-05 | イビデン株式会社 | エキシマレーザーによる加工方法 |
| KR102473558B1 (ko) * | 2019-10-23 | 2022-12-05 | 주식회사 에스앤에스텍 | 극자외선 리소그래피용 하프톤 위상반전 블랭크 마스크 및 포토마스크 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0450943A (ja) * | 1990-06-15 | 1992-02-19 | Mitsubishi Electric Corp | マスクパターンとその製造方法 |
| JPH05289307A (ja) * | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | レチクルおよびレチクル製造方法 |
| JPH0619112A (ja) * | 1992-07-03 | 1994-01-28 | Oki Electric Ind Co Ltd | 位相シフトマスクの製造方法 |
| US5604060A (en) * | 1993-08-31 | 1997-02-18 | Dai Nippon Printing Co., Ltd. | Halftone phase shift photomask comprising a single layer of halftone light blocking and phase shifting |
| KR950027933A (ko) * | 1994-03-21 | 1995-10-18 | 김주용 | 위상반전 마스크 |
| US5510230A (en) * | 1994-10-20 | 1996-04-23 | At&T Corp. | Device fabrication using DUV/EUV pattern delineation |
| JPH08202020A (ja) * | 1995-01-31 | 1996-08-09 | Sony Corp | フォトマスクにおけるパターン形状評価方法、フォトマスク、フォトマスクの作製方法、フォトマスクのパターン形成方法、並びに露光方法 |
| JPH09211837A (ja) | 1996-01-30 | 1997-08-15 | Sanyo Electric Co Ltd | 位相シフトマスク及びその製造方法 |
| JP2728078B2 (ja) * | 1996-02-28 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100219079B1 (ko) * | 1996-06-29 | 1999-09-01 | 김영환 | 해프톤 위상 반전 마스크 |
| US6174631B1 (en) * | 1997-02-10 | 2001-01-16 | E. I. Du Pont De Nemours And Company | Attenuating phase shift photomasks |
| KR100725214B1 (ko) * | 1999-12-15 | 2007-06-07 | 다이니폰 인사츠 가부시키가이샤 | 하프톤 위상 시프트 포토 마스크용 블랭크, 및 하프톤위상 시프트 포토 마스크 |
| JP3608654B2 (ja) * | 2000-09-12 | 2005-01-12 | Ｈｏｙａ株式会社 | 位相シフトマスクブランク、位相シフトマスク |
| JP3715189B2 (ja) * | 2000-09-21 | 2005-11-09 | 株式会社ルネサステクノロジ | 位相シフトマスク |
-
2001
- 2001-08-17 JP JP2001247868A patent/JP4053263B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-31 KR KR1020020030529A patent/KR100856167B1/ko not_active IP Right Cessation
- 2002-06-14 US US10/170,647 patent/US6645856B2/en not_active Expired - Lifetime
- 2002-07-15 TW TW091115633A patent/TW556277B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW556277B (en) | 2003-10-01 |
| US20030036293A1 (en) | 2003-02-20 |
| KR100856167B1 (ko) | 2008-09-03 |
| JP2003059805A (ja) | 2003-02-28 |
| US6645856B2 (en) | 2003-11-11 |
| KR20030015824A (ko) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053263B2 (ja) | 半導体装置の製造方法 | |
| US6927002B2 (en) | Photomask, the manufacturing method, a patterning method, and a semiconductor device manufacturing method | |
| JP3768819B2 (ja) | 半導体装置の製造方法 | |
| KR100749077B1 (ko) | 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크 | |
| JP4223215B2 (ja) | 半導体集積回路装置の製造方法、これに用いる光学マスク | |
| JP2004226717A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| US6596656B2 (en) | Manufacturing use of photomasks with an opaque pattern comprising an organic layer photoabsorptive to exposure light with wavelengths exceeding 200 NM | |
| JP2004004299A (ja) | 電子装置の製造方法 | |
| KR20020027257A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US8323859B2 (en) | Optical compensation devices, systems, and methods | |
| US8697318B2 (en) | Method of forming photomasks and photomasks formed by the same | |
| JP3932805B2 (ja) | フォトマスク及びそれを用いた電子デバイスの製造方法 | |
| TW201710788A (zh) | 光阻與其光酸起始劑及半導體裝置的製作方法 | |
| JPH08297360A (ja) | 光学リソグラフマスクを製造する方法 | |
| JP2002148809A (ja) | レジスト基板の製造方法及びレジスト基板 | |
| JP2005352180A (ja) | 半導体装置の製造方法 | |
| JP2007193368A (ja) | 電子装置の製造方法 | |
| JP3739263B2 (ja) | ハーフトーン位相シフトマスク | |
| JP2002189282A (ja) | ハーフトーン位相シフトマスクおよびそれを用いた半導体装置の製造方法 | |
| JPS5812329A (ja) | 半導体装置の製造方法 | |
| JP2001324795A (ja) | ホトマスクおよび半導体集積回路の製造方法 | |
| JP2002214756A (ja) | ホトマスクおよびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4053263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |