TWI387762B - 測試系統以及測試用基板單元 - Google Patents

Description

測試系統以及測試用基板單元

本發明是有關於一種對半導體晶片進行測試的測試系統以及測試用基板單元。本發明特別是有關於一種對形成於半導體晶圓上的多個半導體晶片進行測試的測試系統以及測試用基板單元。

關於半導體晶片的測試，已知有在形成著多個半導體晶片的半導體晶圓的狀態下對各半導體晶片的良否進行測試的裝置(例如，參照專利文獻1)。一般認為，該裝置包括可與多個半導體晶片總括地電性連接的探針卡(probe card)。

[專利文獻1]日本專利特開2002-222839號公報

[專利文獻2]國際公開第2003/062837號手冊

一般而言，探針卡是使用印刷基板等而形成(例如，參照專利文獻2)。藉由在該印刷基板上形成多個探針接腳(probe pin)，而能夠總括地與多個半導體晶片電性連接。

而且，作為半導體晶片的測試，例如有使用外建自我測試(Built Off Self Test，BOST)電路的方法。此時，亦考慮到於探針卡上搭載BOST電路，但當在半導體晶圓的狀態下對多個半導體晶片進行測試時，應搭載的BOST電路有多個，從而難以將BOST電路安裝於探針卡的印刷基板上。

而且，作為半導體晶片的測試，亦考慮到使用設置於半導體晶片內的內建自我測試(Built In Self Test，BIST)電路的方法。然而，上述方法中，由於在半導體晶片內形成不用於實際動作(actual operation)的電路，故而形成半導體晶片的實際動作電路的區域會變小。

而且，關於半導體晶片的測試，有如下所述的多樣的測試：對半導體晶片所消耗的直流電力(direct-current power)是否滿足規格等進行判定的直流測試；對半導體晶片是否相對於輸入信號而輸出了規定的輸出信號等進行判定的功能測試；對半導體晶片所輸出的信號的特性是否滿足規格等進行判定的類比測試。然而，在設置於印刷基板上的BOST電路或者半導體晶片內的BIST電路中，難以進行該些多樣的測試。

因此，本發明的目的在於提供一種能夠解決上述課題的測試系統以及測試用基板單元。該目的可藉由申請專利範圍的獨立項中所記載的特徵的組合而達成。而且，依附項中規定了本發明的更有利的具體例。

為了解決上述課題，本發明的第1形態中提供一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統包括：多個測試用基板，分別形成著多個測試電路，且重疊配置成多層；連接部，將設置於任一個測試用基板上的測試電路所生成的信號傳輸至各個被測試晶片；以及控制裝置，對各個測試電路進行控制。

本發明的第2形態中提供一種測試用基板單元，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試用基板單元包括：多個測試用基板，分別形成著多個測試電路，且重疊配置成多層；以及連接部，將設置於任一個測試用基板上的上述測試電路所生成的信號傳輸至各個被測試晶片。

本發明的第3形態中提供一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統包括：多個測試用基板，分別形成著多個測試電路且重疊配置成多層；以及控制裝置，對各個測試電路進行控制，於各個測試用基板上形成著具有針對各基板而預先規定的功能的測試電路。

本發明的第4的形態中提供一種測試用基板單元，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試用基板單元包括多個測試用基板，上述多個測試用基板分別形成著多個測試電路且重疊配置成多層，於各個測試用基板上形成著具有針對各基板而預先規定的功能的測試電路。

另外，上述發明的概要中並未列舉出發明的所有必要特徵，該些特徵群的次組合(sub-combination)亦可成為發明。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下，透過發明的實施形態來說明本發明，但以下的實施形態並不限定申請專利範圍所述的發明。而且，實施形態中所說明的特徵的所有組合不限於發明的解決手段所必需者。

圖1是測試系統200中的測試的概要的說明圖。測試系統200中，使用測試用基板單元400來對被測試晶圓300的各個被測試晶片310進行測試。

測試系統200包括控制裝置10以及測試用基板單元400。測試用基板單元400與形成於被測試晶圓300上的多個被測試晶片310以能總括地進行信號交接的方式連接著，並對各個被測試晶片310並行地進行測試。例如，測試用基板單元400可具有與多個被測試晶片310相對應地設置的多個測試電路110。各個測試電路110可對相對應的被測試晶片310進行測試。而且，測試電路110可與相對應的被測試晶片310中的測試對象的多個接腳對應地設置，亦可針對各被測試晶片310中的測試對象的接腳而設置。

控制裝置10對測試用基板單元400進行控制，來對各個被測試晶片310進行測試。例如，控制裝置10可對各個測試電路110供給一種使測試開始的觸發信號(trigger signal)等。

測試用基板單元400具有多個測試用基板100以及連接用單元700。另外，圖1中表示的是具有兩個測試用基板100的測試用基板單元400的一例。

測試用基板100以及連接用單元700各自可由與被測試晶圓300相同的半導體材料而形成。例如，該些基板可以是矽晶圓。而且，測試用基板100以及連接用單元700各自可具有與被測試晶圓300大致相同的直徑。本例的測試系統200中，將直徑與被測試晶圓300大致相同的半導體晶圓用作連接用單元700，而與多個被測試晶片310總括地電性連接。

各個測試用基板100中，具有針對各晶圓而預先規定的功能的測試電路110是與多個被測試晶片310相對應地在各基板上形成有多個。例如，不同的測試用基板100上可形成功能不同的測試電路110。更具體而言，第1測試用基板100-1上，對被測試晶片310進行直流測試的測試電路110-1可與各個被測試晶片310一對一地相對應而形成。而且，第2測試用基板100-2上，對被測試晶片310進行類比測試的測試電路110-2可與各個被測試晶片310一對一地相對應而形成。另外，圖1中表示了各個測試用基板100上的與一個被測試晶片310相對應的測試電路110，而省略了其他測試電路110的表示。

而且，各個測試用基板100重疊配置成多層。例如，第1測試用基板100-1的背面與第2測試用基板100-2的表面可經由各向異性導電片(anisotropic conductive sheet)等而貼合。

連接用單元700設置於最靠近被測試晶圓300側的測試用基板100與被測試晶圓300之間。本例的連接用單元700設置於第2測試用基板100-2與被測試晶圓300之間，且使設置於第2測試用基板100-2上的焊墊(pad)與設置於被測試晶圓300上的焊墊之間的信號傳輸路徑相連接。

連接用單元700與多個被測試晶片310相對應地具有多個連接部710。例如，連接用單元700可與多個被測試晶片310一對一地相對應而具有多個連接部710。另外，圖1中表示了與一個被測試晶片310相對應的連接部710，而省略了其他連接部710的表示。

各個連接部710將設置於任一個測試用基板100上的測試電路110所生成的信號供給至各個被測試晶片310。例如，各個連接部710可將來自任一個測試電路110的信號傳輸路徑連接於各個被測試晶片310。該信號傳輸路徑可包含電信號的傳輸路徑或光信號的傳輸路徑等。而且，該信號傳輸路徑的一部分亦可包含靜電耦合(capacitive coupling)、電感耦合(inductive coupling)等的非接觸的傳輸路徑。以下，對使用電信號的傳輸路徑來作為該信號傳輸路徑的示例進行說明。各個連接部710能以如下方式而設置，即，可對將哪一個測試用基板100的測試電路110連接於相對應的被測試晶片310來進行切換。而且，各個連接部710亦可將預先規定的測試用基板100的測試電路110連接於相對應的被測試晶片310。

亦即，各個連接部710對將具有哪一個功能的測試電路110連接於相對應的被測試晶片310進行規定。藉由此種構成，可使用設置於被測試晶圓300附近的測試用基板100等，來對被測試晶片310進行多樣的測試。而且，先前的測試裝置中，是經由短針、電纜(cable)等來傳輸用於測試的信號，而本例的測試系統200中，能夠縮短測試電路110與被測試晶片310的傳輸路徑長度，因此能夠更高精度地對被測試晶片310進行測試。而且，因為被測試晶圓300以及連接用單元700的基板的材料相同，故而可使該些晶圓的熱膨脹係數(thermal expansion coefficient)大致相同，從而能夠提昇被測試晶圓300與連接用單元700之間的電性連接的可靠性。

另外，連接部710可分別與設置於各個測試用基板100上的測試電路110形成電性連接。於此情況下，各個測試用基板100中形成著通孔(via hole)，該通孔使得遠離連接用單元700側的測試用基板100上所設的測試電路110旁繞(bypass)而連接於靠近連接用單元700側的測試用基板100。例如，設置於第1測試用基板100-1上的測試電路110經由第2測試用基板100-2上所設的通孔而電性連接於連接部710。

連接部710可經由多個通孔而與相對應的多個測試電路110電性連接。並且，連接部710可經由任一個通孔，而將相對應的被測試晶片310電性連接於任一個測試電路110。

圖2是表示設置於各個測試用基板100上的測試電路110的示例的示意圖。另外，圖2中，分別逐個表示設置於各個測試用基板100上的測試電路110。如上所述，各個測試用基板100上設置著具有針對各晶圓而預先規定的功能的測試電路110。

例如，可於第1測試用基板100-1上設置對被測試晶片310進行直流測試的測試電路110-1。所謂直流測試，可以是例如對供給至被測試晶片310的電源電壓或電源電流是否處於規定的範圍內進行判定的測試。

而且，可於第2測試用基板100-2上設置對被測試晶片310進行類比測試的測試電路110-2。所謂類比測試，可以是例如對被測試晶片310所輸出的信號的類比波形是否滿足規定的規格進行判定的測試。

而且，可於第3測試用基板100-3上設置對被測試晶片310進行功能測試的測試電路110-3。所謂功能測試，可以是例如對在已將規定的邏輯圖案輸入至被測試晶片310時，被測試晶片310所輸出的應答信號(reply signal)的邏輯圖案是否與規定的期望值(expectation value)圖案一致進行判定的測試。

另外，測試系統200所執行的測試並不限於上述測試。例如，如被測試晶片310的掃描測試、抖動(jitter)耐力測試等般，可於測試用基板100上設置與各種測試相對應的測試電路110。

而且，使得越是設置於靠近被測試晶圓300側的測試用基板100上的測試電路110，生成更高頻率的信號，從而對被測試晶片310進行測試。例如，進行直流測試的測試電路110，與進行高頻的類比測試的測試電路110相比，可設置在更遠離被測試晶圓300側的測試用基板100上。亦即，藉由將使用高頻信號來對被測試晶片310進行測試的測試電路110配置於被測試晶片310附近，可縮短高頻信號的傳輸距離，且可以更高的精度來對被測試晶片310進行測試。

連接部710以如上所述的方式，將設置於任一個測試用基板100上的測試電路110連接於相對應的被測試晶片310。連接部710可具有選擇任一個測試電路110的多工器(multiplexer)。該情況下，於連接用單元700上，針對各個連接部710而設置著設定暫存器(setting register)711。

設定暫存器711使連接部710選擇對應於預先寫入的設定資訊的測試電路110。控制裝置10可將該設定資訊寫入至設定暫存器711中。控制裝置10可將相同的設定資訊寫入至各個設定暫存器711中，亦可將不同的設定資訊寫入至各個設定暫存器711中。如此，藉由使用設置於被測試晶片310附近的多種測試電路110，可以更高的精度來對被測試晶片310進行多樣的測試。

圖3是測試用基板單元400以及被測試晶圓300的剖面圖的一例。如上所述，各個測試電路110經由形成於各個測試用基板100上的通孔而電性連接於連接部710。

例如，最上層的第1測試用基板100-1上形成著多個測試電路110-1、多個信號用通孔116-1、多個表面焊墊112-1、多個背面焊墊114-1、多條配線124、控制用配線126、控制用焊墊118以及控制用通孔122-1。另外，該些構成可由光學曝光等的半導體製程而形成。

測試電路110-1可形成於第1測試用基板100-1的表面。各個測試電路110-1經由第1測試用基板100-1的表面上所形成的配線124而電性連接於表面焊墊112-1。表面焊墊112-1經由信號用通孔116-1而與設置於第1測試用基板100-1的背面上的背面焊墊114-1電性連接。

而且，控制用焊墊118-1可與控制裝置10電性連接。控制用焊墊118-1可將由控制裝置10所供給的控制信號供給至各個測試電路110-1。而且，控制用焊墊118-1經由控制用通孔122-1而電性連接於第2測試用基板100-2的控制用焊墊118-2。藉此，將來自控制裝置10的控制信號供給至所有的測試電路110。

另外，設置於第1測試用基板100-1的背面上的各個焊墊可經由各向異性導電片150，而與設置於第2測試用基板100-2的表面上的各個焊墊電性連接。連接於第1測試用基板100-1的第2測試用基板100-2除了具有第1測試用基板100-1的構成之外，亦進一步形成著多個旁繞用的表面焊墊128-2、多個旁繞用通孔130-2、以及多個旁繞用的背面焊墊132-2。

多個旁繞用的表面焊墊128-2與該測試用基板100的上層的測試用基板100的多個背面焊墊一對一地相對應而設置。各個旁繞用的表面焊墊128-2與相對應的背面焊墊電性連接。

多個旁繞用的背面焊墊132-2與多個旁繞用的表面焊墊128-2一對一地相對應而設置於測試用基板100的背面。而且，多個旁繞用通孔130-2與多個旁繞用的表面焊墊128-2一對一地相對應而設置。各個旁繞用通孔130-2使得相對應的表面焊墊128-2與背面焊墊132-2電性連接。

而且，連接用單元700上形成著多個連接部710、多個測試電路用表面焊墊712、多條配線714、多個連接用表面焊墊718、多個連接用背面焊墊720以及多個連接用通孔722。多個測試電路用表面焊墊712是與測試用基板100的背面焊墊一對一地相對應而設置且電性連接，且該測試用基板100與連接用單元700相對向而設置。而且，可於連接用單元700上設置接收控制用信號的控制用焊墊730。

連接部710與相對應的多個測試電路用表面焊墊712電性連接。藉此，連接部710與各層的測試電路110電性連接。連接部710將任一個測試電路用表面焊墊712與連接用表面焊墊718電性連接。藉此，各個連接部710將任一層的測試電路110與相對應的連接用表面焊墊718電性連接。

各個連接用表面焊墊718經由連接用通孔722而電性連接於連接用背面焊墊720。各個連接用背面焊墊720經由各向異性導電片150以及附凸塊的膜片(membrane)160，而與被測試晶圓300的焊墊電性連接。

如此，於各個測試用基板100上，除了設有與該測試用基板100的測試電路110相對應的信號用通孔116之外，亦設置著使更上層側的測試用基板100的測試電路110旁繞至更下層側的晶圓的旁繞用通孔130，藉此，可將各層的測試用基板100上的每一個測試電路110均連接於各個連接部710。因此，連接部710可使該些測試電路110中的任一個測試電路110連接於被測試晶片310。

圖4a是表示連接部710的構成例的示意圖。本例的連接部710具有多工器716。多工器716與多個測試電路用表面焊墊712電性連接，且選擇任一個測試電路用表面焊墊712而使其與連接用表面焊墊718電性連接。多工器716可被供給來自控制裝置10的選擇信號，該選擇信號表示應選擇哪一個測試電路用表面焊墊712。控制裝置10可經由控制用通孔122而將選擇信號供給至多工器716。藉由此種構成，可使多樣的測試電路110連接於被測試晶片310。

而且，多工器716亦可從被測試晶片310接收選擇信號。亦即，各個被測試晶片310可選擇自身所連接的測試電路110。被測試晶片310可根據自身的測試結果來選擇接下來應連接的測試電路110，而且，亦可由使用者等來將表示應依次選擇的測試電路110的順序的資料預先儲存於被測試晶片310中。

圖4b是表示連接部710的其他構成例的示意圖。本例的連接部710具有選擇配線715。選擇配線715將任一個測試電路用表面焊墊712電性連接於相對應的連接用表面焊墊718。在連接部710具有如圖4b所示的構成的情況下，測試系統200較好的是以可更換的方式而保持連接用單元700。而且，藉由使用連接部710中的選擇配線715 的連接關係不同的多種連接用單元700，可將多樣的測試電路110連接於被測試晶片310。

而且，連接用單元700中的選擇配線715以外的部分可由使用光罩的光學曝光等的步驟而形成。而且，選擇配線715可藉由電子束曝光而形成。電子束曝光是對電子束的照射方向等進行控制而曝光，因此可不使用光罩而進行曝光。因此，可使用共用的光罩來製造多種類型的連接用單元700。而且，選擇配線715以外的部分可利用光學曝光而形成，因此可高效率地製造連接用單元700。

圖5是表示各個測試用基板100中的測試電路110以及表面焊墊112的連接例的示意圖。另外，圖3中所說明的測試用基板單元400中，各個測試用基板100具有不同的構成，而本例的測試用基板100可具有相同的構成。

可於各個測試用基板100上，可與一個測試電路110相對應地形成表面焊墊112，該表面焊墊112的數量與測試用基板單元400中的測試用基板100的數量相對應。各個表面焊墊112經由通孔以及背面焊墊而電性連接於下層的晶圓。亦即，各個表面焊墊112經由各層的測試用基板100上所形成的通孔，而與連接用單元700的連接部710電性連接。

而且，於各個測試用基板100上，可針對各測試電路110而形成著多工器170。各個多工器170對將相對應的測試電路110連接於哪一個表面焊墊112而進行選擇。可自控制裝置10將表示選擇哪一個表面焊墊112的控制信號供給至多工器170。

如此，藉由在各個測試用基板100上設置相同構成的表面焊墊112以及通孔等，可使連接於連接部710的通孔延伸至最上層的測試用基板100為止。此時，不同的測試用基板100的連接部710選擇位置不同的表面焊墊112。而且，相同的測試用基板100的連接部710選擇位置相同的表面焊墊112。藉此，即便改變多個測試用基板100的積層順序，亦可將各個測試電路110連接於連接部710。而且，即便在已將任一個測試用基板100更換為其他測試用基板100的情況下，亦可將各個測試電路110連接於連接部710。測試系統200可具備以可更換的方式而保持各個測試用基板100的保持部。

圖6是表示測試用基板單元400的其他構成例的示意圖。相對於圖2中所說明的測試用基板單元400的構成，本例的測試用基板單元400的不同點在於不具有連接用單元700。

於該情況下，連接部710可設置於多個測試用基板100中的最靠近被測試晶圓300側的測試用基板100上。連接部710與圖2中所說明的連接部710相同，經由通孔而與上層的測試用基板100的測試電路110電性連接，且，亦與設置著連接部710的測試用基板100上的測試電路110電性連接。並且，使任一個測試電路110與相對應的被測試晶片310電性連接。

藉由此種構成，亦可將多樣的測試電路110連接於被測試晶片310。因此，可對被測試晶片310進行多樣的測試。而且，本例中，最下層的測試用基板100上設置著連接部710，因此，最下層的測試用基板100亦可不以可更換的方式而保持著。而且，最下層的測試用基板100上可形成著多種類型的測試時共用的測試電路110。例如，最下層的測試用基板100的測試電路110可以是對被測試晶片310供給電源電力的電源電路。

以上，對將半導體晶圓用作連接用單元700的示例進行了說明，而於其他示例中，連接用單元700亦可為探針卡。探針卡可以是例如藉由在印刷基板等上設置探針接腳而與多個被測試晶片310電性連接的單元。而且，連接用單元700亦可以是使用各向異性導電片的單元。各向異性導電片受到測試電路110的焊墊以及被測試晶片310的焊墊的按壓，藉此，使該些焊墊電性連接。於該些情況下，連接部710可如圖4b所示具有選擇配線715。

而且，連接用單元700可設置有多個。例如，測試系統200中，除了配置於測試用基板100與被測試晶圓300之間的連接用單元700之外，亦可具備配置於各個測試用基板100之間的連接用單元700。配置於測試用基板100之間的連接用單元700可對上層的測試用基板100中的各個焊墊將連接於下層的測試用基板100中的哪一個焊墊來進行切換。

圖7是其他示例中的測試用基板單元400的概要的說明圖。本例中的測試用基板單元400不具有連接部710，而是使用多個測試用基板100來對多個被測試晶片310進行測試。於該情況下，測試系統200亦可不具有連接用單元700。另外，本例中，亦可於各個測試用基板100上，針對各測試用基板100而設置按照功能分類的測試電路110。

本例中，各個測試用基板100上所形成的測試電路110經由被測試晶片310的任一個輸入輸出焊墊312，而與被測試晶片310交接信號。具有連接部710的測試系統200中，藉由連接部710而將所選擇的測試電路110與被測試晶片310連接，而本例中，所有的測試電路110均可與被測試晶片310的任一個輸入輸出焊墊312連接。

各個測試用基板100可與至少一個輸入輸出焊墊312相對應地設置。該情況下，各個測試用基板100中的各個測試電路110，可於相對應的被測試晶片310上，與對應於該測試用基板100的輸入輸出焊墊312相連接。根據此種構成，藉由將各個測試用基板100更換為其他種類的測試用基板100，可針對多個被測試晶片310而總括地改變與對應於該測試用基板100的輸入輸出焊墊312相連接的測試電路110。

而且，作為一例，數位圖案輸入用的測試電路110、控制輸入用的測試電路110、數位圖案測定用的測試電路110、電源供給用的測試電路110等可按照功能而分類形成在各個測試用基板100上。利用此種構成，可對被測試晶片310進行數位測試。

而且，於進行其他測試的情況下，可將規定的測試用基板100更換為其他測試用基板100。例如，藉由將數位圖案輸入用的測試用基板100等更換為類比信號輸入用的測試用基板100等，則可對被測試晶片310進行類比測試。另外，在測試用基板100與多個輸入輸出焊墊312相對應的情況下，該測試用基板100上可混合地形成著與多個輸入輸出焊墊312相對應的多種類型的測試電路110。

以上，利用實施形態對本發明進行了說明，但本發明的技術範圍並不限定於上述實施形態所揭示的範圍。本領域的技術人員瞭解，可對上述實施形態進行多樣的變更或改良。根據申請專利範圍的揭示可知，經上述變更或改良的形態亦可屬於發明的技術範圍內。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．控制裝置

100、100-1、100-2、100-3．．．測試用基板

100-1．．．第1測試用基板

100-2．．．第2測試用基板

1003．．．第3測試用基板

110．．．測試電路

110-1．．．直流測試電路

110-2．．．類比測試電路

110-3．．．功能測試電路

112、112-1．．．表面焊墊

114、114-1．．．背面焊墊

116、116-1．．．信號用通孔

118、118-1、118-2．．．控制用焊墊

122、122-1．．．控制用通孔

124．．．配線

126．．．控制用配線

128、128-2．．．表面焊墊

130、130-2．．．旁繞用通孔

132、132-2．．．背面焊墊

150．．．各向異性導電片

160．．．附凸塊的膜片

170．．．多工器

200．．．測試系統

300．．．被測試晶圓

310．．．被測試晶片

312．．．輸入輸出焊墊

400．．．測試用基板單元

700．．．連接用單元

710．．．連接部

711．．．設定暫存器

712．．．測試電路用表面焊墊

714．．．配線

715．．．選擇配線

716．．．多工器

718．．．連接用表面焊墊

720．．．連接用背面焊墊

722．．．連接用通孔

730．．．控制用焊墊

圖1是測試系統200中的測試的概要的說明圖。

圖2是表示設置於各個測試用基板100上的測試電路110的示例的示意圖。

圖3是測試用基板單元400以及被測試晶圓300的剖面圖的一例。

圖4a是表示連接部710的構成例的示意圖，圖4b是表示連接部710的其他構成例的示意圖。

圖5是表示各個測試用基板100中的測試電路110以及表面焊墊112的連接例的示意圖。

圖6是表示測試用基板單元400的其他構成例的示意圖。

圖7是其他示例中的測試用基板單元400的概要的說明圖。

10．．．控制裝置

100-1．．．第1測試用基板

100-2．．．第2測試用基板

110-1．．．直流測試電路

110-2．．．類比測試電路

200．．．測試系統

300．．．被測試晶圓

310．．．被測試晶片

400．．．測試用基板單元

700．．．連接用單元

710．．．連接部

Claims (11)

1. 一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統的特徵在於包括：多個測試用基板，分別形成著多個測試電路，且重疊配置成多層；連接部，將設置於任一個上述測試用基板上的上述測試電路所生成的信號傳輸至各個上述被測試晶片；以及控制裝置，對各個上述測試電路進行控制；其中於各個上述測試用基板上形成著具有針對各基板而預先規定的功能的上述測試電路，預先規定的功能的上述測試電路包括直流測試、類比測試或功能測試的測試電路。
2. 如申請專利範圍第1項所述之測試系統，其中上述測試系統更包括連接用單元，該連接用單元設置於最靠近上述被測試晶圓側的上述測試用基板、與上述被測試晶圓之間；上述連接部於上述連接用單元中，與上述多個被測試晶片相對應地設置，且將對應的上述被測試晶片連接於來自任一個上述測試電路的信號傳輸路徑。
3. 如申請專利範圍第2項所述之測試系統，其中於各個上述測試用基板上形成著通孔，該通孔使設置於遠離上述被測試晶圓側的上述測試用基板上的上述測試電路，旁繞而連接於靠近被測試晶圓側的上述測試用基板。
4. 如申請專利範圍第3項所述之測試系統，其中 各個上述連接部經由上述通孔而與各上述測試用基板上的每一個上述測試電路電性連接。
5. 如申請專利範圍第4項所述之測試系統，其中各個上述連接部對將哪一個上述測試電路電性連接於相對應的上述被測試晶片來進行切換。
6. 如申請專利範圍第3項所述之測試系統，其中各個上述連接部包括選擇配線，該選擇配線使與相對應的上述被測試晶片電性連接的連接焊墊，與相對應的多個上述通孔中的任一個電性連接。
7. 如申請專利範圍第1項所述之測試系統，其中越是設置於靠近上述被測試晶圓側的上述測試用基板上的上述測試電路，生成更高頻的信號。
8. 如申請專利範圍第1項所述之測試系統，其中上述連接部設置於多個上述測試用基板中的最靠近上述被測試晶圓側的上述測試用基板上。
9. 一種測試用基板單元，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試用基板單元包括：多個測試用基板，分別形成著多個測試電路，且重疊配置成多層；以及連接部，將設置於任一個上述測試用基板上的上述測試電路所生成的信號傳輸至各個上述被測試晶片；其中於各個上述測試用基板上形成著具有針對各基板而預先規定的功能的上述測試電路，預先規定的功能的上述測試電路包括直流測試、類比測試或功能測試的測試 電路。
10. 一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統包括：多個測試用基板，分別形成著多個測試電路，且重疊配置成多層；以及控制裝置，對各個上述測試電路進行控制，且於各個上述測試用基板上，形成著具有針對各基板而預先規定的功能的上述測試電路，預先規定的功能的上述測試電路包括直流測試、類比測試或功能測試的測試電路。
11. 一種測試用基板單元，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試用基板單元包括多個測試用基板，上述多個測試用基板分別形成著多個測試電路且重疊配置成多層，且於各個上述測試用基板上，形成著具有針對各基板而預先規定的功能的上述測試電路，預先規定的功能的上述測試電路包括直流測試、類比測試或功能測試的測試電路。