JP2007251022A - 半導体装置及びその試験方法 - Google Patents
半導体装置及びその試験方法 Download PDFInfo
- Publication number
- JP2007251022A JP2007251022A JP2006075039A JP2006075039A JP2007251022A JP 2007251022 A JP2007251022 A JP 2007251022A JP 2006075039 A JP2006075039 A JP 2006075039A JP 2006075039 A JP2006075039 A JP 2006075039A JP 2007251022 A JP2007251022 A JP 2007251022A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- electrode pads
- probe
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】極めて簡易な構成の試験装置により、正確且つ確実に、各半導体チップが形成された半導体ウェーハの状態で少なくとも複数の半導体チップについて一括してプローブ試験を行う。
【解決手段】各第2の電極パッド3は、一括検査時において正確且つ確実にプローブを当接させるべく、半導体チップ1の裏面1bを各第2の電極パッド3の設置数に分割した各領域を最大限に占める大きさに形成されている。即ち、この設置数が9個であれば、当該裏面1bを9つの領域Rに分割し、分割された各領域Rを最大限に占める大きさとする。
【選択図】図1
【解決手段】各第2の電極パッド3は、一括検査時において正確且つ確実にプローブを当接させるべく、半導体チップ1の裏面1bを各第2の電極パッド3の設置数に分割した各領域を最大限に占める大きさに形成されている。即ち、この設置数が9個であれば、当該裏面1bを9つの領域Rに分割し、分割された各領域Rを最大限に占める大きさとする。
【選択図】図1
Description
本発明は、半導体チップを備えた半導体装置及びその試験方法に関する。
通常、半導体装置は、半導体ウェーハ上にリソグラフィー等の手法により各種の半導体素子を有する複数の半導体チップを形成し、ダイシングと称される切断工程において半導体ウェーハから個々の半導体チップを切り出して分離し、ワイヤボンディング工程、半導体チップの樹脂封止を行うパッケージング工程等を経て完成される。
上記の各工程を経て半導体装置を製造するに際して、半導体チップに各種の試験が施される。これら試験のうち、装置動作に必要な電源・入出力信号の印加状態を調べる試験や、負荷電圧を印加するストレス試験等は、試験機器の探針(プローブ電極)を半導体チップの表面に設けられた所定の電極パッドに当接させ、所定の通電を行うことにより実行される(プローブ試験)。
検査の簡略化・高効率化を実現すべく、上記の試験機器を用いた針当て試験を、各半導体チップが形成された半導体ウェーハの状態で、少なくとも複数の半導体チップについて一括して行うことが望まれる。
この一括検査を実現すべく、例えば半導体チップに特殊回路を搭載し、半導体チップの表面に設けられた多数の電極パッドのうち、使用最低限の電源・入出力を行う電極パッドを絞り込んで、比較的少数の電極パッドのみを用いてプローブ試験を行うことが考えられる。
この一括検査を実現すべく、例えば半導体チップに特殊回路を搭載し、半導体チップの表面に設けられた多数の電極パッドのうち、使用最低限の電源・入出力を行う電極パッドを絞り込んで、比較的少数の電極パッドのみを用いてプローブ試験を行うことが考えられる。
しかしながら、近時では、半導体素子の微細化・高集積化の要請に応えるべく、半導体チップに設ける電極パッドを益々小さいサイズに形成する必要があり、且つ隣接する電極パッドの間隔も狭くせざるを得ない。従って、特殊回路を用いてプローブ試験用の電極パッドを絞り込んだとしても、試験装置は上記の一括検査を正確に行う程の高い精度を有していない。勿論、この一括検査のために電極パッドを大きく形成することは、上記の微細化・高集積化の要請に反する結果となるため、採用することはできない。
この点、特許文献1には、半導体チップの未だ発現していない欠陥を検査段階で除去すべく行われるバーン・イン試験に適用した試験装置として、配設ピッチを変えた2種類のプローブ電極を備えた構成が開示されている。しかしながら、このように大きな装置変更をすることなく、簡易バーン・イン試験を含めたプローブ試験を確実に行う手法が模索されている現況にある。
本発明は、上記の課題に鑑みてなされたものであり、極めて簡易な構成の試験装置により、正確且つ確実に、各半導体チップが形成された半導体ウェーハの状態で少なくとも複数の半導体チップについて一括してプローブ試験を行うことを可能とし、検査の簡略化、短時間化、及び高効率化を実現する半導体装置及びその試験方法を提供することを目的とする。
本発明の半導体装置は、半導体チップを備えた半導体装置であって、前記半導体チップは、表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、前記第2の電極パッドは、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されている。
本発明の半導体装置の試験方法は、表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、前記第2の電極パッドが、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されてなる半導体チップが複数設けられた半導体ウェーハについて、前記半導体ウェーハの状態で、前記各半導体チップの前記各第2の電極パッドにそれぞれ検査プローブを当接させて、複数の前記各半導体チップに対して一括して前記各半導体チップの試験を行う。
本発明によれば、極めて簡易な構成の試験装置により、正確且つ確実に、各半導体チップが形成された半導体ウェーハの状態で少なくとも複数の半導体チップについて一括してプローブ試験を行うことが可能となり、検査の簡略化、短時間化、及び高効率化を実現することができる。
−本発明の基本骨子−
本発明者は、相反する2つの要請、即ち、半導体素子の微細化・高集積化の要請と、プローブを用いて半導体ウェーハの状態で各半導体チップの一括検査を行う要請とを共に満たすべく、半導体チップの表面には微細且つ狭間隔に正規の電極パッド(第1の電極パッド)を配設し、その一方で、半導体チップの裏面に電源及び入出力信号を供給可能なプローブ試験に供される電極パッド(第2の電極パッド)を配設する構成に想到した。
本発明者は、相反する2つの要請、即ち、半導体素子の微細化・高集積化の要請と、プローブを用いて半導体ウェーハの状態で各半導体チップの一括検査を行う要請とを共に満たすべく、半導体チップの表面には微細且つ狭間隔に正規の電極パッド(第1の電極パッド)を配設し、その一方で、半導体チップの裏面に電源及び入出力信号を供給可能なプローブ試験に供される電極パッド(第2の電極パッド)を配設する構成に想到した。
ここで、第2の電極パッドについては、一括検査時において正確且つ確実にプローブを当接させるべく、半導体チップの裏面を各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成する。即ち、この設置数が9個であれば、当該裏面を9つの領域に分割し、分割された各領域を最大限に占める大きさとする。
具体的には、第2の電極パッドの面積をSP、分割された各領域の占める面積をSRとして、
0.95SR≦SP<SR
を満たすように面積SPとなるように、各第2の電極パッドを配設する。
0.95SR≦SP<SR
を満たすように面積SPとなるように、各第2の電極パッドを配設する。
このように各半導体チップが形成された半導体ウェーハの状態で、半導体ウェーハの裏面(各半導体チップの裏面)にプローブカードを設置する。ここで、プローブカードには第2の電極パッドに対応した各プローブが配設されている。第2の電極パッドは、上記のように可及的に大きなサイズに形成されているため、対応するプローブを容易且つ確実に第2の電極パッドに当接させることが可能となり、正確な一斉検査が実現する。ここで、0.95SR≦SPであれば、十分に確実な当接が可能となる。
(本発明を適用した具体的な実施形態)
図1は、本実施形態による半導体装置の構成要素である各半導体チップの概略構成を示す平面図であり、(a)が表面、(b)が裏面をそれぞれ示す。
図1は、本実施形態による半導体装置の構成要素である各半導体チップの概略構成を示す平面図であり、(a)が表面、(b)が裏面をそれぞれ示す。
半導体チップ1は、ウェハレベルでの検査及び一括検査に必要な、いわゆるBIST(Built In Self Test)回路を内部に有している。BIST回路とは、検査を効率的に行うために、半導体素子の中に予め組み込まれた検査用の回路である。
図1(a)に示すように、半導体チップ1の表面1aには、正規の外部接続端子であり、内部の各配線と接続されてなる第1の電極パッド2が複数設けられている。
一方、図1(b)に示すように、半導体チップ1の表面1bには、電源及び入出力信号を供給可能なプローブ試験に供される第2の電極パッド3が少数、ここでは例えば9個設けられている。
各第2の電極パッド3は、一括検査時において正確且つ確実にプローブを当接させるべく、半導体チップ1の裏面1bを各第2の電極パッド3の設置数に分割した各領域を最大限に占める大きさに形成されている。即ち、この設置数が9個であれば、当該裏面1bを9つの領域Rに分割し、分割された各領域Rを最大限に占める大きさとする。
具体的には、第2の電極パッド3の面積をSP、分割された各領域Rの占める面積をSRとして、
0.95SR≦SP<SR ・・・(1)
を満たすように面積SPとなるように、各第2の電極パッド3を配設する。本実施形態では例えば、SP=0.96SRとする。ここで、第2の電極パッド3の面積が領域Rの面積の95%以上であれば、後述する一括検査において、試験装置のプローブを対応する第2の電極パッド3に確実に当接させることができる。
0.95SR≦SP<SR ・・・(1)
を満たすように面積SPとなるように、各第2の電極パッド3を配設する。本実施形態では例えば、SP=0.96SRとする。ここで、第2の電極パッド3の面積が領域Rの面積の95%以上であれば、後述する一括検査において、試験装置のプローブを対応する第2の電極パッド3に確実に当接させることができる。
ここで、図2に示すように、第2の電極パッド3のサイズについては、隣接する第2の電極パッド3間の離間距離が、半導体チップ1を半導体ウェーハから切り出す際のスクライブラインの幅SWと同等、例えば100μm程度なる大きさに形成しても良い。勿論、離間距離をスクライブラインの幅Wと同等とする条件と、(1)式の双方を満たすように、第2の電極パッド3のサイズを決定しても良い。
第2の電極パッド3は、プローブ試験のみに用いられるものとして構成しても良い。本実施形態では、電源及び入出力信号が供給される外部接続用端子として第2の電極パッド3を用いる場合について例示する。
例えば、半導体チップ1がステージ11にワイヤボンディングされた半導体装置の様子を図3に模式的に示す。
このように、半導体チップ1はその裏面1bで不図示のシートを介してステージ11に固定されており、表面1aに配設された各第1の電極パッド2がステージ11の端子12とボンディングワイヤ13により電気的に接続されている。ここで、裏面1bに配設された第2の電極パッド3は、例えばシートに形成された引き出し導電部を介して所定の端子12と電気的に接続されている。
このように、半導体チップ1はその裏面1bで不図示のシートを介してステージ11に固定されており、表面1aに配設された各第1の電極パッド2がステージ11の端子12とボンディングワイヤ13により電気的に接続されている。ここで、裏面1bに配設された第2の電極パッド3は、例えばシートに形成された引き出し導電部を介して所定の端子12と電気的に接続されている。
以下、半導体チップ1の一括検査について説明する。
図4は、上記の半導体チップ1が複数設けられた半導体ウェーハ、及びこの半導体ウェーハに適用されるプローブカードを示す模式図であり、(a)が半導体ウェーハの平面図、(b)がプローブカードの平面図、(c)がプローブカードの破線I−Iに沿った断面図である。
図4は、上記の半導体チップ1が複数設けられた半導体ウェーハ、及びこの半導体ウェーハに適用されるプローブカードを示す模式図であり、(a)が半導体ウェーハの平面図、(b)がプローブカードの平面図、(c)がプローブカードの破線I−Iに沿った断面図である。
半導体ウェーハ10は、図4(a)に示すように、各半導体チップ1が形成された状態とされている。
プローブカード21は、図4(b)に示すように、各半導体チップ1毎に対応したプローブ機構22が設けられている。各プローブ機構22は、各半導体チップ1の裏面1bに配設された各第2の電極パッド3に対応するように複数の各プローブ電極23が設けられている。なお、図4(b)では、各裏面1bに対応して3本のプローブ電極23から構成された各プローブ機構22が例示されている。
プローブカード21は、図4(b)に示すように、各半導体チップ1毎に対応したプローブ機構22が設けられている。各プローブ機構22は、各半導体チップ1の裏面1bに配設された各第2の電極パッド3に対応するように複数の各プローブ電極23が設けられている。なお、図4(b)では、各裏面1bに対応して3本のプローブ電極23から構成された各プローブ機構22が例示されている。
各プローブ電極23は、図4(c)に示すように、上記のように裏面1bにおける各第2の電極パッド3が可及的に大きなサイズに形成されているため、極細で微小な探針を要さず、比較的大きく安価な接触ピンである、いわゆるポゴピンで構成することができる。図4(c)では、プローブ電極23が配されてなるポゴピンアレイを示す。ポゴピンであるプローブ22は、第2の電極パッド3への当接時において、バネ等の弾性部材23bにより、先端部23aが第2の電極パッド3に弾発付勢するように構成されている。このように、ポゴピンをプローブ電極23として適用することにより、半導体ウェーハ10に対応して、安価で容易にプローブカード21を提供することができる。
図5は、試験装置の概略構成を示す模式図である。
この試験装置は、半導体ウェーハ10が裏面1bを上に向けて載置固定されるウェーハステージ31と、不図示の昇降機構によって昇降可能に構成されたと、半導体ウェーハ10に対応したプローブカード21とを備えて構成されている。
この試験装置は、半導体ウェーハ10が裏面1bを上に向けて載置固定されるウェーハステージ31と、不図示の昇降機構によって昇降可能に構成されたと、半導体ウェーハ10に対応したプローブカード21とを備えて構成されている。
テストヘッド32は、半導体ウェーハ10の各半導体チップ1に第2の電極パッド3から電圧を印加する試料用電源や、各半導体チップ1の第2の電極パッド3からの出力を測定部に取り込むための入力部等を有する不図示のいわゆるピンエレクトロニクスが内蔵されている。
プローブカード21は、各プローブ機構22のプローブ電極23が対応する各半導体チップ1の裏面における第2の電極パッド3に当接するように、半導体ウェーハ10上に設置される。テストヘッド32は、この状態で第2の電極パッド3を介して、各プローブ電極23から各半導体チップ1に電源電圧を供給し、入出力信号の送受を行う。
本実施形態では、各第2の電極パッド3が可及的に大きなサイズに形成されているため、全ての半導体チップ1に対応してプローブ電極23を正確且つ容易に第2の電極パッド3に当接させることができる。従って、この試験装置を用いて、半導体ウェーハ10の状態で各半導体チップ1に対して、プローブ試験を一括して実行することができる。
なおこの場合、半導体ウェーハ10の全ての半導体チップ1に一括してプローブ試験を行う代わりに、一部の半導体チップ1のみにプローブ試験を実行するようにすることも可能である。
以上説明したように、本実施形態によれば、極めて簡易な構成の試験装置により、正確且つ確実に、各半導体チップ1が形成された半導体ウェーハ10の状態で少なくとも複数の半導体チップ1について一括してプローブ試験を行うことが可能となり、検査の簡略化、短時間化、及び高効率化を実現することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)半導体チップを備えた半導体装置であって、
前記半導体チップは、表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、
前記第2の電極パッドは、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されていることを特徴とする半導体装置。
前記半導体チップは、表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、
前記第2の電極パッドは、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されていることを特徴とする半導体装置。
(付記2)前記第2の電極パッドの面積SPは、前記各領域の占める面積をSRとして、
0.95SR≦SP<SR
を満たす値であることを特徴とする付記1に記載の半導体装置。
0.95SR≦SP<SR
を満たす値であることを特徴とする付記1に記載の半導体装置。
(付記3)隣接する前記第2の電極パッド間の離間距離は、前記半導体チップを半導体ウェーハから切り出す際のスクライブラインの幅と同等であることを特徴とする付記1又は2に記載の半導体装置。
(付記4)前記第2の電極パッドは、電源及び入出力信号が供給可能とされた端子であることを特徴とする付記1〜3のいずれか1項に記載の半導体装置。
(付記5)表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、前記第2の電極パッドが、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されてなる半導体チップが複数設けられた半導体ウェーハについて、
前記半導体ウェーハの状態で、前記各半導体チップの前記各第2の電極パッドにそれぞれ検査プローブを当接させて、複数の前記各半導体チップに対して一括して前記各半導体チップの試験を行うことを特徴とする半導体装置の試験方法。
前記半導体ウェーハの状態で、前記各半導体チップの前記各第2の電極パッドにそれぞれ検査プローブを当接させて、複数の前記各半導体チップに対して一括して前記各半導体チップの試験を行うことを特徴とする半導体装置の試験方法。
(付記6)前記半導体ウェーハに設けられた全ての前記各半導体チップに対して一括して前記試験を行うことを特徴とする付記5に記載の半導体装置の試験方法。
(付記7)前記第2の電極パッドの面積SPは、前記各領域の占める面積をSRとして、
0.95SR≦SP<SR
を満たす値であることを特徴とする付記5又は6に記載の半導体装置の試験方法。
0.95SR≦SP<SR
を満たす値であることを特徴とする付記5又は6に記載の半導体装置の試験方法。
(付記8)隣接する前記第2の電極パッド間の離間距離は、隣接する前記半導体チップ間を隔てるスクライブラインの幅と同等であることを特徴とする付記5〜7のいずれか1項に記載の半導体装置の試験方法。
(付記9)前記第2の電極パッドは、電源及び入出力信号が供給可能とされた端子であることを特徴とする付記5〜8のいずれか1項に記載の半導体装置の試験方法。
1 半導体チップ
1a 表面
1b 裏面
2 第1の電極パッド
3 第2の電極パッド
10 半導体ウェーハ
11 ステージ
12 端子
13 ボンディングワイヤ
21 プローブカード
22 プローブ機構
23 プローブ電極
1a 表面
1b 裏面
2 第1の電極パッド
3 第2の電極パッド
10 半導体ウェーハ
11 ステージ
12 端子
13 ボンディングワイヤ
21 プローブカード
22 プローブ機構
23 プローブ電極
Claims (5)
- 半導体チップを備えた半導体装置であって、
前記半導体チップは、表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、
前記第2の電極パッドは、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されていることを特徴とする半導体装置。 - 前記第2の電極パッドの面積SPは、前記各領域の占める面積をSRとして、
0.95SR≦SP<SR
を満たす値であることを特徴とする請求項1に記載の半導体装置。 - 表面に複数の第1の電極パッドが設けられるとともに、裏面に複数の第2の電極パッドが設けられており、前記第2の電極パッドが、前記裏面を当該各第2の電極パッドの設置数に分割した各領域を最大限に占める大きさに形成されてなる半導体チップが複数設けられた半導体ウェーハについて、
前記半導体ウェーハの状態で、前記各半導体チップの前記各第2の電極パッドにそれぞれ検査プローブを当接させて、複数の前記各半導体チップに対して一括して前記各半導体チップの試験を行うことを特徴とする半導体装置の試験方法。 - 前記半導体ウェーハに設けられた全ての前記各半導体チップに対して一括して前記試験を行うことを特徴とする請求項3に記載の半導体装置の試験方法。
- 前記第2の電極パッドの面積SPは、前記各領域の占める面積をSRとして、
0.95SR≦SP<SR
を満たす値であることを特徴とする請求項3又は4に記載の半導体装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075039A JP2007251022A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置及びその試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075039A JP2007251022A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置及びその試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251022A true JP2007251022A (ja) | 2007-09-27 |
Family
ID=38594966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006075039A Pending JP2007251022A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置及びその試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251022A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10024907B2 (en) | 2015-05-29 | 2018-07-17 | Toshiba Memory Corporation | Semiconductor device and manufacturing method of semiconductor device |
-
2006
- 2006-03-17 JP JP2006075039A patent/JP2007251022A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10024907B2 (en) | 2015-05-29 | 2018-07-17 | Toshiba Memory Corporation | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5486866B2 (ja) | 半導体装置の製造方法 | |
US9110098B2 (en) | Probe card and testing apparatus | |
US8310253B1 (en) | Hybrid probe card | |
US5956567A (en) | Semiconductor chip and semiconductor wafer having power supply pads for probe test | |
KR20080076849A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP5065674B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2005136302A (ja) | 半導体集積回路装置の製造方法 | |
EP1637893B1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
JP2004288672A (ja) | 半導体集積回路装置の製造方法 | |
KR20090094841A (ko) | 강화 접촉 요소 | |
CN105874584B (zh) | 使用临时牺牲接合焊盘测试半导体晶片的方法 | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
US20070115011A1 (en) | Probe apparatus | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
KR102148840B1 (ko) | 프로브 카드 | |
KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
KR20090019384A (ko) | 반도체 웨이퍼 검사용 프로브카드 | |
JP5454994B2 (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
JP2007251022A (ja) | 半導体装置及びその試験方法 | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
JP2009289767A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20090041517A (ko) | 프로브 카드 | |
JP2004095802A (ja) | 半導体試験装置 | |
JP4060973B2 (ja) | Lcdコントローラic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |