TWI355736B - Semiconductor storage device - Google Patents

Description

1355736 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體記憶裝置，更具體而言，係關於一種 DRAM (動態隨機存取記憶體）儲存單元佈局。 【先前技術】 ί f 裝置的一種，在DRAM中由單獨電晶體 =獨電4減_存單元係設置在互相交又 單元中的佈局系統被分類爲折疊位元線ί f 5放位70線系統（參見日*專利特開公報Ν。2___ Γ連接至單一感測放大器的兩條位元線在 感j放大$處?@ ’以便沿相同的方向佈線，且儲存單元的 理确面積為8F (4FX2F)，其巾，“F”為最小特徵尺寸（字 距的-半）。在開放位元線系 的 恤爛mm 伸且儲存早兀的最小理論面積為6F2 (2Fx3F)。 實例ϋ 顯示I具*6F2 *元面積的習知DRAM的佈局 字線14 % γ13沿著一線路對稱地形成（圖MA)，並且對 i8、i成於口主動區的il隔進行佈線（圖23Β)。單元接觸插塞 f ZTl^n 伸儿以避ί末二=曲折的方式在位元線接觸插塞上沿x方向延 塞24係开f成=^單^_觸插塞18 (圖现）。儲存節點接觸插 (圖23E)。將儲的單元接觸插塞18上方 18的中心位置偏Ϊ 觸插塞24的中心位置從單元接觸插塞 間隔設置。儲節點，插塞24沿Χ方向以等 方（圖23F)。電器亦形成於儲存節點接觸插塞24的正上 專利特開公報N〇.2〇〇4__〇9揭露了一種積體電路記憶 1355736 元件的結構，其t將連接雜（lan 二此;;:路記憶元件包括 具;接觸孔，;絕緣膜，形成於層 觸插塞的許多連接觀;連接3地點接 觸插塞在平面上沿橫向與縱向對:電平 面上以z字形圖案排列儲存電容器。 丌了在該+ 的佈局具有一區域，在此【::二：;二 無法以最大密度封裝儲存電容器。 U此 爽在t曰面開公報Ν〇.2004-80009揭露之結構中，當接觸插 =3=容器在短軸方向的直徑不足，因此難以增加ί容 =(=;多晶竭構成時’無法充二=阻 土允差且儲存電各器所用的柱形孔變爲受到HSG-Si阻塞。 【發明内容】 雜it本發明的目的在於提供一種半導體記憶裳置，盆中可 躺_絲歧行湖，姐μ紐地確 本發明的以上及其他目的可以通過—種半導體記錄置來實 7 1355736 現，該半導體記憶裝置包括：料體基板；複數 半導體基板中；複數字線，以相等的間隔射 巧父又，複數單元接觸插塞，包括在主動區中沿 ^、 二二3成？第—單元接觸插塞’及沿縱向在兩端處的每二端^ ίίί 一早％接觸插塞；位稀接觸插塞，形成於第-單元^ 存伙糕=線’對其佈線俾使其越過位元線接娜塞上方.儲 $即=觸插塞，形成於第二單元接觸插塞上 墊’形成於儲存節點鋪插塞上；及儲树 =點接觸知 焊f上’其十，儲存節點接觸插塞的中:位置 偏離第一卓元接觸插塞的中心位詈’以芬蚀六—曰疋方向 心位ff定方向偏離儲存節點接觸插塞的二ίΐ觸焊塾的中 證且發明佑片可以高密度地排列儲存電容器，並且充分地伴 塞早搞局的D趣或其他半導體記憶裝置中的充== 佳地指定角度約為18。。當主方/對準，較 對準時，可將兩單元接觸插塞之向=爲1『的直線 端時;可以—局實現最於主動區的兩 在本發明十，儲存節 基佈局。 二單元接觸插塞的中 ，相對於第二單元__“ ， 以最大密度設_存節點接觸=時，c的量偏移’且當 高密度佈局的儲存電容器。夺易於最終產生高精準度、 方式佳地以交替 存節點瓣錄置 1355736 行偏移’而在第二焊墊佈局中， •=主動區之中心部分的方向進接=== .該直線上的複數主動區亦以交替 :雛地，對於权置在 塾佈局。在此情町，儲存料脑2 焊麵局及第二焊

方向為3/4F而沿γ方向A偏移量係較佳地沿X * (偏移月,夠以均勻的2字形圖案 f 3 於實現高精準度、高密度佈局_存電^_接軌墊，且易 【實施方式】 φ $ 見將參考附®詳細#述本發明的較佳實施例。 化圖1至圖9之p-p線的示意橫剖面圖。 另一己憶震置10時，首先通過STI (淺溝槽隔離）或 區）A至10所7^之石夕基板11上形成場氧化膜（元件分離 數主動區13。主動區13為具有指定長度的實 主動區13係沿其縱向形成直線。主動區13的 ΐΐίί爽角約爲18。’其中χ方向為與在下文中所述之字 ίϊΐϊ方向正交的方向。當主動區對準於與Χ方向夾約18。角度 藝f直線時，在形成如下文所述之單元接觸插塞時，可將形成在主 動區兩端之端部處之兩單元接觸插塞的中心位置 方向上脱量奴爲⑭，且可將W㈣量設定触3；!二在X可 ^6F的佈局來實現最佳單元接觸插塞佈局。當字線的佈線方向 方向時’主動區13係沿γ方向以相等的間隔設置。主動區⑽ 寬度約為1F (其中’ F是最小特徵尺寸），且長度約為5 1F。沿γ方 向相鄰之主動區13的中心之間的距離係設定爲2F。 ^如圖2及圖11所示，接著將複數字線14形成在矽基板^上，主 動區13係形成於矽基板11中。字線14係沿Υ方向佈線，且字線14 之寬度與相鄰字線14、14之間的間隔係設定爲if。兩條字線14!^、 9 1355736

14R在單獨的主動區13中交叉。一條字線14L通過主動區13的中央 部與一端部之間，而另一條字線14R則通過主動區13的中央部與另 一端部之間。三條字線14中之一者未與主動區13交叉，且為實際 不具字線作用的仿字線14D。在形成字線14時，首先將閘極氧化膜 14a形成於主動區13的整個表面上，隨後將通過依次層疊多晶石夕 膜、石夕化鎢膜、氮化鶬膜及鎢膜形成的導電膜14b形成於閘極氧化 膜Ha上，然後形成由氮化矽組成的閘極罩蓋絕緣膜14c。然後通 過以線形方式圖案化多層膜而形成字線14。 如圖3及圖12所示，然後將側壁15形成於字線14的兩側，並將 矽磊晶層16形成於主動區13的暴露部分中。側壁15係通過以下處 理來形成：將具有約26nm厚度的氮化矽膜形成於基板的整個表面 上，然後對氮化矽膜進行回蝕。然後磊晶成長作為暴露部分之主 動區13的端部及中央部，而形成矽磊晶層16。矽磊晶層16較佳的 寬度約為60mn，其在γ方向上的較佳寬度約為16811111，而沿γ方向 相鄰之矽磊晶層16、16之間的分隔允差約為3〇nm。 如圖4及圖13所示’單元接觸插塞18係形成於主動區13中心部 分和兩端處部分的上方。通過以下處理形成單元接觸插塞18 :其 中將由具姑定厚度之BPSG (酬剌_玻璃）組躺層間絕:緣 膜Π形成於基板的整個表面上’將穿過層間絕賴17的接觸孔形 成於主動區13中^部分及兩端處的部分中，並將D〇pC)S (推雜多 ，石夕）或另-種導電材料填充至接觸孔中。通過使用光阻的光微 衫及蝕刻來形成接觸孔。單元接觸插塞18通過以下處理形成： DOPOS沈積至基板的整個表面上，包括接觸孔的内部，然後以 CMP對DOPOS進行研磨以便僅保留於接觸孔的内部。 形成在主動區13兩端位置處的單元接觸插塞18b、丨肋的中心 之間的距離在X方向上的分量係設定爲4F，而γ方向上的 ，設J爲4/3F。形成在主動區13之中心部分中的設置在兩個端部的 早疋接觸插塞18a係設置在單元接觸插塞肌、撕之間的令間位 置。沿Y方向相鄰的單元接觸插塞18、18之中心之間的距離為π。

10 1355736 單元接觸插塞18的頂部直徑較佳地約為I40nm，底部直徑較佳地約 為 93nm。 ’ 如圖5及圖14所示，位元線接觸插塞2〇係形成於形成在每一主 動區13之中心部分中的單元接觸插塞（在下文申稱作第一單元接 觸插塞）的上方。通過以下處理形成位元線接觸插塞2〇 :將由具 有指定厚度的BPSG所組成的層間絕緣膜19形成於基板的整個表、 面上，並將穿過層間絕緣膜19的接觸孔形成於第一單元接觸插塞 18a的上方，隨後將鎢或另一導電材料填充至接觸孔中。位元線接 觸插塞20的中心位置與第一單元接觸插塞18a的中心位置重合。通 過使用光阻的光微影及蝕刻處理來形成接觸孔。位元線接觸"插塞 20通過以下處理形成：將鎢沈積至基板的整個表面上，包括接觸 孔的内部’然後用CMP對鎢進行研磨以便僅保留於接觸孔的内部。 由於此處位元線接觸插塞2〇的申心位置與第一單元接觸插夷 18a的中心位置重合，因此沿γ方向相鄰之兩個位元線接觸插塞土 20、20之中心之間的距離為2F。位元線接觸插塞2〇的頂部直和（直 徑）較佳地約為120nm，而底部直徑（直徑）較佳地約為93=m。 如圖6及圖15所示’接著沿X方向對複數位元線22進行佈線。 位兀線22通過位元線接職塞22上方，顧鱗方式進行佈線俾 以不位於形成在主舰13之_處之部分巾的單元接觸插塞 下文中稱作第二單元接觸插塞）18b的上方。通過以下處理形 元線22 :通過濺射依序將氮化鶴膜22a及鎢膜2此沈積至基板的整 個表面上，其後使用氮化石夕膜或其他硬遮罩對該膜進行侧。夢 此可形成線寬充分小於最小特徵尺寸F的位元線22，並且可以又 地維持偏離位元線接觸插塞2〇的允差。沿γ方向相鄰的位元^ 之間的最寬距離為2F ’最窄距離為h9F。位元線22的 产 設定爲2/3F ’且曲折用之折疊角係設定爲_。，以便與主動 的傾斜相同。因此’位元線22具有平行主動區13延伸的部分。 如圖7及圖16所示’儲存節點接觸插塞μ係形成於 觸插塞18b上方。在形成儲存節點接觸插塞24時，將由具有指定厚 11 1355736 度之氧化石夕膜所組成的層間絕緣膜23形成於基板的整個表面上， 並形成橢圓形接觸孔以便穿過第二單元接 過以T處理形成儲存節點接觸插塞24將^)S ίί 料沈積至基板的整個表面上，包括接觸孔的内部， 導電材料進行研磨以便僅保留於接觸孔的内部。儲 的中心位置未與第二單元接觸插塞18b的中： =。結果’儲存節點接觸插塞24係沿著X方向以相等的間I 置。沿Y方向相鄰的兩個儲存節點接觸插塞24、24之間的中心 =離而沿傾斜方向相鄰的兩個儲存節點接觸插塞24、2曰4 =心之間的另-距離約為3.G7F。儲存節點接觸插 :二 ==為一― 點接二所"V，圓儲存節點接觸焊墊26形成於儲存節 ΐ=存:! 24上，然後通過使用光阻對導電材料 ?仃5二儲存節點接觸焊墊26。在如圖7及圖16所示階段 中’可通過UT處刻時地軸齡祕接觸·26 / ^ I 且係更進一步地偏移至儲存節點接觸 = 沿著接近對應之主咖之中心= 、Q )或外邛（沿著遠離對應之主動區13之中心部分的方向 的佈局為第一焊塾佈局及第二悍塾佈局 接觸局中’對應至糊主祕的兩個儲存節點 接觸祕26 Μ接近主動區13之中心部分的方向進行偏移（向 12 I35S736 2部）’在第二焊墊佈局中，對應至相同主動區的兩個儲 觸焊墊26沿著遠離主動區13之中心部分的方向進行偏移向 部）。對沿Y方向設置的複數主動區13以交替的方式進行^ 塾佈局及，二焊墊佈局。例如，在圖8中沿γ方向連續的第一、、 f二、及第三主動區13AS13C中，基於第-主動區13A的儲在 即點焊塾26、26具有偏移至崎的第—焊墊佈局，基 J 13Β=，節點接觸焊塾26、26具有偏移至外部的第二^ i 的儲細接糖26、26具有偏移 在如上戶斤述的第一及第一焊墊佈局巾’儲 ，。換言之’偏移方向具St 墊26的中、在*洋塾佈局的情況下’齡節點接觸焊 置娜於x讀m接近之絲區之

t Z，並相對於γ方向係沿著遠離對應之主動區L 置相對於x方向沿著遠離對應之主動區 主_ 二並相對於Υ方向沿著遠離對應之 向將沿γ方 向相節點時，沿傾斜方 .分別形成在主動區13=!=接^墊6b之間的位置關係與 與26d之間的位置關係领第一 = 第四儲存節點接觸焊塾26c 儲存節點焊墊26c之間糾ϋ一儲存卽點接觸详墊26a與第三 與第四儲存_接觸烊墊挪苐·^J節點接觸焊墊26b 义間的位置關係相同。具體而言， 1355736 點的缓in ^ Ll4全部奴爲相等，且連續地連接這些中心位置 另一角度看，沿x方向連接第二儲存節點ί 的線^盥％ Y t1置與第二儲存節點接觸焊墊26c的中心位置 第四ϋϊ點節點接觸焊墊26a財心位置和 條線段“另？讀置的線触此正交n 斤不’在沿γ方向連續的主動區i3F至i3H中，以 之一^的=相鄰的主動區13B中，形成在主動區13F ί笛卽點接觸輝塾26e與形成在主祕13G之-端 之間的位置關係與形成在主動區 存觸焊塾祝之間的位置關係相同。第一儲 係盥第：二儲存節點接觸焊墊26b之間的位置關 26e、26f之中心位置之門的‘齡第，、第一儲存谛點接觸焊墊 讀、距二 =:r:的置 相等，且連續地連接這些中 2距離h全部巧定爲 彳x方向連接第二儲 =，的中心位置的線段彼此正交 ，且一i段通過另二 1355736 及在13B與況中’以 之-端的第13C相鄰的主動區13H中’形成在主動區13C 端的第二^存^^^^26；；，成在主動區13〇：之另一 ======== 第三儲存節點接觸焊塾26e、二tmnn ί 存節點接鱗塾26d、26g之中心位置之“ 形Ί. $。且連續地連接這些中心位置點的線形成平行四邊 主動區UB之-端的第二儲墊，與形成在 與形成在主動區13F之一端的塾挪之間的位置關係 26e 觸焊墊26f之間的位置關係亦相^^塾而，節點接 等；並將第-與第三财_‘//2^的轉h設定爲相 的距離U、以及第二與第四儲存節點接^墊Ϊ Ζ置中之間 15 1355736 心位置點的 絕緣膜27戦細將層間 ΐ=ΐί=ί__^26 以 ίί

Hs〇-si ° Hs〇-si ^ίΐ

t中心位置與儲存節點接觸谭墊26之t心位置重A 電容器28 (以及儲存節點接觸焊墊\)之 2 =观’且沿傾斜方向相鄰之兩柱形儲存電容器28、2t 長:；:t另一為Z5F。柱形孔的較佳底部直徑的短軸及 位置Γί如本發明’可通過使儲存節點接觸插塞的中心 織亦使儲存節點接觸焊墊的中心位置自儲 ί置偏移以產生儲存節點接觸焊墊的等間 料局’來實現最大密度的儲存電容器配置。另外，由於 電容H沿短軸關距較f知佈局者更長，因此=儲 存電谷器的電容並且擴大HSG阻塞允差。 省 已經解釋了本發_較佳實施例，但本發明並不局限於 包括ii==r可進行多種修改，且應瞭解此些修改亦 電容述實施例中的儲存電容器28可為柱形，但是儲存 各裔的形狀不局限於柱形，可為筒型、冠型、或其他形狀。 16 1355.736 在上述實施例中亦通過使用氮化石夕膜或其他硬遮罩形成位元 線21，但可以使用鑲嵌（damascene)處理或其他超精細機械加工 技術形成具有充分小的溝槽寬度的位元線21。

在上述實施例中描述了在下電極中使用HSG_Si的MIS電晶 體的實例，但亦可將本發明應用於MIM (金屬絕緣體金屬）電^ 器。在MIM電容器的情況下，可通過使用氮化鈦或另一種金 料的CVD方法絲成下電極、並通過制氧化铖氧化給的a f法形成絕緣膜，以獲得較使用HSG-Si之MIS電容器更言的雷 ^。可在％成儲存gg點接觸插塞與儲存節接 來忠 =匕鈦，的下電極’且可在_嵌：= ^情況下，石夕化鈦必須形成於氮化鈦與氮化鈦下方之石^的2

17 【圖式簡單說明】 及苴考結合附圖的本發明的以下詳細描述，本發明的以上 '圖1徵和優點將變得更加明顯，其中： 10 10 的槊A # π = ί平面圖顯示了根據本發明較佳實施例之DRAM 圖fii中的佈局（具體地形成主動區⑴； 的製造虛搜Γ ΐ平面圖顯示了根據本發明較佳實施例的DRAM 圖3 巾的佈局（具體地職字線⑷； 的製造處理面圖顯示了根據本發明較佳實施例的DRAM 10 圖4之的佈局（具體地形成側壁15及矽磊晶層16); 的製造處ΐΐ面_示了根據本發明較佳實施例的DRAM 10 圖5之的佈局（具體地形成單元接觸插塞⑻； 的製造處理_ =、由面圖顯示了根據本發明較佳實施例的DRAM 10 圖6之^音平f佈局（具體地形成位元線接觸插塞20); 的製造處理二面圖顯示了根據本發明較佳實施例的DRAM 10 圖7之示音平的佈局（具體地形成位元線22); 的製造處理程面圖顯示了根據本發明較佳實施例的DRAM 10 圖8之^音平^佈局_(具體地形成儲存節點接觸插塞24); 的製造處理裎圖顯示了根據本發明較佳實施例的DRAM 10 圖9之示竟早而^局_(具體地形成儲存節點接觸焊墊26 ); 的製造處理程^ φ μ圖顯示了根據本發明較佳實施例的DRAM 10 圖10為沿圖1 = 局（具體地形成倚存電容器28); 圖11 Α、Ι®的Ρ·Ρ線的示意橫剖面圖 ^ ίίΓ的ρ·ρ線的示意橫剖面Ξ 圖4= rp線的示意橫剖面圖 圖15為沿1U = Ρ·Ρ線的不意橫剖面圖 圖16 i二圖7沾Ρ·Ρ線的示意橫剖面圖 圖線的示意橫剖面圖 * 的卩屮線的示意橫剖面圖 18 1355736 圖18為沿圖9的P-P線的示意橫剖面圖； - 圖19之示意平面圖顯示了圖8所示之佈局的細節； 圖20之示意平面圖顯示了圖8所示之佈局的細節； 圖21之示意平面圖顯示了圖8所示之佈局的細節； 圖22之示意平面圖顯示了圖8所示之佈局的細節；及 圖23A之示意平面圖顯示了具有6F2單元面積的習知DRAM ^ 的佈局實例； 圖23B之示意平面圖顯示了具有6F2單元面積的習知DRAM 的佈局實例； 圖23C之示意平面圖顯示了具有6F2單元面積的習知DRAM ®的佈局實例； 圖23D之示意平面圖顯示了具有6F2單元面積的習知DRAM 的佈局實例； 圖23E之示意平面圖顯示了具有6F2單元面積的習知DRAM 的佈局實例；及 圖23F之示意平面圖顯示了具有6F2單元面積的習知DRAM 的佈局實例。. 元件符號說明：

10 :半導體記憶裝置/DRAM 11 :梦基板 12 :場氧化膜（元件分離區） 13 ·主動區 13A ·主動區 13B ·主動區 13C :主動區 13D :主動區 13F :主動區 14 :字線 19 1355736 14a :閘極氧化膜 14b :導電膜 14D :仿字線 14L :字線 14R :字線 15 :側壁 ^ 16 ·碎蠢晶層 18 :單元接觸插塞 18a :單元接觸插塞 18b :單元接觸插塞 ® 20 :位元線接觸插塞 22 :位元線 22a :氮化鎢膜 22b :鎢膜 23 :層間絕緣膜 24 :儲存節點接觸插塞 26 :橢圓儲存節點接觸焊墊 26a :第一儲存節點接觸焊墊 26b :第二/三儲存節點接觸焊墊 • 26c :第三儲存節點接觸焊墊 26d :第四儲存節點接觸焊墊 26e :第一儲存節點接觸焊墊 26f:第二儲存節點接觸焊墊 26g :第四儲存節點接觸焊墊 28 :儲存電容器 Ln_n :長度 20

Claims (1)

1355736 1355736 100年9月2曰修正替換頁 96110544(無劃線） 十 申請專利範圍： 1 ·—種半導體記憶裝置，包括： 半導體基板； ，數主動區，係以帶狀形成於該半導體基板中； 複數字線，以相等的間隔設置以便與該主動區交又； 片^數單元接觸插塞，包括形成在該主動區之縱向中心部分的 第#接觸插塞，及形成在該縱向之兩端之每—端處的第二單 兀接觸插塞； 干 位元線接觸插塞，形成於該第一單元接觸插塞上； 2、，，係以俾使越過該位元線接觸插塞上“式佈線； 點接觸插塞，形成於該第二單元接觸插塞上； 接觸焊墊，形成於該儲存節點接觸插塞上；及 儲存電谷器，形成於該儲存節點接觸焊墊上， 角度二_成指定 角度ίΛΙίΛΙΓΓ者魏灿贼雜x扣職該指定 接觸中心位置沿指定方向偏離該第二單元 接觸焊㈣中心位置沿指定方向偏離該儲存節點 2·如申請專利範圍第丨項之丰導 角度Θ約為18。。 導體°己饭裝置，其中，該指定 3 .如申請專利範圍第丨項之半暮 節點接觸插塞的中心位置係相對導體Ύ置’其中’該儲存 置朝向對應的該位元線接觸插塞偏以—早兀接觸插塞的中心位 —4.如申請專利範圍第3項之半 郎點接觸插塞的中心位置係相對於該導第n置’其該儲存 置沿X方向偏移。 、Λ —早兀接觸插塞的中心位 21 5.如申料鄕„ 無劃線） 沿著朝向對應之該主動區:節點接觸焊墊的位置係 區的中心部分的方向偏移。 置係&者达離對應之該主動 7如申5月專利範圍第1 Jg夕主道 所述直線上排列的多個主第動區、體 置，其中，對於在 沿接近相應的主動區的儲存節點接觸焊塾的位置 塾佈局中’將職點接觸;多廡以及在第二烊 心部分的方向進行偏移。 0位置，口過離相應的主動區的中 8.如申請專利範圍第1 節點接觸焊墊的偏移量在X方向上H己憶^，其中’該儲存 =·如中請專利範圍第i項 _ 方1/3F。 向上相鄰的兩儲存節點接網 干导體5己隐裝置，其中，在X方 且該第7向設置===爲沖’ 動區方向上i續的第”第!S區其該主 在該第二主動储存節點接觸焊整與形成 間的位置關係相同。 ，弟—與弟四儲存節點接觸焊墊之 同 22 切 5-736 100年9月2日修正替換頁 動巴料補奴料體狀、 動S包括在γ方向連續的第__ :等巧隐裝置，其中，該主 與該第二主動區相鄰的第四主動區3第三主動區以及在縱向上 在該=:::㈡點接觸焊墊與形成 與形成在該第二主動區之一端的焊墊之間的位置闕係 $第三主動區之—端的第 接觸料與形成在. 同。 仔即站接觸焊墊之間的位置關係相 之半導體記憶裝置，其中，該* 第三儲存節點接觸^墊與該焊塾之間的位置關係與該 係相同。 /、 啫存卽點接觸烊墊之間的位置關 範圍第1G項之半導體記憶裝置，i中，节黛 /、弟一储存郎點接觸焊墊 广衣1卉甲，e亥第 四儲存節點接觸焊墊之中 之間的距離、該第二與第 節點接觸輝墊之中心位置之 ^的，離、該第四與第三儲存 G 岔間的距離係全部設定爲相等。 , 口申明專利範圍第10項之半導體纪愔奘番甘 點的線形成菱形 帛二及細儲存節點接觸焊墊之中心位置 16如申凊專利範圍第 動區包括在Υ方向上 :裝=其中，該主 第-主動區相鄰的第三主動一主動及在縱向上與該 开>成在該第一主動區之兩端的第一盘 _ ^ 位置關係與形成在該第二主動‘-焊塾 間的位置關係相同。 ^第四擗即點接觸焊墊之 叙17 ·如申請專利範圍第1項之半導體記憶裝置，里巾 動區包括在γ方向上連續的第-及第二主動區、 23 1355736 100年9月2曰修正替換頁 96110544(無劃線） :主動__三絲區、似在 區相鄰的的區相鄰且 主動區的:端形成焊墊和在第二 的-端形成的第四儲存節點接主動區 18 .如申請專利範圍第16或} 關，同。 該第一儲存節點接觸焊墊及該第三儲存‘接觸m，f中， 的位置關係相ϊ接觸㈣及料四儲存節點接觸焊塾之間 地連:該;!請⑶第體記憶裂置，其中，連續 點的線形成平行&形第二及第四儲存㈣接觸焊墊之中心位置 20 ’如申請專利範圍第2項之半 元線具有怖妓線延伸的部分。錢裝置，其中，該位 21 · 一種半導體記憶裝置，包括： 半導體基板； ，數主動區，以指定方向設置； ΪΪΐ線社係以該指定方向佈線俾以與該主動區交叉； 的第-星早糖塞，包括在形成在該絲區之縱向中心部分 元ί觸^ _及形成在賴之_轉—端處的第二單 Γ兀Ϊ接觸插塞，形成於該第一單元接觸插塞上； 疋、·泉’係以俾使其越過該位元線接觸插 儲存節點接觸插塞，形成於該第二單佈線， 焊墊’形成於該儲存節點=1士;及 =孖電今益，形成於該儲存節點接觸焊墊上， 第」焊S方向設置的該複數主動區以交替方式進行 局及第二焊墊佈局，在該第一焊墊佈局中，該儲存節 24

100年9月2日修正替換頁 96i】0544(無劃線） 點接觸焊墊的位置係 移，而在該第二焊塾佈局^ .二之該主動區之中心部分的方向偏 離對應之該主動區之中二部二該儲存節點接觸焊墊的位置係以遠 22 _ 動區的縱向^正聽定方向的方域H’:、中’*狂 二二專利範圍第22項之半導體記憶裝置%中，《 25