CN107706180A - 存储器及其制备方法、半导体器件 - Google Patents
存储器及其制备方法、半导体器件 Download PDFInfo
- Publication number
- CN107706180A CN107706180A CN201710986912.4A CN201710986912A CN107706180A CN 107706180 A CN107706180 A CN 107706180A CN 201710986912 A CN201710986912 A CN 201710986912A CN 107706180 A CN107706180 A CN 107706180A
- Authority
- CN
- China
- Prior art keywords
- substrate
- storage node
- area
- wordline
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 178
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 230000004888 barrier function Effects 0.000 claims description 58
- 239000004020 conductor Substances 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000011049 filling Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 23
- 238000005530 etching Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009336 multiple cropping Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- ZARVOZCHNMQIBL-UHFFFAOYSA-N oxygen(2-) titanium(4+) zirconium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4] ZARVOZCHNMQIBL-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- PMTRSEDNJGMXLN-UHFFFAOYSA-N titanium zirconium Chemical compound [Ti].[Zr] PMTRSEDNJGMXLN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种存储器及其制备方法、半导体器件，在衬底上形成多个呈阵列排布且沿第一方向延伸的有源区，有源区中形成有位线接触区和存储节点接触区，在衬底内形成多条沿第二方向延伸的字线，以及多条沿第三方向延伸的位线，然后在有源区上形成存储节点接触，存储节点接触与存储节点接触区对应连接，之后在衬底上形成接触垫，接触垫与存储节点接触电性连接并相对于存储节点接触沿着第二方向偏移延伸，并且接触垫的排列图案不同于存储节点接触的排布图案，在接触垫上形成的存储电容能够获得较高的排布密度，由此提高存储器的集成度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种存储器及其制备方法、半导体器件。
背景技术
存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。
随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。然而，在元件尺寸缩减的要求下，存储电容器的排布数量受到很大的限制。
发明内容
本发明的目的在于提供一种存储器及其制备方法、半导体器件，提高存储器中存储电容器的集成度。
为解决上述技术问题，本发明提供一种存储器的制备方法，包括：
提供一衬底，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区，每一所述有源区中形成有一位线接触区和多个存储节点接触区，所述存储节点接触区延伸在所述有源区的延伸方向上并位于所述位线接触区的两侧；
形成多条沿第二方向延伸的字线在所述衬底内；
形成多条沿第三方向延伸的位线在所述衬底上，所述位线与相应的所述有源区相交以使相应的所述有源区中的所述位线接触区连接至所述位线；
形成多个存储节点接触在所述衬底的所述有源区上，所述存储节点接触与所述存储节点接触区对应连接；以及
形成一接触垫在所述衬底上，所述接触垫与对应的所述存储节点接触电性连接并相对于连接的所述存储节点接触沿着所述第二方向偏移延伸，并且所述接触垫的排列图案不同于所述存储节点接触的排布图案。
可选的，在形成所述位线后，还包括：形成多条沿第二方向延伸的字线隔离线在所述衬底上，所述字线隔离线对准在所述字线上。
可选的，所述字线隔离线的顶面高于所述位线的顶面，用以限制所述接触垫沿着所述第二方向在所述字线隔离线之间的偏移延伸。
可选的，在第二方向上相邻的所述接触垫沿着所述第二方向往相同的方向偏移，在第三方向上相邻的所述接触垫沿着所述第二方向往相反的方向偏移。
可选的，形成所述字线的步骤包括：
形成多个第一凹槽在所述衬底内；
依次形成一第一介质层、一第一导电层以及一第二导电层在所述第一凹槽内；以及
部分去除所述第一介质层、所述第一导电层以及所述第二导电层，剩余的所述第一介质层、剩余的所述第一导电层和剩余的所述第二导电层构成所述字线，并且所述字线的顶表面低于所述第一凹槽的顶表面，以在所述第一凹槽中位于所述字线上方的部分构成一第二凹槽。
可选的，在形成所述字线之后，且在形成所述位线接触之前，还包括：在所述第二凹槽内填充第一绝缘层。
可选的，在形成所述字线之后，以及在形成所述位线之前，还包括形成一位线接触在所述有源区的所述位线接触区上，所述位线接触的形成步骤包括：
形成第二绝缘层在所述衬底上，所述第二绝缘层覆盖所述所述字线；
刻蚀所述第二绝缘层形成一第一开口，以暴露出所述有源区中的所述位线接触区；以及
填充第一导电材料在所述第一开口内以形成所述位线接触，所述位线接触与所述位线接触区电性连接。
可选的，形成所述位线的步骤包括：
依次形成第三导电层、第四导电层和第二介质层在所述衬底上，第三导电层、第四导电层和第二介质层覆盖所述第二绝缘层以及所述位线接触；以及
依次刻蚀所述第二介质层、第四导电层以及第三导电层，以形成所述位线，所述位线与所述位线接触电性连接。
可选的，所述衬底上定义有用于形成存储器的第一区域和用于形成***电路的第二区域，位于所述第一区域内的所述位线与位于所述第二区域内的***晶体管在同一步骤中形成。
可选的，形成所述存储节点接触的步骤包括：
形成第三绝缘层在所述衬底上，所述第三绝缘层覆盖所述第二绝缘层和所述位线；
刻蚀所述第三绝缘层，形成沿所述第二方向延伸的字线隔离线；
刻蚀暴露出的所述第二绝缘层，以形成多个第二开口，所述第二开口暴露出所述有源区中的所述存储节点接触区；以及
填充第二导电材料在所述第二开口内，以形成所述存储节点接触，所述存储节点接触与所述存储节点接触区电性连接，且所述第二导电材料部分填充所述第二开口。
可选的，形成所述接触垫的步骤包括：
填充第三导电材料在所述第二开口内；以及
刻蚀所述第三导电材料以形成所述接触垫。
可选的，所述第一导电材料包含掺杂多晶硅或金属；所述第二导电材料包含金属、掺杂多晶硅或金属与多晶硅的混合物；所述第三导电材料包含金属。
可选的，所述第一区域内的所述接触垫与所述第二区域内的互连线在同一步骤中形成。
可选的，形成所述接触垫之后，还包括：设置多个存储电容在所述接触垫上，所述存储电容对应于所述接触垫而相对于所述存储节点接触沿着所述第二方向偏移。
基于以上所述的存储器的制备方法，本发明还提供一种存储器，包括：
衬底，包括多个有源区，位于所述衬底内并呈阵列排布，所述有源区沿着第一方向延伸，并且每一所述有源区中形成有一位线接触区和多个存储节点接触区，所述存储节点接触区延伸在所述有源区的延伸方向上并位于所述位线接触区的两侧；
多条字线，位于所述衬底内并沿着第二方向延伸；
多条位线，位于所述衬底上并沿着第三方向延伸，其中，所述位线与相应的所述有源区相交以使相应的所述有源区中的所述位线接触区连接至所述位线；
多个存储节点接触，位于所述衬底的所述有源区上并与所述存储节点接触区对应连接；以及
多个接触垫，形成在所述衬底上，所述接触垫与对应的所述存储节点接触电性连接并相对于连接的所述存储节点接触沿着所述第二方向偏移延伸，并且所述接触垫的排布图案不同于所述存储节点接触的排布图案。
可选的，还包括多条字线隔离线，位于所述衬底上并沿第二方向延伸，所述字线隔离线对准在所述字线上。
可选的，所述字线隔离线的顶面高于所述位线的顶面，用于限制所述接触垫沿所述第二方向在所述字线隔离线之间的偏移延伸。
可选的，在第二方向上相邻的所述接触垫沿着所述第二方向往相同的方向偏移，在第三方向上相邻的所述接触垫沿着所述第二方向往相反的方向偏移。
可选的，还包括多个存储电容，设置在所述接触垫上，所述存储电容相对于所述存储节点接触沿着所述第二方向偏移。
可选的，相邻的多个所述存储电容排布成正六边形，在所述正六边形的顶角各设置有一个所述存储电容，所述正六边形的中心包围一个所述存储电容。
基于以上所述的存储器，本发明还提供一种半导体器件，包括：
衬底，所述衬底中形成有多个接触区；
多条隔离线，形成在所述衬底上并沿着预定方向延伸；
多个接触部，形成在所述衬底上并与所述接触区对应连接；
多个接触垫，形成在所述衬底上，所述接触垫与所述接触部电性连接并相对于所述接触部沿着预定方向偏移延伸在所述隔离线之间。
本发明提供的存储器及其制备方法、半导体器件中，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区、多条沿第二方向延伸的字线以及多条沿第三方向延伸的位线，所述有源区中形成有位线接触区和存储节点接触区，所述位线与相应的所述有源区相交以使相应的所述有源区中的位线接触区连接至所述位线，然后在所述衬底的所述有源区上形成一存储节点接触，所述存储节点接触与存储节点接触区对应连接，然后在所述衬底上形成一接触垫，所述接触垫与所述存储节点接触电性连接并相对于所述存储节点接触沿着所述第二方向偏移延伸，所述接触垫的排列图案不同于所述存储节点接触的排布图案，在所述接触垫上形成的存储电容能够获得较高的排布密度，由此提高存储器的集成度。
进一步的，相邻的多个所述存储电容排布成正六边形，在所述正六边形的顶角各设置有一个所述存储电容，所述正六边形的中心包围一个所述存储电容。
进一步的，所述接触垫与形成***电路的第二区域内的互连线在同一工艺步骤中形成，并不会增加额外的工艺步骤及工艺成本。
附图说明
图1为本发明一实施例中的存储器的制备方法的流程示意图；
图2a为本发明一实施例中的存储器在其执行步骤S100与步骤S200的过程中形成有源区与字线的俯视图；
图2b为图2a沿A-A’方向的剖面示意图；
图3a为本发明一实施例中的存储器在其执行步骤S300的过程中形成位线接触与位线的俯视图；
图3b为图3a沿B-B’方向的剖面示意图；
图4a为本发明一实施例中的存储器在其执行步骤S400的过程中形成存储节点接触的俯视图；
图4b为图4a沿A-A’方向的剖面示意图；
图5a为本发明一实施例中的存储器在其执行步骤S500的过程中形成接触垫的俯视图；
图5b为图5a沿A-A’方向的剖面示意图；
图5c为图5a沿C-C’方向的剖面示意图；
图6a为本发明一实施例中的存储器在其执行步骤S500的过程中形成存储电容的俯视图；
图6b为图6a沿A-A’方向的剖面示意图；
其中，附图标记如下：
10-衬底； 11-隔离结构； 12-有源区；
121-位线接触区； 122-存储节点接触区； 13-字线；
131-第一介质层； 132-第一导电层； 133-第二导电层；
134-第一绝缘层； 14-位线接触； 141-第二绝缘层；
15-位线； 151-第三导电层； 152-第四导电层；
153-第二介质层； 16-存储节点接触； 161-字线隔离线；
17-接触垫； 171-第四绝缘层； 18-存储电容；
181-第五绝缘层； 182-绝缘介质膜层； 183-支撑层
184-第一电极； 185-电容介质层； 186-第二电极；
X-第一方向； Y-第二方向； Z-第三方向。
具体实施方式
如背景技术所述，为了提高存储电容的集成度，本发明提供了一种存储器的制备方法，如图1所示，所述制备方法包括：
步骤S100，提供一衬底，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区，每一所述有源区中形成有一位线接触区和多个存储节点接触区，所述存储节点接触区延伸在所述有源区的延伸方向上并位于所述位线接触区的两侧；
步骤S200，形成多条沿第二方向延伸的字线在所述衬底内；
步骤S300，形成多条沿第三方向延伸的位线在所述衬底上，所述位线与相应的所述有源区相交以使相应的所述有源区中的所述位线接触区连接至所述位线；
步骤S400，形成多个存储节点接触在所述衬底的所述有源区上，所述存储节点接触与所述存储节点接触区对应连接；
步骤S500，形成一接触垫在所述衬底上，所述接触垫与对应的所述存储节点接触电性连接并相对于连接的所述存储节点接触沿着所述第二方向偏移延伸，并且所述接触垫的排列图案不同于所述存储节点接触的排布图案。
本发明提供的存储器的制备方法中，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区、多条沿第二方向延伸的字线以及多条沿第三方向延伸的位线，所述有源区中形成有位线接触区和存储节点接触区，所述位线与相应的所述有源区相交以使相应的所述有源区中的位线接触区连接至所述位线，然后在所述衬底的所述有源区上形成一存储节点接触，所述存储节点接触与存储节点接触区对应连接，然后在所述衬底上形成一接触垫，所述接触垫与所述存储节点接触电性连接并相对于所述存储节点接触沿着所述第二方向偏移延伸，所述接触垫的排列图案不同于所述存储节点接触的排布图案，在所述接触垫上直接形成存储电容，能够提高存储电容的排布密度，由此提高存储器的集成度。
以下结合附图和具体实施例对本发明提出存储器及其制备方法、半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a为本发明一实施例中的存储器在其执行步骤S100与步骤S200的过程中形成有源区与字线的俯视图，图2b为图2a沿A-A’方向的剖面示意图。
在步骤S100中，具体参考图2a和图2b所示，提供一衬底10，在所述衬底10上形成多个呈阵列排布且沿第一方向(即图2a所示的X方向)延伸的有源区12，每一所述有源区12中形成有一位线接触区121和多个存储节点接触区122，所述存储节点接触区122延伸在所述有源区12的延伸方向上并位于所述位线接触区121的两侧。
具体的参考图2a所示，所述有源区12是具有规定长度的带状结构，所述有源区12沿着X方向延伸，为简便，图2a中仅示意出了在X方向上规则排列的三个有源区12。优选的，所述有源区的延伸方向(X方向)与Z方向(第三方向，后续位线的方向)之间的夹角可以为15°～35°，例如为30°。
继续参考图2a和图2b所示，所述衬底10中还形成有多个隔离结构11，所述隔离结构11位于有源区12的***，用于对相邻的有源区12进行隔离。也可以理解的是，通过形成所述隔离结构11进而定义出所述有源区12。其中，所述隔离结构11可以为沟槽隔离结构。
具体的，提供一衬底10，所述衬底10的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述衬底10中还可以形成掺杂区或者其它半导体结构，本发明对此不做限定。在所述衬底10上形成多个呈阵列排布的凹槽，在所述凹槽内填充绝缘材料，优选为氧化硅或氮化硅，并进行平坦化，形成多个隔离结构11，即组件分离区，从而在衬底10上形成多个有源区12，所述隔离结构11可使相邻的有源区12之间相互隔离。优选的，在凹槽内填充绝缘层之后，还包括对所述衬底10进行高温退火处理，以降低所述衬底10受到的压力，所述高温退火的温度优选为900℃～1100℃。
在步骤S200中，请继续参考图2a和图2b所示，在所述衬底10内形成多条字线13，所述字线13贯穿所述有源区12，所述字线13呈线性排布且沿与所述第一方向相交的第二方向(即图2a所示的Y方向)延伸。所述第二方向与所述第一方向垂直。
本实施例中，所述字线13为掩埋字线，即所述字线13的表面不高于所述衬底10的表面。进一步的，使所述字线13的表面低于所述衬底10的表面。例如，在所述衬底内形成凹槽，所述字线13由凹槽中的栅极以及隔离结构11上的导电层构成。所述栅极例如是栅极介质层和栅极导电层的组合。所述导电层例如是一层金属层或多层金属层的组合。
具体的，所述字线13通过光刻胶层或掩膜层，并结合刻蚀工艺和沉积工艺形成，请参考图2a与图2b所示，包括：
步骤一：在所述衬底10内形成多个第一凹槽，所述第一凹槽呈U型。例如：可利用光刻工艺和刻蚀工艺形成。首先，通过旋涂工艺在所述衬底10上形成一层光刻胶层；接着，对所述光刻胶层进行曝光与显影工艺，形成图形化的光刻胶层，所述图形化的光刻胶层对应后续需要形成的字线的图形；再接着，利用刻蚀工艺，以所述图形化的光刻胶层为掩膜刻蚀所述衬底10以形成第一凹槽；最后，可执行灰化工艺去除所述光刻胶层。
在本实施例中，以所述第一凹槽为对称结构为例进行说明。当然所述第一凹槽也可以为非对称结构，例如，在第二方向(即Y方向)上所述第一凹槽具有不同的深度，或/和在第一方向(即X方向)上所述第一凹槽两侧具有不同的曲率。
步骤二：在所述第一凹槽内依次形成第一介质层131、第一导电层132以及第二导电层133。首先，在衬底10上形成第一介质层131(亦即栅介质层)，所述第一介质层131覆盖所述第一凹槽以及所述衬底10，然后进行刻蚀工艺，仅保留第一凹槽中的第一介质层131，所述第一介质层131覆盖所述第一凹槽的侧壁及底部；接着，在所述衬底10上形成导电层(如第一导电层132和第二导电层133)，所述导电层覆盖所述第一介质层131以及所述衬底10，然后进行刻蚀工艺，保留第一凹槽中的第一导电层132和第二导电层133作为栅极导电层，以及保留字线形成区域中隔离结构11上的第一导电层132和第二导电层133。所述第一导电层132覆盖所述第一介质层131，在所述第一凹槽内形成一深度小于该第一凹槽的凹槽，所述第二导电层133填充满所述凹槽。所述第一介质层131可以为二氧化硅等传统的栅介质材料，也可以为高K介质材料，作为优选方案，本实施例中所述第一介质层131的材料为二氧化硅。所述第一介质层131可以通过原子沉积或等离子蒸汽沉积等沉积工艺形成。所述第一导电层132与所述第二导电层133的材质为钨(Tungsten)、钛(Titanium)、镍(Nickel)、铝(Aluminum)、铂(Platinum)、氮化钛(Titanium Nitride)、N型多晶硅(N-type PolySilicon)或P型多晶硅(P-type Poly Silicon)，其电阻率为2*10^-8(Ω·m)～1*10^2(Ω·m)；所述第一导电层132与第二导电层133可以采用原子沉积或等离子蒸汽沉积而成。
步骤三：对所述第一介质层131、第一导电层132以及第二导电层133进行回刻，剩余的所述第一介质层131、剩余的所述第一导电层132和剩余的所述第二导电层133构成所述字线13，并且所述字线13的顶表面低于所述第一凹槽的顶表面，以在所述第一凹槽内位于所述字线13上方的部分形成一第二凹槽。具体的，可以采用等离子体刻蚀工艺对第一凹槽中的所述第一介质层131、第一导电层132以及第二导电层133进行回刻，使得所述字线13的表面不高于所述第一凹槽的顶表面。并且在回刻过程中，可以利用对第一导电层132的刻蚀速率高于对第二导电层133的刻蚀速率的气体对所述第一介质层131、第一导电层132以及第二导电层133进行回刻，使得所述第二导电层133的顶面高度相对于所述第一介质层131和所述第一导电层132的侧缘高度更加接近所述第一凹槽的开口。所述第二导电层133与所述第一介质层131、第一导电层132相比，其高度突出的特征能够改善半导体器件由于电场变化所产生的漏电流，进一步提高半导体器件的电学性能。
由于所述字线13的表面不高于所述第一凹槽的顶表面，在第一凹槽内形成第二凹槽，从而可以在所述第二凹槽内的字线13上填充第一绝缘层134，可确保所形成的第一绝缘层134能够完全覆盖所述字线13，避免字线13的侧壁被暴露出，以防止字线13与后续所形成的位线接触以及存储节点接触电连接。所述第一绝缘层134对准覆盖所述字线13并沿着所述第二方向(Y方向)延伸。
具体的，在所述第二凹槽内的所述字线13上以及所述衬底10上形成第一绝缘层，然后进行刻蚀工艺，仅保留所述部凹槽内的第一绝缘层134。优选的，所述第一绝缘层134的材质可以为氧化硅或氮化硅。之后，还可以对所述衬底10进行平坦化工艺，使得所述第一绝缘层134的表面与所述衬底10的上表面平齐，当然，也可以在对所述第一绝缘层134进行刻蚀的过程中实现两个表面的平齐。
图3a为本发明一实施例中的存储器在其执行步骤S300的过程中形成位线接触与位线的俯视图，图3b为图3a沿B-B’方向的剖面示意图。
在步骤S300中，形成所述字线13之后，首先执行步骤S301，在所述有源区12的所述位线接触区121上形成位线接触14。具体参考图3a和图3b所示，在衬底10上形成多个位线接触14，所述位线接触14位于两相邻的所述字线13之间的所述有源区12的所述位线接触区121上。
具体的，首先，在所述衬底10以及所述字线13上形成第二绝缘层141，即在整个衬底10上形成所述第二绝缘层141。所述第二绝缘层141的材质优选为硼磷硅酸盐玻璃。
然后，对所述第二绝缘层141以及部分所述有源区12进行刻蚀，形成第一开口，所述第一开口暴露出两相邻的所述字线13之间的所述有源区12上的所述位线接触区121。优选的，可以在所述第二绝缘层141上形成图形化的光刻胶层，暴露出位线接触，然后以所述图形化的光刻胶层为掩膜对所述第二绝缘层141进行刻蚀，至暴露出所述位线接触区121，然后继续对暴露出的所述位线接触区121进行部分刻蚀，形成第一开口，之后去除所述图形化的光刻胶层。
最后，在所述第一开口内填充第一导电材料，形成位线接触14，所述位线接触14与所述位线接触区121电性连接。具体的，在所述第二绝缘层141上形成第一导电材料，所述第一导电材料覆盖所述第二绝缘层141并填充所述第一开口，然后进行刻蚀工艺仅保留第一开口中的第一导电材料，形成位线接触14。优选的，所述第一导电材料的材质为掺杂多晶硅或金属，所述金属优选为钨。
接着执行步骤S302，在所述位线接触14上形成沿第三方向延伸的位线15，具体参考图3a和图3b所示，形成多条沿第三方向(即图3a中的Z方向)延伸的位线15，所述位线15与相应的所述有源区12相交以使相应的所述有源区12中的所述位线接触区121连接至所述位线15，即所述位线15与所述位线接触14电性连接。所述第三方向(如图3a中的Z方向，亦即所述位线15的延伸方向)与所述第一方向(如图3a中的X方向，亦即所述有源区12的延伸方向)的夹角优选为15°～35°，所述第三方向与所述第二方向(如图3a中的Y方向，亦即所述字线13的延伸方向)相垂直。
具体的，形成所述位线15的步骤包括：步骤一，在所述第二绝缘层141以及所述位线接触14上依次形成第三导电层151、第四导电层152以及第二介质层153。所述第三导电层151与所述第四导电层152的材质为钨、钛、镍、铝、铂、氮化钛、N型多晶硅或P型多晶硅，其电阻率为2*10^-8(Ω·m)～1*10^2(Ω·m)；所述第三导电层151与所述第四导电层152可以采用原子沉积或等离子蒸汽沉积而成。所述第二介质层153可以为二氧化硅等传统的栅介质材料，也可以为高K介质材料，作为优选方案，本实施例中所述第二介质层153的材料为二氧化硅。所述第二介质层153可以通过原子沉积或等离子蒸汽沉积等沉积工艺形成。
步骤二，对所述第二介质层153、第四导电层152以及第三导电层151进行刻蚀，形成沿第三方向延伸的位线15，所述位线15与所述位线接触14电性连接。具体，在所述第二介质层153上形成图形化的光刻胶层，定义出需要形成位线的图形，然后以图形化的光刻胶层为掩膜，依次对所述第二介质层153、第四导电层152以及第三导电层151进行刻蚀，形成位线15。
需说明的是，本文所指的位线的延伸方向指的是位线整体的延伸方向，其与位线的形状无关，即，所述位线15可以是直线型的沿着Z方向延伸，也可以是呈波形的沿Z方向延伸。本实施例中，所述位线15呈直线型沿Z方向延伸。
进一步的，所述衬底10包括形成存储器的第一区域和形成***电路的第二区域，在附图中均显示的是第一区域，在所述第一区域内形成位线的同时可以在所述第二区域形成***晶体管，即所述第一区域内的位线15与所述第二区域内的***晶体管在同一步骤中形成，由此可以简化工艺，节省成本。
图4a为本发明一实施例中的存储器在其执行步骤S400的过程中形成存储节点接触的俯视图；图4b为图4a沿A-A’方向的剖面示意图。
在步骤S400中，形成一存储节点接触16在所述衬底的所述有源区12上，所述存储节点接触16与所述存储节点接触区122对应连接，具体参考图4a和图4b所示，在所述位线15以及所述第二绝缘层141上形成第三绝缘层，即在整个衬底10上形成所述第三绝缘层，所述第三绝缘层的材质优选为氮化硅，用于隔离所述位线15与后续形成的存储节点接触16，避免两者之间的短路。然后对所述第三绝缘层进行刻蚀，形成沿所述第二方向延伸的字线隔离线161，并暴露出所述第二绝缘层141,，所述字线隔离线161对准在所述字线13上；然后接着对暴露出的所述第二绝缘层141进行刻蚀，形成第二开口，所述第二开口暴露出所述有源区12中的所述存储节点接触区122。然后在所述第二开口内填充第二导电材料，形成存储节点接触16，所述存储节点接触16与所述存储节点接触区122电性连接，并且所述第二导电材料的顶面低于所述第二开口，即所述第二导电材料并未填充满所述第二开口。所述第二导电材料为金属、多晶硅或金属与多晶硅的混合物，当所述第二导电材料包含多晶硅时，在所述第二开口内填充第二导电材料之后还包括：对所述第二导电材料进行离子注入工艺，形成掺杂多晶硅，来减小所述存储节点接触16接触电阻。
优选的，所述字线隔离线161的顶面高于所述位线15的顶面，也就是说，在所述字线隔离线161与所述位线不重合的地方，所述字线隔离线161的顶面高于所述位线15的顶面，在所述字线隔离线161与所述位线重合的地方，所述字线隔离线161覆盖所述位线，从而限制后续形成的接触垫沿所述第二方向在所述字线隔离线161之间偏移延伸。
图5a为本发明一实施例中的存储器在其执行步骤S500的过程中形成接触垫的俯视图；图5b为图5a沿A-A’方向的剖面示意图；图5c为图5a沿C-C’方向的剖面示意图。
在步骤S400中，具体参考图5a～图5c所示，形成一接触垫17在所述衬底10上，所述接触垫17与所述存储节点接触16电性连接并相对于所述存储节点接触16沿着所述第二方向偏移延伸，即所述接触垫17的延伸方向与所述字线13的延伸方向相同，并且所述接触垫的排列图案不同于所述存储节点接触的排列图案。
具体的，在所述第二开口内填充第三导电材料，然后对所述第三导电材料进行曝光与刻蚀工艺，形成接触垫17。优选的，所述第三导电材料的材质为金属，所述金属优选为钨。所述字线隔离线161的存在，使得所述接触垫17仅延伸在第二方向，其工艺简单，制造成本低。
优选的，请参考图5a所示，所述接触垫17与所述存储节点接触16部分接触，并且所述接触垫17沿所述第二方向延伸至所述存储节点接触16的一侧，例如沿第二方向的正方向(即Y方向的箭头所指的方向)延伸至所述存储节点接触16上方的所述位线15上，或者沿所述第二方向的负方向(即Y方向的箭头所指方向的反方向)延伸至所述存储节点接触16下方的所述位线15上。所述接触垫17与所述存储节点接触16的重合度需要大于50％，优选的，所述接触垫17与所述存储节点接触16的重合度为50％～90％。
更优选的，在第二方向上相邻的所述接触垫17沿着所述第二方向往相同的方向偏移，在第三方向上相邻的所述接触垫17沿着所述第二方向往相反的方向偏移，也就是说，以第二方向为列方向，在同一例上所述接触垫17的延伸方向相同，在不同列上所述接触垫17的延伸方向相反，如图5a中的箭头所示。
进一步的，如上所述，所述衬底10包括形成存储器的第一区域和形成***电路的第二区域，在所述第一区域内形成所述接触垫17的同时可以在所述第二区域形成互连线，即所述第一区域内的位线15与所述第二区域内的互连线在同一步骤中形成，由此可以简化工艺，节省成本。
图6a为本发明一实施例中的存储器在其执行步骤S500的过程中形成存储电容的俯视图；图6b为图6a沿A-A’方向的剖面示意图。
在步骤S500中，具体参考图6a与图6b所示，还包括：在多个所述接触垫17上形成多个存储电容18，所述存储电容18对应于所述接触垫17而相对于所述存储节点接触16沿着所述第二方向偏移。相邻的多个所述存储电容18排布成六方最密排布，即正六边形，在所述正六边形的顶角各设置有一个所述存储电容18，所述正六边形的中心包围一个所述存储电容18，正六边形的排布使得所述存储电容18能够最密集的形成于所述接触垫17之上，而不会彼此影响，从而提高器件的集成度。
具体的，包括：步骤一，在所述接触垫17以及所述第四绝缘层171上形成第五绝缘层181，所述第五绝缘层181可以为氧化硅、氧化氮等电阻率从2×10^11(Ω·m)到1×10^25(Ω·m)的材料所组成，所述第五绝缘层181中设置有至少一层绝缘介质膜层182，所述绝缘介质膜层182为绝缘材料，例如氧化硅(Silicon Oxide)、氧化氮(Silicon Nitride)等电阻率从2×10^11(Ω·m)到1×10^25(Ω·m)的材料所组成。所述绝缘介质膜层182可由原子沉积制程或化学气相沉积薄膜而成。然后在所述第五绝缘层181上形成支撑层183，所述支撑层183的材质优选为氮化硅或氧化硅。
步骤二，对所述支撑层183、绝缘介质膜层182以及第五绝缘层181进行刻蚀，形成多个电容轮廓孔，所述电容轮廓孔暴露出所述接触垫17。
步骤三，在所述电容轮廓孔中依次形成第一电极184、电容介质层185以及第二电极186，即，每一存储电容18包括第一电极184、第二电极186以及位于第一电极184和第二电极186之间的电容介质层185，其中，第一电极184位于最外层。所述第一电极184和第二电极186为导电材质，如钨、钛、镍、铝、铂、氮化钛、N型多晶硅或P型多晶硅等电阻率从2×10^-8(Ω·m)到1×10^2(Ω·m)的材料，例如所述第一电极184和第二电极186所用材料的电阻率为1×10^-6(Ω·m)、1×10^-4(Ω·m)、1×10^-2(Ω·m)、1(Ω·m)或10(Ω·m)。所述电容介质层185为绝缘材料，一般所述电容介质层185所用材料的相对介电常数(dielectric constant)大于等于10，例如氧化锆(ZrOx)、氧化铪(HfOx)，氧化锆钛(ZrTiOx)等，或所述电容介质层185由复种材料组成，例如氧化锆(ZrOx)、氧化铪(HfOx)，氧化锆钛(ZrTiOx)等薄膜迭合而成。
具体的，在衬底10上形成第一电极材料，所述第一电极材料覆盖所述电容轮廓孔以及所述衬底10，然后进行刻蚀工艺，仅保留电容轮廓孔中的第一电极材料作为第一电极184，所述第一电极184覆盖所述电容轮廓孔的侧壁及底部；接着，在所述衬底10上形成电容介质材料，所述电容介质材料覆盖所述第一电极184以及所述衬底10，然后进行刻蚀工艺，保留电容轮廓孔中的电容介质材料作为电容介质层185；最后，在所述衬底10上形成第二电极材料，所述第二电极材料覆盖所述衬底10并填满所述电容轮廓孔，然后进行刻蚀工艺，仅保留电容轮廓孔内的第二电极材料作为第二电极186。
综上所述，本发明所提供的存储器的制备方法中，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区、多条沿第二方向延伸的字线以及多条沿第三方向延伸的位线，所述有源区中形成有位线接触区和存储节点接触区，所述位线与相应的所述有源区相交以使相应的所述有源区中的位线接触区连接至所述位线，然后在所述衬底的所述有源区上形成一存储节点接触，所述存储节点接触与存储节点接触区对应连接，然后在所述衬底上形成一接触垫，所述接触垫与所述存储节点接触电性连接并相对于所述存储节点接触沿着所述第二方向偏移延伸，在所述接触垫上形成存储电容，所述存储电容对应于所述接触垫而相对于所述存储节点接触沿着所述第二方向偏移，从而提高存储电容的排布密度，由此提高存储器的集成度。
相应的，本发明还提供一种存储器，采用如上所述的存储器的制造方法制造而成，请参考图6a与6b所示，所述存储器包括：
一衬底10，包括多个有源区12，位于所述衬底10内并呈阵列排布，所述有源区12沿第一方向(如图6a所示的X方向)延伸，并且每一所述有源区12中形成有一位线接触区121和多个存储节点接触区122，所述存储节点接触区122延伸在所述有源区12的延伸方向上并位于所述位线接触区121的两侧；
多条字线13，位于所述衬底10内并沿第二方向(如图6a所示的Y方向)延伸；
多条位线15，位于所述衬底10上并沿着第三方向(如图6a所示的Z方向)延伸，其中，所述位线15与相应的所述有源区12相交以使相应的所述有源区12中的所述位线接触区121连接至所述位线15；
多个存储节点接触16，位于所述衬底10的所述有源区12上并与所述存储节点接触区122对应连接；以及
多个接触垫17，形成在所述衬底10上，所述接触垫17与对应的所述存储节点接触16电性连接并相对于连接的所述存储节点接触16沿着所述第二方向偏移延伸，并且所述接触垫的排布图案不同于所述存储节点接触的排布图案。
所述存储器还包括：多个存储电容18，形成在所述接触垫17上，所述存储电容18对应于所述接触垫17而相对于所述存储节点接触16沿着所述第二方向偏移。
请结合图6a与图6b所示，所述衬底10包含多个呈阵列排布且沿第一方向(X方向)延伸的有源区12，所述有源区12之间通过隔离结构11进行隔离。在所述衬底10内形成多条沿第二方向(Y方向)排布的所述字线13，所述字线13呈线性排布并贯穿所述有源区12。所述有源区12中形成有一位线接触区121和多个存储节点接触区122，所述存储节点接触区122延伸在所述有源区12的延伸方向上并位于所述位线接触区121的两侧。
进一步的，所述字线13包括第一介质层131、第一导电层132以及第二导电层133，并且所述字线13的表面低于所述衬底10的表面，在所述字线13的上方覆盖有第一绝缘层134。所述第一绝缘层134对准覆盖所述字线13并沿着所述第二方向(Y方向)延伸，且所述第一绝缘层134的表面与所述衬底10的表面平齐。所述第一绝缘层134能够完全覆盖所述字线13，避免字线13的侧壁被暴露出，以防止字线13与后续所形成的位线接触14以及存储节点接触16电连接。
更进一步的，所述第二导电层133的顶面高度相对于所述第一介质层131和所述第一导电层132的侧缘高度更加接近所述衬底10的上表面，所述第二导电层133与所述第一介质层131、第一导电层132相比，其高度突出的特征能够改善半导体器件由于电场变化所产生的漏电流，进一步提高半导体器件的电学性能。
在所述有源区12的位线接触区121均形成有位线接触14，在所述位线接触14上方形成有位线15，所述位线15沿所述第三方向(Z方向)延伸，所述第一方向与所述第三方向的夹角为15°～35°，所述第三方向与所述第二方向相垂直。所述位线15依次包括第三导电层151、第四导电层152以及第二介质层153。
在所述衬底10上还形成有多条字线隔离线161，沿所述第二方向(Y方向)延伸，所述字线隔离线161对准在所述字线13上。优选的，所述字线隔离线161的顶面高于所述位线15的顶面，用于限制所述接触垫17沿所述第二方向(Y方向)在所述字线隔离线161之间的偏移延伸。
在所述衬底10的有源区12上还形成有多个存储节点接触16，所述存储节点接触16与所述存储节点接触区122对应连接。所述存储节点接触16通过第三绝缘层161与所述位线15相隔离，避免两者之间的短路。并且，当所述存储节点接触16的材质为多晶硅时，需要进行离子注入工艺形成高掺杂的多晶硅，以降低接触电阻。
在所述存储节点接触16上方形成有接触垫17，所述接触垫17与所述存储节点接触16电性连接并相对于所述存储节点接触16沿着所述第二方向偏移延伸，接触区域优选为50％～90％，并且所述接触垫17沿所述第二方向(Y方向)延伸至所述存储节点接触16的一侧，即可以延伸到第二方向的正方向(Y方向的箭头方向)，也可以延伸到第二方向的负方向(Y方向箭头方向的反方向)。优选的，在第二方向(Y方向)上相邻的所述接触垫17沿着所述第二方向往相同的方向偏移，在第三方向(Z方向)上相邻的所述接触垫17沿着所述第二方向往相反的方向偏移。即以所述第二方向为列方向时，相同列的所述接触垫17的延伸方向相同，不同列的所述接触垫17的延伸方向相反。
在所述接触垫17上方形成有存储电容18，所述存储电容18形成于第五绝缘层181、绝缘介质膜层182以及支撑层183内的电容轮廓孔内，所述存储电容18包括由内向外的第一电极184、电容介质层185以及第二电极186。优选的，相邻的多个所述存储电容18排布成六方最密排布，即排布成正六边形，亦即在所述正六边形的顶角各设置有一个所述存储电容18，在所述正六边形中心包围一个所述存储电容18，正六边形的排布使得所述存储电容18能够最密集的形成于所述存储节点接触16之上，而不会彼此影响，从而提高器件的集成度。
基于以上所述的存储器及其形成方法，本发明还提供了一种包括如上所述的存储器的半导体器件。
本实施例中，所述半导体器件包括：
衬底，所述衬底中形成有多个接触区；
多条隔离线，形成在所述衬底上并沿着预定方向延伸；；
多个接触部，形成在所述衬底上并与所述接触区对应连接；
多个接触垫，形成在所述衬底上，所述接触垫与所述接触部电性连接并相对于所述接触部沿着预定方向偏移延伸在所述隔离线之间。
综上所述，本发明提供的存储器及其制备方法、半导体器件中，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区、多条沿第二方向延伸的字线以及多条沿第三方向延伸的位线，所述有源区中形成有位线接触区和存储节点接触区，所述位线与相应的所述有源区相交以使相应的所述有源区中的位线接触区连接至所述位线，然后在所述衬底的所述有源区上形成一存储节点接触，所述存储节点接触与存储节点接触区对应连接，然后在所述衬底上形成一接触垫，所述接触垫与所述存储节点接触电性连接并相对于所述存储节点接触沿着所述第二方向偏移延伸，所述接触垫的排列图案不同于所述存储节点接触的排布图案，在所述接触垫上形成的存储电容能够获得较高的排布密度，由此提高存储器的集成度。
进一步的，相邻的多个所述存储电容排布成正六边形，在所述正六边形的顶角各设置有一个所述存储电容，所述正六边形的中心包围一个所述存储电容。
进一步的，所述接触垫与形成***电路的第二区域内的互连线在同一工艺步骤中形成，并不会增加额外的工艺步骤及工艺成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (21)
1.一种存储器的制备方法，其特征在于，包括：
提供一衬底，在所述衬底上形成多个呈阵列排布且沿第一方向延伸的有源区，每一所述有源区中形成有一位线接触区和多个存储节点接触区，所述存储节点接触区延伸在所述有源区的延伸方向上并位于所述位线接触区的两侧；
形成多条沿第二方向延伸的字线在所述衬底内；
形成多条沿第三方向延伸的位线在所述衬底上，所述位线与相应的所述有源区相交以使相应的所述有源区中的所述位线接触区连接至所述位线；
形成多个存储节点接触在所述衬底的所述有源区上，所述存储节点接触与所述存储节点接触区对应连接；以及
形成多个接触垫在所述衬底上，所述接触垫与对应的所述存储节点接触电性连接并相对于连接的所述存储节点接触沿着所述第二方向偏移延伸，并且所述接触垫的排列图案不同于所述存储节点接触的排列图案。
2.如权利要求1所述的存储器的制备方法，其特征在于，在形成所述位线后，还包括：形成多条沿第二方向延伸的字线隔离线在所述衬底上，所述字线隔离线对准在所述字线上。
3.如权利要求2所述的存储器的制备方法，其特征在于，所述字线隔离线的顶面高于所述位线的顶面，用以限制所述接触垫沿着所述第二方向在所述字线隔离线之间的偏移延伸。
4.如权利要求1所述的存储器的制备方法，其特征在于，在第二方向上相邻的所述接触垫沿着所述第二方向往相同的方向偏移，在第三方向上相邻的所述接触垫沿着所述第二方向往相反的方向偏移。
5.如权利要求1所述的存储器的制备方法，其特征在于，形成所述字线的步骤包括：
形成多个第一凹槽在所述衬底内；
依次形成一第一介质层、一第一导电层以及一第二导电层在所述第一凹槽内；以及
部分去除所述第一介质层、所述第一导电层以及所述第二导电层，剩余的所述第一介质层、剩余的所述第一导电层和剩余的所述第二导电层构成所述字线，并且所述字线的顶表面低于所述第一凹槽的顶表面，以在所述第一凹槽中位于所述字线上方的部分构成一第二凹槽。
6.如权利要求5所述的存储器的制备方法，其特征在于，在形成所述字线之后，且在形成所述位线之前，还包括：在所述第二凹槽内填充第一绝缘层。
7.如权利要求6所述的存储器的制备方法，其特征在于，在形成所述字线之后，以及在形成所述位线之前，还包括形成一位线接触在所述有源区的所述位线接触区上，所述位线接触的形成步骤包括：
形成第二绝缘层在所述衬底上，所述第二绝缘层覆盖所述所述字线；
刻蚀所述第二绝缘层形成一第一开口，以暴露出所述有源区中的所述位线接触区；以及
填充第一导电材料在所述第一开口内以形成所述位线接触，所述位线接触与所述位线接触区电性连接。
8.如权利要求7所述的存储器的制备方法，其特征在于，形成所述位线的步骤包括：
依次形成第三导电层、第四导电层和第二介质层在所述衬底上，第三导电层、第四导电层和第二介质层覆盖所述第二绝缘层以及所述位线接触；以及
依次刻蚀所述第二介质层、第四导电层以及第三导电层，以形成所述位线，所述位线与所述位线接触电性连接。
9.如权利要求8所述的存储器的制备方法，其特征在于，所述衬底上定义有用于形成存储器的第一区域和用于形成***电路的第二区域，位于所述第一区域内的所述位线与位于所述第二区域内的***晶体管在同一步骤中形成。
10.如权利要求9所述的存储器的制备方法，其特征在于，形成所述存储节点接触的步骤包括：
形成第三绝缘层在所述衬底上，所述第三绝缘层覆盖所述第二绝缘层和所述位线；
刻蚀所述第三绝缘层，形成沿所述第二方向延伸的字线隔离线；
刻蚀暴露出的所述第二绝缘层，以形成多个第二开口，所述第二开口暴露出所述有源区中的所述存储节点接触区；以及
填充第二导电材料在所述第二开口内，以形成所述存储节点接触，所述存储节点接触与所述存储节点接触区电性连接，且所述第二导电材料部分填充所述第二开口。
11.如权利要求10所述的存储器的制备方法，其特征在于，形成所述接触垫的步骤包括：
填充第三导电材料在所述第二开口内；以及
刻蚀所述第三导电材料以形成所述接触垫。
12.如权利要求11所述的存储器的制备方法，其特征在于，所述第一导电材料包含掺杂多晶硅或金属；所述第二导电材料包含金属、掺杂多晶硅或金属与多晶硅的混合物；所述第三导电材料包含金属。
13.如权利要求11所述的存储器的制备方法，其特征在于，所述第一区域内的所述接触垫与所述第二区域内的互连线在同一步骤中形成。
14.如权利要求1～13中任一项所述的存储器的制备方法，其特征在于，形成所述接触垫之后，还包括：设置多个存储电容在所述接触垫上，所述存储电容对应于所述接触垫而相对于所述存储节点接触沿着所述第二方向偏移。
15.一种存储器，其特征在于，包括：
衬底，包括多个有源区，位于所述衬底内并呈阵列排布，所述有源区沿着第一方向延伸，并且每一所述有源区中形成有一位线接触区和多个存储节点接触区，所述存储节点接触区延伸在所述有源区的延伸方向上并位于所述位线接触区的两侧；
多条字线，位于所述衬底内并沿着第二方向延伸；
多条位线，位于所述衬底上并沿着第三方向延伸，其中，所述位线与相应的所述有源区相交以使相应的所述有源区中的所述位线接触区连接至所述位线；
多个存储节点接触，位于所述衬底的所述有源区上并与所述存储节点接触区对应连接；以及
多个接触垫，形成在所述衬底上，所述接触垫与对应的所述存储节点接触电性连接并相对于连接的所述存储节点接触沿着所述第二方向偏移延伸，并且所述接触垫的排列图案不同于所述存储节点接触的排列图案。
16.如权利要求15所述的存储器，其特征在于，还包括多条字线隔离线，位于所述衬底上并沿第二方向延伸，所述字线隔离线对准在所述字线上。
17.如权利要求16所述的存储器，其特征在于，所述字线隔离线的顶面高于所述位线的顶面，用以限制所述接触垫沿着所述第二方向在所述字线隔离线之间的偏移延伸。
18.如权利要求15所述的存储器，其特征在于，在第二方向上相邻的所述接触垫沿着所述第二方向往相同的方向偏移，在第三方向上相邻的所述接触垫沿着所述第二方向往相反的方向偏移。
19.如权利要求15所述的存储器，其特征在于，还包括多个存储电容，设置在所述接触垫上，所述存储电容相对于所述存储节点接触沿着所述第二方向偏移。
20.如权利要求19所述的存储器，其特征在于，相邻的多个所述存储电容排布成正六边形，在所述正六边形的顶角各设置有一个所述存储电容，所述正六边形的中心包围一个所述存储电容。
21.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有多个接触区；
多条隔离线，形成在所述衬底上并沿着预定方向延伸；
多个接触部，形成在所述衬底上并与所述接触区对应连接；
多个接触垫，形成在所述衬底上，所述接触垫与所述接触部电性连接并相对于所述接触部沿着预定方向偏移延伸在所述隔离线之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710986912.4A CN107706180A (zh) | 2017-10-20 | 2017-10-20 | 存储器及其制备方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710986912.4A CN107706180A (zh) | 2017-10-20 | 2017-10-20 | 存储器及其制备方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107706180A true CN107706180A (zh) | 2018-02-16 |
Family
ID=61182786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710986912.4A Pending CN107706180A (zh) | 2017-10-20 | 2017-10-20 | 存储器及其制备方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706180A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493188A (zh) * | 2018-05-09 | 2018-09-04 | 睿力集成电路有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN110534517A (zh) * | 2018-05-25 | 2019-12-03 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN110875318A (zh) * | 2018-09-04 | 2020-03-10 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN111463206A (zh) * | 2020-04-22 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111785720A (zh) * | 2020-06-02 | 2020-10-16 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
| CN113540088A (zh) * | 2020-04-16 | 2021-10-22 | 长鑫存储技术有限公司 | 存储器结构及存储器结构的形成方法 |
| CN114171462A (zh) * | 2020-09-10 | 2022-03-11 | 长鑫存储技术有限公司 | 电容结构的制备方法及电容器 |
| CN116133393A (zh) * | 2021-09-13 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050218440A1 (en) * | 2004-03-31 | 2005-10-06 | Park Je-Min | Semiconductor device including square type storage node and method of manufacturing the same |
| KR20060099317A (ko) * | 2005-03-11 | 2006-09-19 | 삼성전자주식회사 | 반도체소자의 콘택플러그 형성방법 |
| CN101055871A (zh) * | 2006-04-13 | 2007-10-17 | 尔必达存储器股份有限公司 | 半导体存储器件 |
| CN107093604A (zh) * | 2017-04-27 | 2017-08-25 | 睿力集成电路有限公司 | 动态随机存取存储器及其制造方法 |
| CN207458941U (zh) * | 2017-10-20 | 2018-06-05 | 睿力集成电路有限公司 | 存储器及半导体器件 |
-
2017
- 2017-10-20 CN CN201710986912.4A patent/CN107706180A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050218440A1 (en) * | 2004-03-31 | 2005-10-06 | Park Je-Min | Semiconductor device including square type storage node and method of manufacturing the same |
| KR20060099317A (ko) * | 2005-03-11 | 2006-09-19 | 삼성전자주식회사 | 반도체소자의 콘택플러그 형성방법 |
| CN101055871A (zh) * | 2006-04-13 | 2007-10-17 | 尔必达存储器股份有限公司 | 半导体存储器件 |
| CN107093604A (zh) * | 2017-04-27 | 2017-08-25 | 睿力集成电路有限公司 | 动态随机存取存储器及其制造方法 |
| CN207458941U (zh) * | 2017-10-20 | 2018-06-05 | 睿力集成电路有限公司 | 存储器及半导体器件 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493188B (zh) * | 2018-05-09 | 2023-10-13 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN108493188A (zh) * | 2018-05-09 | 2018-09-04 | 睿力集成电路有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN110534517A (zh) * | 2018-05-25 | 2019-12-03 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| CN110875318A (zh) * | 2018-09-04 | 2020-03-10 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN110875318B (zh) * | 2018-09-04 | 2024-05-21 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN113540088A (zh) * | 2020-04-16 | 2021-10-22 | 长鑫存储技术有限公司 | 存储器结构及存储器结构的形成方法 |
| CN113540088B (zh) * | 2020-04-16 | 2024-02-13 | 长鑫存储技术有限公司 | 存储器结构及存储器结构的形成方法 |
| US11895822B2 (en) | 2020-04-16 | 2024-02-06 | Changxin Memory Technologies, Inc. | Memory structure and forming method thereof |
| CN111463206A (zh) * | 2020-04-22 | 2020-07-28 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111463206B (zh) * | 2020-04-22 | 2022-03-29 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111785720A (zh) * | 2020-06-02 | 2020-10-16 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
| CN111785720B (zh) * | 2020-06-02 | 2023-03-24 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
| CN114171462B (zh) * | 2020-09-10 | 2024-05-14 | 长鑫存储技术有限公司 | 电容结构的制备方法及电容器 |
| CN114171462A (zh) * | 2020-09-10 | 2022-03-11 | 长鑫存储技术有限公司 | 电容结构的制备方法及电容器 |
| CN116133393B (zh) * | 2021-09-13 | 2023-12-08 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| CN116133393A (zh) * | 2021-09-13 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107706180A (zh) | 存储器及其制备方法、半导体器件 | |
| KR102429608B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN109148376B (zh) | 存储器及其形成方法、半导体器件 | |
| WO2023130883A1 (zh) | 半导体结构及其制造方法 | |
| CN109494192B (zh) | 半导体元件以及其制作方法 | |
| CN107910330B (zh) | 动态随机存取存储器阵列及其版图结构、制作方法 | |
| WO2023216402A1 (zh) | 半导体结构及制备方法 | |
| CN107958909A (zh) | 闪存器件及其制造方法 | |
| CN111834529A (zh) | 一种电容结构、半导体器件以及电容结构制备方法 | |
| CN112331665B (zh) | 一种三维存储器及其制作方法 | |
| WO2023284123A1 (zh) | 半导体结构及其制造方法 | |
| WO2024046019A1 (zh) | 半导体结构的制作方法及其结构 | |
| CN111640750A (zh) | 存储器及其形成方法 | |
| TWI825677B (zh) | 記憶體結構及其形成方法 | |
| EP4095909A1 (en) | Semiconductor memory device and method of fabricating the same | |
| CN108172577A (zh) | 存储器及其制备方法、半导体器件 | |
| JP2023548613A (ja) | 半導体構造およびその製造方法 | |
| CN210272359U (zh) | 半导体存储器 | |
| TW201707194A (zh) | 三維記憶體 | |
| CN207458941U (zh) | 存储器及半导体器件 | |
| CN207068473U (zh) | 存储器及半导体器件 | |
| CN207719209U (zh) | 存储器及半导体器件 | |
| CN114068544A (zh) | 半导体结构的制备方法 | |
| JP7457140B2 (ja) | 半導体構造及びその製造方法 | |
| CN115988875A (zh) | 一种3d堆叠的半导体器件及其制造方法、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181008 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180216 |
|
| WD01 | Invention patent application deemed withdrawn after publication |