KR100649313B1 - 반도체 소자의 이중 금속배선 및 그 제조 방법 - Google Patents
반도체 소자의 이중 금속배선 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100649313B1 KR100649313B1 KR1020050134124A KR20050134124A KR100649313B1 KR 100649313 B1 KR100649313 B1 KR 100649313B1 KR 1020050134124 A KR1020050134124 A KR 1020050134124A KR 20050134124 A KR20050134124 A KR 20050134124A KR 100649313 B1 KR100649313 B1 KR 100649313B1
- Authority
- KR
- South Korea
- Prior art keywords
- aluminum
- wiring
- insulating film
- aluminum wiring
- contact plug
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000009977 dual effect Effects 0.000 title description 2
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 81
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 81
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 abstract 5
- 238000002955 isolation Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 이중 금속배선 및 그 제조 방법에 관한 것으로, 실리콘 기판을 덮는 층간 절연막 안에 컨택 플러그가 선택적으로 형성되고, 그 위에 두 셀당 하나씩의 컨택 플러그에 접촉하며 컨택 플러그보다 큰 폭을 가지는 제1 알루미늄 배선이 형성된다. 제1 알루미늄 배선의 상부면과 측면을 감싸도록 절연막이 형성되고, 제1 알루미늄 배선과 번갈아 두 셀당 하나씩의 컨택 플러그에 접촉하고 절연막에 의하여 제1 알루미늄 배선과 절연되며 컨택 플러그보다 큰 폭을 가지는 제2 알루미늄 배선이 형성된다. 두 번의 배선 공정을 통하여 형성되는 이중 배선 구조는 배선의 폭과 배선 사이의 간격이 증가하므로 배선 저항 문제를 개선하고 충분한 공정 마진을 확보하며 층간 절연막의 채움성을 향상시킬 수 있다.
알루미늄 배선, 배선 저항, 배선 간격 마진, 배선 폭, 이중 배선 구조, 컨택 플러그
Description
도 1은 종래 기술에 따른 반도체 소자의 금속배선 구조를 나타내는 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 이중 금속배선 구조 및 그 제조 방법을 나타내는 단면도.
<도면에 사용된 참조 번호의 설명>
10, 20: 실리콘 기판 11, 21: 소자 분리막
12, 22: 층간 절연막 13, 23: 컨택 플러그
14, 24a, 24b: 알루미늄 배선 25: 캡 절연막
26: 스페이서 절연막
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 두 번에 걸쳐 두 셀당 한 개씩의 금속배선을 형성하여 금속배선의 간격과 폭을 증가시킨 이중 금속배선 및 그 제조 방법에 관한 것이다.
플래시 메모리(flash memory)와 같은 반도체 메모리 소자는 비트 라인(bit line)의 저항이 낮을수록 우수한 센싱(sensing) 특성을 나타낸다. 배선의 낮은 저항은 신호처리 속도를 증가시키고 센싱 마진(sensing margin)을 개선하여 설계에서의 공정 커버리지(coverage)를 향상시킬 수 있다.
반도체 기술이 발전을 거듭하면서 셀 크기는 점점 줄어들고 있다. 하지만 배선의 저항은 셀 크기를 축소하는 데 있어 심각한 제약요소로 작용하고 있으며, 이를 개선하고자 하는 노력이 지속적으로 이어지고 있다. 그 중의 하나가 구리를 배선물질로 이용하는 것이다. 구리 배선은 전통적인 알루미늄 배선에 비해 비저항이 낮기 때문에 배선의 저항 문제를 해결하는 데 효과적이다. 그러나 구리 배선 기술은 아직까지 공정 비용이 상대적으로 높기 때문에 메모리 제품에 적용하기에는 비용이나 수율 측면에서 적절하지 않다.
종래의 금속배선 구조가 도 1에 도시되어 있다. 도 1을 참조하면, 실리콘 기판(10)에 활성 영역을 한정하는 소자 분리막(11)이 형성되고 실리콘 기판(10) 전면에 층간 절연막(12)이 덮인다. 층간 절연막(12)을 선택적으로 식각하여 실리콘 기판(10)의 활성 영역과 접촉하는 컨택 플러그(13)가 형성되며 그 위에 알루미늄 배선(14)이 형성된다.
그런데 이러한 배선 구조는 배선(14)의 간격 마진(space margin)이 작아 공정 제어가 쉽지 않고, 배선(14)과 컨택(13) 사이에 오정렬(misalign)이 발생하여 컨택 저항의 변화가 심하게 일어날 수 있다. 또한, 배선(14) 사이의 간격이 좁아 종횡비(aspect ratio)가 크므로 후속 공정에서 층간 절연막을 증착할 때 배선(14) 사이를 완전히 채우지 못해 공극(void)을 유발할 수 있다. 이는 배선 두께의 제약 으로 작용하기 때문에 셀 크기를 축소하려면 배선 저항의 문제에 직면하게 된다.
따라서 본 발명의 목적은 전통적인 알루미늄 배선을 적용하면서도 셀 크기 축소시 우려되는 배선 저항 문제를 개선하고 충분한 공정 마진을 확보하며 층간 절연막의 채움성을 향상시킬 수 있는 반도체 소자의 금속배선 구조 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 이중 금속배선 구조 및 그 제조 방법을 제공한다.
본 발명에 따른 이중 금속배선 구조는, 실리콘 기판을 덮는 층간 절연막 안에 선택적으로 형성되어 실리콘 기판의 활성 영역과 접촉하는 컨택 플러그와, 두 셀당 하나씩의 컨택 플러그 위에 형성되며 컨택 플러그보다 큰 폭을 가지는 제1 알루미늄 배선과, 제1 알루미늄 배선의 상부면과 측면을 감싸는 절연막과, 제1 알루미늄 배선과 번갈아 두 셀당 하나씩의 컨택 플러그 위에 형성되고 절연막에 의하여 제1 알루미늄 배선과 절연되며 컨택 플러그보다 큰 폭을 가지는 제2 알루미늄 배선을 포함하여 구성된다.
본 발명에 따른 이중 금속배선 구조에 있어서, 제2 알루미늄 배선의 두께는 제1 알루미늄 배선의 두께보다 큰 것이 바람직하며, 이때 제2 알루미늄 배선은 제1 알루미늄 배선의 상부면에서 부분적으로 겹칠 수 있다.
본 발명의 이중 금속배선 구조에서 제1 알루미늄 배선 사이의 간격과 제2 알 루미늄 배선 사이의 간격은 컨택 플러그 사이의 간격보다 큰 것이 바람직하다.
본 발명에 따른 이중 금속배선 구조의 제조 방법은, (a) 실리콘 기판을 덮는 층간 절연막을 선택적으로 식각하고 실리콘 기판의 활성 영역과 접촉하는 컨택 플러그를 형성하는 단계와, (b) 제1 알루미늄층과 제1 절연막을 순차적으로 전면 증착하고 선택적으로 식각하여 두 셀당 하나씩의 컨택 플러그 위에 위치하며 컨택 플러그보다 큰 폭을 가지는 제1 알루미늄 배선과 그 상부면에 위치하는 캡 절연막을 형성하는 단계와, (c) 제2 절연막을 전면 증착하고 에치백 공정을 진행하여 제1 알루미늄 배선과 캡 절연막의 양쪽 측면에 스페이서 절연막을 형성하는 단계와, (d) 제2 알루미늄층을 전면 증착하고 선택적으로 식각하여 제1 알루미늄 배선과 번갈아 두 셀당 하나씩의 컨택 플러그 위에 위치하고 캡 절연막과 스페이서 절연막에 의하여 제1 알루미늄 배선과 절연되며 컨택 플러그보다 큰 폭을 가지는 제2 알루미늄 배선을 형성하는 단계를 포함하여 구성된다.
본 발명에 따른 이중 금속배선 구조 제조 방법에서, (d) 단계는 제1 알루미늄 배선보다 두껍게 제2 알루미늄 배선을 증착할 수 있고, 제1 알루미늄 배선의 상부면에서 부분적으로 겹치도록 제2 알루미늄 배선을 선택적으로 식각할 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 이중 금속배선 구조 및 그 제조 방법을 나타내는 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 실리콘 기판(20)에 활성 영역(active area)을 정의하는 소자 분리막(21)을 형성한다. 소자 분리막(21)은 예컨대 STI(shallow trench isolation) 산화막이다. 이어서, 실리콘 기판(20) 전면에 층간 절연막(22)을 증착한 후, 실리콘 기판(20)의 활성 영역을 노출시키도록 층간 절연막(22)을 선택적으로 식각하여 컨택 홀(22a, contact hole)을 형성한다. 계속해서 장벽 금속(barrier metal)과 텅스텐(W)을 전면 증착하고 층간 절연막(22)이 노출될 때까지 평탄화하여 컨택 홀(22a) 안에 컨택 플러그(23, contact plug)를 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 제1 알루미늄층과 제1 절연막을 순차적으로 전면 증착하고 사진 식각 공정을 진행하여 제1 알루미늄 배선(24a)과 그 상부면에 위치하는 캡 절연막(25, cap dielectric)을 형성한다. 도면에 도시되지는 않았지만, 제1 알루미늄 배선(24a)의 상하부에는 티타늄/티타늄질화물(Ti/TiN)과 같은 장벽 금속층이 형성된다.
제1 알루미늄 배선(24a)은 두 셀당 하나씩의 컨택 플러그(23)와 연결되도록 형성된다. 제1 알루미늄 배선(24a)의 폭(W1)은 컨택 플러그(23)의 폭(W2)보다 크 다. 그리고, 캡 절연막(25)의 폭은 제1 알루미늄 배선(24a)의 폭과 동일하다. 또한, 제1 알루미늄 배선(24a) 사이의 간격(S1)은 컨택 플러그(23) 사이의 간격(S2)보다 크다.
계속해서, 도 2c에 도시된 바와 같이, 제2 절연막을 전면 증착하고 에치백(etchback) 공정을 진행하여 제1 알루미늄 배선(24a)과 캡 절연막(25)의 양쪽 측면에 스페이서 절연막(26, spacer dielectric)을 형성한다. 따라서 제1 알루미늄 배선(24a)은 캡 절연막(25)과 스페이서 절연막(26)에 의하여 완전히 둘러싸인다.
이어서, 도 2d에 도시된 바와 같이, 제2 알루미늄층을 전면 증착하고 사진 식각 공정을 진행하여 제2 알루미늄 배선(24b)을 형성한다. 제2 알루미늄 배선(24b)은 캡 절연막(25)과 스페이서 절연막(26)에 의하여 제1 알루미늄 배선(24a)과 전기적으로 완전히 절연된다. 제2 알루미늄 배선(24b)의 상하부에도 티타늄/티타늄질화물과 같은 장벽 금속층이 형성된다.
제2 알루미늄 배선(24b)도 두 셀당 하나씩의 컨택 플러그(23)와 연결되도록 형성되며, 제1 알루미늄 배선(24a)과 번갈아 형성된다. 제2 알루미늄 배선(24b)의 두께(T2)는 제1 알루미늄 배선(24a)의 두께(T1)보다 크다. 두 알루미늄 배선(24a, 24b)의 두께(T1, T2)는 서로 동일한 저항을 가지도록 적절히 조절된다. 제2 알루미늄 배선(24b)의 폭(W3)은 컨택 플러그(23)의 폭(W2)보다 크다. 또한, 제2 알루미늄 배선(24a) 사이의 간격(S3)은 컨택 플러그(23) 사이의 간격(S2)보다 크다.
이상 설명한 바와 같이, 본 발명에 따른 금속배선 구조는 두 번의 배선 공정 에 의하여 두 셀당 한 개씩 형성되는 이중 배선 구조이다. 제1 알루미늄 배선(24a)과 제2 알루미늄 배선(24b) 사이에는 전기적 절연물로서 캡 절연막(25)과 스페이서 절연막(26)이 형성되며, 제2 알루미늄 배선(24b)은 제1 알루미늄 배선(24a)보다 두껍게 형성되면서 제1 알루미늄 배선(24a)의 상부면에서 부분적으로 겹치는 형태를 가진다. 제1 알루미늄 배선(24a)이나 제2 알루미늄 배선(24a) 모두 컨택 플러그(23)에 비하여 폭과 간격이 크다. 즉, 컨택 플러그와 거의 동일한 폭과 간격을 가지는 종래의 금속배선과 비교하면, 본 발명의 이중 배선 구조는 그 폭과 간격이 훨씬 증가하는 것을 알 수 있다.
따라서 본 발명의 이중 배선 구조는 배선 사이의 간격 마진이 증가하므로 공정 제어가 쉬워지며, 배선 사이의 종횡비가 개선되므로 층간 절연막의 증착 공정에서 채움성이 좋아지고 공극 발생을 방지할 수 있다. 또한, 배선 자체의 폭이 증가하므로 배선 저항 문제가 대폭 완화되며, 셀 크기 축소에 유연하게 대처할 수 있다. 아울러, 넓어진 배선 폭은 컨택 마진을 충분히 확보하여 배선과 컨택 사이의 오정렬에 의한 컨택 저항 변화를 방지할 수 있고, 넓어진 배선 폭 때문에 배선의 두께를 낮출 수 있으므로 사진 공정에서 감광막의 두께도 낮출 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분 야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (7)
- 실리콘 기판을 덮는 층간 절연막 안에 선택적으로 형성되어 상기 실리콘 기판의 활성 영역과 접촉하는 컨택 플러그;두 셀당 하나씩의 상기 컨택 플러그 위에 형성되며 상기 컨택 플러그보다 큰 폭을 가지는 제1 알루미늄 배선;상기 제1 알루미늄 배선의 상부면과 측면을 감싸는 절연막; 및상기 제1 알루미늄 배선과 번갈아 두 셀당 하나씩의 상기 컨택 플러그 위에 형성되고 상기 절연막에 의하여 상기 제1 알루미늄 배선과 절연되며 상기 컨택 플러그보다 큰 폭을 가지는 제2 알루미늄 배선;을 포함하는 반도체 소자의 이중 금속배선.
- 제1항에 있어서,상기 제2 알루미늄 배선의 두께는 상기 제1 알루미늄 배선의 두께보다 큰 것을 특징으로 하는 반도체 소자의 이중 금속배선.
- 제2항에 있어서,상기 제2 알루미늄 배선은 상기 제1 알루미늄 배선의 상부면에서 부분적으로 겹치는 것을 특징으로 하는 반도체 소자의 이중 금속배선.
- 제1항에 있어서,상기 제1 알루미늄 배선 사이의 간격과 상기 제2 알루미늄 배선 사이의 간격은 상기 컨택 플러그 사이의 간격보다 큰 것을 특징으로 하는 반도체 소자의 이중 금속배선.
- (a) 실리콘 기판을 덮는 층간 절연막을 선택적으로 식각하고 상기 실리콘 기판의 활성 영역과 접촉하는 컨택 플러그를 형성하는 단계;(b) 제1 알루미늄층과 제1 절연막을 순차적으로 전면 증착하고 선택적으로 식각하여 두 셀당 하나씩의 상기 컨택 플러그 위에 위치하며 상기 컨택 플러그보다 큰 폭을 가지는 제1 알루미늄 배선과 그 상부면에 위치하는 캡 절연막을 형성하는 단계;(c) 제2 절연막을 전면 증착하고 에치백 공정을 진행하여 상기 제1 알루미늄 배선과 상기 캡 절연막의 양쪽 측면에 스페이서 절연막을 형성하는 단계; 및(d) 제2 알루미늄층을 전면 증착하고 선택적으로 식각하여 상기 제1 알루미늄 배선과 번갈아 두 셀당 하나씩의 상기 컨택 플러그 위에 위치하고 상기 캡 절연막과 상기 스페이서 절연막에 의하여 상기 제1 알루미늄 배선과 절연되며 상기 컨택 플러그보다 큰 폭을 가지는 제2 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 이중 금속배선 구조 제조 방법.
- 제5항에 있어서,상기 (d) 단계는 상기 제1 알루미늄 배선보다 두껍게 상기 제2 알루미늄 배선을 증착하는 것을 특징으로 하는 반도체 소자의 이중 금속배선 구조 제조 방법.
- 제6항에 있어서,상기 (d) 단계는 상기 제1 알루미늄 배선의 상부면에서 부분적으로 겹치도록 제2 알루미늄 배선을 선택적으로 식각하는 것을 특징으로 하는 반도체 소자의 이중 금속배선 구조 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134124A KR100649313B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
| US11/617,366 US7750472B2 (en) | 2005-12-29 | 2006-12-28 | Dual metal interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134124A KR100649313B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100649313B1 true KR100649313B1 (ko) | 2006-11-24 |
Family
ID=37713400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134124A KR100649313B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7750472B2 (ko) |
| KR (1) | KR100649313B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649313B1 (ko) * | 2005-12-29 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
| WO2015047320A1 (en) * | 2013-09-27 | 2015-04-02 | Intel Corporation | Self-aligned via and plug patterning for back end of line (beol) interconnects |
| US9455187B1 (en) | 2015-06-18 | 2016-09-27 | International Business Machines Corporation | Backside device contact |
| US10534888B2 (en) | 2018-01-03 | 2020-01-14 | International Business Machines Corporation | Hybrid back end of line metallization to balance performance and reliability |
| US11075165B2 (en) | 2019-07-19 | 2021-07-27 | Applied Materials, Inc. | Methods and apparatus for forming dual metal interconnects |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374572A (en) * | 1993-07-22 | 1994-12-20 | Motorola, Inc. | Method of forming a transistor having an offset channel section |
| US6249018B1 (en) * | 1998-02-26 | 2001-06-19 | Vanguard International Semiconductor Corporation | Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line |
| US6359328B1 (en) * | 1998-12-31 | 2002-03-19 | Intel Corporation | Methods for making interconnects and diffusion barriers in integrated circuits |
| US7075134B2 (en) * | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
| KR100502410B1 (ko) * | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100539232B1 (ko) * | 2003-03-15 | 2005-12-27 | 삼성전자주식회사 | 디램 메모리 셀 및 그 제조방법 |
| KR100487563B1 (ko) * | 2003-04-30 | 2005-05-03 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2004349609A (ja) * | 2003-05-26 | 2004-12-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7265050B2 (en) * | 2003-12-12 | 2007-09-04 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers |
| US7223693B2 (en) * | 2003-12-12 | 2007-05-29 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
| US20050287793A1 (en) * | 2004-06-29 | 2005-12-29 | Micron Technology, Inc. | Diffusion barrier process for routing polysilicon contacts to a metallization layer |
| US7442637B2 (en) * | 2005-08-15 | 2008-10-28 | Chartered Semiconductor Manufacturing, Ltd | Method for processing IC designs for different metal BEOL processes |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR100649313B1 (ko) * | 2005-12-29 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 이중 금속배선 및 그 제조 방법 |
| JP5694625B2 (ja) * | 2006-04-13 | 2015-04-01 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置 |
| KR100764054B1 (ko) * | 2006-08-22 | 2007-10-08 | 삼성전자주식회사 | 금속배선 및 그 형성 방법 |
| US20080067554A1 (en) * | 2006-09-14 | 2008-03-20 | Jae-Hun Jeong | NAND flash memory device with 3-dimensionally arranged memory cell transistors |
| JP2008078404A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
| JP2008244093A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7662645B2 (en) * | 2007-09-06 | 2010-02-16 | United Microelectronics Corp. | Reworked integrated circuit device and reworking method thereof |
-
2005
- 2005-12-29 KR KR1020050134124A patent/KR100649313B1/ko not_active IP Right Cessation
-
2006
- 2006-12-28 US US11/617,366 patent/US7750472B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7750472B2 (en) | 2010-07-06 |
| US20070164436A1 (en) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102247918B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR20190087843A (ko) | 반도체 장치 | |
| KR20080061030A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TWI692889B (zh) | 電阻式隨機存取記憶體結構及其製造方法 | |
| KR100649313B1 (ko) | 반도체 소자의 이중 금속배선 및 그 제조 방법 | |
| KR20060135494A (ko) | 반도체장치 및 그 제조방법 | |
| KR100439034B1 (ko) | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 | |
| KR100591148B1 (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| KR20090108452A (ko) | 반도체 소자의 제조방법 | |
| KR101185996B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR101168507B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20070013572A (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는반도체 소자 | |
| TWI761223B (zh) | 動態隨機存取記憶體及其製造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100569571B1 (ko) | 반도체 소자 제조 방법 | |
| KR100661220B1 (ko) | 듀얼 절연막을 이용한 금속 배선 형성 방법 | |
| KR20050069598A (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100638744B1 (ko) | 반도체메모리소자 및 그의 제조 방법 | |
| KR100679941B1 (ko) | 반도체장치의 콘택 제조방법 | |
| CN115188736A (zh) | 半导体存储器件及其制作方法 | |
| KR20180025231A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN116940106A (zh) | 半导体结构及其制备方法 | |
| KR20010056822A (ko) | 반도체장치의 배선 및 배선연결부와 그 제조방법 | |
| CN111834392A (zh) | 电阻式随机存取存储器结构及其制造方法 | |
| KR20080060360A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |