TWI313001B - - Google Patents
Download PDFInfo
- Publication number
- TWI313001B TWI313001B TW093108906A TW93108906A TWI313001B TW I313001 B TWI313001 B TW I313001B TW 093108906 A TW093108906 A TW 093108906A TW 93108906 A TW93108906 A TW 93108906A TW I313001 B TWI313001 B TW I313001B
- Authority
- TW
- Taiwan
- Prior art keywords
- magnetic
- ring
- layer
- magnetic ring
- eccentric
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04B—KNITTING
- D04B9/00—Circular knitting machines with independently-movable needles
- D04B9/42—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration
- D04B9/46—Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration stockings, or portions thereof
-
- D—TEXTILES; PAPER
- D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
- D04B—KNITTING
- D04B15/00—Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
- D04B15/14—Needle cylinders
- D04B15/16—Driving devices for reciprocatory action
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
- Magnetic Record Carriers (AREA)
Description
1313001 Π) 玖、發明說明 「發明所屬之技術領域】 本發明係有關磁環單元及磁記億體裝置,尤其是用以 $制磁環單元之磁化旋轉方向而有良好重現性之構成上具 有特徵之磁環單元及磁記憶體裝置。 【先前技術〕 近年來,微細加工技術的進展使得磁記錄媒體和磁記 憶裝置正急速地朝向高密度化和小型化邁進,記錄密度幾 乎已經達到理論極限。 此種磁記錄媒體和磁記憶裝置中,是令磁性體的局部 石灶矩(magnetic moment) Μ的方向,和「0」或「1」之 數位資訊呈對應關係。 例如,屬於磁記憶裝置的磁隨機存取記憶體(MR AM : magnetic random access memory),是利用將電流通過磁 性構造,使得阻抗値隨著磁性體中的電子自旋方向變化而 成的記憶體裝置,構成記憶格(memory cell )的磁性構 造貝1J 有 GMR ( Giant Magneto Resistance)元件或 TMR (Tunneling Magneto Resistance)元件正在檢討中(例 如’參照日本特開2〇〇3-03 ] 7 76號公報(專利文獻1 )或 曰本特開2002-2995 84號公報(專利文獻2 ))。 此外,由於此種MRAM需要大的阻抗變化,因此在 硏究開發上是使用TMR元件構造。 若令此種磁記憶裝置或磁記錄媒體呈高密度積體化, (2) 1313001 則構成磁記憶裝置或磁記錄媒體之磁性單元會變拭 近而配列,但當令磁性體的磁極’亦即N極和S 此接近時,異極彼此交錯排列時的靜磁能會變成最 除此以外的磁極配列中因熱擾亂或穿隧效應而 緩緩遷移至最小能量狀態’記錄資訊便會消滅。 像這樣,由於記錄資料會自然消滅這是磁記憧 磁記錄媒體的致命缺陷,因此爲了防止上述的磁5 所致之記錄資訊之消滅,必須極力減低擔持資訊之 單元彼此間的磁交互作用。 達到此目的的有力方法之一,曾有使用奈米戶 狀磁性體,亦即,將奈米環單元當作記錄單元使月 被人提案(例如,參照日本特開200 ] ·084758號d 利文獻 3),或 Journal of Applied Physics, V ο 1. 9_ pp.6668-6673,1 May 2000 (非專利文獻】)) 參照圖]0。 圖10係奈米環單元的槪念構成圖,奈米環] 高導磁合金(permalloy,FeNi合金)等之強磁1 直徑100nm程度之環,將箭頭所示磁束封閉在f 成磁氣環流構造。 此種磁氣環流構造中,由於磁束的左迴旋和: 在能量上是相等的,因此是藉由令迴旋方向對應 或「1」之數位資訊而構成記憶格。 由於該磁氣環流構造係不會洩漏磁束’因此; 元間的磁交互作用極度的小,因此即使將奈米環: 彼此接 極,彼 小0 會使其 裝置或 互作用 磁性體 度的環 之方案 報(專 87, No. 元係以 體製作 部而形 迴旋時 令Γ 0」 米環單 元以高 -6- (3) 1313001 密度配列,也能使寫入奈米環單元的資訊資料被穩定地保 持,因此可達成400Gbit/in2(与62Gbit/cm2)程度之記錄 密度,是目前記錄密度1 0倍以上的高記錄密度° 如上述,強磁性奈米環單元’雖然當作磁記憶裝置或 磁記錄媒體具有極佳的特性’但由於磁束的左迴旋和右迴 旋在能量上是相等的’因此爲了要能實用化’必須要控制 磁束的迴旋方向。 參照圖ll(a)至(c) ° 亦即,這是因爲,藉由施加圖 Π ( a )所示之外部磁 場所形成的對向磁區構造,使磁場歸零再變化成磁氣環流 構造的過程中,無法在能量上,控制其是成爲圖11(b) 所示的左迴旋或是成爲圖Π (c)所示的右迴旋。 於是,上記專利文獻3中,設置非強磁性導體來貫通 強磁性奈米環單元的中心,藉由流過該非磁性導體的電流 方向來規定迴旋方向。 此外,強磁性奈米環單元的表面上位於錯開旋轉對稱 位置處,局部地設置反強磁性體圖案,藉由賦予至該反強 磁性體圖案的磁化方向而使磁化固定層(pindle層)的磁 化方向固定。 又,其他方法有,藉由在奈米環中加入縊縮等使磁壁 釘扎(pinning )以控制迴旋方向亦被提出(例如,參見 Applied Physics Letters, Vol.78, No. 2],pp. 3268-3270, 2 1 M a y 2 0 0 ](非專利文獻2 ))。 可是,上記專利文獻]中,雖然貫通導體和奈米環之 (4) 1313001 間需要完全絕緣,但爲此則必須要將沒有針孔的絕緣膜形 成達到不會發生穿隧效應之程度以上,且仍需要反強磁性 體圖案,是爲問題。 又,上記非專利文獻2中,由於利用磁壁的釘扎效應 (pinning effect) ’因此具有熱脆性,而有無法期待在室 溫下能夠穩定運作之問題。 因此,本發明的目的在於,不使用釘扎(pinning ) 等之熱過程而藉由簡單的構造,來自由且重現性良好地控 制磁束的迴旋方向。 【發明內容】 圖1係本發明之原理構成說明圖,參照該圖1來說明 本發明中之用以解決課題之手段。 參照圖1 ( a )及(b )。 (1 )本發明係一種磁環單元,其特徵爲,至少具 有:內徑中心點位於對於外徑中心點呈偏心位置之偏心環 狀的磁性體環。 此種偏心環狀之磁性體環1中,如圖所示,由於藉由 施加外部磁場所形成的對向磁區構造,是在磁場歸零而往 磁氣環流構造變化之過程中,磁壁2、3會朝環幅較細的 方向移動’因此會成爲往環幅較粗側的磁矩方向迴旋的磁 氣環流構造’而可隨著外部磁場的施加方向而重現性良好 地控制迴旋方向。 (2 )又’本發明的特徵係,在上記(])中,偏心環 -8- (5) 1313001 狀之磁性體環,除了是由保磁力彼此互異之一對磁性體環 所成,還令一非磁性體層分隔存在於前記一對磁性體環之 間。 如此’形成了磁性環/非磁性層/磁性環所成之層積 構造’且使一對之磁性體環的保磁力爲互異而構成’藉此 可構成磁氣感應器或磁記憶格。 此外,此情形之非磁性層可藉由Cu、Au、Cr等之導 電層來構成而成爲GMR元件,且可以Al2〇3、Si〇2等穿 隧絕緣膜來構成非磁性層而成爲TM R元件。 (3 )又’本發明係一種磁記憶體裝置,其係屬於’ 在半導體基板上,具備:分別配置在彼此呈交叉方向配置 之子兀線 (word line) 和位兀線 (bit line)之父又 領域內,磁化迴旋方向是可變的第1磁性體層和磁化迴旋 方向是固定的第2磁性體層是隔著非磁性中間層而層積而 成的磁阻記憶元件,及將被配置在交叉於前記位元線之方 向上感測線(sense line )做爲閘極之存取電晶體之磁記 憶體裝置,其特徵爲,磁阻記憶元件,至少是由:內徑中 心點位於對於外徑中心點呈偏心位置之偏心環狀的第1磁 性體環,及保磁力大於前記第1磁性體環的偏心環狀之第 2磁性體環,及設於前記第1磁性體環和第2磁性體環之 間的非磁性層所成。 如此藉由使用由磁性環/非磁性層/磁性環所成之磁 環單元來當作磁阻記憶元件,就可免除複雜的構成或熱過 程,而可實現信賴性優良的高記錄密度磁記憶體裝置。 (6) (6)1313001 【實施方式】 此處’參照圖2至圖6說明本發明之第1實施形態的 磁環單元’但首先參照圖2及圖3說明磁環單元的製造工 程。 參照圖2。 參照圖2 ( a )及(b )。 圖2 ( a )係平面圖,圖2 ( b )係沿著圖2 ( a )中A -A ’點虛線的槪略剖面圖。 首先,在矽基板上,塗佈厚度例如爲 1 OOnm的光阻 層1 2,藉由曝光、.顯影,形成環狀凹部1 3。 此時,例如,令環狀凹部1 3的外徑爲500nm,且內 部突起部]4的平面形狀是長軸350nm短軸25 0nm的橢 圓,橢圓的中心點,是在短軸方向上距離外徑中心點偏移 5 0 n m,而形成偏心環形狀。 參照圖2 ( c )。 接著,藉由濺鍍法,全面地堆積—厚度爲例如20nm 的 N i F e 層 1 5。 參照圖3 ( d )。 接著,藉由將光阻層〗2去除’使堆積在環狀凹部]3 上的NiFe層15成爲磁環單元】6° 參照圖3 ( e )。 圖3 ( e )係表示如此製作而成的磁環單元]6之配列 狀態的平面圖’磁環單元】6是以約2 " m的間距而成矩 -10 - (7) I313〇〇i 陣狀配列。 接著,參照圖4至圖6,說明磁環單元的磁矩迴轉方 向控制原理。 參照圖4 ( a )。 首先,在垂直於磁環單元1 6偏心方向的方向上施加 磁場,隔著磁壁1 7、1 8而形成粗環幅磁區1 9和細環幅磁 區20是呈對向之對向磁區構造。
參照圖4 ( b )。 接著,順從磁場歸零因而磁壁]7、1 8會往細環幅磁 區20側緩緩移動。 這是因爲,磁壁位能£在環的圓周上是呈偏心而導致 其具有梯度▽ £ ,因此會對磁壁1 7、1 8施加應力f ( =·▽ ε )。 參照圖4 ( c )及圖4 ( d )。
接著,磁壁1 7、1 8會更加往細環幅磁區2 0側移動, 最後會形成磁氣環流構造。 此時’磁氣環流構造的迴旋方向係和粗環幅磁區19 的磁矩方向呈一致。 若將此種狀態的磁環單元1 6以MFM (磁力顯微鏡) 觀察,則確認到所有的磁環單元1 6都成爲相同迴旋方向 的磁氣環流構造。 此外’若外部磁場的施加方向顛倒,則由於粗環幅磁 區1 9的磁矩方向會變成相反於圖4 ( a ),因此迴旋方向 亦相反。 -11 - (8)1313001 參照圖5。 圖5係磁環單元的遲滯特性的說明圖 3 [kOe]之磁場’發現除了可形成穩定的磁氣環 在2 [ k Ο e ]程度之外部磁場η ex下仍保有磁氣環 爲了產生該3[k0e]之磁場,而使電流通 附近時’可使該電流處於]A以下,而可藉 電流而將資訊進行磁性的寫入。 參照圖6。 圖6係爲了參考而列之先前之非偏心磁環 特性說明圖,可發現將外部磁場Hex歸零時 Mr係幾乎成爲Mr· 0,除了迴旋方向不穩定 隨著外部磁場而變化成對向磁區構造。 將此種磁環單元配列成磁環陣列,而可當 體使用,而讀取時,則使用M F Μ的懸臂樑即ϊ 接著,參照圖7至圖9,說明將磁環單元 格使用的本發明之第2實施形態之MR AM。 參照圖7。 圖7係本發明之第2實施形態之MR AM 剖面圖,首先,除了在η型矽基板21之所定 Ρ型阱領域22,還藉由將η型矽基板21予以 形成的元件分離氧化膜2 3中,在元件形成領 極絕緣膜24形成讀出用的感測線25的WSi 電極,將該閘極電極當作遮罩以將As等之離 而形成】Γ 型 L D D ( L i g h 11 y D 〇 p e d D r a i η )領域 ’藉由施加 流構造,還 流構造。 過磁環單元 由十分小的 單元的遲滯 的殘留磁化 ’還很容易 作磁記錄媒 J。 當作磁記憶 的槪略要部 領域上形成 選擇氧化所 域中隔著閘 戶斤成之閘極 子予以佈植 26 0
-12 - (9) (9)1313001 接著,全面地堆積S i Ο 2膜等,施以異向性蝕刻以形 成側壁27,然後,藉由離子佈植As等而形成n +型汲極領 域28及n +型源極領域29,接著,形成由TE〇S ( Tetra-Ethyl-Ortho-Silicate) -NSG膜所成之厚的第1層間絕緣 膜30之後,形成到達,型汲極領域28及n +型源極領域 29的導通孔’將該貫通孔透過Ti/TiN以W掩埋而形成了 W 拴塞 3 1、3 2。 接著’例如,藉由全面地堆積上 TiN/Al/TiN之後施 以圖案化’以形成連接至連接導體33及n +型源極領域29 的接地線34 ’然後,形成由TE0S-NSG膜所成之厚的第2 層間絕緣膜3 5,接著形成到達連接導體3 3的導通孔,將 該貫通孔透過Ti/TiN以W掩埋而形成了 W拴塞36。 接著,再度,藉由全面地堆積上TiN/Al/TiN之後施 以圖案化’以形成連接導體3 7和寫入用字元線3 8,再度 地’形成由T E 0 S - N S G膜所成之第3層間絕緣膜3 9,接 著,形成到達連接導體37的導通孔,將該貫通孔透過 Ti/TiN以W掩埋而形成了 W拴塞40。 接著’再度’箱由全面地堆積上TiN/Al/TiN之後施 以圖案化’以形成下部電極41,之後,再度堆胃@ TE0S4SG膜所成之厚的第4層間絕緣膜η,接著,進行 CMP (化學機械硏磨)而平坦化直到下部電極4〗露出爲 止。 - 接著’和上記第】實施形態相同地,塗佈厚度例如爲 ]0 0 n m的光阻層]2 ’耢由曝光、顯影,形成偏心環狀凹 -13- (10) (10)1313001 部之後,依序堆積出厚度例如爲20nm的NiFe層44、厚 度例如爲]nm的Al2〇3所成之穿隧絕緣膜45、厚度例如 爲20nm的CoFe層46,然後除去光阻,藉此形成NiFe/ Al203/C〇Fe的層積構造之磁環單元43。 此時,磁環單元4 3的偏心方向,是和寫入用字元線 3 8與後述之位元線4 8中通過電流時所形成的合成磁場方 向,幾乎呈垂直。 接著,再將由TEOS-NSG膜所成之薄的第5層間絕緣 膜47予以堆積,然後藉由CMP使其平坦化直到CoFe層 46露出。 接著,全面地堆積TiN/Al/TiN構造的多層導電層, 然後藉由在和寫入用字元線38呈垂直的方向上施以圖案 化以形成在該方向上延伸之位元線4 8,就完成了 MRAM 的基本構造。 藉由對該MRAM,施加方向是相同於寫入用字元線 3 8與後述之位元線4 8中通過電流時所形成的合成磁場方 向的強外部磁場,而使構成磁化固定層的C 〇 F e層4 6被賦 予磁化方向。 參照圖8 ( a ) 圖8 ( a )係上述MR AM的等價電路圖,是在寫入用 字元線3 8和位元線4 8的交點上配置磁環單元4 3而構 成’成爲位兀線4 8的端部係連接至感測放大器5 0的構 造。 參照圖8 ( b ) -14 - (11) (11)1313001 圖8 ( b )係磁記憶格的槪念構成圖’磁環單元4 3的 上部連接著位元線48,下部連接著構成存取電晶體49之 n +型汲極領域28而構成。 參照圖9 ( a ) 圖9 ( a )係寫入時的磁記憶格的槪念構成圖’往磁 環單元4 3的寫入,係將往感測線2 5的偏壓歸零而使存取 電晶體4 9呈0 F F的狀態下,在位元線4 8和寫入用字元 線3 8內通入會破壞C 〇 F e層4 6之磁氣環流構造之電流値 以下的電流,所發生之合成磁場會決定NiFe層44的迴旋 方向而爲之;藉由其和CoFe層46爲同方向’或是反方向 而將「1」或^ 」的資料予以寫入。 參照圖9 ( b ) 圖9 ( a )係讀出時的磁記憶格的槪念構成圖,從磁 環單元43的讀出,係藉由在對感測線25施加Vselect而 使存取電晶體4 9呈Ο N的狀態下’對位元線4 8施加 Vread,以感測放大器5 0來檢測通過位元線4 8的電流而 爲之,而將寫在磁環單元43的資訊予以讀出。 此時,NiFe層44的迴旋方向若和CoFe層46的迴旋 方向相同實則爲低阻抗,若爲反向則爲高阻抗’例如’低 阻抗時會增加〗〇〜1 0 〇 %,因此藉由判定電流大小就可將 1位元的記錄予以讀出。 如此,在本發明的第2實施形態中’由於藉由偏心環 狀的磁環單元4 3來形成磁阻效應元件’因此只需施加外 部磁場就可重現性良好地控制磁化的迴旋方向’藉此’可 -15- (12) 1313001 使MR AM的記憶保持時間永久化、高密度化。 以上雖然說明了本發明的各實施形態,但本 侷限於各實施形態所記載之構成、條件,因而可 更。 例如,上記各實施形態中,將偏心環的內徑 圓形1並將偏心方向做成橢圓之短軸方向,但亦 橢圓的長軸方向做爲偏心方向。 又,上記各實施形態中,雖然將偏心環的內 橢圓狀,但亦可爲正圓形,甚至是多角形,任何 的中心點是偏離外徑中心點者即可。 又,上記各實施形態中,雖然將偏心環的外 正圓形,但並不限於正圓形,亦可爲橢圓形,甚 形亦可。 又,上記第1實施形態中,雖然是以NiFe 單元,但不限定爲NiFe,亦可使用 Fe、FeSi、 C 〇、;N i ' C 〇 F e、C 〇 F e B、L a ] - x S r χ Μ η Ο 3、L a 丨-X C G a A s Μ n等呈現軟磁性的磁性體。甚至,亦可不 造’而是由NiFe/Co等多層構造來構成。 又’上記第 2實施形態中,雖然是 A]2〇3/CoFe構造來構成磁環單元,但—對之磁 組成或組成比的組合係爲任意,只要以相對保磁 料所構成之磁環單元當作磁化固定層使用,以相 低的材料所構成之磁環單元當作磁化自由層使用 此時構成一對之磁環單元的磁性體,可使 發明並非 有各種變 形狀爲橢 可改成將 徑形狀爲 只要內徑 徑形狀爲 至是多角 構成磁環 FeAlSi 、 a X Μ η 0 3 ' 是單層構 以 N i F e / 環單元的 力高的材 對保磁力 即可。 用:Fe、 -16- (13) (13)1313001
Co、Ni ' NiFe ' CoFe、CoFeB、Cr〇2 ' LabXSrxMn03、 L a ! . x C a x Μη O 3這一類磁矩大的磁性體來做適宜組合。 又,上記第2實施形態中,雖然是以單層的磁性體來 構成一對之磁環單元,但只要至少一方之磁環是由 NiFe/C〇等之多層構造來構成即可。 又,上記第2實施形態中,雖然是以TMR元件來構 成磁環單元,但亦可以G M R元件來構成。此時’只要將 Α12〇3所成的穿隧絕緣膜以Cu等非磁性導電層置換即 可。 又,上記第2實施形態中,雖然對構成磁環單元的磁 化固定層賦予固定磁化之際,是朝特定方向施加均勻的外 部磁場,但亦可在字元線及位元線上流過大於賦予磁化自 由層磁化之際的電流而將予固定磁化賦予磁化固定層。 又,上記第2實施形態中,雖然以NiFe/ Al203/C〇Fe 構造構成磁環單元之際,是將磁化固定層和位元線連接而 構成,但亦可將層積構造反轉,成爲磁化自由層和位元線 連接而構成。 又,上記第2實施形態中,雖然以NiFe/ Al2〇3/CoFe 構造構成磁環單元,但亦可在磁化固定層側接合反強磁性 層,藉由賦予至反強磁性層的固定磁化而使磁化固定層的 迴旋方向更爲安定地釘扎。 此時,反強磁性層可使用的有IrMn、PtMn、FeMn、 F e2 〇3 ' CrMnPt、TbCo ' CrAs、NiMn、RhMn ' PdPtMn ' F e Rh等各種反強磁性體,只要在以光微影法形成磁環單 -17 - (14) (14)1313001 元之際,以和磁化固定層相接的順序來堆積即可。 此外,此情況下,爲了對反強磁性層賦予磁化,只要 是在施加磁場的狀態下成膜,或者在成膜後在施加磁場的 狀態下施以熱處理即可。 甚至,亦可如上述專利文獻3 —般,局部地設置反強 磁性層使其和磁化固定層的一部份相接。 又,上記第2實施形態中,雖然使用半導體積體電路 裝置來構成存取電晶體及周邊電路等而構成,但並非侷限 於半導體積體電路裝置,亦可以使用了約瑟夫遜結 (Joseph so n Junction)的超導電路裝置來構成開關元件 及周邊電路等。 又,上記第2實施形態中,雖然是藉由磁化自由層/ 穿隧絕緣層/磁化固定層所成之磁環單元來構成MR AM 的磁記憶格,但並非侷限於MR AM,亦可以含有GMR構 造之同樣的磁環單元來構成具有資訊保持能力的磁感測 器。 又’上記各實施形態中,雖偏心環的外徑爲5 OOnm, 但5 OOnm單純僅爲一例,隨著光微影技術的進展而可更 微小化’即使目前在實驗室中就有可能製作外徑寸法爲 ]0 Onm程度的偏心環,因此,亦可能作成奈米環單元。 若根據本發明’則由於將磁環單元做成偏心環狀,故 僅需光微影工程’就可製作能夠重現性良好地控制迴旋方 向的磁環單元,藉此,對於不受磁交互作用所致之微細化 極限之影響的高密度磁記錄裝置或磁記憶裝置之實現,可 -18 - (15) (15)1313001 以有很大的寄望。 【圖式簡單說明〕 〔圖1〕本發明之原理構成說明圖。 〔圖2〕本發明之第1實施形態之磁環單元之製造工 程中途的說明圖。 〔圖3〕本發明之第1實施形態之磁環單元之圖2以 後之製造工程的說明圖。 〔圖4〕本發明之第1實施形態之磁環單元之磁矩的 迴轉方向控制原理的說明圖。 〔圖5〕本發明之第1實施形態之磁環單元之遲滯 (hysteresis)特性的說明圖。 〔圖6〕先前之非偏心磁環單元的遲滯特性說明圖。 〔圖7〕本發明之第2實施形態之M R A Μ的槪略要部 剖面圖。 〔圖8〕本發明之第2實施形態之MR AM的電路構成 說明圖。 〔圖9〕本發明之第2實施形態之MR AM中之寫入動 作及讀取動作的說明圖。 〔圖I 0〕奈米環單元的槪念構成圖。 〔圖Π〕奈米環單元中,從對向磁區構造變化至磁 氣環流構造的說明圖。 主要元件對照表 -19 - (16) (16)1313001 1磁性體環 2磁壁 3 磁壁 1 ]矽基板 1 2光阻層 1 3 環狀凹部 14 突起部 1 5 NiFe 層 1 6磁環單元 17 磁壁 1 9 粗環幅磁區 2 0 細環幅磁區 2 1 η型矽基板 2 2 ρ型阱領域 2 3元件分離氧化膜 24閘極絕緣膜 2 5 感測線 26 ιΓ型LDD領域 2 7 側壁 28 η +型汲極領域 29 η +型源極領域 3 〇第1層間絕緣膜 3 1 W拴塞 3 2 W拴塞 -20 - (17) (17)1313001 3 3連接導體 3 4接地線 3 5第2層間絕緣膜 _ 3 6 W拴塞 - 37連接導體 _ 3 8寫入用字元線 3 9第3層間絕緣膜 40 W拴塞 _ 4 1下部電極 4 2第4層間絕緣膜 4 3 磁環單元 44 NiFe 層 4 5穿隧絕緣膜 4 6 C 〇 F e 層 4 7第5層間絕緣膜 4 8位元線 ‘ 4 9存取電晶體 5 0感測放大器 -21 -
Claims (1)
1313001
月日修正替id κ r . | 拾、申請專利範圍 第93108906號專利申請案 中文申請專利範圍修正本 民國98年5月6曰修正 1 .—種磁環單元,其特徵爲,至少具有:內徑中心點 位於對於外徑中心點呈偏心位置之偏心環狀,且是藉由磁 氣環流構造的迴旋方向之差異來記錄資訊的磁性體環。 2 ·如申請專利範圍第1項之磁環單元,其中,上記偏 心環狀之磁性體環,除了是由保磁力彼此互異之一對磁性 體環所成,還令一非磁性體層分隔存在於前記一對磁性體 環之間。 3 . —種磁記憶體裝置,其係具備磁阻記憶元件及存取 電晶體,該磁阻記憶元件係在半導體基板上,分別配置在 彼此呈交叉方向配置之字元線(word丨ine)和位元線 (bit line )之交叉領域上,且是由磁化迴旋方向呈可變 的第1磁性體層、和磁化迴旋方向呈固定的第2磁性體 層,隔著非磁性中間層所層積而成;該存取電晶體係將配 置在前記位元線之交叉方向上的感測線(sense line )當 作閛極;其特徵爲,前記磁阻記憶元件,至少是由:內徑 中心點位於對於外徑中心點呈偏心位置之偏心環狀的第1 磁性體環,及保磁力大於前記第1磁性體環的偏心環狀之 第2磁性體環,及設於前記第1磁性體環和第2磁性體環 之間的非磁性層所成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118198A JP3546238B1 (ja) | 2003-04-23 | 2003-04-23 | 磁気リングユニット及び磁気メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200502963A TW200502963A (en) | 2005-01-16 |
TWI313001B true TWI313001B (zh) | 2009-08-01 |
Family
ID=32821663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093108906A TW200502963A (en) | 2003-04-23 | 2004-03-31 | Magnetic loop unit and magnetic memory device |
Country Status (4)
Country | Link |
---|---|
US (1) | US7002839B2 (zh) |
JP (1) | JP3546238B1 (zh) |
KR (1) | KR101061811B1 (zh) |
TW (1) | TW200502963A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465983A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结及其形成方法 |
CN104465984A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
CN104576919A (zh) * | 2013-10-18 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种磁隧道结、其制造方法及含磁隧道结的存储单元 |
TWI737102B (zh) * | 2019-03-20 | 2021-08-21 | 日商鎧俠股份有限公司 | 磁性記憶裝置 |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911832B2 (en) | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US7573737B2 (en) * | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US8144425B2 (en) * | 2003-12-15 | 2012-03-27 | Seagate Technology Llc | Magnetic recording head with compact yoke |
US7580228B1 (en) * | 2004-05-29 | 2009-08-25 | Lauer Mark A | Current perpendicular to plane sensor with non-rectangular sense layer stack |
US7072208B2 (en) * | 2004-07-28 | 2006-07-04 | Headway Technologies, Inc. | Vortex magnetic random access memory |
US7599156B2 (en) | 2004-10-08 | 2009-10-06 | Kabushiki Kaisha Toshiba | Magnetoresistive element having specially shaped ferromagnetic layer |
JP4594694B2 (ja) * | 2004-10-08 | 2010-12-08 | 株式会社東芝 | 磁気抵抗効果素子 |
WO2006099482A2 (en) * | 2005-03-14 | 2006-09-21 | The Johns Hopkins University | Ferromagnetic nanorings, mediums embodying same including devices and methods related thereto |
US7593184B2 (en) * | 2005-10-24 | 2009-09-22 | Seagate Technology Llc | Rotating write field generated by circulating domain walls in a magnetic ring: a DC-driven high-frequency oscillator |
JP4959717B2 (ja) * | 2005-12-31 | 2012-06-27 | 中国科学院物理研究所 | 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 |
JP4803681B2 (ja) * | 2006-03-02 | 2011-10-26 | 国立大学法人京都大学 | 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子 |
CN100477316C (zh) * | 2006-04-11 | 2009-04-08 | 中国科学院物理研究所 | 基于环状闭合型磁性多层膜的磁逻辑元件 |
JP2008098515A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US8349546B2 (en) * | 2007-06-28 | 2013-01-08 | Ming-Nung Lin | Fabricating method of nano-ring structure by nano-lithography |
US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
KR100952468B1 (ko) | 2007-12-14 | 2010-04-13 | 한국전자통신연구원 | 자기장 감지소자의 제조방법 |
KR100949804B1 (ko) | 2007-12-14 | 2010-03-30 | 한국전자통신연구원 | 자기장 감지소자 |
TWI361504B (en) | 2008-01-30 | 2012-04-01 | Ind Tech Res Inst | Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara |
KR101049651B1 (ko) * | 2009-03-04 | 2011-07-14 | 주식회사 하이닉스반도체 | 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법 |
CN102280575B (zh) * | 2010-06-13 | 2014-03-19 | 中芯国际集成电路制造(上海)有限公司 | 一种环形结构的制作方法 |
CN103069493B (zh) * | 2010-08-31 | 2017-04-12 | 香港城市大学 | 磁存储单元 |
US20120068280A1 (en) * | 2010-09-20 | 2012-03-22 | U.S. Government As Represented By The Secretary Of The Army | Magnetic Nano-Ring Device and Method of Fabrication |
US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
US8854871B1 (en) * | 2012-11-19 | 2014-10-07 | U.S. Department Of Energy | Dynamic control of spin states in interacting magnetic elements |
US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
JP2017054936A (ja) | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 磁気メモリ素子および磁気メモリ |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
CN105845823B (zh) * | 2016-04-04 | 2018-10-09 | 兰州大学 | 一种磁性器件及制备方法 |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US20190296220A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541868A (en) * | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
JPH11154389A (ja) | 1997-09-18 | 1999-06-08 | Canon Inc | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 |
US6391483B1 (en) * | 1999-03-30 | 2002-05-21 | Carnegie Mellon University | Magnetic device and method of forming same |
JP2001084758A (ja) | 1999-09-17 | 2001-03-30 | Fujitsu Ltd | 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ |
JP2002299584A (ja) | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 磁気ランダムアクセスメモリ装置および半導体装置 |
DE10216865A1 (de) * | 2001-04-17 | 2002-12-12 | Hitachi Metals Ltd | Wärmebehandlungsofen mit Magnetfeld sowie Wärmebehandlungsverfahren unter Verwendung desselben |
KR100403313B1 (ko) | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
AU2003234403A1 (en) * | 2002-05-16 | 2003-12-02 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
JP4016101B2 (ja) * | 2002-08-22 | 2007-12-05 | 国立大学法人大阪大学 | 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法 |
JP3987924B2 (ja) * | 2002-12-13 | 2007-10-10 | 国立大学法人大阪大学 | 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法 |
EP1434463A3 (en) * | 2002-12-27 | 2008-11-26 | Panasonic Corporation | Electroacoustic transducer and electronic apparatus with such a transducer |
WO2004073035A2 (en) * | 2003-02-10 | 2004-08-26 | Massachusetts Institute Of Technology | Magnetic memory elements using 360 degree domain walls |
JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
US6936479B2 (en) * | 2004-01-15 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Method of making toroidal MRAM cells |
-
2003
- 2003-04-23 JP JP2003118198A patent/JP3546238B1/ja not_active Expired - Fee Related
-
2004
- 2004-03-31 TW TW093108906A patent/TW200502963A/zh not_active IP Right Cessation
- 2004-04-20 US US10/827,366 patent/US7002839B2/en not_active Expired - Fee Related
- 2004-04-23 KR KR1020040028174A patent/KR101061811B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465983A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结及其形成方法 |
CN104465984A (zh) * | 2013-09-17 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
CN104465983B (zh) * | 2013-09-17 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结及其形成方法 |
CN104465984B (zh) * | 2013-09-17 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
CN104576919A (zh) * | 2013-10-18 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种磁隧道结、其制造方法及含磁隧道结的存储单元 |
CN104576919B (zh) * | 2013-10-18 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种磁隧道结、其制造方法及含磁隧道结的存储单元 |
TWI737102B (zh) * | 2019-03-20 | 2021-08-21 | 日商鎧俠股份有限公司 | 磁性記憶裝置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004327583A (ja) | 2004-11-18 |
JP3546238B1 (ja) | 2004-07-21 |
US7002839B2 (en) | 2006-02-21 |
TW200502963A (en) | 2005-01-16 |
KR101061811B1 (ko) | 2011-09-05 |
KR20040092494A (ko) | 2004-11-03 |
US20040213039A1 (en) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313001B (zh) | ||
US8287944B2 (en) | Magnetic memory cell construction | |
US8726491B2 (en) | Method of forming a spin-transfer torque random access memory (STT-RAM) device | |
JP5279384B2 (ja) | Stt−mtj−mramセルおよびその製造方法 | |
US7005691B2 (en) | Magnetoresistance element and magnetoresistance storage element and magnetic memory | |
US20060198185A1 (en) | Magnetic device and method of making the same | |
JPH10162326A (ja) | 磁気トンネル接合素子、接合メモリ・セル及び接合磁界センサ | |
JP2001237472A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
US8198660B2 (en) | Multi-bit STRAM memory cells | |
US7247510B2 (en) | Magnetic recording medium and magnetic memory apparatus | |
JP2002280637A (ja) | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 | |
JP2004193595A (ja) | 磁気セル及び磁気メモリ | |
JP2006269530A (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP3977576B2 (ja) | 磁気メモリ装置 | |
US8482970B2 (en) | Multi-bit STRAM memory cells | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
US6927075B2 (en) | Magnetic memory with self-aligned magnetic keeper structure | |
JP4900647B2 (ja) | 磁気ランダムアクセスメモリ | |
JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2003115623A (ja) | 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ | |
JP2001274480A (ja) | 磁気メモリの製造方法 | |
JP2001284681A (ja) | 磁気メモリの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |