JP2001274480A - 磁気メモリの製造方法 - Google Patents
磁気メモリの製造方法Info
- Publication number
- JP2001274480A JP2001274480A JP2000085564A JP2000085564A JP2001274480A JP 2001274480 A JP2001274480 A JP 2001274480A JP 2000085564 A JP2000085564 A JP 2000085564A JP 2000085564 A JP2000085564 A JP 2000085564A JP 2001274480 A JP2001274480 A JP 2001274480A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- magnetic memory
- ferromagnetic
- memory elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 パターンが微細化してもメモリ層に記録され
た磁化状態が安定に存在し、かつ消費電力が小さい、複
数の磁気メモリ素子からなる磁気メモリの製造方法を提
供する。 【解決手段】 少なくとも第1磁性層、非磁性層、記録
層となる第2磁性層を積層した複数の磁気メモリ素子か
らなる磁気メモリの製造方法であって、少なくとも基板
上に記録層となる第1磁性層、非磁性層、第2磁性層の
積層膜を連続して形成し、積層膜を互いに分離された磁
気メモリ素子の形状に加工し、基板上に形成された複数
の磁気メモリ素子間の空間を充填する絶縁層を形成し、
複数の磁気メモリ素子上及び磁気メモリ素子間の絶縁層
上に導体層と第3磁性層を連続して形成し、第3磁性層
を磁気メモリ素子と略同形状に加工し、導体層を隣接す
る磁気メモリ素子を1方向にのみ連結するように加工す
るものである。
た磁化状態が安定に存在し、かつ消費電力が小さい、複
数の磁気メモリ素子からなる磁気メモリの製造方法を提
供する。 【解決手段】 少なくとも第1磁性層、非磁性層、記録
層となる第2磁性層を積層した複数の磁気メモリ素子か
らなる磁気メモリの製造方法であって、少なくとも基板
上に記録層となる第1磁性層、非磁性層、第2磁性層の
積層膜を連続して形成し、積層膜を互いに分離された磁
気メモリ素子の形状に加工し、基板上に形成された複数
の磁気メモリ素子間の空間を充填する絶縁層を形成し、
複数の磁気メモリ素子上及び磁気メモリ素子間の絶縁層
上に導体層と第3磁性層を連続して形成し、第3磁性層
を磁気メモリ素子と略同形状に加工し、導体層を隣接す
る磁気メモリ素子を1方向にのみ連結するように加工す
るものである。
Description
【0001】
【発明の属する技術分野】本発明は磁気抵抗効果を用い
た複数の磁気メモリ素子からなる磁気メモリの製造方法
に関するものである。
た複数の磁気メモリ素子からなる磁気メモリの製造方法
に関するものである。
【0002】
【従来の技術】これまでに、異方性磁気抵抗効果(AM
R)素子や巨大磁気抵抗効果(GMR)素子、磁気トン
ネル接合(MTJ)素子のHDD用再生ヘッドや磁気メ
モリへの応用が考えられている。
R)素子や巨大磁気抵抗効果(GMR)素子、磁気トン
ネル接合(MTJ)素子のHDD用再生ヘッドや磁気メ
モリへの応用が考えられている。
【0003】磁気メモリにおいては、半導体メモリと同
じく稼動部の無い固体メモリであるが、電源が断たれて
も情報を失わない、繰り返し回数が無限回である、放射
線が入射しても記録内容が消失する危険性が無い等、半
導体メモリと比較して有用である。
じく稼動部の無い固体メモリであるが、電源が断たれて
も情報を失わない、繰り返し回数が無限回である、放射
線が入射しても記録内容が消失する危険性が無い等、半
導体メモリと比較して有用である。
【0004】特にMTJ素子は大きな抵抗変化率を持つ
ことから、メモリセルへの使用が期待されている。従来
のMTJ素子の構成を図9に示す。なお、このような構
造はたとえば特開平9―106514号公報に示されて
いる。図9のMTJ素子は、反強磁性層41、強磁性層
42、絶縁層43、強磁性層44を積層したものであ
る。ここで、反強磁性層41としてはFeMn、NiM
n、PtMn、IrMn等の合金が用いられ、強磁性層
42及び強磁性層44としてはFe、Co、Ni或はこ
れらの合金が用いられる。また、絶縁層43としては各
種の酸化物や窒化物が検討されているが、Al2O3膜の
場合に最も高い磁気抵抗(MR)比が得られることが知
られている。
ことから、メモリセルへの使用が期待されている。従来
のMTJ素子の構成を図9に示す。なお、このような構
造はたとえば特開平9―106514号公報に示されて
いる。図9のMTJ素子は、反強磁性層41、強磁性層
42、絶縁層43、強磁性層44を積層したものであ
る。ここで、反強磁性層41としてはFeMn、NiM
n、PtMn、IrMn等の合金が用いられ、強磁性層
42及び強磁性層44としてはFe、Co、Ni或はこ
れらの合金が用いられる。また、絶縁層43としては各
種の酸化物や窒化物が検討されているが、Al2O3膜の
場合に最も高い磁気抵抗(MR)比が得られることが知
られている。
【0005】また、この他に、反強磁性層41を除いた
構成で、強磁性層42と強磁性層44の保磁力差を利用
したMTJ素子の提案もなされている。
構成で、強磁性層42と強磁性層44の保磁力差を利用
したMTJ素子の提案もなされている。
【0006】図9の構造のMTJ素子を磁気メモリに使
用する場合の動作原理を図10に示す。強磁性層42及
び強磁性層44の磁化はいずれも膜面内にあり、平行も
しくは反平行となるように実効的な一軸磁気異方性を有
している。そして、強磁性層42の磁化は反強磁性層4
1との交換結合により実質的に一方向に固定され、強磁
性層44の磁化の方向で記録を保持する。
用する場合の動作原理を図10に示す。強磁性層42及
び強磁性層44の磁化はいずれも膜面内にあり、平行も
しくは反平行となるように実効的な一軸磁気異方性を有
している。そして、強磁性層42の磁化は反強磁性層4
1との交換結合により実質的に一方向に固定され、強磁
性層44の磁化の方向で記録を保持する。
【0007】このメモリ層となる強磁性層44の磁化が
平行もしくは反平行でMTJ素子の抵抗が異なることを
検出して読み出しを行い、MTJ素子の近傍に配置した
電流線が発生する磁界を利用して強磁性層44の磁化の
向きを変えることで書き込みを行う。
平行もしくは反平行でMTJ素子の抵抗が異なることを
検出して読み出しを行い、MTJ素子の近傍に配置した
電流線が発生する磁界を利用して強磁性層44の磁化の
向きを変えることで書き込みを行う。
【0008】ところで、上記構造のMTJ素子では強磁
性層42及び強磁性層44の磁化が面内方向であるた
め、両端部には磁極が発生する。その結果このようなM
TJ素子でメモリアレイを形成するとMTJ素子間に静
磁気相互作用が生じることになる。これは個々のMTJ
素子の特性が隣接するMTJ素子の状態に影響されるこ
とを意味し、MTJ素子の間隔を狭めて記録密度を増大
することを困難にしている。このような問題に対し、特
開平11−161919号公報に、端部磁極の影響を低
減する方法が開示されている。図11にこの構造を示
す。これによれば、反強磁性層41と結合してその磁化
の方向が固定されている強磁性層42(固定層)と外部
磁界に対して自由に回転できる強磁性層44(自由層)
が絶縁層43を介して積層されており、さらに、強磁性
層42及び強磁性層44の両方が、非磁性金属層52、
55を介して反強磁性的に結合する2層の強磁性層5
1、53及54、56で構成されている。従って、自由
層及び固定層の両方で、端部に発生する磁極を低減する
ことができる。
性層42及び強磁性層44の磁化が面内方向であるた
め、両端部には磁極が発生する。その結果このようなM
TJ素子でメモリアレイを形成するとMTJ素子間に静
磁気相互作用が生じることになる。これは個々のMTJ
素子の特性が隣接するMTJ素子の状態に影響されるこ
とを意味し、MTJ素子の間隔を狭めて記録密度を増大
することを困難にしている。このような問題に対し、特
開平11−161919号公報に、端部磁極の影響を低
減する方法が開示されている。図11にこの構造を示
す。これによれば、反強磁性層41と結合してその磁化
の方向が固定されている強磁性層42(固定層)と外部
磁界に対して自由に回転できる強磁性層44(自由層)
が絶縁層43を介して積層されており、さらに、強磁性
層42及び強磁性層44の両方が、非磁性金属層52、
55を介して反強磁性的に結合する2層の強磁性層5
1、53及54、56で構成されている。従って、自由
層及び固定層の両方で、端部に発生する磁極を低減する
ことができる。
【0009】
【発明が解決しようとする課題】ところで、特開平11
−161919号公報における反強磁性層に隣接しない
強磁性層(自由層)はNiFe/Ru/NiFeで構成
されており、外部磁界の印加により自由に回転する。実
施例ではRuの膜厚は二つのNiFe層が最大の反強磁
性結合強度を持つように設定され、かつ、二つのNiF
e層の膜厚がわずかに異なるように設定されている。磁
界が印加された場合の自由層の動作は、二つのNiFe
層の膜厚差によって生じる正味の磁化が回転することに
より行われる。
−161919号公報における反強磁性層に隣接しない
強磁性層(自由層)はNiFe/Ru/NiFeで構成
されており、外部磁界の印加により自由に回転する。実
施例ではRuの膜厚は二つのNiFe層が最大の反強磁
性結合強度を持つように設定され、かつ、二つのNiF
e層の膜厚がわずかに異なるように設定されている。磁
界が印加された場合の自由層の動作は、二つのNiFe
層の膜厚差によって生じる正味の磁化が回転することに
より行われる。
【0010】ところが、二つのNiFe層が最大の反強
磁性結合強度を持つRuの膜厚は4Å乃至8Åと非常に
薄く、ピンホールが生じた場合には逆に強磁性結合が発
生することから、反強磁性結合強度を安定して得ること
は難しい。また、外部磁界による磁化反転が生じるため
には、二つのNiFe層の膜厚が異なる必要があるが、
これにより外部から見た場合の正味の磁化をゼロにする
ことができず、当初の目的が達成できない。さらに、磁
気メモリ素子として用いる場合には、磁化反転を生じる
ために必要な磁界を、隣接する導体線を流れる電流によ
り発生させるが、消費電力を低減させるための構成につ
いてはなにも記述されていない。
磁性結合強度を持つRuの膜厚は4Å乃至8Åと非常に
薄く、ピンホールが生じた場合には逆に強磁性結合が発
生することから、反強磁性結合強度を安定して得ること
は難しい。また、外部磁界による磁化反転が生じるため
には、二つのNiFe層の膜厚が異なる必要があるが、
これにより外部から見た場合の正味の磁化をゼロにする
ことができず、当初の目的が達成できない。さらに、磁
気メモリ素子として用いる場合には、磁化反転を生じる
ために必要な磁界を、隣接する導体線を流れる電流によ
り発生させるが、消費電力を低減させるための構成につ
いてはなにも記述されていない。
【0011】さらに、先行例では磁気ヘッドに用いた場
合に印加磁界と自由層の困難軸方向が直交する配置で使
用されているが、磁気メモリ素子に使用する場合は、通
常磁気メモリ素子上で交差する二本の導体線により発生
する磁界によって自由層の磁化を回転させるため、印加
磁界は自由層の困難軸方向に対し斜めに傾いた方向にな
る。そのため、先行例に記載されているような単純な磁
化回転による磁化反転が生じるとは考えにくく、この構
成の素子を磁気メモリ素子として用いることは難しい。
合に印加磁界と自由層の困難軸方向が直交する配置で使
用されているが、磁気メモリ素子に使用する場合は、通
常磁気メモリ素子上で交差する二本の導体線により発生
する磁界によって自由層の磁化を回転させるため、印加
磁界は自由層の困難軸方向に対し斜めに傾いた方向にな
る。そのため、先行例に記載されているような単純な磁
化回転による磁化反転が生じるとは考えにくく、この構
成の素子を磁気メモリ素子として用いることは難しい。
【0012】そこで、本発明は上記課題を解決するため
に、パターンが微細化してもメモリ層に記録された磁化
状態が安定に存在し、消費電力が小さい複数の磁気メモ
リ素子からなる磁気メモリの製造方法を提供することを
目的とする。
に、パターンが微細化してもメモリ層に記録された磁化
状態が安定に存在し、消費電力が小さい複数の磁気メモ
リ素子からなる磁気メモリの製造方法を提供することを
目的とする。
【0013】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたものであって、少なくとも第1磁性
層、非磁性層、記録層となる第2磁性層を積層した複数
の磁気メモリ素子からなる磁気メモリの製造方法であっ
て、基板上に少なくとも記録層となる前記第1磁性層、
前記非磁性層、前記第2磁性層の積層膜を基板側から順
に連続して形成する工程と、前記積層膜を互いに分離さ
れた磁気メモリ素子の形状に加工する工程と、基板上に
形成された複数の前記磁気メモリ素子間の空間を充填す
るように絶縁層を形成する工程と、前記複数の磁気メモ
リ素子上及び前記磁気メモリ素子間の絶縁層上に、導体
層と第3磁性層を連続して形成する工程と、前記第3磁
性層を前記磁気メモリ素子と略同形状に加工した後に、
隣接する磁気メモリ素子を1方向にのみ連結するように
前記導体層を加工する工程からなることを特徴とする磁
気メモリの製造方法である。
するためになされたものであって、少なくとも第1磁性
層、非磁性層、記録層となる第2磁性層を積層した複数
の磁気メモリ素子からなる磁気メモリの製造方法であっ
て、基板上に少なくとも記録層となる前記第1磁性層、
前記非磁性層、前記第2磁性層の積層膜を基板側から順
に連続して形成する工程と、前記積層膜を互いに分離さ
れた磁気メモリ素子の形状に加工する工程と、基板上に
形成された複数の前記磁気メモリ素子間の空間を充填す
るように絶縁層を形成する工程と、前記複数の磁気メモ
リ素子上及び前記磁気メモリ素子間の絶縁層上に、導体
層と第3磁性層を連続して形成する工程と、前記第3磁
性層を前記磁気メモリ素子と略同形状に加工した後に、
隣接する磁気メモリ素子を1方向にのみ連結するように
前記導体層を加工する工程からなることを特徴とする磁
気メモリの製造方法である。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図8を用いて説明する。
て、図1から図8を用いて説明する。
【0015】図1は本発明の製造方法により製造される
磁気メモリ素子を示している。図1に示すように、本実
施例による磁気メモリ素子1はMTJ素子を用いてお
り、導体層11、絶縁層12、導体層13、反強磁性層
14、強磁性層15(固定層)、絶縁層16、強磁性層
17(自由層)、導体層18、強磁性層19からなる。
磁気メモリ素子を示している。図1に示すように、本実
施例による磁気メモリ素子1はMTJ素子を用いてお
り、導体層11、絶縁層12、導体層13、反強磁性層
14、強磁性層15(固定層)、絶縁層16、強磁性層
17(自由層)、導体層18、強磁性層19からなる。
【0016】本実施例では固定層15を強磁性層20、
金属層21、強磁性層22の積層膜で構成しており、金
属層21の膜厚は強磁性層20と強磁性層22が反強磁
性結合するように選ばれ、強磁性層20と強磁性層22
はほぼ等しい磁化を持つように選ばれている。固定層1
5は単層の強磁性体で構成することもできるが、このよ
うな積層構造にすることで、固定層15の端部に発生す
る磁極を実質的にゼロにすることができる。
金属層21、強磁性層22の積層膜で構成しており、金
属層21の膜厚は強磁性層20と強磁性層22が反強磁
性結合するように選ばれ、強磁性層20と強磁性層22
はほぼ等しい磁化を持つように選ばれている。固定層1
5は単層の強磁性体で構成することもできるが、このよ
うな積層構造にすることで、固定層15の端部に発生す
る磁極を実質的にゼロにすることができる。
【0017】また、強磁性層20と強磁性層22に異方
性磁界が大きい材料を用いることにより、反強磁性層1
4を省略した構造とすることも可能である。
性磁界が大きい材料を用いることにより、反強磁性層1
4を省略した構造とすることも可能である。
【0018】強磁性層15、強磁性層17及び強磁性層
19は紙面に対して平行な方向に一軸異方性を付与され
ており、反強磁性層14と強磁性層15は交換結合して
いる。
19は紙面に対して平行な方向に一軸異方性を付与され
ており、反強磁性層14と強磁性層15は交換結合して
いる。
【0019】本実施例の磁気メモリ素子では、固定層1
5を構成する強磁性層22と強磁性層17の磁化が互い
に平行又は反平行で二つの状態がつくられる。
5を構成する強磁性層22と強磁性層17の磁化が互い
に平行又は反平行で二つの状態がつくられる。
【0020】また、本実施例では、導体層18はビット
線と抵抗変化を検出するための電極を兼ねており、配線
ルールによって決まる間隔を隔てて隣接する磁気メモリ
素子に接続されている。導体層13は下部電極であり、
導体層11はワード線である。
線と抵抗変化を検出するための電極を兼ねており、配線
ルールによって決まる間隔を隔てて隣接する磁気メモリ
素子に接続されている。導体層13は下部電極であり、
導体層11はワード線である。
【0021】ここで、図1に示すように導体層18には
紙面に対して垂直に、導体層11には紙面に対して平行
に電流を流す。図2は、そのときに二つの電流によって
強磁性層17と強磁性層19の位置に発生する磁界を膜
面に垂直方向から見たものである。このように強磁性層
17{図2(b)}と強磁性層19{図2(a)}の位
置には、導体層18による磁界HBと導体層11による
磁界HWの合成磁界が印加される。図2(a)及び図2
(b)に示すように強磁性層17と強磁性層19の位置
では合成磁界の向きが異なることから、紙面の左右方向
に一軸異方性を付与された強磁性層17、19は互いに
異なる向きに磁化される。従って強磁性層17の磁化は
強磁性層19の両端に生じる磁極のつくる磁界によって
安定化される。
紙面に対して垂直に、導体層11には紙面に対して平行
に電流を流す。図2は、そのときに二つの電流によって
強磁性層17と強磁性層19の位置に発生する磁界を膜
面に垂直方向から見たものである。このように強磁性層
17{図2(b)}と強磁性層19{図2(a)}の位
置には、導体層18による磁界HBと導体層11による
磁界HWの合成磁界が印加される。図2(a)及び図2
(b)に示すように強磁性層17と強磁性層19の位置
では合成磁界の向きが異なることから、紙面の左右方向
に一軸異方性を付与された強磁性層17、19は互いに
異なる向きに磁化される。従って強磁性層17の磁化は
強磁性層19の両端に生じる磁極のつくる磁界によって
安定化される。
【0022】さらに、強磁性層17と強磁性層19の磁
化の大きさをほぼ等しくしておくことで、外部に対して
は見かけ上磁化が無くなり、隣接する磁気メモリ素子に
影響を及ぼすことがなくなる。さらにまた、強磁性層1
7と強磁性層19には導体層18が直接接していること
から、小電流でも十分な磁界強度が得られ、磁気メモリ
素子の低消費電力化が実現できる。
化の大きさをほぼ等しくしておくことで、外部に対して
は見かけ上磁化が無くなり、隣接する磁気メモリ素子に
影響を及ぼすことがなくなる。さらにまた、強磁性層1
7と強磁性層19には導体層18が直接接していること
から、小電流でも十分な磁界強度が得られ、磁気メモリ
素子の低消費電力化が実現できる。
【0023】反強磁性層14の材料としてはFeMn、
NiMn、PtMn、IrMn等の合金を用いることが
でき、強磁性層15、17、19の材料としてはFe、
Co、Ni或はこれらの合金を用いることができる。ま
た、絶縁層16としてはMR比の点からAl2O3膜が好
ましいが、その他の酸化膜、窒化膜等の絶縁膜でもあっ
ても、またSi膜、ダイヤモンド膜、ダイヤモンドライ
クカーボン(DLC)膜等の絶縁膜であっても構わな
い。
NiMn、PtMn、IrMn等の合金を用いることが
でき、強磁性層15、17、19の材料としてはFe、
Co、Ni或はこれらの合金を用いることができる。ま
た、絶縁層16としてはMR比の点からAl2O3膜が好
ましいが、その他の酸化膜、窒化膜等の絶縁膜でもあっ
ても、またSi膜、ダイヤモンド膜、ダイヤモンドライ
クカーボン(DLC)膜等の絶縁膜であっても構わな
い。
【0024】強磁性層15、17、19の膜厚は、膜厚
が薄すぎると熱エネルギーの影響で強磁性体が超常磁性
化するため、10Å以上であることが望ましい。また、
前記絶縁層16の層厚は3Å以上30Å以下であること
が好ましい。これは、絶縁層16の膜厚が3Å以下であ
る場合、強磁性層15と強磁性層17が電気的にショー
トする可能性があり、絶縁層16の膜厚が30Å以上で
ある場合、電子のトンネルが起きにくく、磁気抵抗比が
小さくなってしまうからである。
が薄すぎると熱エネルギーの影響で強磁性体が超常磁性
化するため、10Å以上であることが望ましい。また、
前記絶縁層16の層厚は3Å以上30Å以下であること
が好ましい。これは、絶縁層16の膜厚が3Å以下であ
る場合、強磁性層15と強磁性層17が電気的にショー
トする可能性があり、絶縁層16の膜厚が30Å以上で
ある場合、電子のトンネルが起きにくく、磁気抵抗比が
小さくなってしまうからである。
【0025】次に、図3から図6を用いて図1に示した
磁気メモリの第1の製造方法を説明する。図は簡略化の
ために1つのメモリ素子についてその断面図を示してい
る。
磁気メモリの第1の製造方法を説明する。図は簡略化の
ために1つのメモリ素子についてその断面図を示してい
る。
【0026】通常磁気メモリ素子が形成される基板は、
磁気メモリ素子を選択するためのトランジスタが形成さ
れた半導体基板上に、さらに絶縁層が形成され平坦化さ
れている。ワード線は図1に示したように磁気メモリ素
子の下部に配置してもよいし、上部に配置することもで
きる(図示せず)。
磁気メモリ素子を選択するためのトランジスタが形成さ
れた半導体基板上に、さらに絶縁層が形成され平坦化さ
れている。ワード線は図1に示したように磁気メモリ素
子の下部に配置してもよいし、上部に配置することもで
きる(図示せず)。
【0027】第1の工程では導体層(下部電極)13、
反強磁性層14、強磁性層15(固定層)、絶縁層1
6、強磁性層17(自由層)を連続して形成する{図3
(a)}。強磁性層15は、本実施例では金属層を挟ん
で反強磁性結合する2つの強磁性層で構成されている
が、1層の強磁性層のみとすることも可能であり、ま
た、反強磁性層を除いた構造にすることも可能である。
いずれの場合でも本発明による製造方法を用いて磁気メ
モリ素子を製造することが可能である。各層の成膜に
は、スパッタリング法、蒸着法などの一般的な成膜法を
用いることができる。
反強磁性層14、強磁性層15(固定層)、絶縁層1
6、強磁性層17(自由層)を連続して形成する{図3
(a)}。強磁性層15は、本実施例では金属層を挟ん
で反強磁性結合する2つの強磁性層で構成されている
が、1層の強磁性層のみとすることも可能であり、ま
た、反強磁性層を除いた構造にすることも可能である。
いずれの場合でも本発明による製造方法を用いて磁気メ
モリ素子を製造することが可能である。各層の成膜に
は、スパッタリング法、蒸着法などの一般的な成膜法を
用いることができる。
【0028】第2の工程では上述の積層膜を下部電極の
形状に加工する。加工法としては、まずフォトリソグラ
フィを用いてレジストパターンを形成し、イオンビーム
エッチングなどにより所望の形状に加工を行う(図示せ
ず)。以下に述べる工程においても、素子形状の加工に
は同様の加工法を用いることができる。
形状に加工する。加工法としては、まずフォトリソグラ
フィを用いてレジストパターンを形成し、イオンビーム
エッチングなどにより所望の形状に加工を行う(図示せ
ず)。以下に述べる工程においても、素子形状の加工に
は同様の加工法を用いることができる。
【0029】第3の工程では、各磁気メモリ素子が孤立
するように導体層13を残して加工する{図3
(b)}。ここまでの工程で、配線ルールによってきま
る間隔を隔てて位置する孤立した磁気メモリ素子が形成
される。
するように導体層13を残して加工する{図3
(b)}。ここまでの工程で、配線ルールによってきま
る間隔を隔てて位置する孤立した磁気メモリ素子が形成
される。
【0030】第4の工程では、第3の工程でエッチング
マスクとして用いたレジスト23を剥離せずに、孤立し
た磁気メモリ素子間の空間部分を充填するように絶縁層
24を形成する{図4(a)}。絶縁層24にはSiO
2やAl2O3などを用いることができる。このようにレ
ジスト23を除去せずに絶縁層24を堆積することで、
磁気メモリ素子上に堆積した絶縁層24はリフトオフに
より除去することができる{図4(b)}。そのため、
平坦化などの磁気メモリ素子上の絶縁層24を除く工程
が不要となる。
マスクとして用いたレジスト23を剥離せずに、孤立し
た磁気メモリ素子間の空間部分を充填するように絶縁層
24を形成する{図4(a)}。絶縁層24にはSiO
2やAl2O3などを用いることができる。このようにレ
ジスト23を除去せずに絶縁層24を堆積することで、
磁気メモリ素子上に堆積した絶縁層24はリフトオフに
より除去することができる{図4(b)}。そのため、
平坦化などの磁気メモリ素子上の絶縁層24を除く工程
が不要となる。
【0031】第5の工程では、第2の導体層18と第3
の磁性層19を連続して形成する{図5(a)}。
の磁性層19を連続して形成する{図5(a)}。
【0032】第6の工程では第3の磁性層19を、第3
の工程で形成された磁気メモリ素子と略同形状に加工す
る{図5(b)}。
の工程で形成された磁気メモリ素子と略同形状に加工す
る{図5(b)}。
【0033】第7の工程では第2の導体層18を紙面の
奥行き方向にのみ接続されるように加工する{図6}。
このように導体層18の加工を最後に行うことで、絶縁
層22がエッチングされることを回避できる。
奥行き方向にのみ接続されるように加工する{図6}。
このように導体層18の加工を最後に行うことで、絶縁
層22がエッチングされることを回避できる。
【0034】以上の製造方法により、図1に示した高密
度化に適した磁気メモリ素子及び磁気メモリを得ること
ができる。
度化に適した磁気メモリ素子及び磁気メモリを得ること
ができる。
【0035】また、本実施例ではワード線となる導体層
11をメモリ素子の下部(基板側)に配置したが、メモ
リ素子の上部に配置しても、本実施例の製造方法により
高密度化に適した磁気メモリ素子及び磁気メモリを得る
ことができる。
11をメモリ素子の下部(基板側)に配置したが、メモ
リ素子の上部に配置しても、本実施例の製造方法により
高密度化に適した磁気メモリ素子及び磁気メモリを得る
ことができる。
【0036】さらにまた、図7に示すように、ワード線
となる導体層11のメモリ素子とは向い合わない側に高
い透磁率を有する強磁性層31が接している構造を製造
することもできる。この構造では記録時に電流が導体層
11に流れて磁界を発生するが、強磁性層31が高い透
磁率を有するために、導体層11の強磁性層31側の磁
界は強磁性層31に集中する。その結果、導体層11の
強磁性層31とは逆側の磁界は大きくなり、同じ電流を
流しても、強磁性層31がない場合に比べて記録層とな
る強磁性層17及び強磁性層19の位置での磁界強度は
増加する。従って、強磁性層31がない場合に比べて磁
気メモリの消費電力を低減することができる。
となる導体層11のメモリ素子とは向い合わない側に高
い透磁率を有する強磁性層31が接している構造を製造
することもできる。この構造では記録時に電流が導体層
11に流れて磁界を発生するが、強磁性層31が高い透
磁率を有するために、導体層11の強磁性層31側の磁
界は強磁性層31に集中する。その結果、導体層11の
強磁性層31とは逆側の磁界は大きくなり、同じ電流を
流しても、強磁性層31がない場合に比べて記録層とな
る強磁性層17及び強磁性層19の位置での磁界強度は
増加する。従って、強磁性層31がない場合に比べて磁
気メモリの消費電力を低減することができる。
【0037】強磁性層31にはNiFe合金、CoZr
Nb系非晶質合金、FeAlSi系合金などの高透磁率
合金を用いることができる。強磁性層31は導体層11
と同形状に加工すればよいので、その後の工程は第1の
実施例で示した製造方法をそのまま用いることができ
る。
Nb系非晶質合金、FeAlSi系合金などの高透磁率
合金を用いることができる。強磁性層31は導体層11
と同形状に加工すればよいので、その後の工程は第1の
実施例で示した製造方法をそのまま用いることができ
る。
【0038】以上のように、本発明による磁気メモリ素
子の製造方法により、図7に示した高密度化に適し、か
つ低消費電力の磁気メモリ素子及び磁気メモリを得るこ
とが可能になる。
子の製造方法により、図7に示した高密度化に適し、か
つ低消費電力の磁気メモリ素子及び磁気メモリを得るこ
とが可能になる。
【0039】次に、本発明の第2の製造方法について図
8を用いて説明する。
8を用いて説明する。
【0040】本実施例では、磁気メモリ素子が孤立する
ように加工する第3工程までは、第1の実施例による製
造方法と同じである。第4工程では、レジストを除去し
て孤立した磁気メモリ素子間の空間部分を充填するよう
に絶縁層24を形成する{図8(a)}。第5工程で
は、CMPなどの機械加工を用いて磁気メモリ素子上の
絶縁層24を除去し平坦化を行う{図8(b)}。又
は、絶縁層形成後に生じた凹凸をさらにレジストで平坦
化し、全体をエッチバックすることで磁気メモリ素子上
の絶縁層を除去することもできる。これ以降の工程は実
施例1と同様に行うことで、図1に示した高密度化に適
した磁気メモリ素子及び磁気メモリを得ることができ
る。
ように加工する第3工程までは、第1の実施例による製
造方法と同じである。第4工程では、レジストを除去し
て孤立した磁気メモリ素子間の空間部分を充填するよう
に絶縁層24を形成する{図8(a)}。第5工程で
は、CMPなどの機械加工を用いて磁気メモリ素子上の
絶縁層24を除去し平坦化を行う{図8(b)}。又
は、絶縁層形成後に生じた凹凸をさらにレジストで平坦
化し、全体をエッチバックすることで磁気メモリ素子上
の絶縁層を除去することもできる。これ以降の工程は実
施例1と同様に行うことで、図1に示した高密度化に適
した磁気メモリ素子及び磁気メモリを得ることができ
る。
【0041】磁気メモリ素子の構成としては、強磁性層
(固定層)15の磁化は反強磁性層14との交換結合に
より固定されているが、固定層15として保持力の大き
い強磁性材料を使用する等のその他の手段をとることも
可能である。また、強磁性層15を例えば補償点近傍組
成の希土類−遷移金属合金膜のようなフェリ磁性材料で
構成しても端部の磁極の影響を低減することができる。
(固定層)15の磁化は反強磁性層14との交換結合に
より固定されているが、固定層15として保持力の大き
い強磁性材料を使用する等のその他の手段をとることも
可能である。また、強磁性層15を例えば補償点近傍組
成の希土類−遷移金属合金膜のようなフェリ磁性材料で
構成しても端部の磁極の影響を低減することができる。
【0042】さらにまた、別の磁気メモリ素子の構成と
しては、強磁性層19の保磁力を強磁性層17の保磁力
よりも小さく設定しておくことで、記録時に強磁性層1
9の磁化を先に反転させることができる。これにより、
強磁性層19の両端に発生する磁極は、強磁性層17の
磁化方向の反転を促進する方向の磁界を発生し、さらに
記録に必要な電流を低減することができる。
しては、強磁性層19の保磁力を強磁性層17の保磁力
よりも小さく設定しておくことで、記録時に強磁性層1
9の磁化を先に反転させることができる。これにより、
強磁性層19の両端に発生する磁極は、強磁性層17の
磁化方向の反転を促進する方向の磁界を発生し、さらに
記録に必要な電流を低減することができる。
【0043】これらのいずれの場合においても、本発明
による製造方法を用いて磁気メモリ素子及び磁気メモリ
を作成することが可能である。
による製造方法を用いて磁気メモリ素子及び磁気メモリ
を作成することが可能である。
【0044】また、上述の実施例では、磁気メモリ素子
部分のみを示したが、実際の素子形成においては基板、
保護層及び密着層等が必要となることは明らかである。
部分のみを示したが、実際の素子形成においては基板、
保護層及び密着層等が必要となることは明らかである。
【0045】さらに、上述の実施例ではMTJ素子を例
に説明したが、メモリ素子部分である反強磁性層14、
強磁性層15、非磁性層16、強磁性層17の積層部分
と、導体層を絶縁すればGMR素子を用いることも可能
である。
に説明したが、メモリ素子部分である反強磁性層14、
強磁性層15、非磁性層16、強磁性層17の積層部分
と、導体層を絶縁すればGMR素子を用いることも可能
である。
【0046】
【発明の効果】以上のように、本発明の磁気メモリ素子
の製造方法によれば、記録層の磁化を安定化することが
でき、かつ、隣接する磁気メモリ素子同士の影響も低減
できる磁気メモリ素子が得られる。従って、パターンが
微細化しても安定した磁化状態が保持でき、より高い集
積度の磁気メモリを実現することができる。また、本発
明の磁気メモリ素子の製造方法によれば、導体層がメモ
リ層に隣接していること、導体層により発生する磁界が
記録層に集中することにより、消費電力を少ない磁気メ
モリを提供することができる。
の製造方法によれば、記録層の磁化を安定化することが
でき、かつ、隣接する磁気メモリ素子同士の影響も低減
できる磁気メモリ素子が得られる。従って、パターンが
微細化しても安定した磁化状態が保持でき、より高い集
積度の磁気メモリを実現することができる。また、本発
明の磁気メモリ素子の製造方法によれば、導体層がメモ
リ層に隣接していること、導体層により発生する磁界が
記録層に集中することにより、消費電力を少ない磁気メ
モリを提供することができる。
【図1】本発明により製造される磁気メモリ素子の構成
例を示す図である。
例を示す図である。
【図2】図1の膜構成で発生する磁界を図示したもので
ある。
ある。
【図3】本発明による磁気メモリ素子の製造プロセスを
示したものである。
示したものである。
【図4】本発明による磁気メモリ素子の製造プロセスを
示したものである。
示したものである。
【図5】本発明による磁気メモリ素子の製造プロセスを
示したものである。
示したものである。
【図6】本発明による磁気メモリ素子の製造プロセスを
示したものである。
示したものである。
【図7】本発明により製造される磁気メモリ素子の別の
構成例を示す図である。
構成例を示す図である。
【図8】本発明による磁気メモリ素子の製造プロセスを
示したものである。
示したものである。
【図9】従来のMTJ素子の構成例を示す図である。
【図10】磁気メモリに用いられる従来のMTJ素子の
動作原理を示す図である。
動作原理を示す図である。
【図11】従来のMTJ素子の構成例を示す図である。
13、41 反強磁性層 15、17、19、20、22、42、44、51、5
3、54、56 強磁性層 12、16、24、43 絶縁層 11、13、18 導体層 21、52、55 金属層 23 レジスト
3、54、56 強磁性層 12、16、24、43 絶縁層 11、13、18 導体層 21、52、55 金属層 23 レジスト
Claims (1)
- 【請求項1】 少なくとも第1磁性層、非磁性層、記録
層となる第2磁性層を積層した複数の磁気メモリ素子か
らなる磁気メモリの製造方法であって、 基板上に少なくとも前記第1磁性層、前記非磁性層、前
記第2磁性層の積層膜を基板側から順に連続して形成す
る工程と、 前記積層膜を互いに分離された磁気メモリ素子の形状に
加工する工程と、基板上に形成された複数の前記磁気メ
モリ素子間の空間を充填するように絶縁層を形成する工
程と、 前記複数の磁気メモリ素子上及び前記磁気メモリ素子間
の絶縁層上に、導体層と第3磁性層を連続して形成する
工程と、 前記第3磁性層を前記磁気メモリ素子と略同形状に加工
した後に、隣接する磁気メモリ素子を1方向にのみ連結
するように前記導体層を加工する工程とからなることを
特徴とする磁気メモリの製造方法
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000085564A JP2001274480A (ja) | 2000-03-27 | 2000-03-27 | 磁気メモリの製造方法 |
DE10113853A DE10113853B4 (de) | 2000-03-23 | 2001-03-21 | Magnetspeicherelement und Magnetspeicher |
CN01117335.1A CN1203560C (zh) | 2000-03-23 | 2001-03-22 | 磁存储器元件、磁存储器及磁存储器的制造方法 |
US09/814,560 US6396735B2 (en) | 2000-03-23 | 2001-03-22 | Magnetic memory element, magnetic memory and manufacturing method of magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000085564A JP2001274480A (ja) | 2000-03-27 | 2000-03-27 | 磁気メモリの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001274480A true JP2001274480A (ja) | 2001-10-05 |
Family
ID=18601890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000085564A Pending JP2001274480A (ja) | 2000-03-23 | 2000-03-27 | 磁気メモリの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001274480A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005122259A1 (ja) * | 2004-06-10 | 2005-12-22 | Nec Corporation | 磁気メモリ |
JP2009283963A (ja) * | 2001-10-12 | 2009-12-03 | Sony Corp | 磁気抵抗効果素子、磁気メモリ素子、磁気メモリ装置 |
JP2013243378A (ja) * | 2009-07-13 | 2013-12-05 | Seagate Technology Llc | 磁気積層体設計 |
-
2000
- 2000-03-27 JP JP2000085564A patent/JP2001274480A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283963A (ja) * | 2001-10-12 | 2009-12-03 | Sony Corp | 磁気抵抗効果素子、磁気メモリ素子、磁気メモリ装置 |
WO2005122259A1 (ja) * | 2004-06-10 | 2005-12-22 | Nec Corporation | 磁気メモリ |
JPWO2005122259A1 (ja) * | 2004-06-10 | 2008-04-10 | 日本電気株式会社 | 磁気メモリ |
JP5003937B2 (ja) * | 2004-06-10 | 2012-08-22 | 日本電気株式会社 | 磁気メモリ |
JP2013243378A (ja) * | 2009-07-13 | 2013-12-05 | Seagate Technology Llc | 磁気積層体設計 |
JP2015216392A (ja) * | 2009-07-13 | 2015-12-03 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6396735B2 (en) | Magnetic memory element, magnetic memory and manufacturing method of magnetic memory | |
US8287944B2 (en) | Magnetic memory cell construction | |
JP5279384B2 (ja) | Stt−mtj−mramセルおよびその製造方法 | |
US7280323B2 (en) | Magnetoresistance effect element and magnetic head | |
US20070188943A1 (en) | Magnetoresistance Effect Element, Method of Manufacturing Same and Magnetic Head Utilizing Same | |
US7522389B2 (en) | Magnetoresistance effect element comprising a nano-contact portion not more than a fermi length, method of manufacturing same and magnetic head utilizing same | |
JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
US20080247097A1 (en) | Magnetoresistance effect element and magnetic head | |
US7068479B2 (en) | Magnetoresistance effect element comprising nano-contact portion not more than a fermi length, and magnetic head utilizing same | |
JP4187021B2 (ja) | 記憶素子及びメモリ | |
JP2001266566A (ja) | 磁気メモリ素子及びそれを用いた磁気メモリ | |
JP2001267522A (ja) | 磁気メモリ素子及び磁気メモリ | |
JP2001274480A (ja) | 磁気メモリの製造方法 | |
JP2001217479A (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
JP3515940B2 (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
JP3625424B2 (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
JP2001230468A (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
JP3872962B2 (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
JP3738165B2 (ja) | 磁気メモリセル | |
JP3957817B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 | |
JP2001273757A (ja) | 磁気メモリおよびその記録方法 | |
JP2002217382A (ja) | 磁気メモリおよび磁気メモリの製造方法 | |
JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
JP2001284681A (ja) | 磁気メモリの製造方法 | |
JP3813920B2 (ja) | 磁気デバイス及び磁気メモリ |