TWI310563B - Apparatus for generating internal voltage - Google Patents

Description

1310563 九、發明說明： 【發明所屬之技術領域】 本發明之一實施例係關於一半導體記憶體設備的設計技 術；且更特定言之，係關於一用於穩定地供應—内電壓的 内電壓產生器。 【先前技術】 最近’研發一種可用於一低電源條件或一低電源電壓條 件的半導體記憶體設備’半導體記憶體設備包含—内電壓 產生器，該内電壓產生器用於基於一供應至該半導體記憶 體设備的外部電源電覆而產生並供應内電壓，内電麼各具 有不同的電壓位準。 舉例而言，一位元線預充電電壓VBLp為由該内電壓產 生器產生的内電壓中之一者。VBLP用以在該半導體記憶 體設備中預充電一位元線，其具有一在一邏輯低資料及一 邏輯高資料之電録準之間的中間位準。—般地，該位元 線預充電電壓VBLP的一位準為儲存在一單位晶胞中之邏 輯高資料” Γ，的二分之—付進〗/〇 ^ 刀心位準Vcc，其在均衡期間經指 定用以最小化一功率消耗。 亦舉例而5 ，一單元板電壓vcp為内電壓中之一者。 VCP被供應至半導體印掊雕 〇〇 館：°己=組§又備之早位晶胞中的一單元電 容器之一側。本文巾，括,文 Ψ 5亥早疋板電壓VCP亦為二分之—位 準1/2 Vcore，其大坪從丄A a 、體上等衣該位元線預充電電壓VBLP的 位準。若1/2 乂〇〇邝作為兮留_ α ;广 户马5亥早兀板電壓VCP供應至該單元雷 谷益’則該早元電客哭沾 土 裔的可#性可得以保證而不管儲存在 107822.doc 1310563 電容器中之資料的一電壓位準。儘管儲存在電容器中的邏 輯高資料與邏輯低資料之間的差額較小，但當該單元板電 壓為1/2 Vcore時，一感應放大器可偵測一自該單位晶胞輸 出的預定電壓是一邏輯高資料還是一邏輯低資料。 圖1為展示一習知内電Μ產生器的示意性電路圖。 如圖所示，該用於產生一位元線預充電電壓VBLP的習 知内電壓產生器包含六個MOS電晶體。詳細地，一具有一 耦接至一電源接地VSS之閘極的第一PM0S電晶體ΡΜ1耦接 在一電源VCC與一第一節點Ν1之間。在該第一節點Ν1 處，一第一 NM0S電晶體ΝΜ1耦接。本文中，該第一 NM0S電晶體ΝΜ1經二極體連接且以一正向偏壓的方向耦 接至該第一PM0S電晶體ΡΜ1。此外，一第二經二極體連 接之PM0S電晶體ΡΜ2以一正向偏壓的方向耦接在該第一 NM0S電晶體ΝΜ1與一第二節點Ν2之間。在該第二節點Ν2 處，一第二NM0S電晶體ΝΜ2耦接。具有一用於接收一電 源VCC之閘極的該第二NM0S電晶體ΝΜ2位於該第二節點 Ν2與一電源接地VSS之間。 另外，該第一節點Ν1耦接至一第三NM0S電晶體ΝΜ3之 閘極，且第二節點Ν2耦接至一第三PM0S電晶體ΡΜ3之閘 極。該第三NM0S電晶體ΝΜ3耦接在一電源VCC與該第三 PM0S電晶體ΡΜ3之間，且該第三PMOS電晶體配置於該第 三NM0S電晶體ΝΜ3與一電源接地VSS之間。該位元線預 充電電壓VBLP在自該第三PM0S電晶體與該第三NM0S電 晶體之間的一輸出節點輸出。 107822. doc 1310563 參看圖1 ’在習知内電壓產生器中，位於該電源VCC與 該電源接地VSS之間的該第一 PMOS電晶體PM1及第二 PMOS電晶體pM2與該第一 NM〇s電晶體nmi及第二NMOS 電晶體NM2逐步形成在各供應於該第—節點N1及第二節點 N2處的電壓之間的一預定的恆定電阻比。 然後，該位元線預充電電壓VBLp由耦接至該第一節點 N1的第三NMOS電晶體上拉且由耦接至該第二節點N2的第 三PMOS電晶體下拉。 作為一參考，在習知内電壓產生器中，用於產生位元線 預充電電壓VBLP之輸出節點耦接至第三pM〇s電晶體pM3 及第三NMOS電晶體NM3的源極；此構成一般稱作一源極 隨耦器。 與此同時，由於嵌入在如上所述之習知内電壓產生器中 的源極隨耦器，故該習知内電壓產生器之驅動能力相對地 低於其它習知内電壓產生器。此外，由於M〇s電晶體之一 臨限電壓的變化，一死區亦產生變化，且結果，該習知内 電壓產生器之驅動能力產生波動。本文中，死區意謂一驅 動此力太低以致於不能適當地產生一内電壓的區域。 圖2為描述另一習知内電壓產生器的示意性電路圖。 如圖所示，該習知内電壓產生器包含一參考電壓產生器 一第一偏電壓產生器2〇、一第二偏電壓產生器％、一 控制電壓產生器4〇、-驅動訊號產生器5〇及一輪出驅動器 60 〇 該參考電壓產生器1〇藉由以一預定值分隔一電源核心 107822.doc 1310563 VCORE而產生一參考電壓rEF，該參考電壓產生器1〇包含 各用作一電阻的電阻器及經二極體連接的電晶體，該等電 阻器與該等經二極體連接的電晶體相互串聯耦接在該電源 核心VCORE與一電源接地vss之間。基於該參考電壓 REF，該第一偏電壓產生器2〇產生一 N_偏電壓n_Bs以控制 一至該電源接地VSS的電流。該第二偏電壓產生器30藉由 鏡射流入該第一偏電壓產生器20中的一電流而輸出一 p_偏 電壓P_BS以控制一自該電源核心vc〇RE進入該驅動訊號 產生器50的電流。 然後’基於該參考電壓REF及該N-偏電壓N_BS且藉由鏡 射一流入該第二偏電壓產生器3 〇中的電流，該控制電壓產 生器40產生MOS電晶體之臨限電壓高於參考電壓ref的一 高控制訊號N_GT及]V[〇S電晶體之臨限電壓低於參考電壓 REF的一低控制訊號p_GT。回應於該p_偏電壓P_BS、該N_ 偏電壓N一B S、s亥咼控制訊號h_GT及該低控制訊號l GT， 該驅動訊號產生器50產生一上拉驅動訊號p—drv、一下拉 驅動訊號N_DRV及一位元線預充電電壓VBLP。該位元線 預充電電壓VBLP由§亥輸出驅動器60支持，該輸出驅動器 60由該上拉驅動訊號P_DRV及該下拉驅動訊號n__DRV控 制。 鑒於操作’對圖2中所示之習知内電壓產生器更詳細地 加以描述。 當該位元線預充電電壓VBLP之一位準未改變時，該上 拉驅動訊號P—DRV及該下拉驅動訊號n—DRV的位準得以悝 107822.doc 1310563 定地保持，使得位元線預充電電壓VBLP之位準保持不 變。然而，若該位元線預充電電壓VBLP高於該參考電壓 REF，則該上拉驅動訊號P_DRV及該下拉驅動訊號N—DRV 的位準變得更高以藉此增加一包含在該輸出驅動器60中的 一 NMOS電晶體之驅動能力，且結果，該位元線預充電電 壓VBLP之一位準降低。 相反地，若該位元線預充電電壓VBLP低於該參考電壓 REF，則該上拉驅動訊號P_DRV及該下拉驅動訊號N_DRV 的位準變得更低以藉此增加一包含在該輸出驅動器60中的 一 PMOS電晶體之驅動能力，且結果，該位元線預充電電 壓VBLP之一位準提高。 本文中，該上拉驅動訊號P_DRV之一位準自該電源核心 VCORE變動至二分之一電源核心1/2 VCORE。因此，若當 該位元線預充電電壓VBLP為1/2 VCORE時，該電源核心 VCORE降低至一預定位準之下，貝ij在該上拉驅動訊號 P—DRV與該位元線預充電電壓VBLP之間的一位準差可小 於一 MOS電晶體之一臨限電壓。此時，包含在該輸出驅動 器60中的該MOS電晶體不能充分地接通，且該習知内電壓 產生器不能適當地操作。 圖3 A及3B為展示一自圖2中所示之習知内電壓產生器輸 出的電流位準回應一輸入的電源核心VCORE的圖表。本文 中，X軸為該電源核心VCORE的一位準且Y軸為該電流位 準的一位準。 如圖所示，該電源核心VCORE愈小，該電流位準愈小。 107822.doc -10- 1310563 其用 較， 高參考電麼及一低參考電壓；及一内電源產生區塊， 於藉由將該内電源與該高參考電壓及該低參考電屋比 而基於該參考電壓產生一内電源。 【實施方式】 在下文中，一根據本發明之— 看 乃之實施例的半導體設備將參 附圖詳細地加以描述。 一根據本發明之兩於產生— 一半導體記憶體設備或其它使 内電源的控制器。 内電源電壓的裝置可應用於 用各具有不同位準之複數個 圖4為展示根據本發明之—第—實施例之-内電壓供應 區塊的示意性電路圖。 如圖所示’該内電壓供應區塊包含一死區控制器ι〇〇及 -内電源產生器200。該死區控制器1〇〇基於一輸入的電源 電壓VDD產生-參考電㈣、—高參考電壓胸及一低參 考電塵hFD。該參考電塵hF、該高參考電壓卿及該低: 考電壓hFD輸入至該内電源產生器2〇〇。肖内電源產生器 200藉由將該内電源VBLP與該高參考電壓_及該低參考 電壓hFD比較基於該參考電壓hF產生一内電源vBLp。 為了產生該參考電壓hF、該高參考電壓hFU及該低參考 電壓hFD，s玄死區控制器1〇〇包含在該電源電壓VDD與—電 源接地vss之間串聯耦接的第一電阻器Rl至第四電阻器 R4。該第一電阻器R〗及第四電阻器R4具有比第二電阻器 R2及第三電阻器R3更大的電阻。 該高參考電壓hFU在第一電阻器R1與第二電阻器R2之間 107822.doc -12- 1310563 、出’且°亥參考電壓hF在第二電阻器R2與第三電阻器R3 門輪出。最後，該低參考電壓hFD在第三電阻器R3與第 四電阻器R4之間輪出。 =文中，比該參考電壓高的高參考電壓hFU用於確定是 否提高該内《VBLP的—位準。此外，&該參考電壓低 的低參考電壓hFD用於確定是否降低該内電源的一位 準。 φ 多看圖4，該内電源產生器200包含一下位準偵測區塊 22〇、一下拉驅動器^^1〇、一上位準偵測區塊24〇及一上 拉驅動器PM8。 忒下位準偵測區塊22〇將内電源VBLp與低參考電壓⑽卩 比較以輸出一上拉控制訊號至該上拉驅動器pM8。該上拉 驅動器ΡΜδ回應自該下位準偵測區塊220產生的上拉控制 訊號，上拉該内電源VBLP的一位準。 同樣地，該上位準偵測區塊24〇將内電源VBLp與高參考 φ 電壓hFU比較以產生一下拉控制訊號。然後，該下拉驅動 器NM10回應該下拉控制訊號下拉該内電源。 本文中，由一電流鏡射電路組成的該下位準偵測區塊 220包含一第一電流源、一第一電壓輸入區塊及一第一控 制讯唬產生器。該第—電流源接收該參考電壓hF以用作該 下位準偵測區塊220之一電流源。因此，該下位準偵測區 塊可回應該參考電壓hF而禁用。該低參考電壓hFD及該内 電源VBLP經由耦接至該第一電流源的該第一電壓輸入區 塊輸入至該下位準偵測區塊。最後，耦接至該第一電壓輸 107822.doc • 33 - 1310563 入區塊的第一控制訊號產生器基於該内電源VBLP與該低 參考電壓hFD的一比較結果產生該上拉控制訊號。 同樣地，該上位準偵測區塊與該下位準偵測區塊在結構 上很相似，但具有一不同的輸入電壓。意即，儘管該低參 考電壓hFD輸入至該下位準偵測區塊220，但是該高參考電 壓hFU輸入至該上位準偵測區塊240。 詳細地，該下位準偵測區塊及該上位準偵測區塊分別為 五個MOS電晶體。參看圖4，該下位準偵測區塊220包含一 第一 NMOS電晶體NM6，其耦接至該電源接地VSS以引起 電流在其閘極回應該參考電壓hF輸入而流入；一第二 NMOS電晶體NM4，其耦接至該第一 NMOS電晶體NM6以 在其閘極接收該低參考電壓hFD ; —第三NMOS電晶體 NM5，其耦接至該第一 NMOS電晶體NM6以在其閘極接收 内電源VBLP輸入；一第一經二極體連接之PMOS電晶體 PM5，其耦接在電源電壓VDD與第三NMOS電晶體NM5之 間及一第二PMOS電晶體PM4，其耦接在電源電壓VDD與 第二NMOS電晶體NM4之間。如圖所示，該第二PMOS電 晶體PM4的閘極耦接至該第一 PMOS電晶體PM5的閘極以 藉由電流鏡射基於内電源VBLP與低參考電壓hFD的一比較 結果產生上拉控制訊號。 該上拉驅動器PM8包含一 PMOS電晶體，其具有耦接至 該上拉控制訊號的閘極、耦接至該電源電壓VDD的源極及 支持該内電源VBLP之一位準的汲極。類似於該上拉驅動 器PM8，該下拉驅動器NM10包含一 NMOS電晶體，其具有 107822.doc -14· 1310563 耗接至該下拉控制訊號的閘極、耦接至該電源接地vss的 源極及支持該内電源VBLP之位準的汲極。 在下文中，將詳細地描述一根據本發明之實施例之内電 壓供應區塊的操作。

若該内電源VBLP低於該低參考電壓hFD ’則在該下位準 债測區塊220中在一第一節點A處供應的一電壓位準降低。 意即，該上拉控制訊號的一位準降低。因此，上拉驅動器 ⑽回應該上拉控制訊號的一低位準而開啟以提高上拉驅 動器PM8的-驅動能力，且結果，該内電源的一位 準付以上拉。 另外，若該内電源VBLP高於該高參考電壓hFU，則在該 上位準偵測區塊240中在一第一節點c處供應的一電壓位準 提高。意即，該下拉控制訊號的一位準升高。因此，該下 拉驅動HNMH)回應該上拉控制訊號的—高位準而開啟以 增加下拉驅動器NM1〇的一驅動能力；且結果，該内電源 VBLP的一位準得以下拉。 因此，由根據本發明之内電源產±器2〇〇產生的内電源 VBLP得以保持在高參考電屋卿與低參考電麼卿之位準 之間的-電壓範圍&。本文中，高參考電壓_及低參考 電壓hFD自該死區控制器100輸出。 與此同日夺，如上所述，在内電源產±器200中的該上位 準福測區塊240及該下位準谓測區塊22()之每一電流源基於 該參考電壓hF啟動。因此，若該電源電麼VDD之-位準低 於-MOS電晶體之-臨限電屢’則禁用該内電源產生器 I07822.doc •15- 1310563 。意即，當該電源'電壓VDD具有一 A於一 M〇s電晶體 t-臨限電壓的一預定位準時，啟用該内電源供應區塊。 因此，當纟一輸a電源電壓與一内電源之間的一位準差 小於一職電晶體之-臨限電壓時，根據本發明之内電源 ㈣區塊可防止其進行不適t的操作。另外，因為内電源 VBLP與電源電壓VDD及電源接地卿兩者電分離，且因為 參考電壓hF用以啟用内電源產生器2〇〇，所以該内電源產 生區塊之不必要的功率消耗得以減少。 圖5A至圖5F為描繪根據本發明之其它實施例之死區控制 器的示意性電路圖。 參看圖5A，-死區控制器1〇〇八包含在電源電塵vdd與 電源接地VSS之間串聯耦接的複數個經二極體連接的 NMOS電晶體以產生參考電壓沾、高參考電壓咖及低參 考電壓hFD。 同樣地，參看圖SB，一死區控制器1〇〇B包含在電源電 • 慶VDD與電源接地VSS之間串聯竊接的複數個經二極體連 接的PMOS電晶體。 如圖5C所示，一死區控制器1〇〇c包含在電源電壓vdd 與電源接地VSS之間串聯耦接的複數個經二極體連接的 NMOS電晶體及複數個電阻器以產生參考電麼hF、高參考 電壓hFU及低參考電壓hFD。 參看圖5D，類似於死區控制器100C，一死區控制器 100D包含在電源電壓VDD與電源接地vss之間串聯耦接的 祓數個經二極體連接的PM〇s電晶體及複數個電阻器。 J07822.doc -】6‘ 1310563 參看圖5E，一死區控制器1〇〇£包含在電源電壓vdd與電 源接地vss之間串聯耦接的各由一 PM〇s電晶體組成的複 數個主動電阻器以產生參考電壓hF、高參考電壓hFu及低 參考電壓hFD。 同樣地，如圖5F所示’ 一死區控制器丨〇〇F包含在電源電 壓VDD與電源接地Vss之間串聯耦接的各由一 nm〇s電晶 體組成的複數個主動電阻器。 如上所述’死區控制器100入至1001?之任何—者可用以輸 出參考電壓hF、南參考電壓hFU及低參考電壓hFD至内電 源產生器200。因此，在各種實施例中，該死區控制器具 有複數個經二極體連接的M〇s電晶體、複數個主動或被動 電阻器、複數個經二極體連接的M〇s電晶體及複數個主動 或被動電阻器的一組合。 圖6為描述根據本發明之另一實施例之一内電源產生器 200A的示意性電路圖。 如圖所不，一下位準偵測區塊26〇及一上位準偵測區塊 2 8 0共用一共有的電流源NM丨本文中，該電流源Μ” i i 回應參考電壓hF控制該下位準偵測區塊及該上位準偵 測區塊280的電流。 圖7為展示自圖4中所示之内電壓供應區塊輸出的電流位 準回應電源電壓VDD的圖表。 如圖所不，即使電源電壓VDD的一位準降低，根據本發 明之内電壓供應區塊仍可穩定地保持内電源VBLp的一位 準。 107822.doc 1310563 因此’當電源電壓VDD大於一 MOS電晶體之一臨限電麼 時’根據本發明之内電壓供應區塊產生内電源VBLP，其 具有電源電壓VDD之二分之一位準1/2 VDD。 另一方面’在本發明中，内電壓供應區塊產生内電源 VBLP，其用於預充電一包含在一半導體記憶體設備中的 位元線；然而，該内電源VBLP可應用於需要一輸入電源 電壓之二分之一位準的其它電路。 同樣地，在本發明之一實施例中，内電壓供應區塊接收 電源電壓VDD。本文中，該電源電壓VDD可用適於功能電 路之另一驅動電壓取代。 當外電源大於M0S電晶體之一臨限電壓時，本發明之一 實施例可在產生具有一輸入外電源之二分之一位準的該内 電源之後穩定地供應一内電源。另外’一參考電壓用以啟 用一内電源產生區塊；結果，㈣t源產纟區塊之一功率 消耗可得以減少。 本申請案含有關於2005年3月31日在韓國專利局申請之 第KR2005-0027405號韓國專利申請案的標的，該案之全部 内谷以引用的方式併入本文中。 儘管本發明已關於某些具體實施例加以描述，但孰習此 項技術者將易瞭解在不脫離以下中請專利範圍中界:之本 發明之精神及範疇的情況下可對， J奵冬文進行各種改變及修 改。 【圖式簡單說明】 圖1為展示一習知内電壓逄吐哭 _ 电&座生态的不意性電路圖 107822.doc •18- 1310563 圖2為描述另—羽土 r *知内電壓產生器的示意性電路圖； 圖3Α及圖3Β為屁- , 為展不一自圖2中所示之習知内電壓產生 輸出的電流位準θ^ χ u $ ° 卡口應一輸入的電源核心的圖表； 圖4為展示根據本 每 一 承令赞明之一第一實施例之一内電壓供應 區塊的示意性電路圖； 。。圖至® 5F為描繪根據本發明之其它實施例之死區控制 器的示意性電路圖；

圖6為描述根據本發明之另一實施例之一内電源產生器 的示意性電路圖；及 圖7為展示自圖4中所示之内電壓供應區塊輸出的電流位 準回應一電源電壓的圖表。 【主要元件符號說明】 10 參考電壓產生器 20 第一偏電壓產生器 30 第一偏電壓產生器 40 控制電塵產生器 50 驅動訊號產生器 60 輸出·!區動器 100 死區控制器 100A 死區控制器 100B 死區控制器 100C 死區控制器 100D 死區控制器 100E 死區控制器

107822.doc -19- 1310563 100F 死區控制器 200 内電源產生器 200A 内電源產生器 220 下位準偵測區塊 240 上位準偵測區塊 260 下位準偵測區塊 280 上位準偵測區塊 A 第一節點 C 第一節點 HF 參考電壓 hFD 低參考電壓 hFU 高參考電壓 N_BS N -偏電壓 N_DRV 下拉驅動訊號 N_GT 南控制訊號 N1 第一節點 N2 第二節點 NM1 第一 NMOS電晶體 NM10 下拉驅動器 NM11 電流源 NM2 第二NMOS電晶體 NM3 第三NMOS電晶體 NM4 第二NMOS電晶體 NM5 第三NMOS電晶體 107822.doc -20- 1310563 NM6 第一 NMOS電晶體 P_BS P-偏電壓 P_DRV 上拉驅動訊號 P_GT 低控制訊號 PM1 第一 PMOS電晶體 PM2 第二PM0S電晶體 PM3 第三PM0S電晶體 PM4 第二PMOS電晶體 PM5 第一 PMOS電晶體 PM8 上拉驅動器 R1 第一電阻器 R2 第二電阻器 R3 第三電阻器 R4 第四電阻器 REF 參考電壓 VBLP 位元線預充電電壓/内電源 VCC 電源 VCORE 電源核心 VDD 電源電壓 vss 電源接地 107822.doc -21 ·

Claims (1)

1. L31 Of搜3147854號專利申請案 中文申請專利範圍替換本⑼年”） 货年，月w日修正替換頁 而產生 十、申請專利範圍： 、 1. 一種内電源供應設備，其‘括： 15，其利用分離一輸入的電源電壓 一高參考電壓及一低參考電壓；及 一死區控制 一參考電壓、 一内電源產生哭，：a：益山μ ^ ro其藉由將一内電源與該高參考電壓 及該低參考電壓屮赫，& 电！比較，而基於該參考電壓產生該内電 源； 其—該死區控制器包含第一電阻器至第四電阻器，該 • 第一電阻器至該第四電阻器串聯耦接在該電源電壓與一 電源接地之間以產生該參考電壓、該高參考電壓及該低 參考電壓’該高參考電壓在該第一電阻器與該第二電阻 器之間輸出，該參考電壓在該第二電阻器與該第三電阻 器之間輸出’且該低參考電壓在該第三電阻器與該第四 電阻器之間輸出； 。。其中該第一電阻器及該第四電阻器具有比該第二電阻 器及該第三電阻器大的電阻。 2·如請求们之内電源供應設備，其中高於該參考電壓之 該高參考電壓係用以確定該内電源之一位準是否升高， 且低於該參考電壓之該低參考電壓係用以確定該内電源 之一位準是否降低。 “ 3.如請求項2之内電源供應設備，其中該内電源產生器包 含： ° 一下位準偵測區塊，其用以將該内電源與該低參考電 壓比較而產生一上拉控制訊號，其中該下位準偵測區塊 107822-980121.doc 1310563 係被啟動以回應該參考電壓； 鄉月"日修正替換頁 -上拉驅動器，其用以回應該上拉控制訊號而上拉該 内電源； 一上位準偵測區塊，其用以將該内電源與該高參考電 壓比較而產生一下拉控制訊號，其中該上位準偵測區塊 係被啟動以回應該參考電壓；及 一下拉驅動器，其用以回應該下拉控制訊號而下拉該 内電源。 • 4.如請求項3之内電源供應設備，其中該下位準靖測區塊 包含： 一第一電流源，其用以接收該參考電壓； 一第一電壓輸入區塊，其耦接至該第一電流源以接收 該低參考電壓及該内電源；及 一第一控制訊號產生器，其耦接至該第一電壓輸入區 塊以基於該内電源與該低參考電壓的一比較結果產生該 • 上拉控制訊號，該第-控制訊號產生器包含-電流鏡射 區塊。 5·如明求項4之内電源供應設備，其中該上位準偵測區塊 包含： 一第二電流源，其用以接收該參考電壓； ▲ 一第二電壓輸入區塊，其耗接至該帛二電流源以接收 該高參考電壓及該内電源；及 一第二控制訊號產生器，其耦接至該第二電壓輸入區 塊以基於該内電源與該高參考電壓的一比較結果產生該 107822-980121.doc , 1310563 沪年（月>ι日修正替換頁 下拉控制訊號，該第二控制訊號產生器包含—電流鏡射 區塊。 ’如哨求項5之内電源供應設備’其中該第—電流源及該 第二電流源大體上由一電晶體形成。 7·如凊求項3之内電源供應設備，其中該下位準偵測區塊 包含： 一第一NMOS電晶體，其耦接至一電源接地以回應在 閘極輪入的該參考電壓而獲得一電流； 一第二NMOS電晶體，其耦接至該第一 NM〇s電晶體以 接收在—閘極輸入的該低參考電壓； 一第三NMOS電晶體，其耦接至該第一 NM〇s電晶體以 接收在一閘極輸入的該内電源； 一第一經二極體連接PMOS電晶體，其耦接在該電源 電壓與該第三NMOS電晶體之間；及 一第二PM0S電晶體，其耦接在該電源電壓與該第二 NMOS電晶體之間’其中該第二pm〇s電晶體之一閘極麵 接至該第一經二極體連接PM〇s電晶體之一閘極以藉由 電流鏡射基於該内電源與該低參考電壓的一比較結果而 產生該上拉控制訊號。 8.如請求項3之内電源供應設備，其中該上拉驅動器包含 一 PMOS電晶體，該PMOS電晶體具有一耦接至該上拉控 制訊號的閘極、一耦接至該電源電壓的源極及一支持該 内電源之一位準的汲極。 9·如請求項8之内電源供應設備，其中該下拉驅動器包含 107822-980121.doc 1310563 一 NMOS電晶體 匕年丨月”日 該NMOS電晶體具有一耦接至該下拉控 制訊號的閘極、一耦接至一電源接地的源極及一支持該 内電源之該位準的没極。 10. —種内電源供應設備，其包括： 一死區控制器，其利用分離一輸入的電源電壓而產生 一參考電壓、一高參考電壓及一低參考電壓；及 一内電源產生器，其藉由將一内電源與該高參考電壓 及該低參考電壓比較，而基於該參考電壓產生該内電 源， 其中該死區控制器包含在該電源電壓與一電源接地之 間串聯耦接的複數個經二極體連接的電晶體以產生該參 考電壓、該高參考電壓及該低參考電壓，其中該等複數 個經二極體連接的電晶體為PMOS電晶體、NMOS電晶體 中及PM0S電晶體與NMOS電晶體之組合中之一者。 11. 一種内電源供應設備，其包括： 一死區控制器，其利用分離一輸入的電源電壓而產生 一參考電壓、一高參考電壓及一低參考電壓；及 一内電源產生器，其藉由將一内電源與該高參考電壓 及該低參考電壓比較，而基於該參考電壓產生該内電 源， 其中該死區控制器包含在該電源電壓與一電源接地之 間串聯耦接的複數個經二極體連接的電晶體及複數個被 動電阻器以產生該參考電壓、該高參考電壓及該低參考 電壓’其中該等複數個經二極體連接的電晶體為PMOS 107822-980121.doc 1310563 _ _ 1綷f月Η日修正替換頁 電晶體、NMOS電晶體及PMOS電晶體與NMOS電晶體之 組合中之一者。 1 2. —種内電源供應設備，其包括： 一死區控制器，其利用分離一輸入的電源電壓而產生 一參考電壓、一高參考電壓及一低參考電壓；及 一内電源產生器，其藉由將一内電源與該高參考電壓 及該低參考電壓比較’而基於該參考電壓產生該内電 源， 鲁 其中該死區控制器包含各由一 PMOS電晶體及一 NMOS 電晶體中之一者構成的複數個主動電阻器，該等複數個 主動電阻器在該電源電壓與一電源接地之間串聯耗接以 產生該參考電壓、該高參考電壓及該低參考電壓。 13. —種半導體記憶體設備，該設備包括： 一死區控制區塊，其利用分離一輸入的電源電壓產生 一參考電壓、一高參考電壓及一低參考電壓；及 _ 一内電源產生區塊，其用於藉由將一内電源與該高參 考電壓及該低參考電壓比較，而基於該參考電壓產生該 内電源， 其中6亥死區控制區塊包含在該電源電壓與一電源接地 之間串聯耦接的複數個經二極體連接的電晶體及複數個 電阻器以產生該參考電壓、該高參考電壓及該低參考電 壓，其中該等複數個經二極體連接的電晶體為1>]^〇5電 晶體、NMOS電晶體及PMOS電晶體與NM〇s電晶體之 、’且&中之者且該等複數個電阻器為被動電阻器、主 107822-980121.doc 1310563 動電 者。 月1日修正替換頁 阻器及被動電阻器與主動電阻器之一組合中 14. 如請求項13之半導體記憶體設備，其中高於該參考電壓 之該高參考電壓係用以確定該内電源之一位準是否升 高’且低於該參考電壓之該低參考電壓係用以確定該内 電源之一位準是否降低。 15. 如請求項14之半導體記憶體設備，其中該内電源產生區 塊包含： 一下位準偵測區塊，其用以將該内電源與該低參考電 壓比較而產生一上拉控制訊號，其中該下位準偵測區塊 係被啟動以回應該參考電壓； 一上拉驅動器，其用以回應該上拉控制訊號而上拉該 内電源； 一上位準偵測區塊，其用以將該内電源與該高參考電 壓比較而產生一下拉控制訊號，其中該上位準偵測區塊 係被啟動以回應該參考電壓；及 一下拉驅動器，其用以回應該下拉控制訊號而下拉該 内電源。 16.如請求項15之半導體記憶體設備，其中該下位準偵測區 塊包含： 一電流源，其用以接收該參考電壓； -電Μ輸人區塊，其㈣至該電流源以接收該低參考 電壓及該内電源；及 -控制訊號產生器，其耦接至該電壓輸入區塊以基於 107822-980121.doc 1310563 9綷/月>/日修正替換頁 該内電源與該低參考電壓的一比較結果而^生該上拉$~1 制訊號’該控制訊號產生器包含一電流鏡射區塊， 其中包含在該上位準偵測區塊中的元件與在該下位準 偵測區塊中的彼等元件大體上相同。 17.如請求項16之半導體記憶體設備，其中該上拉驅動器及 該下拉驅動器分別包含一 MOS電晶體，該MOS電晶體具 有一耦接至該上拉控制訊號及該下拉控制訊號中之一者 的閘極。

   107822-980121.doc 1310563 第094147854號專利申請案 中文圖式替換頁(98年1月） 吸年丨月順修正替換頁

   gBosi §§§

   808— §08005 ST 1—VS 107822-980121-fig.doc 1310563 , Λ ^ 第094147854號專利申請案 • 中文圖式替換頁(98年1月） 辞\月4日修正替換頁 •·

   II S 107822-980121-fig.doc 10-