TWI294720B - Triangular wave generating circuit used in a class-d amplifier - Google Patents
Triangular wave generating circuit used in a class-d amplifier Download PDFInfo
- Publication number
- TWI294720B TWI294720B TW092107096A TW92107096A TWI294720B TW I294720 B TWI294720 B TW I294720B TW 092107096 A TW092107096 A TW 092107096A TW 92107096 A TW92107096 A TW 92107096A TW I294720 B TWI294720 B TW I294720B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- unit
- amplifier
- current
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
1294720 玫、發明說明: 丄_發明戶員域】 哭本^係關於—種主要用於音訊訊號功率放大之D類放大 :脈:體而言’係關於一種用於將反^皇直 〜脈衝訊號之三角波產生電路。 — _!先前拮输] 系展示D類放大器之示範性組態之方塊圖。在本圖 中一兀件編唬101係代表一類比訊號輸入端子、102係代表 、一角波產生電路、103係代表一積分器、104係代表一用 於比較積分器103輸出與三角波產生電路1〇2輸出之電壓比 幸乂為、105係代表一脈衝放大器、106及106,係分別代表一開 關7°件,其開/關係由該脈衝放大器105之輸出所控制、1〇9 及1〇9’係分別代表一正電源及一負電源。元件編號11〇係代 表 %阻為’該電阻器可將在開關元件1〇6及1〇6,接點所獲 仔又一脈寬調變(PWM)訊號反饋給該積分器103。反饋訊號 之大小係由該電阻器110及一電阻器^丨丨決定。電容器112係 代表一直流(DC)截止電容器。元件編號107係代表一LPF(低 通濾波器)而108係代表一負載。 圖7係一波形圖,其展示圖6各部分之波形。圖7A展示該 二角波產生電路102之輸出訊號S1之波形;圖7B展示輸入至 該輸入端子101之類比訊號S2之波形;圖7C展示在該電壓比 較電路104之非反相輸出端子之一訊號(PWM訊號)之波形; 圖7D展示該低通濾波器(LPF)1〇7之輸出訊號S4之波形。圖8 係一波形圖,其展示該三角波產生電路102之輸出訊號S1之 80429 1294720 佔空率及該恒定電流電路13、14之電流值的輕微偏差,該 輸出電壓Vout可產生一偏差。圖12A係展示一無偏差之三角 波。 【發明内容】 本發明之提出係基於上述該等狀況,本發明之目的係提 出一種用於D類放大器之三角波產生電路,該電路能產生在 峰值上無變化或無偏差之高精度三角波。 達到上述之目的,本發明之特徵係藉由以下配置達成: (1) 一種用於D類放大器的三角波產生電路,其包括: 一積分單元,該積分單元包括:一放大器及一***於該 放大器輸入端子與輸出端子之間的電容器; 一第一恆定電流單元,用於對電容器再充電從而使該放 大器之輸出接近一第一預定電壓; 一第二恆定電流單元,用於對電容器再充電從而使該放 大器之輸出接近一第二預定電壓; 一電流設定單元,用於設定該第一恆定電流單元及該第 二恆定電流單元之電流; 一第一開關單元,用於以開/關方式控制在該第一恆定電 流單元中流動之電流; 一第二開關單元,用於以開/關方式控制在該第二恆定電 流單元中流動之電流; 一第一比較單元,用於將該放大器之輸出與該第一預定 電壓相比較,當該放大器之輸出與該第一預定電壓一致時, 該比較器可輸出一訊號; 80429 -10- 1294720 一第二比較單元,用於將該放大器之輸出與該第二預定 電壓相比較,當該放大器之輸出與該第二預定電壓一致時, 該比較單元可輸出一訊號; 一正反器,其輸出訊號係根據該第一比較單元及該第二 比較單元之輸出而發生反相,該正反器可用以控制該第一 開關單元及該第二開關單元的開/關。 (2) 根據(1)所述之該三角波產生電路,其中該電流調節器包 括: 一相位比較單元,用於將一外部提供的時脈脈衝之相位 與該正反器之輸出相位相比較; 一低通濾波器,用於消除該相位比較單元之輸出之高頻 分量; 一電流控制單元,用於控制該第一恆定電流單元及該第 二恆定電流單元之電流。 (3) —種用於D類放大器的三角波產生電路,其包括: 一積分單元,其包括:一放大器及一電容器,該電容器 係***於該放大器的輸入及輸出端子之間; 一第一電流鏡電路,用於對該電容器再充電從而使該放 大器之輸出接近一第一預定電壓; 一第二電流鏡電路,用於對該電容器再充電從而使該放 大器之輸出接近一第二預定電壓; 一第一開關單元,用於控制在該第一電流鏡電路中流動 之電流的開/關, 一第二開關單元,用於控制在該第二電流鏡電路中流動 80429 -11 - 1294720 之電流的開/關; 一第一比較單元,用於將該放大器之輸出與該第〆預定 電壓相比較,當該放大器之輸出與該第一預定電壓一致時, 該比較單元可輸出一訊號; 一第二比較單元,用於該放大器之輪出與該第二預定電 壓相比較,當該放大器之輸出與該第二預定電壓一致時’ 該比較單元可輸出一訊號; —正反器,其輸出訊號根據該第一比較單元及該第二比 車又單元之輸出而發生反相,該正反器可用以控制該第一開 關單元及該第二開關單元的開/關。 一相位比較單元,用於將一外部提供的時脈脈衝之相位 與該正反器之輸出相位相比較; 一低通濾波器,用於消除該相位比較單元之輸出的高頻 分量;及 一電流控制單元,用於控制該第一電流鏡電路及該第二 電流鏡電路之電流。 (4) 一種D類放大器,其包括: 调變級’其藉由使用來自一三角波產生電路之三角波 輸出以脈寬調變(PWM)方式調變一輸入訊號;及 —開關放大級,其藉由使用一開關元件對該調變級輪出 進行開關放大, 其中,該三角波產生電路包括: 一分壓器電路,其用於按照一預定分頻比分別分配該開 關放大級之正電源電壓及負電源電壓,並輸出該結果電壓 80429 -12- 1294720 作為一第一電壓及一第二電壓; 一積分單元,其包括一放大器及一***於該放大器輸入 端子與輸出端子之間的電容器; 一第一恆定電流單元,用於對該電容器再充電從而使該 放大器之輸出接近一第一預定電壓; 一第二恆定電流單元,用於對該電容器再充電從而使該 放大器之輸出接近一第二預定電壓; 一電流設定單元,用於設定該第一恆定電流單元及該第 二恆定電流單元之電流; 一第一開關單元,用於以開/關方式控制在該第一恆定電 流單元中流動之電流; 一第二開關單元,用於以開/關方式控制在該第二恆定電 流單元中流動之電流; 一第一比較單元,用於將該放大器之輸出與該第一預定 電壓相比較,當該放大器之輸出與該第一預定電壓一致時, 該比較單元可輸出一訊號; 一第二比較單元,用於將該放大器之輸出與第二預定電 壓相比較,當該放大器之輸出與該第二預定電壓一致時, 該比較單元可輸出一訊號; 一正反器,其輸出訊號根據該第一比較單元及該第二比 較單元的輸出而發生反相,該正反器可用以控制該第一開 關單元及該第二開關單元的開/關。 【實施方式】 吾人將結合附圖說明根據本發明之實施例。 80429 -13- 1294720 第一實施例 圖1係一電路圖,其展示了根據本發明第一實施例的一三 角波產生電路之組態;在圖1中,元件編號2 1係代表可供一 參考時脈脈衝CK輸入之端子。元件編號22係代表一數位相 位比較器,其用於將輸入至該參考輸入端子IN之時脈脈衝 CK的輸入相位與位於該比較輸入端子REF之一訊號NFB的 相位進行比較,並根據該比較結果自一輸出端子UP或一輸 出端子DW輸出一高位準訊號。元件編號23係代表一迴路濾 波器,其可將該相位比較電路22的輸出轉換為一類比訊號 PLLC,並輸出該類比訊號PLLC。元件編號24係代表由電容 器25、26及一電阻27所組成之電路。該電容器25、26、該 電阻27及該迴路濾波器23構成一低通濾波器,用以消除該 迴路濾波器23輸出之高頻。 元件編號30係代表一運算放大器。該迴路濾波器之輸出 PLLC係被輸入至該運算放大器之非反相輸入端子,同時該 運算放大器之反相輸入端子係連接至一 FET電晶體(場效電 晶體)32之源極。該運算放大器之輸出端子係連接至該電晶 體(FET)32之閘極。該電晶體(FET)32之源極係藉由一電阻 器31接地。該電晶體(FET)32之汲極係藉由一負載電路33連 接至一負電源(-5V)。該負載電路33係作為該電晶體(FET)32 上的一負載,同時該負載電路33包括一單電晶體(FET)。該 運算放大器30、該場效電晶體(FET)32及該電阻器31構成一 電路,該電路係根據該迴路濾波器23的輸出PLLC的位準來 控制在該負載電路3 3中流動之電流。 80429 -14- 1294720 兀件編唬34、35係代表恒定電流電路,其電流值係由在 該負載電路33中流動之電流所控制。與在該負載電路33中 流動之電流相同的一電流在該恒定電流電路3 4、3 5中流動。 兀件編號36、37係代表開關元件,其開/關係由該訊號nfb 控制。當該訊號NFB處於低位準時,該開關元件36及37分 別處於開(ON)與關(OFF)之狀態。當該訊號NFB處於高位準 時’該開關元件36及37分別處於關(OFF)與開(ON)之狀態。 元件編號39係代表一運算放大器。該運算放大器之非反相 輸入端子係接地,其反相輸入端子係連接至該開關元件3 6 與37之接點,而其輸出端子係連接至一輸出端子46。元件 編號40係代表一***於該運算放大器39之反相輸入端子與 輸出端子之間的一電容器。該運算放大器39及該電容器4〇 構成一積分電路。 元件編號41係代表一比較電路。該運算放大器39之輸出 係被輸入至該比較電路之反相輸入端子,而一 +丨V電壓被輸 入至該比較電路之非反相輸入端子。元件編號42係代表一 比較電路。該運算放大器39之輸出係被輸入至該比較電路 之反相輸入端子,而一-IV電壓被輸入至該比較電路之非反 相輸入端子。該比較器41之輸出係被輸入至一「反及」(NAND) 閘44之一輸入端子。該比較器42之輸出係藉由一反相器43 被輸入至一「反及」(NAND)閘45之一輸入端子。該「反及」 (NAND)閘44及45構成了一 RS(設定/重設)正反器,該正反器 之輸出係作為該訊號NFB提供給開關元件36、37及該相位 比較器22。 80429 -15- 1294720 及」(NAND)閘45之輸出訊號NFB被反相而變成低位準(見圖 2D)。當該訊號NFB變成低位準時,會關閉該開關元件37而 開啟該開關元件36。該運算放大器39之輸出將再次開始下 降。當該運算放大器39之輸出開始降低時,該比較電路4 1 之輸出訊號NHI返回至高位準。 重複進行上述操作,進而於該輸出端子46處即可獲得一 三角波輸出電壓Vout。自以上描述中吾人可瞭解,該三角 波升高與下降之速度係取決於該恒定電流電路34、35之電 流值。若該電流值較大,則該波形之前沿與後沿將更為陡 峭。若該電流值較小,則該波形之前沿與後沿將更為平緩。 當+ IV與-IV之電壓輸入該比較電路41、42時,其他預定電 壓會被輸入該比較電路41、42。 用以確定該恒定電流電路3 4、3 5之電流值的電路為該相 位比較電路22、該迴路濾波器23、該低通滤波器24、該運 算放大器30、該電阻器31、該場效電晶體(FET)32及該負載 電路33。有關該等電路之操作將會在文中說明。 當將該參考時脈脈衝CK(見圖2F)輸入至該端子21時,該 相位比較電路22將訊號NFB之相位與該時脈脈衝CK之相位 進行比較,並根據該比較結果將一訊號輸出至該迴路濾波 器23。該迴路濾波器23將對應於該相位比較電路22之該類 比訊號PLLC(見圖2G)係藉由一低通濾波器24輸出至該運算 放大器30。該運算放大器30可基於該訊號PLLC來來控制在 該負載電路33中流動之電流。當該訊號PLLC之位準增大 時,該運算放大器30的輸出上升,此可減少電晶體(FET)32 80429 -17- 1294720 之源極至閘極之偏壓,從而減少在該負載電路33中流動之 電流。當該訊號PLLC位準變小時,該運算放大器30的輸出 下降,此可增加電晶體(FET)32之源極至閘極之偏壓,從而 增大在該負載電路3 3中流動之電流。 當在該負載電路33中流動之電流變動時,該恒定電流電 路34、35之電流也會變動,這會改變該運算放大器39之輸 出前沿與後沿的坡度,因此改變該訊號NFB的週期。該 PLL·(鎖相迴路)之作用會使該訊號NFB偏移而與時間脈衝CK 同相。此導致該訊號NFB之週期係核準於該時間脈衝CK之 的週期。即,位於該輸出端子46之三角波之週期係核準於 該參考時脈脈衝CK之週期。 以此方式,根據本實施例之三角波產生電路,吾人可獲 得一週期相同於該輸出端子46之參考時脈脈衝CK之立角 波。該三角波之峰值電壓係由輸入至該比較電路4 1、42之 ± 1 V電壓準確確定,吾人因此可獲得一無任何峰值電壓變 化之三角波。此外,再充電/放電電流係由恒定電流電路34、 35所決定並且該再充電/放電電流之位準保持一致。此避免 一偏差之產生。 吾人將結合圖3描述一電路區段之特定組態示例,該電路 區段包括:該電阻器31、該電晶體(FET)32、該負載電路33、 該恒定電流電路34、35及該開關元件36、37。在圖3中,符 號N、NG、P及PG係分別代表該場效電晶體之N通道及P通 道。 在圖3中,該負載電路33包括一電晶體(FET)50。該電晶 80429 -18- 1294720 體(FET)50之閘椏係連接至該電晶體(FET)50之源極及該fet 電晶體51之閘極。因此,一包括該電晶體(FEt)50及32、該 電阻器31之電路與包括該電晶體(1^丁)51至54之串聯電路一 起構成一電流鏡電路。電晶體(1^丁)50及51至54中所流動之 電流相同。該電晶體(FET)53之閘極係連接至該電晶體 (FET)53之源極及該電晶體(FEt)55之閘極。該FET電晶體54 之閘極係連接至該電晶體(FET)54之源極及該電晶體 (FET)56之閘極。因此,包括該電晶體(FE丁)51至54之串聯 電路及包括該電晶體(FET)55至58之_聯電路構成一電流鏡 電路。該等兩個串聯電路中所流動之電流相同。改變每個 電晶體(FET)之尺寸,將導致在兩個串聯電路中流動之電流 進行充電。在此情況下,在每個電晶體(FET)中流動之電流 與該電晶體(FET)之尺寸成正比。即使當該等電晶體 (FET)54、56未使用(已短路)時,仍可提供一電流鏡電路, 但當使用FET54、56時,該電流鏡電路之電流精度電晶體更 咼。該電晶體(FET)52係用來調整電路之開啟(〇N)電阻。 該電晶體(FET)57之閘極係連接至該電晶體(FET)57之源 極及該電晶體(FET)63之閘極。包括電晶體 串聯電路及包括該電晶體(FET)59至64之串聯電路構成一電 流鏡電路。同樣的電流在包括該電晶體(F]BT)55至58之串聯 電路及包括該電晶體(FET)59至64之串聯電路中流動。該電 晶體(FET)60之閘極係連接至該電晶體(FEt)60之源極及該 電晶體(FET)66之閘極。包括該電晶體(FEt)59至64之亊聯 電路及包括該電晶體(FET)65至6 7之串聯電路構成一電流鏡 80429 -19- 1294720 電路。同樣的電流在該等兩個串聯電路中流動。 遺電晶體(FET)57之閘極係連接至該電晶體(FET)69之間 極。同樣的電流在包括該電晶體(FET)55至5 8之串聯電路及 包括该電晶體(FET)68至70之串聯電路中流動。該電晶體 (FET)65構成圖1所示之該開關元件36,該電晶體(17£丁)7〇構 成圖1所示之該開關元件37。該電晶體(FET)58、59、62、64、 68係用於調整開啟(0N)電阻的電晶體(F]ET)。電晶體 (FET)7 1、72及該放大器73係用於暫停產生一三角波之電 路。 吾人自前述描述中可暸解,當開啟該場效電晶體65時, 在該電晶體(FET)50中流動之電流(負載電路33)同樣在包括 該電晶體(FET)65至67之串聯電路中流動,當開啟該電晶體 (FET)70時,在該電晶體(FET)50中流動之電流(負載電路33) 同樣在包括該電晶體(FET)68至70之串聯電路中流動。 弟一貫施例 在對根據本發明之第二實施例進行說明以前,吾人將描 述根據第一實施例所述,用作圖9所示之三角波產生電路1 〇2 之三角波產生電路。 自該比較器104之輸入端子P至開關元件106、106’之接點 Q的增益G係藉由下列運算式獲得。假定該三角波產生電路 102的輸出S1之最大值與最小值分別為VP及VM,輸入至該 開關元件106之電源電壓為VPX(正電源),輸入至該開關元 件106’之電源電壓為VMX(負電源),出現在輸入端子p之訊 號振幅為(VP-VM)而出現在輸出端子Q之訊號振幅為(VPX- 80429 -20- 1294720 VMX),貝丨J : G=(VPX-VMX)/(VP-VM) (1) 在該運算式中,該電源電壓VPX及VMX會發生變動。當 該電源電壓VPX及VMX發生變動時,前述之增益G亦發生變 動,進而使系統穩定性發生改變,因而需提供超出吾人所 需之穩定性。可使用一具有高度穩定性之電源作為對該開 關元件106及1061之輸入以扼制該增益之變動。此導致一複 雜且費用高昂之電路設計。下文所述之第二實施例將提供 一種無須使用一具有高度穩定性之電源即可阻止增益變動 之電路。 圖4係一電路圖,其展示根據本發明第二實施例之三角波 產生電路之組態。該圖中所示之電路與圖1所示之三角波產 生電路在輸入至該比較器41及42的非反相輸入端子的訊號 上有所不同。在圖1所示之電路中,特定電壓被輸入至該等 非反相輸入端子。在第二實施例中,藉由電阻器81及82對 電源電壓VPX之分配所獲得之電壓被輸入至該比較電路4 1 之非反相輸入端子,而藉由電阻器83及84對電源電壓VMX 之分配所獲得之電壓被輸入至該比較電路42之非反相輸入 端子。在此情況下,該電阻器81及83之電阻值(R81、R83) 相同,該電阻器82及84之電阻值(R82、R84)相同。因此, 根據下列運算式獲得之電壓VI及V2即被輸入至該比較電路 41與42的非反相輸入端子。
Vl=VPX/a (2) V2=VMX/a (3) 80429 -21 - 1294720 其中:a係一正常數; a=(R81+R82)/R82=(R83+R84)/R84 因此,自該輸出端子46輸出的三角波之最大值VP與最小 值VM分別為電壓VI與V2。進而運算式(1)中增益G可根據下 列運算式獲得: G=(VPX-VMX)/(V1-V2) = (VPX-VMX)/(VPX/a-VMX/a) =a (4) 以此方式,該增益G不會受提供給該開關元件1 06、1 06· 之電源電壓VPX及VMX之變動的影響。即使當該電源電壓 VPX及VMX變動時,該增益G仍可保持恒定不變。 圖5係一電路圖,其展示使用圖1所示之一三角波產生電 路的D類放大器之示例。在圖5中,與圖9所示之電路區段相 當之區段係使用與圖9相同之元件編號及符號。圖5所示電 路與圖9所示電路之區別在於,在圖5中:該比較器104之反 相輸入端子係連接至一手動選擇開關91之共用端子;該開 關91之第一觸點係連接至一可手動選擇之開關92之共用端 子,而該手動選擇開關91之第二觸點係連接至該三角波產 生電路102之輸出端子。該開關92係藉由該比較器104之非 反相輸出端子R2上之訊號驅動。當該比較器1 04之非反相輸 出端子R2上之該訊號係處於高位準時,該共用端子係連接 至該第一觸點。當該訊號係處於低位準時,該共用端子係 連接至該第二觸點。該開關92之第一與第二觸點分別具有 電壓VM3及VP3。此情況下,使用以下運算式即可獲得該電 80429 -22- 1294720 壓 VM3 及 VP3 ·· VM3=VMX/b (5) VP3=VPX/b (6) 其中·· b係一正常數。 在本組態中,當該手動選擇開關9 1係處於第二觸點之位 置時,該三角波產生電路102之輸出被輸入至該比較器104 之非反相輸入端子,促使得該電路之運行方式與一個別激 發之脈寬調變(PWM)電路相同。另一方面,當該開關9 1係 處於第一觸點之位置時,該電路之運行方式與一自激脈寬 調變(PWM)電路相同。此情況下,自該比較器1 04之輸入端 子P至該開關元件106、106’的連接處Q之增益G係藉由下列 運算式獲得: G=(VPX-VMX)/(VP3-VM3) =(VPX-VMX)/(VPX/b-VMX/b) =b (7) 以此方式,該增益G就不會受提供給該開關元件106、106’ 之電源電壓VPX及VMX之變動的影響。 如上文所述,根據本發明,應可能產生一峰值變動及偏 差均很小之高精度三角波。根據本發明,還可能獲得穩定 之操作,其不受提供給開關元件的電源電壓之變動的影響。 【圖式簡單說明】 圖1係一方塊圖,其展示了根據本發明一實施例之三角波 產生電路之組態; 圖2A至圖2G係描述該實施例操作之一時間圖; 80429 -23- 1294720 4、 30、39、121 運算放大器 5、 25、26、40、125 電容器 6、46、Rl、R2 輸出端子 91,92 手動選擇開關 11 、 12 、 36 、 37 、 106、106, 開關元件 13、14 恒定電流電路 21 端子 22 數位相位比較器 23 迴路滤波器 24 電路 31 電阻 32 、 50至72 FET電晶體(場效電晶體) 33 負載電路 34、35 恒定電流電路 4卜42 比較電路 44、45 「反及」(NAND)閘 43 反相器 101 類比訊號輸入端子 102 三角波產生電路 103 積分器 104 電壓比較器 105 脈衝放大器 106 LPF(低通濾波器) 80429 -25· 1294720 107 111 124 109、109’ CK 12 P P, PLLC Q 51 52 S4 負載 直流(DC)截止電容器 電感線圈 正電源及負電源 參考時脈脈衝 電流 該積分器1 0 3之輸出 該積分器103之理想輸出波形 類比訊號 接點 輸出 類比輸入訊號 類比訊號 80429 -26-
Claims (1)
- 产^,·…,,一-,m -? nkm 入 / - … 拾、申請專利範圍: 1. 一種用於D類放大器產生電路的三角波電路,其包括: % 一積分單元,其包括一放夫器及一***於該放大器之 輸入端子與輸出端子之間的電容器; 一第一恆定電流單元,用於對電容器再充電從而使該 放大器之輸出接近一第一預定電壓; 一第二恆定電流單元,用於對電容器再充電從而使該 放大器之輸出接近一第二預定電壓; 一電流設定單元,用於設定第一和第二恆定電流單元 之電流; 一第一開關單元,用於以開/關方式控制在該第一恆定 電流單元中流動之電流; 一第二開關單元,用於以開/關方式控制在該第二恆定 電流單元中流動之電流; 一第一比較單元,用於將該放大器之輸出與該第一預 定電壓相比較,當該放大器之輸出與該第一預定電壓一致 時,該比較單元可輸出一訊號; 一第二比較單元,用於將該放大器之輸出與該第二預 定電壓相比較,當該放大器的輸出該與該第二預定電壓一 致時,該比較單元可輸出一訊號; 一正反器,其正反器輸出訊號根據該第一比較單元及 該第二比較單元的輸出而發生反相,該正反器可用以控制 該第一開關單元及該第二開關單元的開/關。 2. 如申請專利範圍第1項之三角波雇癥電路,其中電流設定 80429 1294720 單元包括: 一相位比較單元,該相位比較單元可用於外部提供的 一時脈脈衝之相位與該正反器之輸出相位之比較; 一低通濾波器,用於消除該相位比較單元之輸出的高 頻分量; 一電流控制單元,用於控制該第一恒定電流電路及該 第二恒定電流電路之電流。 3. —種用於D類放大器產生電路的三角波電路,其包括: 一積分單元,其包括一放大器及一***於該放大器之 輸入端子與輸出端子之間的電容器; 一第一電流鏡電路,其電流鏡可用以對該電容器再充 電從而使該放大器之輸出接近一第一預定電壓; 一第二電流鏡電路,其電流鏡可用以對該電容器再充 電從而使該放大器之輸出接近一第二預定電壓; 一第一開關單元,用於以開/關方式控制在該第一電流 鏡電路中流動之電流; 一第二開關單元,用於以開/關方式控制在該第二電流 鏡電路中流動之電流; 一第一比較單元,用於將該放大器之輸出與該第一預 定電壓相比較,當該放大器的輸出與該第一預定電壓一致 時,該比較單元可輸出一訊號; 一第二比較單元,用於將該放大器之輸出與第二預定 電壓相比較,當該放大器之輸出與第二預定電壓一致時, 該比較單元可輸出一訊號; 80429 -2 - 1294720 一正反器,其正反器輸出訊號根據該第一比較單元及 該第二比較單元的輸出而發生反相,該正反器可用以控制 該第一開關單元及該第二開關單元的開/關彡 一相位比較單元,用於將外部提供的時脈脈衝之相位 與該正反器之輸出相位進行比較; 一低通濾波器,用於消除該相位比較單元之輸出的高 頻分量; 一電流控制單元,用於控制該第一電流鏡電路及該第 二電流鏡電路之電流。 4. 一種D類放大器,其包括: 一調變級,其藉由使用自一三角波產生電路輸出之三 角波,以脈寬調變方式調變一輸入訊號; 一開關放大級,其藉由使用一開關元件進行該調變級 輸出之開關放大, 其中,該三角波產生電路包括: 一分壓器電路,其用於按照一預定分頻比分別分配 該開關放大級之正電源電壓及負電源電壓,並輸出該 結果電壓作為一第一電壓及一第二電壓; 一積分單元,其包括一放大器及一被***於該放大 器輸入與輸出端子之間的電容器; 一第一恆定電流單元,其恆定電流可用以對電容器 再充電從而使該放大器之輸出接近第一預定電壓; 一第二恆定電流單元,其恆定電流可用以對電容器 再充電從而使該放大器之輸出接近第二預定電壓; 80429 1294720 一電流設定單元,用於設定第一和第二恆定電流單 元之電流, 一第一開關單元,用於以開/關方式控制在該第一恆 定電流單元中流動之電流; 一第二開關單元,用於以開/關方式控制在該第二恆 定電流單元中流動之電流; 一第一比較單元,用於將該放大器之輸出與第一預 定電壓相比較,當該放大器之輸出與第一預定電壓一 致時,該比較單元可輸出一訊號; 一第二比較單元,用於將該放大器之輸出與第二預 定電壓相比較,當該放大器之輸出與第二預定電壓一 致時,該比較單元可輸出一訊號; 一正反器,其正反器輸出訊號根據該第一比較單元 及該第二比較單元的輸出而發生反相,該正反器可用 以控制該第一開關單元及該第二開關單元的開/關。 80429 4-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002091867 | 2002-03-28 | ||
JP2002181772A JP3982342B2 (ja) | 2002-03-28 | 2002-06-21 | D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200401505A TW200401505A (en) | 2004-01-16 |
TWI294720B true TWI294720B (en) | 2008-03-11 |
Family
ID=30446242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092107096A TWI294720B (en) | 2002-03-28 | 2003-03-28 | Triangular wave generating circuit used in a class-d amplifier |
Country Status (4)
Country | Link |
---|---|
US (1) | US6791405B2 (zh) |
JP (1) | JP3982342B2 (zh) |
KR (1) | KR100606378B1 (zh) |
TW (1) | TWI294720B (zh) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3991863B2 (ja) * | 2002-12-27 | 2007-10-17 | セイコーエプソン株式会社 | ノコギリ波発生装置 |
JP4461813B2 (ja) * | 2003-02-28 | 2010-05-12 | ヤマハ株式会社 | パルス幅変調増幅器 |
US7256623B2 (en) * | 2004-03-15 | 2007-08-14 | Intersil Americas Inc. | Frequency programmable feed-forward oscillator and triangle wave generator |
JP4453463B2 (ja) | 2004-07-02 | 2010-04-21 | ヤマハ株式会社 | 三角波生成回路 |
JP2006135377A (ja) * | 2004-11-02 | 2006-05-25 | Toshiba Corp | 半導体装置 |
JP4356625B2 (ja) | 2005-02-14 | 2009-11-04 | ヤマハ株式会社 | デジタルアンプ |
KR100617960B1 (ko) * | 2005-02-24 | 2006-08-30 | 삼성전자주식회사 | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 |
JP4835012B2 (ja) * | 2005-03-18 | 2011-12-14 | ヤマハ株式会社 | D級増幅器 |
US7388413B1 (en) * | 2005-07-14 | 2008-06-17 | Microsemi Corporation | Ramp generator with fast reset |
US7557622B2 (en) * | 2005-10-17 | 2009-07-07 | Harman International Industries, Incorporated | Precision triangle waveform generator |
KR101128520B1 (ko) * | 2005-10-24 | 2012-03-27 | 삼성전자주식회사 | 디지털 오디오 증폭기 및 이에 적합한 디지털 오디오 신호증폭 방법 |
CN101331402B (zh) * | 2005-12-15 | 2011-06-08 | 奇美电子股份有限公司 | 电流测量电路及方法 |
JP4750582B2 (ja) * | 2006-02-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 三角波発振回路 |
KR100929953B1 (ko) | 2006-07-07 | 2009-12-04 | 야마하 가부시키가이샤 | 오프셋 전압 보정 회로 및 d급 증폭기 |
US20080101628A1 (en) * | 2006-10-27 | 2008-05-01 | Pacifictech Microelectronics, Inc. | Switching amplifier circuits and methods |
US7551028B1 (en) * | 2006-12-11 | 2009-06-23 | Marvell International Ltd. | Signal generators for current-mode three-level digital amplifiers |
US7336110B1 (en) | 2007-01-17 | 2008-02-26 | Atmel Corporation | Differential amplitude controlled sawtooth generator |
US7671642B2 (en) * | 2006-12-13 | 2010-03-02 | Atmel Corporation | Amplitude controlled sawtooth generator |
US8111846B2 (en) * | 2007-01-03 | 2012-02-07 | Pacifictech Microelectronics, Inc. | Low distortion switching amplifier circuits and methods |
JP4824599B2 (ja) * | 2007-02-21 | 2011-11-30 | セイコーインスツル株式会社 | 三角波生成回路 |
EP2127070B1 (en) * | 2007-03-14 | 2018-12-26 | Nxp B.V. | A data processing system for clipping correction |
JP4973891B2 (ja) * | 2008-02-07 | 2012-07-11 | オンキヨー株式会社 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
US7746130B2 (en) * | 2008-07-14 | 2010-06-29 | Elite Semiconductor Memory Technology, Inc. | Triangular wave generating circuit having synchronization with external clock |
JP2010050614A (ja) * | 2008-08-20 | 2010-03-04 | Rohm Co Ltd | 半導体装置および増幅装置 |
TWI397260B (zh) * | 2009-08-18 | 2013-05-21 | Elite Semiconductor Esmt | 三角波產生器及其方法 |
CN102594272B (zh) * | 2010-02-26 | 2015-05-27 | 比亚迪股份有限公司 | 一种用于降低d类音频功率放大器电磁干扰的电路 |
US8441316B2 (en) | 2011-01-06 | 2013-05-14 | Diodes Incorporated | Switching supply circuits and methods |
US8633740B2 (en) | 2011-09-08 | 2014-01-21 | Intel Mobile Communications | Triangular waveform generator having differential output synchronized with external clock signal |
GB2557051B (en) | 2013-10-23 | 2018-08-22 | Cirrus Logic Int Semiconductor Ltd | Class-D amplifier circuits |
US9300281B2 (en) * | 2014-01-15 | 2016-03-29 | Elite Semiconductor Memory Technology Inc. | Triangular wave generating circuit to provide clock synchronization |
CN103905006B (zh) | 2014-03-28 | 2017-10-24 | 深圳创维-Rgb电子有限公司 | 一种具有占空比限制功能的d类功放芯片及其装置 |
US11152927B1 (en) * | 2020-03-25 | 2021-10-19 | Richtek Technology Corporation | Low distortion triangular wave generator circuit and low distortion triangular wave generation method |
CN114268301B (zh) * | 2022-02-28 | 2022-06-14 | 成都明夷电子科技有限公司 | 一种带有自校准offset功能的LOS检测电路及检测方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62242410A (ja) * | 1986-04-14 | 1987-10-23 | Mitsubishi Electric Corp | 弛張発振回路 |
US5557241A (en) * | 1995-05-24 | 1996-09-17 | Ail Systems, Inc. | Linear chirp generation using VCO tuning with polynomial predistortion |
US6121805A (en) * | 1998-10-08 | 2000-09-19 | Exar Corporation | Universal duty cycle adjustment circuit |
US6320460B1 (en) * | 2000-05-30 | 2001-11-20 | Ivan Meszlenyi | Class D amplifier |
-
2002
- 2002-06-21 JP JP2002181772A patent/JP3982342B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-27 US US10/400,357 patent/US6791405B2/en not_active Expired - Fee Related
- 2003-03-28 TW TW092107096A patent/TWI294720B/zh not_active IP Right Cessation
- 2003-03-28 KR KR1020030019518A patent/KR100606378B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040036529A1 (en) | 2004-02-26 |
KR100606378B1 (ko) | 2006-07-28 |
US6791405B2 (en) | 2004-09-14 |
KR20030078761A (ko) | 2003-10-08 |
TW200401505A (en) | 2004-01-16 |
JP3982342B2 (ja) | 2007-09-26 |
JP2004007324A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI294720B (en) | Triangular wave generating circuit used in a class-d amplifier | |
US8299853B2 (en) | Class D amplifier | |
KR100929953B1 (ko) | 오프셋 전압 보정 회로 및 d급 증폭기 | |
JP2008167091A (ja) | 三角波発生回路およびpwm変調回路 | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
JP2003115730A (ja) | Pwm変調回路及び電力増幅回路 | |
US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
JP4785801B2 (ja) | D級増幅器 | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
US6956431B2 (en) | Pulse width modulation amplifier | |
JP2002078326A (ja) | Dc−dcコンバータ用pwm制御回路 | |
US20060071697A1 (en) | Pwm generator | |
KR101404568B1 (ko) | 전류 모드 제어의 펄스폭변조 변환 장치 | |
EP2068440B1 (en) | Pulse width modulation circuit and switching amplifier using the same | |
US7388426B2 (en) | Control circuit and method for a switching amplifier | |
US8395437B2 (en) | Charge pump circuit and semiconductor integrated circuit | |
JP3141810B2 (ja) | 発振回路 | |
JP2004180294A (ja) | 電力増幅装置 | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US6750705B2 (en) | Class D amplifier energy control | |
JPH0260089B2 (zh) | ||
KR0127537B1 (ko) | 모니터의 수평 주파수 홀드 조정 회로 | |
JPH1041791A (ja) | 三角波信号発生回路 | |
JPS6323683B2 (zh) | ||
JP2004110530A (ja) | アナログ乗算器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |