JP4785801B2 - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP4785801B2 JP4785801B2 JP2007189768A JP2007189768A JP4785801B2 JP 4785801 B2 JP4785801 B2 JP 4785801B2 JP 2007189768 A JP2007189768 A JP 2007189768A JP 2007189768 A JP2007189768 A JP 2007189768A JP 4785801 B2 JP4785801 B2 JP 4785801B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitive element
- signal
- voltage
- level
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007599 discharging Methods 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 9
- 239000010752 BS 2869 Class D Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 239000000872 buffer Substances 0.000 description 8
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 6
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 6
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 3
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 3
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 3
- 102100028138 F-box/WD repeat-containing protein 7 Human genes 0.000 description 2
- 101001060231 Homo sapiens F-box/WD repeat-containing protein 7 Proteins 0.000 description 2
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 102100024829 DNA polymerase delta catalytic subunit Human genes 0.000 description 1
- 101000868333 Homo sapiens Cyclin-dependent kinase 1 Proteins 0.000 description 1
- 101000909198 Homo sapiens DNA polymerase delta catalytic subunit Proteins 0.000 description 1
- 101000632319 Homo sapiens Septin-7 Proteins 0.000 description 1
- 102100027981 Septin-7 Human genes 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
x1=A1(s−β・x1)+d1
x2=A2(−s−β・x2)+d2
∴x1−x2=A1・s/(1+A1・β)+A2・s/(1+A2・β)+d1/(1+A1・β)−d2/(1+A2・β)
y1=A(s−β・y1+β・y2)+d1
y2=−A(s−β・y1+β・y2)+d2
∴y1−y2=2A・s+d1−d2−2A・β(y1−y2)
∴y1−y2=2A・s/(1+2A・β)+(d1−d2)/(1+2A・β)
11a、11b パルス増幅回路
12a、12b 係数器
14 差動パルス生成回路
15 負荷
21a、21b ハーフブリッジ
22a、22b レベルシフト回路
31a、31b 制御回路
32 充放電回路
33 選択回路
BUF1〜BUF3 バッファ回路
C1、C2、C3 容量素子
CDC1〜CDC4、SEL 信号
CMP1、CMP2、CMP3、CMP4 比較器
d1、d2 ノイズ信号
Iin、IN 入力端子
INV インバータ回路
I1〜I6、I11〜I14 電流源回路
MN1〜MN3、MN11、MN12 Nchトランジスタ
MP1〜MP3、MP11、MP12 Pchトランジスタ
OSC 矩形信号
OUTN、OUTP 出力端子
OUTN1、OUTP1、y0、y3 パルス信号
s1 入力信号
Vr、Vr2、Vr3 基準電圧
y1、y2 出力信号
Claims (5)
- 入力信号から2値信号である第1および第2の出力信号を生成し、第1の出力端子と第2の出力端子との間に接続された負荷を駆動するD級増幅器であって、
前記入力信号、前記第1の出力信号の反転信号、および前記第2の出力信号からパルス幅変調された第1のパルス信号を生成するパルス生成回路と、
前記第1のパルス信号を入力し、前記第1のパルス信号のローレベルおよびハイレベルをそれぞれ反転して前記第1のパルス信号の半周期分シフトした第2のパルス信号を生成する差動パルス生成回路と、
前記第1のパルス信号を入力し、前記第1の出力信号を生成して前記第1の出力端子に供給する第1のパルス増幅回路と、
前記第2のパルス信号を入力し、前記第2の出力信号を生成して前記第2の出力端子に供給する第2のパルス増幅回路と、
を備えることを特徴とするD級増幅器。 - 前記パルス生成回路は、
前記入力信号に対応する第1の電流と、前記第1の出力信号の反転信号のレベルに対応して正または負となる第2の電流と、前記第2の出力信号のレベルに対応して正または負となる第3の電流と、方形波信号のレベルに対応して正または負となる第4の電流とを生成する電流供給回路と、
前記第1、第2、第3および第4の電流のそれぞれによって充放電される第1の容量素子と、
前記第1の容量素子の電圧と参照電圧とを比較し、比較結果を前記第1のパルス信号として出力する第1の比較回路と、
を備えることを特徴とする請求項1記載のD級増幅器。 - 前記差動パルス生成回路は、前記第1のパルス信号が第1のレベルである期間を前記第2のパルス信号における次周期の第2のレベルの期間とし、前記第1のパルス信号が第2のレベルである期間を前記第2のパルス信号における次周期の第1のレベルの期間とすることを特徴とする請求項1記載のD級増幅器。
- 前記差動パルス生成回路は、
第2および第3の容量素子と、
一定電流によって前記第2の容量素子を充電および放電する第1の充放電回路と、
他の一定電流によって前記第3の容量素子を充電および放電する第2の充放電回路と、
前記第2の容量素子の電圧と第1の所定電圧とを比較する第2の比較器と、
前記第3の容量素子の電圧と第2の所定電圧とを比較する第3の比較器と、
前記第1および第2の充放電回路を制御し、前記第2および第3の比較器の比較結果に基づいて前記第2のパルス信号を生成する制御回路と、
を備え、
前記制御回路は、
前記第2の容量素子の電圧を前記第1の所定電圧に設定し、前記方形波信号の第1のエッジにおいて前記第2の容量素子の充電または放電を開始し、前記第1のパルス信号のレベル遷移において前記第2の容量素子の充電または放電を停止し、前記方形波信号の第1のエッジと逆方向の第2のエッジにおいて前記第2の容量素子の放電または充電を開始し、前記第2の容量素子の電圧と前記第1の所定電圧とが一致したタイミングで前記第2のパルス信号を第1のレベルから第2のレベルに遷移させ、
前記第3の容量素子の電圧を前記第2の所定電圧に設定し、前記方形波信号の第2のエッジにおいて前記第3の容量素子の充電または放電を開始し、前記第1のパルス信号のレベル遷移において前記第3の容量素子の充電または放電を停止し、前記方形波信号の第1のエッジにおいて前記第3の容量素子の放電または充電を開始し、前記第3の容量素子の電圧と前記第2の所定電圧とが一致したタイミングで前記第2のパルス信号を第2のレベルから第1のレベルに遷移させることを特徴とする請求項2記載のD級増幅器。 - 前記差動パルス生成回路は、
第2および第3の容量素子と、
一定電流によって前記第2の容量素子を充電および放電する第1の充放電回路と、
他の一定電流によって前記第3の容量素子を充電および放電する第2の充放電回路と、
前記第2の容量素子の電圧または前記第3の容量素子の電圧と所定電圧とを比較する比較器と、
前記第2の容量素子の電圧または前記第3の容量素子の電圧を選択して前記比較器に与える選択回路と、
前記第1および第2の充放電回路を制御し、前記比較器の比較結果に基づいて前記第2のパルス信号を生成する制御回路と、
を備え、
前記制御回路は、
前記第2の容量素子の電圧を前記所定電圧に設定し、前記方形波信号の第1のエッジにおいて前記第2の容量素子の充電または放電を開始し、前記第1のパルス信号のレベル遷移において前記第2の容量素子の充電または放電を停止し、前記方形波信号の第1のエッジと逆方向の第2のエッジにおいて前記第2の容量素子の放電または充電を開始すると共に前記第2の容量素子の電圧を選択するように前記選択回路を制御し、前記第2の容量素子の電圧と前記所定電圧とが一致したタイミングで前記第2のパルス信号を第1のレベルから第2のレベルに遷移させ、
前記第3の容量素子の電圧を前記所定電圧に設定し、前記方形波信号の第2のエッジにおいて前記第3の容量素子の充電または放電を開始し、前記第1のパルス信号のレベル遷移において前記第3の容量素子の充電または放電を停止し、前記方形波信号の第1のエッジにおいて前記第3の容量素子の放電または充電を開始すると共に前記第3の容量素子の電圧を選択するように前記選択回路を制御し、前記第3の容量素子の電圧と前記所定電圧とが一致したタイミングで前記第2のパルス信号を第2のレベルから第1のレベルに遷移させることを特徴とする請求項2記載のD級増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189768A JP4785801B2 (ja) | 2007-07-20 | 2007-07-20 | D級増幅器 |
CN2008101281543A CN101350600B (zh) | 2007-07-20 | 2008-07-21 | D级放大器 |
US12/219,349 US7825725B2 (en) | 2007-07-20 | 2008-07-21 | Class D amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189768A JP4785801B2 (ja) | 2007-07-20 | 2007-07-20 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027540A JP2009027540A (ja) | 2009-02-05 |
JP4785801B2 true JP4785801B2 (ja) | 2011-10-05 |
Family
ID=40264362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007189768A Active JP4785801B2 (ja) | 2007-07-20 | 2007-07-20 | D級増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7825725B2 (ja) |
JP (1) | JP4785801B2 (ja) |
CN (1) | CN101350600B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110057030A1 (en) * | 2009-09-04 | 2011-03-10 | Omesh Persaud | Card Including Account Number With Value Amount |
JP2012015650A (ja) | 2010-06-29 | 2012-01-19 | Renesas Electronics Corp | D級増幅器 |
CN102545800B (zh) * | 2010-12-29 | 2015-09-23 | 意法半导体研发(深圳)有限公司 | 放大信号的电路及其方法 |
US9161122B2 (en) * | 2012-10-18 | 2015-10-13 | Tritan Technology Inc. | Apparatus for differential interpolation pulse width modulation digital-to-analog conversion and output signal coding method thereof |
CN105051554A (zh) * | 2013-03-15 | 2015-11-11 | 伯德技术集团股份有限公司 | 使用脉冲激励的无源互调测试 |
US9461595B2 (en) | 2014-03-14 | 2016-10-04 | Qualcomm Incoporated | Integrator for class D audio amplifier |
CN108092634A (zh) * | 2018-01-11 | 2018-05-29 | 福建星海通信科技有限公司 | 一种宽频带、大功率水声d类功率放大器 |
IT202000014302A1 (it) * | 2020-06-16 | 2021-12-16 | St Microelectronics Srl | Circuito modulatore, dispositivo e procedimento corrispondenti |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262632B1 (en) * | 1999-11-16 | 2001-07-17 | Texas Instruments Incorporated | Concept and method to enable filterless, efficient operation of Class-D amplifiers |
JP4161545B2 (ja) * | 2001-06-07 | 2008-10-08 | サンケン電気株式会社 | スイッチングアンプ |
JP4731828B2 (ja) * | 2004-04-14 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | D級アンプ |
JP2005322958A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | D級アンプ |
TWI361559B (en) * | 2005-03-07 | 2012-04-01 | Monolithic Power Systems Inc | Audio amplifier with high power and high efficiency |
-
2007
- 2007-07-20 JP JP2007189768A patent/JP4785801B2/ja active Active
-
2008
- 2008-07-21 CN CN2008101281543A patent/CN101350600B/zh active Active
- 2008-07-21 US US12/219,349 patent/US7825725B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090021305A1 (en) | 2009-01-22 |
US7825725B2 (en) | 2010-11-02 |
JP2009027540A (ja) | 2009-02-05 |
CN101350600B (zh) | 2012-11-14 |
CN101350600A (zh) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4785801B2 (ja) | D級増幅器 | |
US7385444B2 (en) | Class D amplifier | |
US7312657B2 (en) | Class D amplifier | |
JP5141450B2 (ja) | デジタル入力型d級増幅器 | |
JP5375753B2 (ja) | 発振回路及びその動作電流制御方法 | |
US20150054578A1 (en) | Amplification systems and methods with one or more channels | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
JP5362905B2 (ja) | チャージ・ポンプ回路及びその制御方法、半導体集積回路 | |
JP2007081568A (ja) | 差動型オペアンプ | |
US7388426B2 (en) | Control circuit and method for a switching amplifier | |
JP5676378B2 (ja) | D級増幅回路 | |
WO2012053133A1 (ja) | チョッパ増幅器、アクティブフィルタ、基準周波数生成回路 | |
JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US20100045350A1 (en) | Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
US8970269B2 (en) | Pulse width modulator and switching amplifier | |
JP5978988B2 (ja) | パルス幅変調回路及びスイッチングアンプ | |
JP4947307B2 (ja) | スイッチングアンプ | |
CN106603056B (zh) | 具有精确电流导引发生器的模拟信号软开关控制电路 | |
JP5851847B2 (ja) | チャージ・ポンプ回路、半導体集積回路 | |
JP5692038B2 (ja) | パルス幅変調回路 | |
JP2021040419A (ja) | Dc−dcコンバータ | |
JP2009213131A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4785801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |