JPS62242410A - 弛張発振回路 - Google Patents
弛張発振回路Info
- Publication number
- JPS62242410A JPS62242410A JP61085783A JP8578386A JPS62242410A JP S62242410 A JPS62242410 A JP S62242410A JP 61085783 A JP61085783 A JP 61085783A JP 8578386 A JP8578386 A JP 8578386A JP S62242410 A JPS62242410 A JP S62242410A
- Authority
- JP
- Japan
- Prior art keywords
- npn transistor
- transistor
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000010356 wave oscillation Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000007599 discharging Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、３角波の発振信号を出力する弛張発振回路に
関するものである。
関するものである。
従来の弛張発振回路を第５図、第６図に示す。
電圧比較器を用いた弛張発振回路としては、一般に、１
電圧比較器方式の回路と２電圧比較器方式の回路とがあ
る。第５図は１電圧比較器方式の回路を示し、第６図は
２電圧比較器方式の回路を示す。
電圧比較器方式の回路と２電圧比較器方式の回路とがあ
る。第５図は１電圧比較器方式の回路を示し、第６図は
２電圧比較器方式の回路を示す。
第５図において、Ｑｌ−Ｑ９はトランジスタ、×１〜Ｘ
３は節点、Ｉａは定電流源、Ｒａ、Ｒｈは抵抗、ＣＴは
充放電コンデンサ、Ｔ１は電圧■６．の電源が供給され
る電源端子、Ｔ２は接地に接続される接地端子、Ｔ３は
３角波の発振信号を外部へ出力するための出力端子であ
る。
３は節点、Ｉａは定電流源、Ｒａ、Ｒｈは抵抗、ＣＴは
充放電コンデンサ、Ｔ１は電圧■６．の電源が供給され
る電源端子、Ｔ２は接地に接続される接地端子、Ｔ３は
３角波の発振信号を外部へ出力するための出力端子であ
る。
次にこのように構成された弛張発振回路の動作を第７図
の動作波形を用いて説明する。まず、Ｃ５、Ｃ７がオン
状態にあり、第７図（Ｃ）に示す節点Ｘ２の電位（第７
図（Ｃ１の点線は節点Ｘ１の電位を示す）が第７図（ａ
）に示す節点Ｘ１の電位より高い場合を考える。この状
態で充放電コンデンサＣＴの電荷は抵抗Ｒｂを通って放
電されるため、節点Ｘ２の電位は時間と共に下がる。節
点Ｘ２の電位が節点ｘ１の電位より低くなると、定電流
源１ａ、トランジスタＱｌ−Ｑ４で構成される電圧比較
器は第７図（ｂ）に示す節点Ｘ３の電位を低レベルにす
るように働く。
の動作波形を用いて説明する。まず、Ｃ５、Ｃ７がオン
状態にあり、第７図（Ｃ）に示す節点Ｘ２の電位（第７
図（Ｃ１の点線は節点Ｘ１の電位を示す）が第７図（ａ
）に示す節点Ｘ１の電位より高い場合を考える。この状
態で充放電コンデンサＣＴの電荷は抵抗Ｒｂを通って放
電されるため、節点Ｘ２の電位は時間と共に下がる。節
点Ｘ２の電位が節点ｘ１の電位より低くなると、定電流
源１ａ、トランジスタＱｌ−Ｑ４で構成される電圧比較
器は第７図（ｂ）に示す節点Ｘ３の電位を低レベルにす
るように働く。
これによりトランジスタＱ５．Ｑ７はオフし、節点Ｘｌ
の電位は上昇し、充放電コンデンサＣＴの放電パスはな
くなるために充放電コンデンサＣＴには抵抗Ｒａからの
充電電流のみが流れる。このため、節点Ｘ２の電位は時
間と共に上昇する。
の電位は上昇し、充放電コンデンサＣＴの放電パスはな
くなるために充放電コンデンサＣＴには抵抗Ｒａからの
充電電流のみが流れる。このため、節点Ｘ２の電位は時
間と共に上昇する。
節点Ｘ２の電位が節点ＸＩの電位より高くなると、定電
流源Ｉａ、Ｑｌ〜Ｑ４で構成される電圧比較器は節点Ｘ
３の電位を高レベルにするように働く。
流源Ｉａ、Ｑｌ〜Ｑ４で構成される電圧比較器は節点Ｘ
３の電位を高レベルにするように働く。
これによりトランジスタＱ５．Ｑ７はオンし、節点ＸＩ
の電位は下がり、最初の状態に戻る。
の電位は下がり、最初の状態に戻る。
次に、第６図の弛張発振回路の構成について説明する。
第６図において、ＱＩＯ−Ｑ１８はトランジスタ、Ｙ１
〜Ｙ６は節点、Ｉｂは定電流源、Ｒｃは抵抗である。第
６図において第５図と同一部分又は相当部分には同一符
号が付しである。
〜Ｙ６は節点、Ｉｂは定電流源、Ｒｃは抵抗である。第
６図において第５図と同一部分又は相当部分には同一符
号が付しである。
次に、このように構成された弛張発振回路の動作を第８
図の動作波形を用いて説明する。まず第８図（ｄ）に示
す節点Ｙ２の電位（第８図（ｄｌに示す点線Ｌ２は節点
Ｙ１の電位、点線Ｌ３は節点Ｙ３の電位を示す）が節点
Ｙ１と節点Ｙ３の電位の中間にあり、第８図（ａ）に示
す節点Ｙ５の電位が低レベル、第８図（ｂｌに示す節点
Ｙ６の電位が高レベルの状態にある場合を考える。節点
Ｙ２の電位が節点Ｙｌと節点Ｙ３の電位の中間にある場
合、トランジスタＱ３．Ｑ１６は共にオフの状態にある
。トランジスタＱ１６．Ｑ１８．抵抗Ｒｃｔ’構成され
る回路はＲＳラッチを構成しているため、トランジスタ
Ｑ３．Ｑ１６が共にオフの場合、前の状態を維持してい
る。
図の動作波形を用いて説明する。まず第８図（ｄ）に示
す節点Ｙ２の電位（第８図（ｄｌに示す点線Ｌ２は節点
Ｙ１の電位、点線Ｌ３は節点Ｙ３の電位を示す）が節点
Ｙ１と節点Ｙ３の電位の中間にあり、第８図（ａ）に示
す節点Ｙ５の電位が低レベル、第８図（ｂｌに示す節点
Ｙ６の電位が高レベルの状態にある場合を考える。節点
Ｙ２の電位が節点Ｙｌと節点Ｙ３の電位の中間にある場
合、トランジスタＱ３．Ｑ１６は共にオフの状態にある
。トランジスタＱ１６．Ｑ１８．抵抗Ｒｃｔ’構成され
る回路はＲＳラッチを構成しているため、トランジスタ
Ｑ３．Ｑ１６が共にオフの場合、前の状態を維持してい
る。
節点Ｙ５の電位が低レベルの時、第８図（Ｃ）に示す節
点Ｙ４の電位も低レベルにあり、トランジスタＱ５はオ
フ状態にある。この状態では充放電コンデンサＣＴへ抵
抗Ｒａを通して充電電流が流れるため、節点Ｙ２の電位
は時間と共に上昇する。
点Ｙ４の電位も低レベルにあり、トランジスタＱ５はオ
フ状態にある。この状態では充放電コンデンサＣＴへ抵
抗Ｒａを通して充電電流が流れるため、節点Ｙ２の電位
は時間と共に上昇する。
節点Ｙ２の電位が節点Ｙ３の電位より高（なると、定電
流源１ａ、トランジスタＱｌ−Ｑ４で構成される電圧比
較器が働き、トランジスタＱ３がオンする。これにより
、節点Ｙ５の電位が高レベル、節点Ｙ６の電位が低レベ
ル、節点Ｙ４の電位が高レベルとなり、トランジスタＱ
５はオンする。トランジスタＱ５がオンすると、充放電
コンデンサＣＴから抵抗Ｒｂを通して放電電流が流れる
ため、節点Ｙ２の電位は時間と共に下降する。節点Ｙ２
の電位が節点Ｙｌの電位より低くなると、定電流源１ｂ
、トランジスタＱＩＯ〜Ｑ１５で構成される電圧比較器
が働き、トランジスタＱ１６がオンする。これにより、
節点Ｙ５の電位は低レベル、節点Ｙ６の電位は高レベル
となり、最初の状態に戻る。
流源１ａ、トランジスタＱｌ−Ｑ４で構成される電圧比
較器が働き、トランジスタＱ３がオンする。これにより
、節点Ｙ５の電位が高レベル、節点Ｙ６の電位が低レベ
ル、節点Ｙ４の電位が高レベルとなり、トランジスタＱ
５はオンする。トランジスタＱ５がオンすると、充放電
コンデンサＣＴから抵抗Ｒｂを通して放電電流が流れる
ため、節点Ｙ２の電位は時間と共に下降する。節点Ｙ２
の電位が節点Ｙｌの電位より低くなると、定電流源１ｂ
、トランジスタＱＩＯ〜Ｑ１５で構成される電圧比較器
が働き、トランジスタＱ１６がオンする。これにより、
節点Ｙ５の電位は低レベル、節点Ｙ６の電位は高レベル
となり、最初の状態に戻る。
第９図は、第５図、第６図の弛張発振回路では高周波で
発振周波数精度が得られなくなることを説明するための
波形図である。発振周波数精度が得られなくなる理由は
、充放電コンデンサＣＴの充放電波形が電圧比較器の基
準電圧を通過してから充放電用トランジスタＱ５が感応
するまでに応答遅れがあるからである。この応答遅れの
各ケースを第９図（ａｌ、 （ｂ）に示す。第９図（ａ
）に示すケースは、充放電コンデンサＣＴの充放電波形
が電圧比較器の基準電圧を通過してから充放電用トラン
ジスタＱ５が感応し始めるまでに遅延ｔｓがある場合で
ある。この遅延は波形のオーバシュートｏｓをもたらす
。第９図（ｂｌに示すケースは、充放電用トランジスタ
Ｑ５は感応し始めているがオンとオフの中間状態にとど
まっている場合である。この場合、第９図（ｂ）に示す
ように、中間状態にとどまる時間ｔｓ分のフラットネス
ＦＮを生じる。
発振周波数精度が得られなくなることを説明するための
波形図である。発振周波数精度が得られなくなる理由は
、充放電コンデンサＣＴの充放電波形が電圧比較器の基
準電圧を通過してから充放電用トランジスタＱ５が感応
するまでに応答遅れがあるからである。この応答遅れの
各ケースを第９図（ａｌ、 （ｂ）に示す。第９図（ａ
）に示すケースは、充放電コンデンサＣＴの充放電波形
が電圧比較器の基準電圧を通過してから充放電用トラン
ジスタＱ５が感応し始めるまでに遅延ｔｓがある場合で
ある。この遅延は波形のオーバシュートｏｓをもたらす
。第９図（ｂｌに示すケースは、充放電用トランジスタ
Ｑ５は感応し始めているがオンとオフの中間状態にとど
まっている場合である。この場合、第９図（ｂ）に示す
ように、中間状態にとどまる時間ｔｓ分のフラットネス
ＦＮを生じる。
第５図、第６図の弛張発振回路は、信号のパスの中に横
方向ＰＮＰ トランジスタを含んでいること、および充
放電用トランジスタＱ５に飽和動作を行なわせているた
め、第９図（ａ）、 （ｂ）に示すような応答遅れが生
じ易い。
方向ＰＮＰ トランジスタを含んでいること、および充
放電用トランジスタＱ５に飽和動作を行なわせているた
め、第９図（ａ）、 （ｂ）に示すような応答遅れが生
じ易い。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、高周波においても発振周波数が
安定である弛張発振回路を得ることにある。
の目的とするところは、高周波においても発振周波数が
安定である弛張発振回路を得ることにある。
このような目的を達成するために本発明は、エミッタが
第１の定電流源に接続された第１のＮＰＮトランジスタ
と、エミッタが第１のＮＰＮ トランジスタのエミッタ
に接続された第２のＮＰＮトランジスタと、第１のＮＰ
Ｎ トランジスタのコレクタ・電源間に接続された第１
の抵抗と、第２のＮＰＮ トランジスタのコレクタ・電
源間に接続された第２の抵抗と、ベースが第１のＮＰＮ
トランジスタのコレクタにコレクタが電源に接続された
第３のＮＰＮ トランジスタと、ベースが第２のＮＰＮ
トランジスタのコレクタにコレクタが電源に接続された
第４のＮＰＮ トランジスタと、エミッタが第２の定電
流源に接続された第５のＮＰＮ トランジスタと、エミ
ッタが第２の定電流源にコレクタが第２のＮＰＮトラン
ジスタのベースに接続された第６のＮＰＮ トランジス
タと、第３のＮＰＮトランジスタのエミッタ・第５のＮ
ＰＮ トランジスタのベース間に接続された第３の抵抗
と、第４のＮＰＮトランジスタのエミッタ・第６のＮＰ
Ｎトランジスタのベース間に接続された第４の抵抗と、
第３のＮＰＮ トランジスタのエミッタ・第５のＮＰＮ
トランジスタのコレクタ間に接続された第５の抵抗と、
第５のＮＰＮ トランジスタのコレクタ・第６のＮＰＮ
トランジスタのコレクタ間に接続された第６の抵抗と
、コレクタが第５のＮＰＮトランジスタのベースにベー
スが第６のＮＰＮトランジスタのベースに接続された第
７のＮＰＮトランジスタと、コレクタとベースとが第６
のＮＰＮ トランジスタのベースに接続された第８のＮ
ＰＮ トランジスタと、第７のＮＰＮ トランジスタの
エミッタ・接地間に接続された第１の電圧レベルシフト
手段と、第８のＮＰＮ トランジスタのエミッタ・接地
間に接続された第２の電圧レベルシフト手段と、エミッ
タが第３の定電流源にベースが第３のＮＰＮ トランジ
スタのエミッタにコレンタが接地に接続された第１のＰ
ＮＰ トランジスタと、エミッタが第３の定電流源にベ
ースが第４のＮＰＮ トランジスタのエミッタにコレク
タが第１のＮＰＮ トランジスタのベースに接続された
第２のＰＮＰ トランジスタと、第２のＰＮＰ トラン
ジスタのコレクタ・接地間に接続された第４の定電流源
と、第２のＰＮＰ トランジスタのコレクタ・接地間に
接続された充放電コンデンサとを設けるようにしたもの
である。
第１の定電流源に接続された第１のＮＰＮトランジスタ
と、エミッタが第１のＮＰＮ トランジスタのエミッタ
に接続された第２のＮＰＮトランジスタと、第１のＮＰ
Ｎ トランジスタのコレクタ・電源間に接続された第１
の抵抗と、第２のＮＰＮ トランジスタのコレクタ・電
源間に接続された第２の抵抗と、ベースが第１のＮＰＮ
トランジスタのコレクタにコレクタが電源に接続された
第３のＮＰＮ トランジスタと、ベースが第２のＮＰＮ
トランジスタのコレクタにコレクタが電源に接続された
第４のＮＰＮ トランジスタと、エミッタが第２の定電
流源に接続された第５のＮＰＮ トランジスタと、エミ
ッタが第２の定電流源にコレクタが第２のＮＰＮトラン
ジスタのベースに接続された第６のＮＰＮ トランジス
タと、第３のＮＰＮトランジスタのエミッタ・第５のＮ
ＰＮ トランジスタのベース間に接続された第３の抵抗
と、第４のＮＰＮトランジスタのエミッタ・第６のＮＰ
Ｎトランジスタのベース間に接続された第４の抵抗と、
第３のＮＰＮ トランジスタのエミッタ・第５のＮＰＮ
トランジスタのコレクタ間に接続された第５の抵抗と、
第５のＮＰＮ トランジスタのコレクタ・第６のＮＰＮ
トランジスタのコレクタ間に接続された第６の抵抗と
、コレクタが第５のＮＰＮトランジスタのベースにベー
スが第６のＮＰＮトランジスタのベースに接続された第
７のＮＰＮトランジスタと、コレクタとベースとが第６
のＮＰＮ トランジスタのベースに接続された第８のＮ
ＰＮ トランジスタと、第７のＮＰＮ トランジスタの
エミッタ・接地間に接続された第１の電圧レベルシフト
手段と、第８のＮＰＮ トランジスタのエミッタ・接地
間に接続された第２の電圧レベルシフト手段と、エミッ
タが第３の定電流源にベースが第３のＮＰＮ トランジ
スタのエミッタにコレンタが接地に接続された第１のＰ
ＮＰ トランジスタと、エミッタが第３の定電流源にベ
ースが第４のＮＰＮ トランジスタのエミッタにコレク
タが第１のＮＰＮ トランジスタのベースに接続された
第２のＰＮＰ トランジスタと、第２のＰＮＰ トラン
ジスタのコレクタ・接地間に接続された第４の定電流源
と、第２のＰＮＰ トランジスタのコレクタ・接地間に
接続された充放電コンデンサとを設けるようにしたもの
である。
本発明においては、充放電を制御しているトランジスタ
は飽和動作を行なわない。
は飽和動作を行なわない。
本発明に係わる弛張発振回路の一実施例を第１図に示す
。第１図において、１１〜Ｉ４は定電流値１１〜ｉ４の
第１〜第４の定電流源、Ｎ１〜Ｎ８は第１〜第８のＮＰ
Ｎ トランジスタ、Ｐｌは第１の−ＰＮＰ トランジス
タ、Ｒ２は充放電を制御するための第２のＰＮＰ トラ
ンジスタ、Ｒ１−Ｒ６は抵抗値ｒ１〜ｒ６の第１〜第６
の抵抗、Ｒ７は第１の電圧レベルシフト手段をなす抵抗
値ｒ７の抵抗、Ｒ８は第２の電圧レベルシフト手段をな
す抵抗値ｒ８の抵抗、ＣＴは充放電コンデンサ、ＢＴは
電圧■。の直流電源、Ｔ１は電圧ｖ’ｃｃの直流電源が
供給される電源端子、Ｔ２は接地と接続されている接地
端子、Ｔ３は３角波の発振信号が出力される出力端子、
Ａ−Ｆは節点である。
。第１図において、１１〜Ｉ４は定電流値１１〜ｉ４の
第１〜第４の定電流源、Ｎ１〜Ｎ８は第１〜第８のＮＰ
Ｎ トランジスタ、Ｐｌは第１の−ＰＮＰ トランジス
タ、Ｒ２は充放電を制御するための第２のＰＮＰ トラ
ンジスタ、Ｒ１−Ｒ６は抵抗値ｒ１〜ｒ６の第１〜第６
の抵抗、Ｒ７は第１の電圧レベルシフト手段をなす抵抗
値ｒ７の抵抗、Ｒ８は第２の電圧レベルシフト手段をな
す抵抗値ｒ８の抵抗、ＣＴは充放電コンデンサ、ＢＴは
電圧■。の直流電源、Ｔ１は電圧ｖ’ｃｃの直流電源が
供給される電源端子、Ｔ２は接地と接続されている接地
端子、Ｔ３は３角波の発振信号が出力される出力端子、
Ａ−Ｆは節点である。
次に、このように構成された弛張発振回路の動作につい
て第４図の動作波形を用いて説明する。
て第４図の動作波形を用いて説明する。
まず、第４図（ｆ）に示す節点Ｆの電位（点′４１ＡＬ
４は節点Ａの電位を示す）が第４図（ａ）に示す節点Ａ
の電位より高い場合を考える。この時、ＮＰＮ トラン
ジスタＮ１はオン、ＮＰＮ トランジスタＮ２はオフ状
態にあるため、第４図中）に示す節点Ｂの電位をＶＢ、
第４図（Ｃ）に示す節点Ｃの電位をＶＣ１第４図（ｄ）
に示す節点りの電位をＶＤ、第４図（Ｑ）に示す節点Ｅ
の電位をＶＥとすると、次の関係が成立する。
４は節点Ａの電位を示す）が第４図（ａ）に示す節点Ａ
の電位より高い場合を考える。この時、ＮＰＮ トラン
ジスタＮ１はオン、ＮＰＮ トランジスタＮ２はオフ状
態にあるため、第４図中）に示す節点Ｂの電位をＶＢ、
第４図（Ｃ）に示す節点Ｃの電位をＶＣ１第４図（ｄ）
に示す節点りの電位をＶＤ、第４図（Ｑ）に示す節点Ｅ
の電位をＶＥとすると、次の関係が成立する。
ＶＢ＜ＶＣ・・・・（１）
ＶＤ＜ＶＥ・・・・（２）
したがって、ＮＰＮ トランジスタＮ５はオフ、ＮＰＮ
トランジスタＮ６はオン状態にある。この場合の節点Ａ
の電位ＶＡは次式のようになる。
トランジスタＮ６はオン状態にある。この場合の節点Ａ
の電位ＶＡは次式のようになる。
ＶＡ−Ｖ、ｅ−ｒ １ ・ｉ １− （ｒ５＋ｒ６）
Ｈｉ ２−Ｖｌｔ３・・・・（３） ここで、Ｖ ＩＩＩはＮＰＮ トランジスタＮ３のベー
ス・エミッタ間電圧である。（ｌ）式に示すようにＶＢ
＜ＶＣであるから、ＰＮＰ トランジスタｐｉはオン、
ＰＮＰトランジスタＰ２はオフであり、充放電コンデン
サＣＴから１４の放電電流が流れ、節点Ｆの電位は時間
と共に下がる。節点Ｆ点の電位が節点Ａの電位より低く
なると、ＮＰＮトランジスタＮｌはオフし始め、節点Ｂ
の電位は上昇し始め、節点Ａの電位も上昇し始めるため
、さらにＮＰＮトランジスタＮ１のオフの程度が大きく
なる。この正帰還現象により、ＮＰＮトランジスタＮ１
は完全にオフ、ＮＰＮトランジスタＮ’２は完全にオン
の状態に至る。
Ｈｉ ２−Ｖｌｔ３・・・・（３） ここで、Ｖ ＩＩＩはＮＰＮ トランジスタＮ３のベー
ス・エミッタ間電圧である。（ｌ）式に示すようにＶＢ
＜ＶＣであるから、ＰＮＰ トランジスタｐｉはオン、
ＰＮＰトランジスタＰ２はオフであり、充放電コンデン
サＣＴから１４の放電電流が流れ、節点Ｆの電位は時間
と共に下がる。節点Ｆ点の電位が節点Ａの電位より低く
なると、ＮＰＮトランジスタＮｌはオフし始め、節点Ｂ
の電位は上昇し始め、節点Ａの電位も上昇し始めるため
、さらにＮＰＮトランジスタＮ１のオフの程度が大きく
なる。この正帰還現象により、ＮＰＮトランジスタＮ１
は完全にオフ、ＮＰＮトランジスタＮ’２は完全にオン
の状態に至る。
ＮＰＮ トランジスタＮ１が完全にオフ、ＮＰＮトラン
ジスタＮ２が完全にＯＮの状態で、次の関係が成立して
いる。
ジスタＮ２が完全にＯＮの状態で、次の関係が成立して
いる。
ＶＢ＞ＶＣ・・・・（４）
ＶＤ＞ＶＥ・・・・（５）
したがって、ＮＰＮトランジスタＮ５はオン、ＮＰＮト
ランジスタＮ６はオフ状態にある。この場合、節点Ａの
電位ＶＡは次式のようになる。
ランジスタＮ６はオフ状態にある。この場合、節点Ａの
電位ＶＡは次式のようになる。
ＶＡ＝Ｖｃｃ−ｒ ５ ・ｉ ２ Ｖｌｉｚ・・・１
６）この場合の節点Ａの電位は、（３）式の値に比べ、
ｒｌ−ｉ １＋ｒ６・１２だけ高くなっている。
６）この場合の節点Ａの電位は、（３）式の値に比べ、
ｒｌ−ｉ １＋ｒ６・１２だけ高くなっている。
（４）式に示すようにＶＢ＞ＶＣであるから、ＰＮＰト
ランジスタＰｉはオフ、ＰＮＰ トランジスタＰ２はオ
ンである。ｉ ３ ＞ ｉ ４であるとすると、充放電
コンデンサＣＴには１３−Ｔ４の充電電流が流れ、節点
Ｆの電位は時間と共に上昇する。節点Ｆの電位が節点Ａ
の電位より高くなると、ＮＰＮトランジスタＮ１はオン
し始めるため、節点Ｂの電位は下降し始め、節点Ａの電
位も下降し始め、さらにＮＰＮトランジスタＮｌのオン
の程度が大きくなる。この正帰還現象により、ＮＰＮ
トランジスタＮｌは完全にオン、ＮＰＮ トランジスタ
Ｎ２は完全にオフの状態に至り、最初の状態に戻る。
ランジスタＰｉはオフ、ＰＮＰ トランジスタＰ２はオ
ンである。ｉ ３ ＞ ｉ ４であるとすると、充放電
コンデンサＣＴには１３−Ｔ４の充電電流が流れ、節点
Ｆの電位は時間と共に上昇する。節点Ｆの電位が節点Ａ
の電位より高くなると、ＮＰＮトランジスタＮ１はオン
し始めるため、節点Ｂの電位は下降し始め、節点Ａの電
位も下降し始め、さらにＮＰＮトランジスタＮｌのオン
の程度が大きくなる。この正帰還現象により、ＮＰＮ
トランジスタＮｌは完全にオン、ＮＰＮ トランジスタ
Ｎ２は完全にオフの状態に至り、最初の状態に戻る。
第２図は本発明の第２の実施例を示す回路図である。第
２図の回路は第１図の抵抗Ｒ７，Ｒ８をＮＰＮ トラン
ジスタＮ９で一体化したものであり、第１の実施例と同
様の効果を奏するものである。
２図の回路は第１図の抵抗Ｒ７，Ｒ８をＮＰＮ トラン
ジスタＮ９で一体化したものであり、第１の実施例と同
様の効果を奏するものである。
第３図は本発明の第３の実施例を示す回路図である。第
３図の回路は第１図の抵抗Ｒ７，Ｒ８とＮＰＮ トラン
ジスタＮ７．Ｎ８との配置を入れ替えたものであり、第
１の実施例と同様の効果を奏するものである。
３図の回路は第１図の抵抗Ｒ７，Ｒ８とＮＰＮ トラン
ジスタＮ７．Ｎ８との配置を入れ替えたものであり、第
１の実施例と同様の効果を奏するものである。
以上説明したように本発明は、第１〜第４の定電流源と
第１〜第８のＮＰＮトランジスタと第１、第２のＰＮＰ
トランジスタと第１〜第６の抵抗と第１．第２の電圧
レベルシフト手段と充放電コンデンサとを設けることに
より、正帰還のルートにおいて第１．第２のＰＮＰ ト
ランジスタのベース入力までをすべてスピードの速いＮ
ＰＮトランジスタとすることができ、充放電を制御して
いる第２のＰＮＰ トランジスタを飽和動作させる必要
がなく、ベース拡散容量の大きいＰＮＰ トランジスタ
のベースを出力インピーダンスの低いエミッタフォロワ
で制御してベース拡散容量を速く充放電できるため、従
来の回路と比べて応答遅れを極めて少なくすることがで
き、高周波でも精度のよい弛張発振回路を得ることがで
きる効果がある。
第１〜第８のＮＰＮトランジスタと第１、第２のＰＮＰ
トランジスタと第１〜第６の抵抗と第１．第２の電圧
レベルシフト手段と充放電コンデンサとを設けることに
より、正帰還のルートにおいて第１．第２のＰＮＰ ト
ランジスタのベース入力までをすべてスピードの速いＮ
ＰＮトランジスタとすることができ、充放電を制御して
いる第２のＰＮＰ トランジスタを飽和動作させる必要
がなく、ベース拡散容量の大きいＰＮＰ トランジスタ
のベースを出力インピーダンスの低いエミッタフォロワ
で制御してベース拡散容量を速く充放電できるため、従
来の回路と比べて応答遅れを極めて少なくすることがで
き、高周波でも精度のよい弛張発振回路を得ることがで
きる効果がある。
第１図は本発明に係わる弛張発振回路の一実施例を示す
回路図、第２図は本発明の第２の実施例を示す回路図、
第３図は本発明の第３の実施例を示す回路図、第４図は
第１図の回路の動作を説明するための波形図、第５図、
第６図は従来の弛張発振回路を示す回路図、第７図は第
５図の回路の動作を説明するための波形図、第８図は第
６図の回路の動作を説明するための波形図、第９図は従
来の回路における発振周波数精度を説明するための波形
図である。 １１〜■４・・・・定電流源、Ｎ１−Ｎ３・・・・ＮＰ
Ｎ トランジスタ、Ｐｉ、Ｒ２・・・・ＰＮＰトランジ
スタ、Ｒ１−Ｒ８・・・・抵抗、ＣＴ・・・・充放電コ
ンデンサ、ＢＴ・・・・直流電源、Ｔ１・・・・電源端
子、Ｔ２・・・・接地端子、Ｔ３・・・・出力端子、Ａ
−Ｆ・・・・節点。
回路図、第２図は本発明の第２の実施例を示す回路図、
第３図は本発明の第３の実施例を示す回路図、第４図は
第１図の回路の動作を説明するための波形図、第５図、
第６図は従来の弛張発振回路を示す回路図、第７図は第
５図の回路の動作を説明するための波形図、第８図は第
６図の回路の動作を説明するための波形図、第９図は従
来の回路における発振周波数精度を説明するための波形
図である。 １１〜■４・・・・定電流源、Ｎ１−Ｎ３・・・・ＮＰ
Ｎ トランジスタ、Ｐｉ、Ｒ２・・・・ＰＮＰトランジ
スタ、Ｒ１−Ｒ８・・・・抵抗、ＣＴ・・・・充放電コ
ンデンサ、ＢＴ・・・・直流電源、Ｔ１・・・・電源端
子、Ｔ２・・・・接地端子、Ｔ３・・・・出力端子、Ａ
−Ｆ・・・・節点。
Claims (1)
- エミッタが第１の定電流源に接続された第１のＮＰＮト
ランジスタと、エミッタが第１のＮＰＮトランジスタの
エミッタに接続された第２のＮＰＮトランジスタと、第
１のＮＰＮトランジスタのコレクタと電源との間に接続
された第１の抵抗と、第２のＮＰＮトランジスタのコレ
クタと電源との間に接続された第２の抵抗と、ベースが
第１のＮＰＮトランジスタのコレクタに接続されコレク
タが電源に接続された第３のＮＰＮトランジスタと、ベ
ースが第２のＮＰＮトランジスタのコレクタに接続され
コレクタが電源に接続された第４のＮＰＮトランジスタ
と、エミッタが第２の定電流源に接続された第５のＮＰ
Ｎトランジスタと、エミッタが第２の定電流源に接続さ
れコレクタが第２のＮＰＮトランジスタのベースに接続
された第６のＮＰＮトランジスタと、第３のＮＰＮトラ
ンジスタのエミッタと第５のＮＰＮトランジスタのベー
スとの間に接続された第３の抵抗と、第４のＮＰＮトラ
ンジスタのエミッタと第６のＮＰＮトランジスタのベー
スとの間に接続された第４の抵抗と、第３のＮＰＮトラ
ンジスタのエミッタと第５のＮＰＮトランジスタのコレ
クタとの間に接続された第５の抵抗と、第５のＮＰＮト
ランジスタのコレクタと第６のＮＰＮトランジスタのコ
レクタとの間に接続された第６の抵抗と、コレクタが第
５のＮＰＮトランジスタのベースに接続されベースが第
６のＮＰＮトランジスタのベースに接続された第７のＮ
ＰＮトランジスタと、コレクタとベースとが第６のＮＰ
Ｎトランジスタのベースに接続された第８のＮＰＮトラ
ンジスタと、第７のＮＰＮトランジスタのエミッタと接
地との間に接続された第１の電圧レベルシフト手段と、
第８のＮＰＮトランジスタのエミッタと接地との間に接
続された第２の電圧レベルシフト手段と、エミッタが第
３の定電流源に接続されベースが第３のＮＰＮトランジ
スタのエミッタに接続されコレクタが接地に接続された
第１のＰＮＰトランジスタと、エミッタが第３の定電流
源に接続されベースが第４のＮＰＮトランジスタのエミ
ッタに接続されコレクタが第１のＮＰＮトランジスタの
ベースに接続された第２のＰＮＰトランジスタと、第２
のＰＮＰトランジスタのコレクタと接地との間に接続さ
れた第４の定電流源と、第２のＰＮＰトランジスタのコ
レクタと接地との間に接続された充放電コンデンサとを
備え、第２のＰＮＰトランジスタのコレクタから３角波
の発振信号を出力することを特徴とする弛張発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085783A JPS62242410A (ja) | 1986-04-14 | 1986-04-14 | 弛張発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61085783A JPS62242410A (ja) | 1986-04-14 | 1986-04-14 | 弛張発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242410A true JPS62242410A (ja) | 1987-10-23 |
| JPH0315369B2 JPH0315369B2 (ja) | 1991-02-28 |
Family
ID=13868480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61085783A Granted JPS62242410A (ja) | 1986-04-14 | 1986-04-14 | 弛張発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62242410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791405B2 (en) * | 2002-03-28 | 2004-09-14 | Yamaha Corporation | Triangular wave generating circuit used in a Class-D amplifier |
-
1986
- 1986-04-14 JP JP61085783A patent/JPS62242410A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791405B2 (en) * | 2002-03-28 | 2004-09-14 | Yamaha Corporation | Triangular wave generating circuit used in a Class-D amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315369B2 (ja) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196976A (ja) | 信号発生器 | |
| JPS62242410A (ja) | 弛張発振回路 | |
| JPH01130616A (ja) | シュミットトリガ回路 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPS62241422A (ja) | 弛張発振回路 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPH0294918A (ja) | エミッタ結合論理回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP2520466B2 (ja) | 時定数回路 | |
| JPS5843299Y2 (ja) | 台形波発生回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPS61294919A (ja) | 電圧制御発振回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH11150448A (ja) | 発振回路 | |
| JP3586973B2 (ja) | スイッチング回路 | |
| JPH08321752A (ja) | 遅延回路 | |
| US4644183A (en) | Pulse generator circuit | |
| JPH0224271Y2 (ja) | ||
| JPH057778Y2 (ja) | ||
| JPH03145217A (ja) | 差動増幅回路 | |
| JPS62281616A (ja) | Ｅｃｌ出力回路 | |
| JPH05160690A (ja) | 発振器 | |
| JPH03239010A (ja) | 遅延回路 | |
| JPH10200388A (ja) | 出力回路 | |
| JPH05122023A (ja) | 半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |