TWI292137B

TWI292137B - Gate driving apparatus and method for liquid crystal display

Info

Publication number: TWI292137B
Application number: TW093114959A
Authority: TW
Inventors: Ho Jang Yong; Kim Binn; Young Yoon Soo
Original assignee: Lg Philips Lcd Co Ltd
Priority date: 2003-12-17
Filing date: 2004-05-26
Publication date: 2008-01-01
Also published as: US7486268B2; CN1629925A; TW200521913A; JP2005181969A; CN100369102C; JP4126613B2; KR100583318B1; US20050134545A1; KR20050060954A

Description

1292137

五、發明說明（1) 【發明所屬之技術領域】本發明是有關於一種液晶顯示器，勤駐罢，、，η、六s π — 尤具係有關閘極驅裝置，以及液曰曰顯示器中之閘極驅動方法。【先前技術】通吊’液晶顯不器（LCD)栋用Φ4：θ ^ 射以顯示影像。 ⑽）使用電~控制液晶之光線透構之Ρ/Λ根據Λ知技術之主動矩陣式液晶顯示裝置結 B曰示面;te η二τ“考第1 ’此主動矩陣LCD包括液晶顯 ^板3。此LCD面板13包括：在矩陣配置中之⑽n)液石匕1c、彼此相父之m條資料線1)1至1)111與11條閘極線“至 =姐在貧料線與閘極線之交點設有TFT。此lcd面板包括： :二驅動電路11、用於將資料施加至液晶顯示面板1 3之資線1至Dm。此LCD面板13亦包括：閘極驅動電路12、用於將掃瞄脈衝施加至閘極線Q至以。液晶顯示面板具有注入介於兩基板之間之液晶分子。貧料線D1至Dm與閘極線以至“比此垂直相交，是設置在液晶顯示面板13之下部玻璃基板上。此設置在資料線^至⑽ ，閘極線G1至Gn各交點之TFT經由資料線D1至Dm將資料電壓供應至液晶胞Clc以響應來自閘極線G1至以之掃瞄脈衝。為達此目的，將TFT之閘極電極連接至閘極線G1至 Gn ’而將其汲極電極連至資料線D1至心。此外，將之源極電極連接至液晶胞Clc之像素電極。液晶顯示面板1 3之上部玻璃基板設有黑色矩陣、濾色五、發明說明（2) 片、以及共同電電極（未圖示）。裝附於液晶顯示面板1 3之上玻璃美祐^光軸之偏光态及對液晶正切之内側設有配向薄&，用、：二璃基板上’以傾斜角度。、用於建立液晶之自由液晶顯示面板13之液晶胞Clc設有口。儲存電容器Cst是設置在液晶胞C1c之僮子/谷斋Cst。此極線之間，或在液晶胞象素電極與前置級閘示）之二，因此‘…保持液之 = 同極線（未圖 -貝料驅動積體電路包括：位移暫存器勤=電：。各多個轉換器、以及輸出緩衝器。此資鎖、數位至類比訊資料，且將赵仞镅π吹w絲、4驅動電路11鎖定數位視將其施加至==料轉換至類比U償電壓，因此移以產生二===: 輪出绣徐二連接；ί 準移器與閘極線^至以之間之 _ =益。間極驅動電路12依序將掃瞒脈衝施加至閘極 f至Gn ’以選擇供應有資料之液晶顯示面板13之水：極顧干Γ:Λ波形圖’其顯示根據習知技術之施加至液晶中:"vd" 晶胞之驅動信號與資料電塵。在第2圖代表由資料驅動電路u輸出且施加至資料線Di 1292137 五、發明說明（3)

Dm之資料電壓〇丨丨v 1 r ”也士， , _ Vlc代表從液晶胞Clc充電與放電之資料電L，，此^卜’ Scpn代表在水平期間中所產生之掃瞄脈衝。Vcom代表施加至液晶胞Cic之共同電極之共同壓。第3圖為根據習知技術之閘極驅動電路之位移暫存器之電路圖。在第3圖中，位移暫存器包括串聯之η級31至 3 在二及3 1至3 η與閘極線(j 1至Q η之間設有位準位移器與輸出緩衝器（未圖示σ 々在第3圖所描述之位移暫存器中，將啟始脈衝sp輸出第，、及2 1將來自級1至n一 1之輸出信號g 1至gn -1各輪入至第二至第n級2 2至2 η作為啟始脈衝。此外，各級2 j ^ 2 η具有相同電路結構，且將啟始脈衝”或前級之輸出 ^號gl至gn-1位移，以響應四個時脈信號口至以之兩個七號因此產生掃瞄脈衝。此所產生之掃瞄廉衝具有— 水平期間之脈衝寬度。 „第4圖為根據習知技術之位移暫存器之級電踣結槎少 =田電路®。第4圖說明在第3圖中所示位移暫存器中第土其中，丨為從之整數）之詳細電路結構。級2i包 .一第五NMQS電晶體T5、用於將高邏輯電壓信號施加 =二點;以及第六NM0S電晶體T6、用於將低邏輯電壓作苑知加至輸出節點4 i。 ° 第5圖為根據習知技術之級電路之輪入信號以及在控 =與輸出節點信號之波形目。現在，參考第4與乃級2i之操作。心 1292137 五、發明說明（4) 在日=間區間U期間，第一與第二時脈信號C1與C2保持在低邏f電壓。將具有高邏輯電壓之啟始脈衝SP或先前級之輸出h號gi-Ι施加至第一與第四NM〇s電晶體T1與74之閘極，極，因此將第一與第四NM〇s電晶體n與以導通。在第節點P1之電壓VP1上升至中間電壓，而將第五NM〇s電晶 =T5 =通’.但因為第一時脈信號C1保持在低邏輯電壓，在 *出即點3、1之電壓V〇uti保持在低邏輯電壓。NM〇s第四電 Μ:?4之導通’降低第二節點P2之電壓而將第二與第六 NMOS電晶體Τ2盛iTfi — ^ /、丨6切斷，因此將第一節點P1之放電通路切斷0 在時間區間t2期間，將第一時脈信號C1轉換至高邏輯 =二而將啟始脈衝s P與前級之輸出信號g i _ i #換至低邏 KD1姿。7第—與第四NM0S電晶體T1與74切斷。在第一節 ^ =電壓VP1上升之值為：纟第五NM〇s電晶體没極 m間！生電容器中所充電之電壓，此電晶體被一之同邏铒電壓。因此，將電壓VP1提 = 電晶體T5之臨界電壓。換句話說，由於自點P1之電壓在時間區間期㈣變得較在時 N= ? :U為高。因此，在時間區間期間t2，將第五 ΜΜΓ)ς念日日_T5導通。在輪出節點3i之電壓V〇Uti是由第五 =晶體T5導通所供應之第-時脈信號Π之電壓所驅動。因此，將電壓vouti轉換至高邏輯電壓。輯電：mt3期間’將將第一時脈信號π轉換至低邏。第WMOS電晶體T5保持在導通（〇n)狀態。將輸出

1292137 五、發明說明（5) 節點4i之電壓Vout轉換至低邏輯電壓，而經由第五NM〇s電晶體T5放電。同時，將第一節點p丨之電壓vp 1降低至中間電壓。在時間區間t4期間，將將第三時脈信號C3轉換至高邏輯電壓。第二NM0S電晶體T3導通以響應第三時脈信號C3，並且經由第三NM0S電晶體T3施加高位準電源電壓VDD至第二結點P2，因此將第二節點P2之電壓VP2提高。此第二節點P2電壓VP2提高將第六NM0S電晶體T6導通，而將輸出節點3i之電壓Vouti放電至接地電壓”3。同時，電壓VP2將第一 NM0S電晶體T2導通’將第一節點pi之電壓vpi放電至接地電壓VSS。然而’習知技術LCD是有問題，因為其由以下問題所造成之咼製造成本：在液晶顯示面板1 3所設多個資料線d 1 至Dm，以及用於供應資料電壓給資料線D1至]^之資料驅動電路11之多個驅動積體電路。此種問題隨著解析度變得更高以及液晶顯示面板1 3具有更大尺寸而變得更嚴重。【發明内容】因此’本發明是有關於閘極驅動裝置以及用於液晶顯示器之方法’其避免由於習知技術之限制與缺點所產生之一或多個問題。本發明之目的是提供一種用於驅動液晶顯示器閘極之裝置’其具有減少數目之資料線與資料驅動積體電路。本發明之另一目的是提供一種用於驅動液晶顯示器閘極之

第12頁五、發明說明（β) 方法’其具有減少數本發明其他之特性料驅動積體電路。份將由此描述而明顯說明，且其-部明之目的與其他優點將:知本發明而得知。本發以及所附圖式所特別指出之ft f述與申請專利範圍令糸了、去二、 J才曰出之尨構而貫現與獲得。、、達成根據本發明目的之此等I J： # ^ r 此廣泛說明與實施去，μμ扭秘丄等與其他優點，如同在顯-- 、者此根據本發明之一觀點之用於漭曰與第二半週期時脈信號其被提供··第- 有半週期脈衝寬度；第一盥第 ’相且各具彼此相反之相位，第一至笛第—丰週期時脈信號，其具有序位移之相位，且週期時脈信號，其具有依高位準電源電壓；以及低位里番之脈衝寬度；啟始脈衝； =2以：衝以及第-與第二半㈡週期輸出，以響廡^ 一至^終點時間半週期延遲產生— 在另一方；1〃“第、至第四一週期時脈信號之任一個。一於入f敗，4用於液晶顯示器之閘極驅動裝置包括·第輪入電路，用於將第一充電# 括·第始脈衝以及第一與第二丰：ϋ制即點充電以響應··啟信號，此第-盘第-半㈣2脈^號之第一半週期時脈位、且各具有半週期脈衝寬产·々汉之相節點充電，以塑；sp莖=及用於將第一放電控制第三時辭當日半週期時脈信號、以及第-至有依序之相位移，且各呈右匕第至第二時脈信號具各/、有一週期脈衝寬度。閘極驅動裝五、發明說明（？）置更包括：第一輸出電路，用於脏p 5出節點，以響應：來自第一充=气週期輸出"輸出至弟—半週期時脈信號；以及用於=二f之控制信號與來自第一放電控制節點之控俨浐⑥^卩點放電，以響應括：第二輪入電路，用於將驅動裝置亦包二：芯輸出與第—半週期時第以響 =電’以響應第二時脈信號。閉充半週期延遲將"一週期輪週期輸出之終點時間以自第二充電控制輸出節點，以響應：來於將輸出節點放電以響；來：：與：：時脈信號；以及用號。來自第一放電控制節點之控制信此根據本發明還有一驅動方法包括以下步驟.笛之用於液晶顯示器之閘極號，其具有彼此相；：相：收第一與第二半週期時脈信接收第一至第四一週 —j各具有半週期脈衝寬度， 3具有-週期之脈衝寬度序？移之相位電廢、以及低位準電源電麼；位準電源、啟始脈衝、第—與第二半週。4輪出以響應輸出終點時間半週期延遲產生：调U φ以及以距半週期第四一週期時脈信號之任一個週^輸出，以響應第_至此根據本發明還 — 驅動方法包括以下步：：：：用於液顯示器之閘極應：啟始脈衝以及第—盘二控制广點充電，以響弟_丰週期時脈信號之第一半第14頁丄292137 五、發明說明（8) 週期時脈信號，此第一盘、 ^、"^ 相位、且各具有半週期脈衝=時=藏具有彼此相輪出至輸出節點’以響應：來Y ’一將此半週期輸 :制信號與第一半週期時弟一充電控制節點之電以響應：第二半週期=趾，將第一放電控制節點充之弟一時脈信號，其具有依 '弟至第二蚪脈信號之脈衝寬度丨將此輸出節之相位且各具有一週期節點之控制信號；將應來自第-放電控制充電，以it，時脈信號；，第二放電控制節Ϊ 以半週：；【二時週 =;將距半週期輸出之終點時間自第二S r了Λ 輸出至輸出節點，以響應來 -節點放來:將應瞭解以上—勒· 外、卩Β ,、，Τ2 明，其用意在提心以下詳細說明為典範與說、捉供本發明所主張之進一步說明。發明進之圖式’其被包括入本說明書以提供本發明之朵=彳“解，並且構成本說明書之一部份以說明本只施例，並且與此描述一起以說明本發明之原理。【實施方式】却槪ΐ 6士圖&為根據本發明實施例之液晶顯示裝置結構之典可以勺杯y>A，°請參考第6圖，此根據本發明實施例之LCD ^ 晶顯示面板63，其具有：成矩陣配置之（mx n) 1292137

液晶胞Clc ’以及彼此相交之m/2條資料線…至〇111/2與〇條 7極線G1至Gη。此LCD亦包括資料驅動電路61，用於提供資料給液晶顯示面板63之資料線^至〇111/2。設有閘級驅動，路62用於提供掃瞄脈衝給閘極線G1至“。設有時間控制為64 ’用於控制資料驅動電路61與閘級驅動電路62。設有電力產生器6 5用於產生驅動液晶顯示面板6 3所須之驅動電一第7圖為根據本發明實施例之液晶顯示面板中像素單元之σ卩伤之典型電路圖。此液晶顯示面板63具有注入介於兩玻璃基板間之液晶分子。在液晶顯示面板63下部玻璃基板所没之貢料線D1至Dm/2與閘極線^至“可以彼此垂直相父。在各資料線D1至Dm/2與閘極線〇1至以之交點，此 LCD可以設有第一左像素驅動押仪此後稱為，，LTFTl，，）、第二左像素驅動TFT(此後稱為” LTFT2”）、以及右像素驅動 TFT(此後稱為” rtfT”），用於將資料電壓從相同之資料線分配至左像素與右像素。、 LTFT1將在第（j + i )條閘極線◦ j + 1 (j為小於η之整數）上之電壓施至LTFT2之閘極電極，以響應來自第】條閘極線G ]· 之掃瞄脈衝，而將LTFT2關閉。為達此目的，將LTFn之汲極連接至第（j + Ι)條閘極線Gj + 1。LTFT1之閘極電極連接至第j條閘極線Gj。此外，將LTFT1之源極電極連接至LTFT2 之閘極電極，用於驅動第i條資料線D i之右液晶胞（其中， i為小於m/2之整數）。 LTFT2在右液晶胞之像素電極64與第i個資料線之間

1292137 五、發明說明（10) 形成或切斷電流通路，以響應來自LTFT1源極電極之控制電壓。為達此目的，將LTLT2之汲極連接至第i條資料線 D 1，而將其源極電極連接至設置在第i條資料i左側液晶胞之像素電極6 4。 RTFT將資料電壓施加至第i條資料線^，以響應來自第j條閘極線G j之掃瞄脈衝。為達此目的，將RTFT之没極電極連接至第i條資料線。將RTFT之閘極電極連接至第]•條閘極線G j。此外，將rtlt之源極電極連接至設置在第土條” 資料線D i右側液晶胞之像素電極64。液晶顯示面板63之各液晶胞可以設有儲存電容器 c^t，此儲存電容器Cst是設置在介於液晶胞之像素電極盥前級（pre-stage)閘極線之間，因此恆定地保 /、電壓。叹日日泥之液晶顯示面板63之上玻璃基板設有··黑色矩陣、清多片以，共同電極（未圖示）。具有垂直光軸之偏光器各= 於液晶f不面板63之上下玻璃基板上。此用於建立液晶自由傾斜1度之配向薄膜其内側對液晶正切。 " 料驅動電路61包括多個資料驅動料驅動積體電路包括·1移暫存器】二二：器、以及輸出緩衝器。 1芏頰比轉換料驅動電路61在時間控制器64之控制下鎖定數位不^ 、次M及將數位視訊資料轉換至類比r補償電麼。因此，貧料驅動雷政彳脸相t /领1員寬μ。至Dm/2。自電路61將類比r補償電壓施加至資料、細

第17頁 1292137

五、發明說明（11) 此資料驅動電路61可以在水平调如u ΘΒ 料線將不同之資料電壓施加；= =由相同之資兩個液晶胞。為達此目的，此；二側與右側之分割成兩個期間，因此在每半週期電路61將水平週期至資料細至M/2。母+週期將不同之資料電壓施加閘極驅動電路62包括多個閘極驅動積體電路可以包括位移暫在$ 1㈣電路。各閘極產生半週期掃瞎脈衝與一口二二位移暫存器持續地 —移。此半週期掃=所產生之掃 ("2)之脈衝寬度。此一週期掃晦财有衝專且於水平週^ 一半脈衝寬度。此半週期脈衝盥脈衝具有一水平週期之水平週期之間1/2延遲時衝此閘極驅動電路62可以移暫存器之輸出信號轉換成適= = =，用於將位度，此閘極驅動電路亦可包直入阳胞之振幅寬線G1至Gn間之輸出緩衝器„ "於位準位移器與閘極㈣衝與_ : : = :::=:6力4 ::制下將半週期掃 : = =掃至二週期掃猫脈衝與施加至下曰：：=3之：平線。在此，-疊。閘極線之半週期掃瞄脈衝重第8圖為根據本發明訾料電壓與閘極驅動’貝料驅動電路之輸出資動電路之輸出掃晦脈衝之典型波形圖。如第18頁 1292137

同於第8圖中所示，第]·條閘極線㈧以半週期掃瞄脈衝Hscp 供應。此第j條閘極線G j在半週期延期時間後被提供一週，掃瞄脈衝Fscp。此一週期掃瞎脈衝Fscp之最初1/2脈衝見度與施加至第（j +1)條閘極線(;]· +丨之半週期掃瞄脈衝 Hscp重疊。時間控制器64可以接收··垂直/水平同步信號、時脈信號、、以及資料控制信號!)!^。此時間控制器使用時脈信 $ ’以產生閘極控制信號GDC用於控制資料驅動電路62。日才間控制态使用資料控制信號Di)c，用於控制資料驅動電

路61。時間控制器64將數位視訊資料RGB取樣，且然後將其重新排列，而將此經排列之資料提供給資料驅動 61 〇

閘極控制信號GDC可以包括：閘極啟始脈衝Gsp、閘極 =移時脈信號GSC、以及閘極輸出致能信號G〇E。閘極位移時脈信號GSC使用於驅動位移暫存器。資料控制信號卯^可以包括：源極啟始脈衝GSP、源極位移時脈信號ssc、源極輸出致能信號SOC、以及極性信號pql。

電力產生器6 5產生用於驅動液晶顯示面板6 3所須之驅動電壓。此驅動電壓包括··高位準電源電壓VDD、作為低位準電源電壓之接地電壓VSS、共同電壓Vcom、閘極高電壓 Vgh、以及閘極低電壓Vgl。共同電壓Vc〇m是施加至在液晶胞之像素電極對面共同電極之電壓。閘極高電壓Vgh是掃瞄脈衝之高邏輯電壓，其被設定為高於LTFTi、lTFT2以及 RTFT之臨界電壓。閘極低電壓是掃瞄脈衝之低邏輯電

第19頁 1292137 五、發明說明（13) 壓’其被設定為TFT之切斷（off)電壓。以下參考第7圖與第8圖說明根據本發明實施例之LCD 之操作。在時間區間t丨期間，將像素電壓施加至第i條資料線D i ’以及在同時將一週期之掃猫脈衝f s c p施加至第 (J + 1)條閘極線G j + Ι，因此將LTFT1導通，其具有連接至第 (j +1 )條閘極線之閘極電極。在同時，將半週期掃描脈衝 Hscp施加至第（j + Ι)條閘極線G j + Ι，因此將LTFT2導通，其由經LTFT1施加之閘極電壓所驅動，因此將人像素之資料電壓充電至A像素。此外，在時間區間t丨期間，此具有閘極電極連接至第（]· + 1)條閘極線G j + Ι之RTFT被導通，因此，將A像素資料電壓充電至b像素。料绩ί時間區間t2期Μ ’將B像素資料電壓施加至第i條資 =，穴，且在同時將低於TFT臨界電壓之閘極低壓施加至、連二第^極tGj + 2 ’因此將LTFT1切斷，此LTFT1具有，至第（J + 1)條閘極線㈧+丨之閘極 =;電壓’而B像素以經一施，此根據本發明實施例之LCD隨後以時間分割 ‘將：IΪ期掃瞄脈衝與一週期掃瞄脈衝、經由單二資料月之貝苑例可以減少資料線之數目，以匕本發路之數目。貝枓驅動積體電第9圖為根據本發明實施暫存器之電路圖。喑夂老阁閉極驅動電路之位移㈡。月參考第9圖，此根據本發明實施例之

第20頁 1292137 五、發明說明（14) 位移暫存器可以包括：串聯之η級1 〇 1至1 〇 ^。在級 1 〇 1至1 Ο η與閘級線G1至Gn之間設有位準位移器與輸出緩衝器（未圖示）。、 f第9圖中所描述之位移暫存器中，將啟始脈衝卯輸入^第一級1 〇 1，而將前級之輸出信號gl至叩―丨各輸入至第二至第η級1 〇2至1 〇n作為啟始脈衝。此外，各級 ^ 01至1 0n具有相同之電路結構，且產生半週期掃瞄脈 SCP，、一週期掃瞄脈衝Fscp。此等級

掃瞒脈衝，以響應以下三個時脈信號：I自第一1與0第U mcuH與clkhb ’以及來自第一至第四時脈信 ^LKl至CLK4。各CLKH與CLKHB具有對應於一水平週 + (1/2)之脈衝寬度。各時脈信號CLn至水週期之脈衝寬度。八頁水千 t ^ =此每此第一與第二半週期時脈信號CLKH與CLKHB且有如同於第U圖中所示彼此每隔1/2水平週期之、LK=具位。此啟始脈衝sp具有與第一與第二

與CLKHB相同之脈衝寬度。此迥』時脈仏唬CLKH CLK4對於各水平期間依又序四時脈信號CLH至期時脈信號CLKH '以及^ 始脈衝SP、第一半週第㈣為根據本發a!;】:=U3彼此同步。結構之典型詳細電路圖。月；：例】=暫存器之級電路與第-輸出電路，產1丰二，包括:第-輸入電路括第二輸入電路與第二輸出$路Ί晦脈«叩’·以及包翰出電路，用於產生一週期掃猫脈 1292137 五、發明說明（15) 衝Fscp 〇請參考第10圖，此級l〇i之第一輸入電路將第一充電控制節點Q1充電，以響應：啟始脈衝sp、或前級之輸出信號以及第一與第二半週期時脈信號以“與(：1^}^。此級i〇i 之第一輸入電路亦將第一放電控制節點qB 1充電，以響應：第二半週期時脈信號CLKHB與第四時脈信號CLK4。此第一輸入電路包括：第一龍OS電晶體N1 la、Nllb、以及Nile，第二NMOS電晶體N12a與N12b，第三NMOS電晶體N13a與 N13b，弟四NM0S電晶體N14a與N14b，以及第一反相電容器 Clin 〇 “此第一NM0S電晶體Nl 1 a、N 1 1 b、以及Nl 1 c與第一久々日電容器Clin形成第一反相- INV1。此第一反相器丨評丨以在啟始脈衝SP或前級輸出信號gi ―丨之後之半週期，將第一充電控制節點充電。此第一反相器^¥1將第一充電控制節點 Q1充電，以響應：第二半週期時脈信號CLKHB以及啟始脈衝SP與前級之輸出信號g：[一 1之一。將啟始脈衝SP或前級輸出信號gid施加至NM〇s電晶體 Nila之閘極電極與源極電極。此隨⑽電晶體NUa之汲極電極通常連接至1M0S電晶體Nile之閘極電極、NM〇s電晶 N1 2a之源極電極、以及第一反相電容器CHn。當將啟始脈衝SP或前級輸出信號gi-i施加於NM〇s電晶體Nu時，盆° 用為二極體，將啟始脈衝sp或前級輸出信號幻_丨施加於 NM0S電晶體Nile與第一反相電容器nin。 NM0S電晶體N1 lb之閘極電極被供應第二半週期時脈信

第22頁 1292137

號CLKHB，而其源極被供應高位準電源電壓VD])。題〇§電晶體N1 lb之汲極電極連接至nm〇s電晶體Ni ic之源極電極。NMOS電晶體Nllb將高位準電源電壓VDD施加至NM〇s電晶體Nile之源極電極，以響應第二半週期時脈信號 CLKHB 。將啟始脈衝SP或前級輸出信號gi-丨、經由NM〇s電晶體 N1 la、施加至NMOS電晶體N1 lc之閘極電極。NM〇s電晶體

Nile之汲極電極連接至第一充電控制節點Ql。題〇8電晶體 N1 lc經由NMOS電晶體N1 lb藉由高位準電源電壓VDD將第一充電控制節點Q1充電，以響應啟始脈衝sp或前級輸出信號 gi-Ι 〇一當NMOS電晶體Nila被切斷時，第一反相電容器CHn以經由NMOS電晶體N1 la所施加之啟始脈衝sp或前級輸出信號 gi-Ι充電，因此恆定地保持NM〇s電晶體NUc之閘極電壓。 NMOS電晶體N1 2a之閘極電極以第四時脈信號CLK4供應，而其汲極被供應接地電壓vss。NM〇s電晶體N12a之源極電極連接至：NMOS電晶體Ni ia之汲極電極、NM〇s電晶體 Nile之閘極電極、以及第一反相電容器nin。NM〇s電晶體 N 12a將關0S電晶體Nile之閘極電壓與第一反相電容lcUn 之電壓釋放，以響應第四時脈信號CLK4。 NMOS電晶體N 12b之汲極電極被供應接地電壓 VSS。NMOS電晶體N12b之閘極電極連接至第一放電控制節點QB1、，而^其源極電極連接至關⑽電晶體Nllci汲極電極，以及第一充電控制節點Q丨。當此第一放電控制節點

1292137

因此將第一充電控 QB1被充電時，NMOS電晶體N12b導通制節點Q1放電。：之閘極電極被供應第四時脈信號，而其源極被供應高位準電源電壓VDD。題os電晶體 N13a之汲極電極連接至··題〇s電晶體…孔之源極電極。NM0S電晶體N1 3a將高位準電源電壓VDD施加至nm〇s電晶體N13b之源極電極，以響應第四時脈信號cu4。 NM0S電晶體N1 3b之閘極電極被供應第二號CLKHB。NM0S電晶體N1 3b之沒極電極連接至第一放電控L 制節點QB1。NM0S電晶體N1 3b將來自NM〇s電晶體之^ 位準電源電壓VDD施加至第一放電控制節點QB1以響應第二半週期時脈信號CLKHB ’因此將第一放電控制節點_充電0

• 電晶體N14a之閘極電極被供應啟始脈衝SP或前級輸出h ^gi-1，而其汲極被供應接地電壓vss。.〇s電晶體N14a之源極電極連接至第一放電控制節點Q]gl。.〇s電晶體N1 4a將第一放電控制節點qB1放電，以響應啟始脈衝 SP或前級輪出信號gi-i。 NM0S電晶體N1 4a之汲極電極被供應接地電壓vss。 NM0S電晶體N14b之閘極電極連接至輸出節點ni，而其源極連接至第一放電控制節點qB1。 NM0S電晶體N14b將第一放電控制節點QB1放電，以響應在輸出節點1Η之輸出電壓 Vout(i)。仍然請參考第10圖，此級l〇i之第一輸出電路產生半

第24頁 1292137

五、發明說明（18) 週期掃瞎脈衝Hscp與下一你電控制節點Q1之控制電壓、盥二=衝，以響應在第一充此級1 0 1之第-輸出電路亦將在輸一出=時脈信號CUH。以響應*第一放電控制節點⑻^控制電1之釋放電壓，電路包括：第五NMOS電晶體、楚二M 1 此第一輸出及第七NMOS電晶體ΝΠ。 /、MOS電晶體N1 6、以弟五NMOS電晶體N15之間搞雪拉产制節點Qi之電壓，而其源極電極被J應第應一在第-充電控 =cLKH。第五NM0S電晶體N15之没極γ極+週輸言 1匕。第五瞧電晶體Ν15作用為緩衝電晶體，用輪於出^點出即點111輸出此半週期掃瞄脈脈。用制節點Q1之控制電壓。乂 θ應在第一控 —第六NMOS電晶體Ν16之閘極電極被供應在第一放制即點QB1之電壓，而其没極電極被供應接地電壓MS。工第六NMOS電晶體N16之源極電極被連接至輸出節點一 NMOS電晶體N16將輸出節點1Η之電壓保持在接地電壓第八 VSS ’以響應在第一放電控制節點⑻之控制電說，第六NMOS電晶體N16在產生輪出電壓之後、在第'一週期時脈信號CLKH期間、在輸出節點丨丨土與接地電壓節點 n3之間形成電流通路，因此，將輸出節點1Η保持在切斷 (〇 f f )狀態。第七NMOS電晶體N17之閘極電極被供應在第一充電控制節點Q1之電壓，而其源極被供應第一半週期時脈信號 CLKH。此NM0S電晶體N17之汲極連接至下一級之啟始脈衝

第25頁 1292137 五、發明說明（19) 輸入端子（未圖示）。此第七NMOS電晶體N17將第一半週期時脈信號CLKH施加至下一級之啟始脈衝輸入端子，作為下一級之啟始脈衝gi ’以響應在第一充電控制節點Q1之控制電壓。仍然請參考第10圖，此級l〇i之第二輪入電路是以來自第一輸出電路之半週期掃瞒脈衝Hscp驅動，而將第二充電控制節點Q2充電，因此產生一週期掃瞄脈衝Fscp。:第二輸入電路包括··第八NMOS電晶體N18a、N18b、N18c，第九NMOS電晶體N19a與N19b，第十NMOS電晶體N2〇、第十一 NMOS電晶體N21a與N21b，以及第二反相電容哭C2in。 NM0S電晶體Nl8a、N18b、N18c、以及第;;反相電容器 C2in形成第一反相器INV2，而隨著輸出電壓7〇111：(丨）在半週期延遲之後，將第二充電控制節點的充電，以響應在輸點Hi之輸出電壓Vout(1)以及第二半週期時脈信號 L Κ Η B ° 龍⑽電晶體N18a之閘極電極被供應輸出電壓v〇ut (1 )，而其源極被供應高位準電源電壓VDD。，之沒極電極被共同連接至_電晶侧c之】極ΐ 二、ΝΜ二電晶細a之源極電極、以及第二反相電容器 S電晶體N1 la將高位準電源電壓彻施加至題〇s 之閘極電極、以及第二反相電容器C2in，以響應丰週期掃瞄脈衝Hscp。 N Μ 0 S 電晶體 n 1 8 a 之間；φ e λα· % Γί .HR ^ ^間極電極疋由第二半週期時脈信號 ° 而其源極被供應高位準電源電壓VDD。NM0S電 1292137

晶體N18a之汲極電極連接至NM〇s電晶體N18c之源極電極。 NMOS電晶體N18b將高位準電源電壓VDD施加至NM〇s電晶體 N18c之源極電極以響應第二半週期時脈信號CLKHB。將高位準電源電壓經iNM〇s電晶體N1 8a施加至NM〇s電晶體N18c之閘極電極。此NM〇s電晶體N18c之汲極電極，藉經由NMOS電晶體N18b所施加之高位準電源電壓VDD，將第二充電控制節點Q2充電，以響應在NM〇s電晶體N18a導通期間之高位準電源電壓VDD。 / §NMOS電晶體N18a切斷時，此第二反相電容器C2in# 經由NMOS電晶體N1 8a所施加之高位準電源電壓VDD充電，因此將NM0S電晶體N1 8c之閘極電壓保持恆定。 NMOS電晶體N1 9a之閘極電極是以第一時脈信號驅動，而其汲極被供應接地電壓VSS。NMOS電晶體N1 9a之源極電極連接至：NMOS電晶體N18a之汲極電極、NM0S電晶體N18c 之閘極電極、以及第二反相電容器C2in。NM〇s電晶體Ni9a 將NMOS電晶體N18c之閘極電壓，與第二反相電容器C2in之電壓釋放，以響應第一時脈信號“^。此NMOS電晶體N1 9b之汲極電極以接地電壓供應。此NMOS電晶體N 19b之閘極電極連接至第二放電控制節點 QB2，而其源極電極連接至kNM〇s電晶體N18c之汲極電極與第二充電控制節點Q2。當第二放電控制節點帅2充電時，此NMOS電晶體N19b導通，因此將第二充電控制節點的放電。此第十NMOS電晶體N20之閘極電極與源極電極是由第

1292137

二時脈#號C L K 3驅動。第十Ν Μ 0 S電晶體N 2 0之汲極電極連接至弟一放電控制節點QB2與NMOS電晶體Ν2 1 b之源極電極。NMOS電晶體N20將第二放電控制節點qB2充電，以響應第三時脈信號CLK3。 θ ~ NMOS電晶體N21a之汲極電極以接地電壓vss供應。NMOS電晶體N21a之閘極電極連接至輸出節點1丨i與 NMOS電晶體N41b之閘極電極，而其源極電極連接至第二放電控制節點QB2。當將電壓充電至輸出節點1H中時，NM〇s 電晶體N2 lb導通，而將第二放電控制節點qB2充電，因此將NMOS電晶體N19b與NMOS電晶體N23導通。將NMOS電晶體N2 lb之汲極電極以接地電壓vss供應。將NMOS電晶體N21b之閘極電極連接至第二充電控制詒1 Q2，而其源極連接至第二放電控制節點即2。當第二充電控制節點Q2充電時，NM0S電晶體N21b導通，因此將第二放電控制節點QB2放電，且將NMOS電晶體N19b與NMOS電晶體 N 2 3切斷。仍然請參考第1 〇圖，此級1 〇 i之第二輸出電路產生一週期之掃瞎脈衝Fscp，以響應在第二充電控制節點Q2之控制電壓’以及在輸出節點丨丨i釋放電壓，以響應在第二放電控制節點QB21之控制電壓。第二輸出電路包括··第十二 NM〇S電晶體N22與第十三題0S電晶體N23。爱NM0S電晶體N22之閘極電極被供應以第二充電控制節，Q2之電壓，而其源極被供應第一時脈信號clki。關⑽電曰曰體以22之汲極電極連接至輸出節點丨丨士電晶體N22 1292137 五、發明說明（22) --------- 作用為緩衝電晶體，用於經由輸出節點lu輸出一週期晦脈衝Fscp，以響應在第二充電控制節點⑽之㉟制電壓。 NMOS電曰曰曰體N23之閘極電極被供應在帛二放電控制點QB21之電壓，而其汲極電極被供應接地電壓vss。

電晶體N23之源極電極連接至輸出節點lu 〇NM〇s電晶體S 出2!將;電輸出節點111之接地電壓，以響應在輪 =即點11!產生輸出電壓後之第二放電控制節點Q β 2之控，壓。此外，此NMOS電晶體Ν23在輸出節點Ui與接地卽點n3之間形成電流通路，而在產生輸出電壓之後，當第 :時脈信號CLK1被轉換至低邏輯電壓時，將輸出節點保持在切斷（of f)狀態。、第11圖為根據本發明實施例之在控制節點與輸出節點號與對級（stage)電路之輸入信號之典型波形圖。請多考第10與11圖，在時間區間n期間，當啟始脈衝sp或前

輸出信號21-1具有高邏輯電壓時，此第一半週期時脈 =號CLKH與第三時脈信號CLK3具有高邏輯電壓，而第一、 ^二、以及第四時脈信號CLK1、CU2、以及以以具有低邏 °電壓。在時間區間丨丨期間，藉由啟始脈衝§?或前級之輸號gi-Ι將NM0S電晶體^1&與^1(：導通。將啟始脈衝sp ^則級之輸出信號gid之電壓充電於第一反相電容器^匕 _在同時’龍〇S電晶體N14a導通，以響應經由nm〇S電晶體Nila所施加之啟始脈衝sp或前級之輸出信號“-丨，因此’將在第一放電控制節點QB1之電壓保持在接地電壓 VSS。此外，在時間區間11期間，將第十NM0S電晶體N20導

第29頁 1292137 五、發明說明（23) 通，以響應第三時脈信號CLK3，因此將第二放電控制節點 QB1充電。在同時，將NMOS電晶體N19a與N23導通，因此將輸出節點11 i之電壓保持在接地電壓VSS。在時間區間12期間，第三時脈信號CLK3保持在高邏輯電壓。將第一半週期時脈信號CLKH與啟始脈衝SP或前級之輸出信號gi-1轉換至低邏輯電壓。而且，將NMOS電晶體 N1 la與N14切斷、而將NMOS電晶體N1 lb導通以響應第二半週期時脈信號CLKHB。經由NMOS電晶體N1 lc所施加高位準電源電壓VDD，將第一充電控制節點Q1充電至中間電壓，而其藉由充電於 NMOS電晶體Nllb與第一反相電容器Clin中之電壓保持導通狀態。此第二放電控制節點qB2保持接地電壓vss，因為第二時脈信號CLK3具有高邏輯電壓。。，時間區間13期間，第三時脈信號CLK3被轉換至低邏輯電壓’而第四時脈信號CLK4被轉換至高邏輯電壓。在同時’第厂與第二半週期時脈信號CL〇，CLKHjB之相位再度 =對於彼此轉換。將在第一充電控制節點Q丨之電壓增加至曰=NM〇SH電晶體N17之閘極—源極寄生電容電壓，此NMOS電 Γ血Π7疋由第一半週期時脈信號CLKH充電。因此，由於

+曰μ 在弟一充電控制節點Q1之電壓變得高於NMOS 電晶體之臨界電壓。 M1 7將^第半週期時脈信號CLKH經由第七NMOS電晶體 N 1 7，施加至下一纽 ^ _ — 、及之啟始脈衝輸入端子作為啟始脈衝。在此時，稭由第一主牛週期時脈信號CLKH將第五NMOS電晶體

1292137 五、發明說明（24) N15導通，而允許第一半週期時脈信號以^經由輸出節點 11 i作為半週期掃瞄脈衝Hscp輸出。在同時，此等被連接至節點lli之NMOS電晶體N14b與N21a被導通，因此，將一放電控制節點QB1保持在接地電壓vss，且將第二放電制節點QB2放電至接地電Mvss。此外，在時間區間13期二間，由於NMOS電晶體N18a在輸出節點14i被半週期掃瞄脈衝Hscp導通，而將NMOS電晶體N1 8c之閘極電壓充電於第二反相電容器C2in中。在時間區間14期間，將第四時脈信號CLK4保持在高邏輯電壓’且將第一與第二半週期時脈信號^^與clkhb之相位相對於彼此再度轉換。在此時，由於第四時脈信號 CLK4，NMOS電晶體N 13b保持導通。此NMOS電晶體N 13b藉由半週期時脈彳§號(^0而導通。因此，第一放電控制節點 QB1將高位準電源電壓VDFD充電，將NM〇s電晶體^“與^^ 導通’因此’將第一充電節點…與輸出節點1U放電。在時間區間14期間，經由NMOS電晶體N 18c施加高位準電源電壓VDD將第二充電控制節點Q2充電。由於充電於NM〇s電晶體Nl8b與第二反相電容器C2in中之電壓將NMOS電晶體 N18c保持導通。藉由第二半週期信號(：][^〇將電晶體N18b 導通。因此，將第二充電控制節點Q2提高至中間電壓。在時間區間I 5期間，將第四時脈信號CLK4被轉換至低邏輯電壓’而第一時脈信號CLK1被轉換至高邏輯電壓值。將第一與第二半週期時脈信號CLKH與(^〇]6之相位相對於彼此再度轉換。

第31頁 1292137 五、發明說明（25) " " --- 、將第二充電控制節點Q2之電壓增加至：由第一時脈信 = CLK1所充電之㈣⑽電晶體N22之閘極—源極寄生電容電° 壓1特定^言，由於自舉效應，此在第二充電控制節點之電壓變得高於NMOS電晶體之臨界電壓。藉由第一時脈信號 C^Kl將NM〇S電晶體Ν22導通，此第一時脈信號CLK1將輪出即點iu之電壓提高。在此時，經由輸出節點lla輸出一週期掃瞄脈衝FScp。在同時，NM〇s電晶體^仉與⑽“連輸出節點11 1導通。因此，將第二放電控制節點QB1保持在接地電壓vss，以及將第一放電控制節點QB1放壓VSS。电 f時間區間16期間，第一時脈信號以^保持高邏輯值y。第一與第二半週期時脈信號CLKH與CLKHB之相位相對於彼此再度轉換。在此時，由於第一時脈信號CLK1，第二充電控*制節點Q2保持在自舉狀態中，因此經由輸出節點 11 i持，地輸出一週期掃猫脈衝F s c p。在時間區間I 6期間’由於輪出節點11 i保持在高邏輯電壓，此第一與第二放電控制節點QB1與QB2保持在接地電壓VSS。二凊參考第9 — 11圖，如果將此啟始脈衝SP或位移暫存器月j、、及之輸出L號g i 一 1輸入至啟始脈衝輸入端子，則在半週期延遲，，由第一反相器INV1將第一充電控制節點qi充一· _ 而σ，如果將此啟始脈衝s P或前級之輸出信號 gi-Ι輸入至啟始脈衝輸入端子，則當第一反相器之 NMOS電晶體Nllc導通時，第一充電控制節點qi導通，以及然後將第二半週期時脈信號CLKH轉換至高邏輯電壓。

第32頁 1292137 五、發明說明（26) 如果將第二半週期時脈信號CLKH轉換至高邏輊於此第一充電控制節點Q1此種充電狀態中，則 Μ ^，晶體Ν15導通，且經由輸出節點Ui輸出此半週期=;NM〇s電號，而無任何由於自舉效應之損失。在此時，此=: 出信號作為用於第二反相器INV2之啟始脈衝，而俨j， |由_S電晶體ΝΠ，將第二充電控制節點Q2與下—件級=勺將輸出節點1 1 i與四個電晶體連接 7此第N16二、以及N23。因此，在產生輸二 :節點qi外之其餘節點應保持在接地〆』crn $二充電控制節_2、第-放電控 [iQBl、以及第二放電控制節點_。#果任何其它控低即點已被充電，則由於此充電之節點而將輸出電壓降工通。期輸出將第二反相器INV2之龍0S電晶體N18C導田再度把加第二半週期時脈信號CLKHB時，將第-奋充電。在同時，此第四時脈信細、其一週期節Ϊ0Β1右二/週期時脈信號CLK〇重疊，將第一放電控制 .、Q 1充電，因此將第一充電控制節點Q1放電。此外，自^施加第一時脈信號CLK1，則由第二充電控制節點以之目舉而產生一週期輪出。雷& ί產生一週期輪出後，此第三時脈信號CLK3將第二放 ^制節點觸充電，目此，將第：充電控制節點⑽放此第放電控制節點QB1是由第二半週期時脈信號

1292137 五、發明說明（27) CLKHB與第四時脈信號CLK4充電。同日寺，由第㈣可以看二；==制節糊與第二放電控制節晒是每此由位移暫存器所產生之半週期掃瞒脈期知聪脈衝Fscp，由位準位移器（未圖示）轉換，而 = 二極南電壓vgh與閘極低電壓Vgl間之振 H 經由輸出緩衝器依序施加於間 ’、；；後將例之= 之如结Ϊ由第'Γ言正實根據本發明實施發明實施例之閘二= m綠色曲線各代表在第-與第二充電控制二Q1_ 然後ί::ίκ時：m產生半週期輸出，以* 期輸出··兩個相位彼此：反° ::=後之時間產生一週依序位移相位之四個時產時:“言號，以及具* :與-週期掃猫脈衝，以致期輪夠減少資料“；：=::=之閘極驅動電路i *對於熟習此技術：：：=積；，之數目。精神與範圍之前題下，對明3以在不偏離本發明之動裝置與方法作各種修正與變化：：體極驅一___ 八用思為本發明第34頁 1292137 五、發明說明（28) 包括在所附申請專利範圍與其等同物之範圍中之此等修正與變化。

第35頁

II 1292137

第1圖為根據習知技術之主動矩陣式液晶顯之概要圖式； ^ 示裝置之結構顯示面板中液晶胞之驅第2圖為根據習知技術施加至液晶動信號與資料電壓之波形圖；弟3圖為路圖；根據習知技術之閘極驅動電路之位移暫存器之電第4圖為根據習知技術之位移暫存電路圖；為之級電路結構之詳細、以及在控制節置結構之典型概第5圖為根據習知技術之級電路輪入信號點與輸出節點之信號之波形圖；第6圖為根據本發明實施例之液晶顯示裝要方塊圖；第7圖為根據本發明實施例之液晶顯示面板。一一部份之典型電路圖；像素早凡之第8圖為根據本發明實施例之資料驅動電路之壓以及閘極驅動電路之輸出掃瞄脈衝之典型波形圖貝；’、第9圖為根據本發明實施例之用於閘極驅動’ 存器之電路圖；电路之位移暫第1 0圖為根據本發明實施例之用於位移暫存構之典型詳細電路圖；《、及電路結第11圖，根據本發明實施例之至級電路之輪入信號、以及在控制^點與輸出節點之信號之典型波形圖；以及第1 2圖說明模擬結果、於証實根據本發型位移暫存器。具她例之典 1292137

第37頁圖式簡單說明元件符號說明 11 資料驅動電路 12 閘極驅動電路 13 液晶顯示面板 61 資料驅動電路 62 閘極驅動電路 63 液晶顯示面板 64 像素電極/時間控制器 65 電力產生器 C1-C4 時脈信號 Clc 液晶胞 Clin-C2in 反相電容器 CLK1-4 時脈信號 CLKH 時脈信號 CLKHB 時脈信號 Cs t 儲存電容器 D1 -Dm 資料線 Dl-Dm/2 資料線 DDC 資料控制信號 F scp 一週期掃瞄脈衝 Gl-Gn 閘極線 GDC 閘極控制信號 GOE 閘極科J 出致能信號 1292137 圖式簡單說明 GSC 閘極位移時脈信號 GSP 閘極啟始脈衝 Hscp 半週期掃瞄脈衝 Nila〜N23 NMOS 電晶體 POL 極性信號 RGB 數位視訊資料 Sep 掃瞄脈衝 SOC 源極輸出致能信號 SP 啟始脈衝 11 -14 時間期間 T1-T6 電晶體 Vic 資料電壓 Vcom 共同電壓 Vcp 掃瞄脈衝 Vd 資料電壓 VDD 電源電壓 Vgh 閘極南電壓 Vgl 閘極低電壓 Voutl 出電壓 Vout2 出電壓 VP1 、 VP2 電壓 VSS 接地電壓

第38頁

Claims

1292137 _案號 931149M 六、申請專利範圍 R修(更.)正本I •一種用於液晶顯示器之閘極驅動裝置，包括：位移暫存器，其被提供：第一與第二半週期時脈信蘩复具有彼此相反之相位；第一至第四一週期時脈信號具= 依序=移之相位，且各具有一週期之脈衝寬度；啟始衝’南位準電源電壓、以及低位準電源電壓，义 _其中，移暫存器產生半週期輸出，以響應啟始脈衝以第一與第二半週期時脈信號；以及以距此半週期輪出之 =點時間半週期延遲而產生一週期輸出，以響應第一第四一週期時脈信號之任何之一。 2·如申請專利範圍第1項之閘極驅動裝置，其中此位移暫存器包括多個級（stage)，用於產生半週期輸出與一週期輸出，以及此外，其中，此等級連接成串聯配置，用於依序位移此半週期輸出與一週期輸出。 3·如申請專利範圍第丨項之閘極驅動裝置，其中、此第一與第二半週期時脈信號之任一、此第一至第四一週期時脈信號之任一、以及啟始脈衝是彼此同步。 4 ._一種用於液晶顧示器之閘極驅動裝置，包括：弟輸入電路，用於將第一充電控制節點充電，以響靡啟始脈衝、以及第一與第二半週期時脈信號之第一半週μ 期時脈信號，此等時脈信號具有彼此相反之相位，且各

1292137 日 --_案號93〗】4恥1 六、申請專利範圍 I具有半週期脈衝寬度 ^ 〜電，以鍥瘫筮生、田及用於將第一玫電# 户赛夕ς應弟一丰週期時脈信號、以及第f制郎點充 L::且ί::脈信號，此等時脈信號具有依i:;時脈各具有一週期脈衝寬度；以及序位私之相 I應來:於輪出半週期輸出至輪出節點以及用於將輸出節點放電，以響應來=期時脈 |才工制即點之控制信號。自弟一放電 \如一申請專利範圍第4項之閘極驅動裝置，更勺 | =了輪入電路，用於將第二充電控制節點充二，、電Ϊ K出與第一半週期時脈信號，以及用於將第:Ϊ應第」即點充電，以響應第二時脈信號，以及充卜;t間延遲半週期、而輸出至輸出節點，以廣3輪出 |2出即點放電’以響應來自第二放電控制節點之; • t，請專利範圍第5項之閘極驅動裝置，其中以 I及第\第^一輪入電路、第一輸出電路、第二輸入電路 |弟—輸出電路是包括在各多個級中。路 •如申請專利範圍第6項之閘極驅動裝置，其中第40頁 1292137 _案號93114959_年月曰修正_ 六、申請專利範圍將啟始脈衝施加至此等多個級之第一級。 8. 如申請專利範圍第4項之閘極驅動裝置，其中第二半週期時脈信號、第二時脈信號、以及啟始脈衝彼此同步。 9. 如申請專利範圍第4項之閘極驅動裝置，其中第一輸入電路包括反相器，用於以對啟始脈衝終點時間半週期延遲、將第一充電控制節點充電，以響應啟始脈衝與第一半週期時脈信號。 1 0.如申請專利範圍第9項之閘極驅動裝置，其中此反相器包括：第一電晶體，具有：被供應啟始脈衝之閘極電極與汲極電極，第二電晶體，具有：被供應第一半週期時脈信號之閘極電極；以及被供應高位準電源電壓之源極電極；以及第三電晶體，具有：連接至第一電晶體汲極電極之閘極電極，連接至第二電晶體汲極電極之源極電極，以及連接至第一充電控制節點之汲極電極。 11.如申請專利範圍第1 0項之閘極驅動裝置，其中此反相器更包括：

第41頁 1292137 _案號93114959_年月日修正_ 六、申請專利範圍電容器用於將啟始脈衝充電，而將閘極電壓施加第三電晶體之閘極電極。 1 2 .如申請專利範圍第1 0項之閘極驅動裝置，其中第一輸入電路包括：第四電晶體，具有：被供應第一時脈信號之閘極電極，被供應低位準電源電壓之汲極電極；以及連接至第三電晶體閘極電極之源極電極；以及第五電晶體，具有：以低位準電源電壓供應之汲極電極，連接至第一放電控制節點之閘極電極；以及連接至第一充電控制節點之源極電極。 1 3.如申請專利範圍第4項之閘極驅動裝置，其中第一輸入電路包括：第六電晶體，具有：第一時脈信號供應之閘極電極，以高位準電源電壓供應之源極電極；以及第七電晶體，具有：以第一半週期時脈信號供應之閘極電極，連接至第六電晶體汲極電極之源極電極；以及連接至第一放電控制節點之汲極電極。 1 4.如申請專利範圍第4項之閘極驅動裝置，其中第一輸入電路包括：第八電晶體，具有：以啟始脈衝供應之閘極電極，以

第42頁 1292137 a 修正童號93】UQ5q 六、申請專利範圍低：：電源電屢供應之汲極電一放5控制節點之源極電極；以a 連接至弟第九電晶體，具有··以低位極，連接至輸出節點之閘極電極；：：電壓供應之汲極電連接至第-放電控制節點之源極電極。出雷=t二專利知4圍第6項之閘極驅動妒置# * 出電路包括：㈣勒衣置，其中第一輸弟十電晶體，具有· 、^ 一、 |極電極，連接至輪出赴=弟一半週期時脈信號供應之源至第-充電控制節;極電極，以及連接第十-電晶體：：極電極；以及電極，連接至輸出節ς胃=低位準電源電壓供應之汲極 I 連接至宽即點之源極電極；以及 4- - Φ a 放電控制節點之間；+上弟十一電晶體，具 ^閘極電極；以及源極電極，連接至二一半週期時脈信號供應之極，以及連接至下一充電控制節點之閘極電 |極電極。一級之啟始脈衝輸入端子之源 16·如申請專利範 |入電路包括：弟項之閘極驅動裝置，其中第二輸反相器，用於 … ' I第二充電控制節點充Π 2出終點時間半週期延遲將 |半週期時脈信號。 a應半週期輪出與第一第43頁 1292137 _案號93114959_年月曰修正_ 六、申請專利範圍 1 7.如申請專利範圍第6項之閘極驅動裝置，其中此反相器包括：第十三電晶體，具有：以高位準電源電壓供應之源極電極，連接至輸出節點之閘極電極；以及第十四電晶體，具有：以高位準電源電壓供應之源極電極，以及以第一半週期時脈信號之閘極電極；以及第十五電晶體，具有：連接至第十三電晶體源極電極之閘極電極，連接至第十四電晶體汲極電極之源極電極，以及連接至第二充電控制節點之汲極電極。 1 8.如申請專利範圍第1 7項之閘極驅動裝置，其中此反相器更包括：電容器用於將高位準電源電壓充電，而將閘極電壓施加第十五電晶體之閘極電極。 1 9.如申請專利範圍第1 7項之閘極驅動裝置，其中第二輸入電路包括：第十六電晶體，具有：以第三時脈信號供應之閘極電極，以低位準電源電壓供應之汲極電極，連接至第十三電晶體汲極電極與連接至第十五電晶體閘極電極之源極電極；以及

第44頁 1292137 _案號93114959_年月日修正_ 六、申請專利範圍第十七電晶體，具有：以低位準電源電壓供應之汲極電極，連接至第二放電控制節點之閘極電極；以及連接至第十五電晶體汲極電極與第二充電控制節點之源極電極。 2 0 .如申請專利範圍第5項之閘極驅動裝置，其中此第二輸入電路包括：第十八電晶體，具有：以第二時脈信號供應之閘極電極與源極電極，連接至第二放電控制節點之汲極電極；第十九電晶體，具有··以低位準電源電壓供應之汲極電極，連接至輸出節點之閘極電極，以及連接至第二放電控制節點之源極電極；以及第二十電晶體，具有：以低位準電源電壓供應之汲極電極，連接至第二充電控制節點之閘極電極，以及連接至第二放電控制節點之源極電極。置裝驅極閘之項 5 第圍範利：專括請包申路如電 •出 IX 2 輸第此中其極源之應供以 #，信極脈電時極三閘及第之以以點； :節極有制電具控極，電沒體充之晶二點々卩一至出十接輸二連至第，接極連電及汲之應供壓，電極源電電極準閘位之低點以節 : 制有控具電，放體二晶第電至二接十連二，第極極

第45頁 1292137 號93】u_ 羞正六、申請專利範圍以及連接至輸出節點之源極電極 22· 一種用於液晶顯示器之驟·· 厂次·駆動方法，苴6 1 接收··第一與第二半週期時脈匕从下步相位，且各具有半週期脈衝1 f虎其具有彼此相 :週=脈信號具有依序位移：U四有：週期之脈衝寬度；啟始脈衝；高你ί各具 I電壓、以及低位準電源電壓，·以及準電源 I 產生··半週期輸出，以響應啟私半週期時脈信號；以及以距此;週“，以及第一與第二第產生一週期輸出，以響庫 I弟至弟四一週期時脈信號之任何之_。〜 23.=請專利範圍第22項之閘極驅動方法，其中 —週期ί第二半週期時脈信號之任一、此第一至第四 ^ 、脈信號之任一、以及啟始脈衝是彼此同步。驟·. 種用於液晶顯示器之閘級驅動方法，其包括以下步以及第 —f第一充電控制節點充電，以響應啟始脈衝 I號了第^半週期時脈信號之第一半週期時脈信 t i此等時脈信號具有彼此相反之相位，且各具有半週期脈衝寬度；第46頁 1292137 山 --¾ 號 931UQRQ 六、申請專利範圍修正曰輪出半週期輸出至輸出節、即點之控制信號與第二丰：，以響應來自第一充電^ 將第-放電控制節點充I月時脈信號; =耸以及第一至第三時脈信=響應第二半週期時脈右 =專時脈信號具有依序位時脈信號，週期脈衝寬度；夕 < 相位，且各具有— 將輸出節點放電，以塑制信號； 9^自第一放電控制節點之控主、田將弟一充電控制節點充電，LV _ +週期時脈信號；胃應半週期輸出與第二將第二放電控制節點充電，以鍥 _ μ 將一週期輸出、以對於半^ f第二時脈信號；出至輸㈣點，以響間半週 =控制信號與第三時脈信號；匕充電控制俨味輪出郎點放電，以響應來自第_访φ Hs唬。 —放電控制節點之控 .=申請專利範圍第24項之閑極驅苐一半週期時脈信號、第一】2動方法，其中彼此同步。知脈信號、以及啟始信號