TWI261874B - Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device - Google Patents

Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device Download PDF

Info

Publication number
TWI261874B
TWI261874B TW094105589A TW94105589A TWI261874B TW I261874 B TWI261874 B TW I261874B TW 094105589 A TW094105589 A TW 094105589A TW 94105589 A TW94105589 A TW 94105589A TW I261874 B TWI261874 B TW I261874B
Authority
TW
Taiwan
Prior art keywords
semiconductor
width
semiconductor substrate
scribe line
exposure
Prior art date
Application number
TW094105589A
Other languages
English (en)
Other versions
TW200616059A (en
Inventor
Shigeru Fujii
Yoshikazu Arisaka
Hitoshi Izuru
Kazuhiro Tashiro
Shigeyuki Maruyama
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200616059A publication Critical patent/TW200616059A/zh
Application granted granted Critical
Publication of TWI261874B publication Critical patent/TWI261874B/zh

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E05LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05BLOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00Locks or fastenings for special use
    • E05B65/08Locks or fastenings for special use for sliding wings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

1261874 九、發明說明: 【考务明所屬軒領j 發明領域 本發明係有關於半導體基材'半導體元件的製造方法 5以及半導體元件的測試方法,特別是,以一整批方式在〆 半導體基板(晶圓)上形成複數個半導體元件(半導體晶片) 的技術以及以此方式形成之半導體元件的測試方法。 L mT Jt 發明背景 10 為了提升半導體元件之製造效率,通常做法會以整批 方式在一半導體基板(晶圓)上形成複數個半導體元件(半導 體晶片)。之後,以整批方式形成於該半導體基板上之該複 數個半導體元件在該半導體基板上接受電性測試等,然後 該半導體元件被切割成單獨的元件(單獨的晶片)並接受封 15裝製程,需要的話。在半導體基板上形成半導體元件包括 一預備步驟’包括所謂的光钱刻製程。 在該光蝕刻製程中,一具有一用以形成一預設半導體 元件區域或用以形成電極與架線之圖案的光罩(印刷用負 極板)被事先備妥,且一曝光製程被施加至一光敏樹脂層( 2〇 光阻層)’ 5亥光敏树爿曰層被形成於位在該半導㉘某板之一^主 要表面的薄膜上。在該光敏樹脂層上執行完顯影製程後, 該薄膜等以殘留的光敏樹脂層透過姓刻被選擇性地移除, 進而在該半導體基板上形成一該薄膜的圖案。 近年來’半導體基板之尺寸已經增加(8忖直徑到·寸 1261874 直i) ’且難以用一單層光罩來覆蓋一半導體基板之整個主 要表面。因此’ 一半導體基板被切割成複數個區域,以便 以單獨區域為基礎利用該光罩執行一曝光製程。換言之, 曝光與印刷係在使該帛導體基板與該光罩相對地移近彼此 5 ¥,於該區域上一個區域接一個區域地依序進行。應注意 的疋,複數個分別對應至一半導體元件之圖案被形成於一 光罩中。 形成於該半導體基板上之該半導體元件藉由以一切割 77片切a半導體基板之方式被單獨化。因此,被該切割 w 移除之區域’亦即,切割區域被提供於對應至 、”亥光罩透過曝光與印刷形成之該半導體元件的該圖案之 間。 通5亥切割區域之寬度被設定成大致等於該切割刀 片之見度以便鄰接半導體元件之間的整個切割區域可以 5 ^㈣製料以蝴並移除。根據傳統處理方法形成於 乂半‘月丑基板上之印刷圖案的範例顯示於第丨圖中。 。/上所述,根據該光罩執行之曝光與印刷係在複數個 品或上^口區域接一個區域地依序進行。在此,該光罩進 订-人曝光印刷之區域被稱為光罩區域 。該切割刀片所刨 、刀口J區域被牙冉為切割道或切割線。在第1圖所示之範例 中,4個光罩區域至^以點線表示,且每一光罩區域包 3對應至16個4列X 4行之半導體元件的圖案4。在各該光 罩區域2 1至2-4中,對應至該半導體基板上一列半導體元件 之°亥圖木4的間距等於該切割道(切割區域)之-寬度W1且 1261874 由該光罩上之圖案界定。 另一方面,為了使該光罩區域2-1與其鄰接光罩區域2-2 之間之區域的寬度W2同樣大致等於該切割道之該寬度W1 ,各該光罩區域之一外部周邊部分的該切割區域之寬度被 5 設定成大約等於該光罩區域中之該切割道的1/2(—半)。換 言之,該半導體基板上之該光罩區域2-1至2-4的位置被調整 ,以便該寬度W2由於該切割區域在鄰接光罩區域之外部周 邊上的連接而大致與該切割刀片之寬度相等進而與該切割 道之該寬度W1相等。 10 該切割道之該寬度的設定不但被套用到對應至該半導 體元件之該圖案4的橫向W亦被套用到一縱向之寬度L,以 便該切割道之所有寬度皆相等。傳統上,對應至形成於該 半導體基板上之該半導體元件的該圖案4之間的間距(寬度 W1及W2、與寬度L1及L2)被設定成與一切割刀片之寬度相 15 等以企圖改善切割效率。此外,在單獨化前測試許多形成 於該半導體基板上之半導體元件時,該複數個半導體元件( 比方說第1圖之範例中所示的兩個元件)被同時完成電性連 接,以同時測試該複數個半導體元件俾嘗試改善測試。 在第1圖之範例中,一測試被同時實施於設置於同一排 20 上之半導體元件中的兩個半導體元件4-la及4-lb(該兩元件 具有相同的功能且因此形成相同的圖案>,然後,兩鄰接的 半導體元件4-lc及4-ld被同時測試。此外,兩鄰接的半導體 元件4-2a及4-2b被同時測試,然後,兩半導體元件依序以相 同的方式被同時測試。因此,即使一測試以同時測試兩半 1261874 導體元件之方式(形成於一光罩區域中之半導體元件的數 量為奇數時)被實施於比方說該半導體元件4-la及4-2a上, 仍可使用一切割刀片輕易地將該半導體元件分開,因為該 半導體元件之間之間距W2被設定成與其他半導體元件之 5 間距W1相等。換言之,上述測試方法係根據該半導體元件 之配置,其中該半導體基板上之該半導體元件的各個間距 等於一切割刀片之寬度。另一方面,需要提供對準標記以 定位於該半導體基板上之該半導體元件四周。 • 應注意的是,這些標記一般被設置於該切割道上且在 10 沿該切割道切割時被移除,因為該標記為製造過程所必需 但完成的半導體元件則不需要它。換言之,該切割道亦做 為提供對準標記等之區域。基此,該切割道之寬度必須大於 一對準標記。然而,如果所有切割道皆具有足以在其上方提 供對準標記之寬度,則該切割道之寬度會增加,導致該切割 15 道所佔據之區域相對於該半導體基板之區域增加且導致一 單一半導體基板上可形成之半導體元件的數量下降。 ♦ 因此,日本早期公開專利申請案第2000-124185號建議 . 交替設置一窄切割道並且只在寬切割道上設置對準標記以 增加單一半導體基板上可形成之半導體元件的數量。此外 20 ,日本早期公開專利案第63-250119號建議使延伸於一縱向 上之切割道的寬度與延伸於一橫向上之切割道的寬度不同 ,如同具有不同寬度之切割道被形成於一半導體基板上一 般。 如上所述,根據該半導體元件之配置,其中該半導體 1261874 元件之間之切割道的寬度一致且該光罩區域之該外部周邊 部分的該切割區域之寬度約等於該切割道之寬度的1/2,具 有相同寬度之切割道被形成於介於該半導體基板上之該半 導體元件之間的所有區域中。因此,所有切割道皆可以一 5 具有與該切割道相同之寬度的切割刀片切割,進而達成有 效率的切割製程。 然而,設置於一光罩區域中之半導體元件的數量不一 定永遠最佳化。為了使該切割道之寬度固定不變,該光罩 區域中之該半導體元件的配置具有一項限制,導致該光罩 10 區域中可設置該半導體元件的數量無法進一步增加。 近年來,半導體基板之厚度傾向縮小以達成半導體元 件之進一步微型化與整合,因此具有縮小厚度之半導體基 板可以一具有小厚度(或寬度)之切割刀片切割。然而,如上 所述,在半導體元件之配置中,其中該切割道的寬度在該 15 半導體基板中彼此相等,在許多情形下,切割刀片之寬度 會大於比切割具有縮小厚度之半導體基板所必要的最小寬 度。 如果使用具有必要最小厚度(寬度)之切割刀片,該半導 體基板中之切割區域的寬度與面積可以進一步降低且可增 20 加用以形成半導體元件之區域,致使一單一半導體基板上 可形成之半導體元件的數量增加。然而,如上述,具有必 要最小厚度(寬度)之切割刀片可能無法有效運用於該切割 道之寬度彼此相等的半導體元件配置中以達成進一步的有 效切割,因此,該半導體基板上所形成之該半導體元件的 1261874 數量具有無法進一步增加的問題。 【發明内容】 發明概要 本發明之一般目的是要提供一種改良且有用之半導體 5 基材、及一種改良且有用之半導體元件的製造方法及測試 方法,其中上述問題被解決。 本發明之一更明確的目的是要提供一種半導體基材、 及一種半導體元件的製造方法及測試方法,其中該半導體 元件解除切割道之寬度所附加的限制以增加該半導體基板 10 上所形成之該半導體元件的數量。 為了達成上述目的,本發明之一態樣提供一半導體基 板,複數個半導體元件區域透過形成複數個單元曝光與印 刷區域被形成於該半導體基板上,各該單元曝光與印刷區 域包含該半導體元件區域,該半導體基板包括:一延伸於 15 形成在該早元曝光與印刷區域内之該半導體元件區域之間 的第一切割道;以及一延伸於該單元曝光與印刷區域之間 的第二切割道,其中該第一切割道之寬度與該第二切割道 之寬度不同。 在根據本發明之該半導體基板中,該第一切割道之寬 20 度宜為該半導體基板可被切割之最小寬度。此外,該第一 切割道之寬度宜小於該第二切割道之寬度。再者,該第一 切割道之寬度宜根據該半導體基板之厚度決定。 在根據本發明之該半導體基板中,複數個切割道,包 括該第一切割道,可延伸於各該單元曝光與印刷區域内之 10 1261874 ,且該切割道之寬度可彼此不同◦可在該第二切割道上設 置一對準標記。 此外,本發明之另一態樣提供一半導體元件之製造方 法,包括:使用一具有對應至複數個以該第一切割道分開 5 之半導體元件的圖案之光罩,在一半導體基板上形成一第 一曝光與印刷區域之第一曝光與印刷步驟;在該半導體基 板上形成一第二曝光與印刷區域之第二曝光與印刷步驟, 以使一第二切割道延伸於該第一曝光與印刷區域及該第二 曝光與印刷區域之間,該第二切割道之寬度大於該第一切 10 割道之寬度;以及透過沿該第一切割道及該第二切割道切 割及分離該半導體基板使該半導體元件早獨化之步驟。上 述製造方法可進一步包括將該第一切割道之寬度設定至該 半導體基板可被切割之最小寬度。 此外,本發明之又一態樣提供一半導體元件之測試方 15 法,其中複數個半導體元件區域透過形成複數個單元曝光 與印刷區域,包括分別包含該半導體元件區域之一第一單 元曝光與印刷區域及一第二單元曝光與印刷區域,被形成 於一半導體基板上,該測試方法包括:同時測試位於該第 一單元曝光與印刷區域及該第二單元曝光與印刷區域中之 20 對應位置上的該半導體元件。上述測試方法可進一步包括 根據該第一單元曝光與印刷區域及該第二單元曝光與印刷 區域之間的位置誤差修正該第二單元曝光與印刷區域内之 該半導體元件區域的電性接觸位置。 承上所述,根據本發明,該半導體基板可沿形成於一 11 1261874 罩區域(該單元曝光與印刷區域)中之鄰接半導體元件區 域之間的該第—_道以—具有必要最小厚度(寬度)之切 副刀片切割。因此,切割(以切割方式移除)所需要之該半導 體基板的面積可料,進而增加—單—轉體基板上可形 成之半導體元件的面積。易言之,形成於—光罩區域中之 半導體元件的數量被增加’導致單—半導體基板上可形成 之半導體元件的數量上升。 此外,根據本發明之半導體元件的測試方法,由於複 數個位於不同曝光與印刷區域中之對應位置上的半導體元 ίο件可以同時被測試,該複數個半導體元件可以被同時電性 接觸及測試’即使該切割道之寬度彼此不同。 >、本發明之其他目的、特徵與優點將可從閱讀下列詳細 說明及參照隨附圖示後突顯出來。 圖式簡單說明 第1圖為一根據一傳統處理方法形成於一半導體基板 上之印刷圖案的平面圖; 第2圖為一半導體基板之平面圖,其中複數個半導體元 件以根據本發明之半導體^件的製造方法形成於該半導體 基板上; 第3圖為第2圖中點線所包圍之部分a的放大圖; 第4圖說明在2個光罩區域上同時測試2個半導體元件 之測試方法; 第5圖說明在4個光罩區域上測試4個半導體元件之測 試方法; 12 1261874 第6圖為一平面圖,例示具有彼此不同之寬度的分割道 存在於一光罩區域中的範例; 第7圖為一探針範例之橫斷面圖,該探針可同時測試兩 個形成於不同光罩區域中之半導體元件;以及 5 第8圖為一平面圖,例示第7圖中之探針卡的ΧΥΘ移動 機制。
L實施方式]I 較佳實施例之詳細說明 # 下文將參照圖示說明本發明之實施例。首先為參考第2 10 及3圖說明之根據本發明一實施例做成的半導體基板。 第2圖為一半導體基板之平面圖,其中複數個半導體元 件以根據本發明之半導體元件的製造方法形成於該半導體 基板上。第3圖為第2圖中點線所包圍之部分A的放大圖。 第2圖顯示複數個半導體元件12被形成於一以矽(Si)做 15 成之半導體基板10上的狀悲。在弟2圖中’虛線所界定之區 域14為以一單層光罩同時曝光且圖案化之區域(每一區域 ^ 為單元曝光與印刷區域,下稱光罩區域)。25個5列X 5行之 、 半導體元件12被設置於各該光罩區域14中。當然,形成於 各該光罩區域14中之半導體元件12的數量並不限於25個, 20 且可依據該半導體元件之尺寸、該光罩之尺寸、或該切割 道之寬度適當選擇。 在本發明中,形成於一該光罩區域14中之該半導體元 件12的數量透過適當選擇,如下述,而不使該分割道之所 有寬度彼此相等,被設定至最大。該光罩區域14位於一晶 13 1261874 格狀配置中以覆蓋具有圓形形狀(通常具有一定位平面10A) 之該半導體基板10的一整個主要表面。應注意的是,雖然不 品要或不適合將该半導體元件12形成於^一邊緣區域與第2圖 中超出該半導體基板10之區域中,此一半導體元件12被當 5 成無效半導體區域16以顯示該光罩區域14之配置的形式。 第2圖中包含複數個該光罩區域14之該部分a的依區域 顯示於第3圖中。在第3圖中,對應至各該光罩區域14中鄰 接半導體元件12之間的區域之各切割道18(第一切割道)的 寬度SW1小於沿鄰接光罩區域14之間的邊界線延伸之各切 10 割道2〇(第二切割道)的寬度SW2。如上所述,傳統上,該半 導體元件12在該光罩區域14中之位置被設定成使該切割道 18之該寬度SW1與該切割道20之該寬度SW2相等,如第1圖 所示。然而,在本發明中,使所有切割道之寬度均等的限 制被免除,且該切割道之寬度係根據形成於一光罩中之半 15導體元件數量被最大化的觀點決定。在本實施例中,為使 形成於一光罩區域中之半導體元件的數量最大化,各該光 罩區域14中鄰接半導體元件12之間之該切割道的該寬度 swi被設定成等於切割刀片可切割該半導體基板1〇之最小 寬度。 20 如上所述,近年來,半導體基板之厚度傾向降低,且 半導體基板可被切割之最小切割刀片寬度於近年來亦有縮 小趨勢。舉例來說,如果一可以切割具有傳統厚度之半導 體基板的切割刀片之寬度為120微米,可以切割具有降低厚 度之半導體基板的切割刀片之寬度甚至已下降至微米至 14 1261874 60微米。因此,如果使用具有必要最小厚度(寬度)之切割刀 片,則透過切割方式被刨除之半導體區域會減少,進而使 可形成該半導體元件之區域對應增加。因此,可形成於一 光罩區域中之半導體元件的數量被增加,導致單一半導體 5 基板上所形成之半導體元件的數量上升。易言之,在本實 施例中,對應至該切割刀片之厚度(寬度),即半導體基板可 被切割之最小尺寸的切割道寬度被設定於形成於一光罩區 域中之複數個半導體元件之間的區域。 • 之後,曝光與印刷透過該光罩被依序執行於該半導體 10 基板上。在該光罩區域中,複數個半導體元件(對應之印刷 圖案)被聚集至其中央部分,而其外部周邊上之其餘區域則 為相關光罩區域之切割道區域。換句話說,在本實施例中 ,複數個半導體元件以一最小間距,即可切割該半導體基 板之最小切割道寬度,被分開且配置於各個光罩區域中, 15 且該曝光與印刷區域之該周邊部分中的其餘區域被設定成 切割道。此時,各該光罩區域之該周邊部分中的該其餘區 # 域之寬度具有大於半導體基板可被切割之切割道寬度1/2 、 的數值。 藉由將該光罩區域之該周邊部分中的該其餘區域之寬 20 度設定成大於半導體基板可被切割之最小切割道寬度的 1/2,鄰接光罩區域之間之切割道(第3圖中之該切割道20) 的寬度變成大於半導體基板可被切割之最小切割道(第3圖 中之該切割道18)寬度。因此,對準標記等可設置於鄰接光 罩區域之間之切割道上。故而,透過依據上述方法決定該 15
(B 1261874 切割道之寬度,本發明在一半導體基板上提供具有不同寬 度之切割道。由於鄰接光罩區域之間之切割道的寬度大於 一單一光罩區域中之切割道的寬度,鄰接光罩區域之間之 切割道可以一具有較大厚度之切割刀片一次切割,或以切 5 割一單一光罩區域中之鄰接半導體元件之間的切割道所使 用之切割刀片執行兩次切割製程。 如上所述,在根據本實施例之半導體基板中,複數個 半導體元件被形成於各該複數個光罩區域中,且延伸於鄰 接曝光與印刷區域之間之該第二切割道的寬度不同於延伸 10 於各該曝光與印刷區域中鄰接半導體元件之間之該第一切 割道的寬度。該第一切割道之寬度係根據該半導體基板之 厚度決定,且最好為半導體基板可被切割之最小寬度。 再者,根據本實施例之該半導體元件的製造方法,一 對應至複數個半導體元件之圖案被曝光且印刷於一半導體 15 基板上,以使用一具有對應至複數個以該第一切割道分開 之半導體元件的圖案之單層光罩,其中該第一切割道之寬 度等於該半導體基板可被切割之最小寬度,形成一第一曝 光與印刷區域,然後,該光罩被移除,且一第二曝光與印 刷區域被形成於該第一曝光與印刷區域附近,使一延伸於 20 一邊界上之第二切割道的寬度大於第一切割道的寬度。然 後,曝光與印刷在移動該光罩時被重複以在該半導體基板 之實質全部的表面上形成該半導體元件。之後,該半導體 元件藉由沿該第一切割道與該第二切割道切割(透過切割 方式分開)該半導體基板之方式被早獨化。換言之’該半導 16 1261874 體基板係以具有該半導體基板可被切割之最小寬度的該切 割刀片沿該第一切割道切割,以使該半導體元件單獨化。 在本實施例中,雖然一薄型切割刀片被用以切割該半 導體基板,亦可以雷射光切割來取代切割刀片切割,,因 5 為該半導體基板已被薄型化。在此一情況下,使用一雷射 光時,切割之寬度可降低至20微米到3〇微米。因此,可形 成於一光罩區域中之半導體元件的數量被增加,導致單一 半導體基板上所形成之半導體元件的數量進一步上升。 下文將說明對上述實施例中設有半導體元件之該半導 10 體基板進行電性測試時的測試方法。 15 20 傳統上,形成於一單一半導體基板上之複數個半導體 元件係以相同的間距配置,且比方說如第丨圖所示,一電性 接觸點被㈣設置於兩辦導體元件附近,以便以該兩半 導體元件做為-單時進行電性麟並依序地使 该電性接難在-橫向上移動。該半導體元件4具有相同的 功能與相同的電極配置,並同時測試。。換言之,第!圖中 代表之該半導體元件4被同時測試,且在賴完成後, =電性接龜娜駐了2職表之料導體元件以執行測 ㈣5 & &構成^性接觸點之半導體元件被依序地移動 、及T4所代表之該半導體元件執行電性測試。 即使在一單一丰壤驶| 使今本^ _ ¥體基板上之_道寬度彼此相等, 半見於兩個(或更多)光罩區域中時,兩鄰接 必要改置㈣仍維持不變,且因此沒有 受叹义.亥電性接觸點祜 破形成之位置。然而,在本發明中 17 1261874 ,如果依光罩區域四周所提供之切割道的寬度與該半導體 元件之間之切割道的寬度不同,如上述實施例所示者,則 該半導體元件之間之相對位置關係(距離)會與該光罩區域 中該半導體元件之間的距離不同。 5 因此,雖然可以同時測試一光罩區域中之複數個半導 體元件,測試無法同時執行於位於鄰接光罩區域中之複數 個半導體元件,亦即,位於一第一光罩區域之端部的第一 半導體元件以及位於一靠近該第一光罩區域且面對該第一 半導體元件之第二光罩區域之端部的第二半導體元件。 10 因此,在本發明中,如第4圖所示,測試係透過與位於 一半導體基板上之複數個光罩區域中的對應位置處之該半 導體元件12做電性接觸被進行。換言之,在第4圖中,如T1 所示,該第一光罩區域14-1中之該半導體元件12-la與該第 二光罩區域14-2中之該半導體元件12-2a被同時測試。測試 15 完成後,該電性接觸點被移至T2所指之對應的兩半導體元 件12-lb及12-2b,且這些半導體元件被測試。隨後,該電性 接觸點被移至T3所指之對應的兩半導體元件12-lc及12-2c ,且這些半導體元件被測試。同樣的測試被依序執行於其 他半導體元件12。 20 由於一層光罩被依序移動以形成該光罩區域14,該半 導體元件之間在該光罩區域14中的相對位置關係在該光罩 區域14之間維持相同。因此,如果一與T1所指之該兩半導 體元件做電性接觸之接觸件在第4圖所示之該測試方法中 朝橫向移動,則該接觸件會被移動至T2所指之該兩半導體 18 1261874 元件12上方的位置,且因此可同時對該兩半導體元件12做 兒性接觸。同樣情形可套用至T3所指之兩半導體元件12。 雖然第4圖顯示在兩光罩區域中對兩半導體元件12做 測試之測試方法,同時測試之半導體元件的數量並不限於 5兩個’且如果設有該接觸件,可同時測試兩個 以上之光罩 區域中兩個以上的半導體元件12。換言之,同時測試之半 導體元件的數重可為一等於或大於2之任意數。 第5圖以更洋細的方式說明該測試方法。在第5圖所示 之測試方法中,測試被同時執行於一包含4個橫向配置之光 10罩區域14的區域141中之對應的4個半導體元件12,該4個半 導體元件12分別位於該4個光罩區域14中。雖然在第4圖所 示之範例中,總共有25個以5列x 5行之配置出現的半導體 元件12被形成於各该光罩區域14中,在第5圖所示之範例中 ’總共有16個以4列X 4行之配置出現的半導體元件12被形 15 成於各該光罩區域14中。 在第5圖所7F之配置巾’—電性接職被同時形成於T1 所指之對應的4個半導體元件12,且—測試制時執行於該 4個半元件12 後,_電性接觸點被同時形成於^ 所指之對應的4個半導體元件12,且一測試被同時執行於該 20 4個半導體元件12。之後,一電性接觸點被同時形成於乃 所指之對應的4個半導體元件U,且—測試被同時執行於該 4個半導體元件12。 -測試被依序地同時執行於對應之4個半導體元们2 且在-列半㈣元们2之_完錢,1性接觸點被 19 1261874 移至下一列且以和上一列半導體元件12相同之方式同時對 對應之4個半導體兀件執行測試。之後,在完成言玄區域i4i 中之所有半導體元件的測試後,一測試以和該區域141中之 該半導體元件12相同的方式被執行於下一區域142之4個光 5 罩區域中的半導體元件。 如上所述,在根據本發明之測試方法中,即使具有不 同寬度之切割這存在於—半導體基板中,測試仍可同時執 行於位在該複數個曝光與印砸域巾各該曝光與印刷區域 内相同位置上的複數個半導體元件。上述測試方法可應用 10至具有不同寬度之切割道存在於一光罩區域中的情形,如 第6圖所示。 第6圖為-平面圖,例示具有彼此不同之寬度的分割道 存在於一光罩區域中的範例。 在第6圖中,在該第一光罩區域14-1中朝橫向延伸之切 15
20 割道22、24、26、28與在該第—光罩區域1ζμι及靠近該第 -光罩區域14·1之該第二光罩區域14_2之間沿—邊界延伸 之切告,j迢30分別具有不同之寬度swn、SW12、swi3、 SW14及SW15。同樣地,在該第—光罩區域14]中朝縱向延 伸之切#彳道32、34、36、88與在該第—光罩區域14_ι及靠 近該第—光罩區域14奴該第三光罩區域⑹之間沿-邊 ” L伸之切剔逼仙分別具有不同之寬度slii、sli2、 、SL14及 SL15。 舉例來說,在1謂_試讀频(TEG)巾,存在對 應至不同半導體元# (尺寸Μ功能不同)之圖案被形成於— 20 丄261874 的月::。此外,相同類型之半導體元件被聚集至一 被二二寬度在不同類型之半導體元件群組之間 叫加μ形亦存在。再者,在其他情 區域中提供具有不同寬度之切J在光罩 由於設置於久w s「a ^ 根據上述測試方法, 設於^上之該半導體元件在 件':fr 體元件中屬相同類型之半導體元 在上=辦導體元件可在倾㈣^域巾同時測試。 -光方法中’―電性接觸點被同時形成於位在一第 10 15 20 上==一第二光罩區域(其他光罩區域)中對應位置 之元件,以在該半導體元件上同時執行測試。 所_探針H被使肋形成f性接獅。當同時斑 針=區域中之對應半導體元件做電性接觸時,-探 。。以(接觸針)根據複數” 件的光罩區域尺寸被配置,⑽〜了似之+ ¥肢兀 至等待隨後峨之半導體元件可—_動至對應 以使====___ 光罩之移轉確度由於某此心光罩。然而,假使該 區域之定位準確度親之惡化^化,且_光與印刷 。亦即要矯正魏針之位置 的位置關係未被改變㈣ 士式的該半暮轉_从 罩區域中之專待同日寸測 等待同時測^之間的位置關係可能改變。因此,包含 的改變等二:!半導體元件的該光罩區域在相對位置上 的寺於對應半導體元件之相對位置卿。基此,宜 21 1261874 ^控或偵查該光罩區域之間的 之間的位置準確度惡化時襟正該探在該光罩區域 -應— 5 10 15 20 '月iTL件的板針做為彖考 罩之位置偏移量橋正形成於一第 "乂康相關光 件的位置來達成。 °σ〇 2之半導體元 第7圖為一探針範例之橫 個形成於不同光罩區域中之半導體兩 ,例r第7圖中之探針卡的夠多動機制。 圖 叶^中之該探針器具有兩個探針卡叫、52_2,且夂 4針卡52-卜52_2具有探針(接觸針)灿接觸_ 二 極。該探針54之端部被做成可以與形成:-半5 固:-=體元件的對應電極接觸。該探針〜 以-可物動之探針卡52-2則由該基板 定至安Μ ,方式支撐。換言之,該探針卡如被固 動轴62 =針器罩件58之該咖移動機制6〇的-可移 板56地持4Π該_多動機制60之方式相對於該基 ^1私動。由於該探針卡52-1被固定至該基板允, 兮t該探針卡52対相對於該探針卡52]地持續移動。為使 4針卡52·2移動,該探針卡似以可撓架線%被電性連接 至该基板56。 該ΧΥΘ移動機制6〇可以在χ軸方向及與該半導體基板 主要表面平行的γ軸方向持續移動該可移動軸 62,且在 丫平面内之Θ方向上持續旋轉。為了驅動該可移動軸62, 22 1261874 如第8圖所示,該ΧΥΘ移動機制6〇具有微致動器6ζμι、64_2 、64-3、64-4,如壓電元件或磁致伸縮元件。 該微致動器64-1透過在X軸方向上持續移動該可移動 軸62之方式使該探針卡52_2在父軸方向上持續移動。該微致 5動器6‘2透過在Y軸方向上持續移動該可移動軸62之方式 使該探針卡52-2在Y軸方向上持續移動。該微致動器64_3、 64-4透過按壓-在放射方向上從該可移動轴幻突出之突出 栓62a之方式藉由使該可移動轴以在㊀軸方向旋轉而使該探 針卡52-2在Θ軸方向上旋轉。 10 15 20 很爆™圖情示之該探針器,與形成於另一(第二 )光罩區域中之半導體元件接觸的該探針卡52-2之位置可以 才1於I成於帛光罩區域巾之半導體元件接觸的該探 針切]麟正,且該兩探針卡&小私2可以足夠的準確 度疋位於待測試之該複數個半導體元件。 應注意的是’雖未顯示於第,中,料㈣基板係位 於一可在XY方向上移動之平台 道雜丄 上以便測試可透過使該半 =板在XY方向上依序移動以將待測試之該半導體元 件私動至該探針卡524、52、2 , 下方的方式,被依序地執行 ^亥+ ¥體基板上之該半導體元件。 如上所述,根據本實施例,— 於ma义 电性接觸點被同時形成 万、位於各该禝數個曝光與 、 刷£域中之對應位置上的複數 似牛V體兀件,以同時測試完 件。此外^ ^ %性接觸點之該半導體元 讦此外,當一電性接觸點祜鬥口士 元件時,欲做接觸之位置會 、至夕~該半導體元件地 23 1261874 根據該曝光與印刷區域之間的位置誤差被墙正。 如上所述,在以根據本發明之半導體基板製造方法形 成的半導體基板中,一光罩區域(曝光與印刷區域)中之鄰接 半導體元件之間的間距被選擇性地設定至該半導體基板可 5被切割之隶小覓度(一第一切割道之寬度),且形成於鄰接光 罩區域之間之一第二切割道的寬度被設定成大於該第一切 割道之寬度。因此,相較於傳統方法,形成於該半導體基 板上之半導體元件的數量可以增加。 B 再者,根據本發明之半導體元件的測試方法,位於對 10 應位置上之半導體元件在複數個中間設置一較寬切割道之 光罩區域中被同時測試。換言之,即使該切割道在該半導 體基板上具有不同見度’接觸點仍被同時形成於複數個位 於複數個光罩區域中之對應位置上的半導體元件,且測試 亦被同時執行於該複數個半導體元件。 15 本發明並不限於所揭示之特定實施例,且在沒有背離 本發明之範疇下可做成各種改變與修飾。 # 本發明係根據2004年11月n曰提申之曰本優先權申請 案第2004-328061號,其完整内容在此以參照方式併入本說 明書。 20 【圖式簡單說明】 第1圖為一根據一傳統處理方法形成於一半導I#美才反 上之印刷圖案的平面圖, 第2圖為一半導體基板之平面圖,其中複數個半導體元 件以根據本發明之半導體元件的製造方法形成於該半導體 24 1261874 基板上; 第3圖為第2圖中點線所包圍之部分A的放大圖; 第4圖說明在2個光罩區域上同時測試2個半導體元件 之測試方法; 5 第5圖說明在4個光罩區域上測試4個半導體元件之測 試方法, 第6圖為一平面圖,例示具有彼此不同之寬度的分割道 存在於一光罩區域中的範例; φ 第7圖為一探針範例之橫斷面圖,該探針可同時測試兩 10 個形成於不同光罩區域中之半導體元件;以及 第8圖為一平面圖,例示第7圖中之探針卡的ΧΥΘ移動 機制。 【主要元件符號說明】 4, 12…半導體元件 10…半導體基板 10A···定位平面 14…光罩區域 16…無效半導體區域 18, 20, 22, 24, 26, 28, 30, 32 34, 36, 38, 40···切割道 141,142···區域 52-1,52-2…探針卡 54…探針 56…基板 58…探針器罩件 59…可撓架線 60···ΧΥΘ移動機制 62…可移動轴 62a_··突出栓 64-1,64-2,64-3,64-4···微致動器 25

Claims (1)

1261874 十、申請專利範圍: 1. 一種半導體基板,複數個半導體元件區域透過形成複數 個單元曝光與印刷區域被形成於該半導體基板上,各該 單元曝光與印刷區域包含該半導體元件區域,該半導體 基板包括: 一延伸於形成在該單元曝光與印刷區域内之該半 導體元件區域之間的第一切割道;以及 一延伸於該單元曝光與印刷區域之間的第二切割 道, 其中該第一切割道之寬度與該第二切割道之寬度 不同。 2. 如申請專利範圍第1項之半導體基板,其中該第一切割 道之寬度為該半導體基板可被切割之最小寬度。 3. 如申請專利範圍第1項之半導體基板,其中該第一切割 道之寬度小於該第二切割道之寬度。 4. 如申請專利範圍第1項之半導體基板,其中該第一切割 道之寬度係根據該半導體基板之厚度決定。 5. 如申請專利範圍第1項之半導體基板,其中複數個切割 道,包括該第一切割道,延伸於各該單元曝光與印刷區 域内,且該切割道之寬度彼此不同。 6. 如申請專利範圍第1項之半導體基板,其中一對準標記 被設置在該第二切割道上。 7. —種半導體元件之製造方法,包括: 使用一具有對應至複數個以該第一切割道分開之 26 1261874 半導體元件的圖案之光罩’在—半導體基板上形成一第 一曝光與印刷區域之第一曝光與印刷步驟; 在該半導體基板上形成一第二曝光與印刷區域之 第二曝光與印刷步驟,以使—第二切割道延伸於該第— 曝光與印刷區域及該第二曝光與印刷區域之間,該第二 切割道之寬度大於該第—_道之寬度;以及 透過沿該第-切割道及該第二切割道切割及分離 該半導體基板使該半導體元件單獨化之步驟。 8.如申請專利範圍第7項之製造方法,進—步包括將該第 一切割道之寬度設定至該半導體基板可㈣割之最小 寬度。 9· -種半導體元件之測試方法,其中複數個半導體元件區 域透過形成複數個單元曝光與印刷區域,包括分別包含 。亥半$肢兀件區域之一第一單元曝光與印刷區域及一 第二單元曝光與印刷區域,被形成於一半導體基板上, 該測試方法包括: 同日守測试位於該第一單元曝光與印刷區域及該第 一單兀曝光與印刷區域中之對應位置上的該半導體元 件。 1〇1申料利範圍第9項之測試方法,進一步包括根據該 第一單元曝光與印刷區域及該第二單元曝光與印刷區 或之間的位置誤差修正該第二單元曝光與印刷區域内 之該半導體元件區域的電性接觸位置。 27
TW094105589A 2004-11-11 2005-02-24 Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device TWI261874B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328061A JP2006140294A (ja) 2004-11-11 2004-11-11 半導体基板、半導体装置の製造方法及び半導体装置の試験方法

Publications (2)

Publication Number Publication Date
TW200616059A TW200616059A (en) 2006-05-16
TWI261874B true TWI261874B (en) 2006-09-11

Family

ID=36315478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094105589A TWI261874B (en) 2004-11-11 2005-02-24 Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device

Country Status (5)

Country Link
US (2) US20060097356A1 (zh)
JP (1) JP2006140294A (zh)
KR (1) KR100662833B1 (zh)
CN (1) CN100580884C (zh)
TW (1) TWI261874B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Necエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
TWI385772B (zh) * 2007-03-30 2013-02-11 Ngk Spark Plug Co 配線基板的製造方法
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7879537B1 (en) 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5396835B2 (ja) * 2008-11-28 2014-01-22 富士通セミコンダクター株式会社 レチクルレイアウトデータ作成方法及びレチクルレイアウトデータ作成装置
KR101715426B1 (ko) 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101102001B1 (ko) * 2010-03-26 2012-01-02 주식회사 하이닉스반도체 웨이퍼 형성 방법
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
JP6013894B2 (ja) * 2012-12-12 2016-10-25 株式会社ディスコ レーザー加工装置
JP6248401B2 (ja) * 2013-03-19 2017-12-20 富士電機株式会社 半導体装置の製造方法およびそれに用いられる露光マスク
JP6184855B2 (ja) * 2013-12-16 2017-08-23 株式会社ディスコ パッケージ基板の分割方法
CN105448649B (zh) * 2014-08-07 2018-03-23 无锡华润上华科技有限公司 一种曝光单元的排布方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN113078072B (zh) * 2021-04-12 2023-04-07 长春光华微电子设备工程中心有限公司 一种探针检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL177866C (nl) * 1976-11-30 1985-12-02 Mitsubishi Electric Corp Werkwijze voor het vervaardigen van afzonderlijke halfgeleiderelementen, waarbij in een schijfvormig lichaam van halfgeleidermateriaal gevormde halfgeleiderelementen van elkaar worden gescheiden door het schijfvormige lichaam te breken.
FR2771180B1 (fr) * 1997-11-18 2000-01-07 Samsung Electronics Co Ltd Carte de controle pour tester une puce de circuit integre
JP2000124158A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package

Also Published As

Publication number Publication date
CN1773679A (zh) 2006-05-17
KR20060044292A (ko) 2006-05-16
US20080227226A1 (en) 2008-09-18
CN100580884C (zh) 2010-01-13
KR100662833B1 (ko) 2006-12-28
US20060097356A1 (en) 2006-05-11
TW200616059A (en) 2006-05-16
JP2006140294A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
TWI261874B (en) Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
JP3039210B2 (ja) 半導体装置の製造方法
US5786267A (en) Method of making a semiconductor wafer with alignment marks
TW200809912A (en) Improved overlay mark
US8563202B2 (en) Single field zero mask for increased alignment accuracy in field stitching
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
JP3210145B2 (ja) 走査型露光装置及び該装置を用いてデバイスを製造する方法
JP3526174B2 (ja) 半導体露光装置およびデバイス製造方法
KR100610555B1 (ko) 반도체소자 및 그 제조방법
KR100870316B1 (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
JP2000228355A (ja) 半導体露光装置およびデバイス製造方法
JP4454773B2 (ja) 位置合わせ方法及び位置合わせ装置
JP2004134629A (ja) 半導体装置の製造方法及び製造装置
JPH1027738A (ja) 走査型露光方法および該方法を用いたデバイス製造方法
JPS623944B2 (zh)
JP2003140317A (ja) フォトマスク及びウェハ基板の露光方法
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
EP0631316A2 (en) Semiconductor device comprising an alignment mark, method of manufacturing the same and aligning method
JPH0469408B2 (zh)
JP4630784B2 (ja) プローブユニット及びその製造方法
JPH11260710A (ja) X線露光装置およびデバイス製造方法
JP2001230167A (ja) 半導体装置の製造方法
JP2002280293A (ja) 露光方法、露光用原板、及び基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees